DE2326758A1 - Vorrichtung zur digitalen subtraktion von frequenzen - Google Patents
Vorrichtung zur digitalen subtraktion von frequenzenInfo
- Publication number
- DE2326758A1 DE2326758A1 DE2326758A DE2326758A DE2326758A1 DE 2326758 A1 DE2326758 A1 DE 2326758A1 DE 2326758 A DE2326758 A DE 2326758A DE 2326758 A DE2326758 A DE 2326758A DE 2326758 A1 DE2326758 A1 DE 2326758A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- frequency
- period
- lower frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
"Vorrichtung zur digitalen Subtraktion von Frequenzen"
Die Erfindung bezieht sich auf eine Vorrichtung zur digitalen Subtraktion von an zwei Eingängen zu empfangenden
Signalfrequenzen, mit einer Ausgangsvorrichtung, die auf ein Befehlssignales der höheren Frequenz eine Signalwelle
erzeugen kann, welche Erzeugung durch ein Befehlssignal der niedrigeren Frequenz während einer bestimmten Zeit gesperrt
werden kann. Es sind manche Formen äctl_cher Vorrichtungen bekannt.
Es ist möglich, dass die Frequenzen in Form zweier Impulsfolgen eintreffen. Wenn ein Impuls der niedrigeren
Frequenz eintrifft, wird dies detektiert, wonach der nächste Impuls der Folge mit der höheren Wiederholungsfrequenz gesperrt
wird. Die nichtgesperrten Impulse werden von der Ausgangsvorrichtung durchgelassene Die Ausgangsvorrichtung kann
1/16.
PHN. 6320.
auch selbst einen Impulsformer enthalten, wie dies z.B. in der deutschen Offenlegungsschrift 1 959 224 der Fall ist.
Die Vorderflanken der Impulsfolgen bewirken dabei, dass ein
Zähler vorwärts bzw. rückwärts zählt. Wenn der Zähler*einen
bestimmten Stand erreicht hat, wird ein Ausgangsimpuls erzeugt. Eine derartige Vorrichtung arbeitet zufriedenstellend,
namentlich wenn die beiden Eingangsfrequenzen sich verhältnismässig wenig voneinander unterscheiden, so dass stets
einer oder mehrere Impulse gesperrt werden, bevor wiederum ein Ausgangsimpuls erzeugt wird. Wenn der relative Unterschied
zwischen den beiden Eingangsfrequenzen gross ist, treten mehrere Ausgangsimpulse mit der Wiederholungszeit der höheren
Frequenz auf, wonach ein Impuls unterdrückt wird. Dies lässt sich als ein Phasensprung von 3^0° betrachten, und solche
grpsse Phasensprünge sind ungünstig, namentlich wenn das Ausgangssignal benutzt wird, um eine nahezu harmonische Wellenform
zu erhalten. Um diesen Nachteil zu verringern ist die Erfindung dadurch gekennzeichnet, dass Mittel vorgesehen sind,
wodurch der pro Periode des Signals der niedrigeren Frequenz innerhalb des erwähnten Zeitraumes stattfindende Phasensprung
in mindestens zwei durch mindestens eine Periode des Ausgangssignals voneinander getrennten Sprüngen durchführbar ist,
indem Verzögerungsmittel vorgesehen sind, durch die auf ein erstes Befehlssignal der niedrigeren Frequenz während einer
bestimmten Zeit die Ausgangsvorrichtung mit einer Zeitverzögerung,
die kleiner als die Periode des Signals mit der höheren Frequenz ist, wirksam gemacht wird, und dass durch ein
3 09851/1062
PHN. 6320.
-3 -
zweites. Befehls signal der niedrigeren Frequenz die Verzögerungsmittel
unwirksam gemacht werden und eine Signalwelle maskiert wird. Auf diese Weise wird der Phasensprung in zwei Teile
geteilt, deren Summe 36O° beträgt. Die Erfindung kann auch
mit Zeitumkehrung betrachtet werden; in dem Falle wird somit eine Signalwelle maskiert, wonach mehrere Signalwellen verfrüht
werden. Theoretisch und praktisch läuft dies auf das gleiche hinaus.
Gemäss einem bevorzugten Aspekt der Erfindung
betragen die beiden erwähnten Sprünge je etwa 180°. Auf diese Weise ist der Höchstwert der Phasensprünge halbiert. Auf die
gleiche Weise können die Phasensprünge weiter dadurch verkleinert werden, dass zunächst die Frequenzen verdoppelt werden,
dann eine Vorrichtung gemäss der Erfindung verwendet wird, und schliesslich die Frequenz des Ausgangssignales durch zwei
dividiert wird: sodann ergeben sich im allgemeinen stets Vierergrupperi von 90°-Phasensprüngen.
Gemäss einem weiteren Aspekt der Erfindung
enthalten die erwähnten Mittel ein bistabiles Element, das
durch das erste Befehlssignal der niedrigeren Frequenz und
den invertierten Wert des Signales der höheren Frequenz gesetzt werden kann und im gesetzten Zustand je Periode des
Signals der höheren Frequenz die Ausgangsvorrichtung wirksam macht, wodurch eine in bezug auf das Signal mit eier höheren
Frequenz verzögerte Periode des Ausgangssignales erzeugt werden kann. Insbesondere wenn die beiden Eingangssignale
symmetrisch sind, lässt sich so auf einfache Weise die Zeit-
3 0 9 8 5 1/10 6 2
PHN. 6320. - k -
Verzögerung erreichen. Der erwähnte invertierte Wert kann auch
als um 18O° verzögert (oder verfrüht) betrachtet werden.
Gemäss einem weiteren Aspekt der Erfindung
enthalten die erwähnten Mittel einen Zähler, der unter der Steuerung von Impulsflanken des Signales mit der höheren
Frequenz vorwärts zählt, unter der Steuerung von Impulsflanken
des Signales mit der niedrigeren Frequenz rückwärts zählt und beim Erreichen eines bestimmten Zählerstandes, z.B. des
Standes 2, die Ausgangsvorrichtung zur Erzeugung eines Ausgangsimpulses ansteuert, wobei der Zählerstand rückgestellt
wird. Im Gegensatz dazu sind gemäss der angeführten deutschen Offenlegungsschrift 1 959 2.2k nur die Vorderflanken der Eingangssignale
wirksam; wie nachstehend erläutert hat dies Nachteile, die gemäss der Erfindung beseitigt werden.
Die Erfindung bezieht sich auch auf ein elektronisches Musikinstrument, insbesondere eine elektronische
Orgel, das bzw. die mit einer Oszillatorvorrichtung, die mindestens zwei Oszillationsfrequenzen erzeugen kann, mit
einer Vorrichtung zur digitalen Subtraktion dieser beiden Oszillationsfrequenzen zur Erhaltung einer Tonfrequenz, und
mit einem Frequenzteiler versehen ist, der eine Audiofrequenz bilden kann, wobei die Vorrichtung zur digitalen Subtraktion
gemäss den vorerwähnten Aspekten ausgebildet ist. Im allgemeinen werden Tonfrequenzen gebildet, die durch eine Reihe
aufeinanderfolgender Zweiteiler jeweils um eine Oktave in
Tonhöhe herabgesetzt werden. Die Ausgangssignale müssen ausreichend
harmonisch sein; wenn sie aus Impulsfolgen bestehen,
30 9 851/106?
2326753
PHN. 6320..
müssen die Pausen zwischen aufeinanderfolgenden Impulsen ausreichend
gleich sein. Es ist bekannt, dass durch aufeinanderfolgende Teilerstufen diese Gleichheit relativ verbessert wird,
Sämtliche Töne können von einem Oszillator hergeleitet werden. Angenommen, dieser habe eine Frequenz f, so ergibt sich eine
Frequenz ("rf) dadurch, dass von -der ursprünglichen Frequenz
eine Frequenz -£-f subtrahiert wird. Danach wird die Form der
Signale durch Teilerstufen verbessert. Die Erfindung ermöglicht es, die Zahl der Teilerstufen zu verringern, weil die
Form der ursprünglichen Tonfrequenz den gestellten Anforderungen bereits besser genügt (kleinerer maximaler Phasensprung).
Dadurch wird Material eingespart. Ausserdem kann die Oszillatorvorrichtung bei einer niedrigeren Frequenz arbeiten; es
ist häufig leichter, bei einer niedrigeren Frequenz eine hinreichende Leistung zu erzeugen. Andererseits ist es auch möglich,
mit der gleichen Oszillatorvorrichtung und der gleichen Teilerstufenzahl die Signalqualität zu verbessern.
Die Differenzfrequenz lässt sich auch benutzen, um eine genaue Beziehung zu einer anderen Schwingung zu gewährleisten.
Dies kann z.B. dadurch erfolgen, dass ein Hilfsoszillator
mit einem Hilfsteiler und ein phasenempfindlicher Detektor vorgesehen sind, und dass eine Ausgangsfrequenz der
Vorrichtung zur digitalen Subtraktion im phasenempfindlichen
Detektor mit der Ausgangsfrequenz des Hilfsteilers verglichen wird, wobei die letztere Frequenz durch Teilung aus der Hilfsoszillatorfrequenz
erhalten ist und der Hilfsoszillator mittels des Ausgangssignals des phasenempfindlichen Detektors
309851/1063
PHN. 6320.
regelbar ist, so dass es eine genaue Phasenbeziehung zwischen
diesem Oszillator und dem Signal an einem Eingang der Vorrichtung zur digitalen Subtraktion von Frequenzen und damit auch
ein genauer Zusammenhang zwischen den unterschiedlichen Frequenzen
gibt. Auch in diesem Fall ist es vorteilhaft, wenn
im Eingangssignal des phasenempfindlichen Detektors keine
sehr grossen Phasensprünge auftreten.
Ausführungsbeispiele der Erfindung werden nachstehend
an Hand der beiliegenden Zeichnung näher erläutert. Es zeigen:
Figur 1 eine bekannte Vorrichtung,
Figur 2 ein Diagramm der bei dieser Vorrichtung auftretenden Signalformen,
Figur 3 ein.erstes Ausführungsbeispiel einer
entsprechenden Vorrichtung gemäss der Erfindung,
Figur K Diagramme der bei dieser auftretenden Signalformen,
Figur 5 ein zweites Ausführungsbeispiel einer Vorrichtung g'emäss der Erfindung,
Figur 6 Diagramme der bei diese auftretenden Signalformen,
Figur 7 ein drittes Ausführungsbeispiel einer Vorrichtung gemäss der Erfindung.
Fig. 1 zeigt eine bekannte Vorrichtung mit zwei Signaleingängen A und B, zwei bistabilen Elementen
(Daten-Flipflops) D1 und D2, einem logischen UND-Gatter AND, einem logischen ODER-Gatter OR und einer Ausgangskiemme K.
309851/1062
PHN. 632O.
Die auftretenden Signale sind in Fig. 2 schematisch dargestellt.
An der Klemme A trifft die verhältnismässig hohe Frequenz der Figur 2a ein, die als ein symmetrisches Signal
dargestellt ist. Es kann jedoch auch ein unsymmetrisches Signal sein. An der Klemme B trifft die verhältnismässig
niedrige Frequenz der Figur 2B ein. Wenn das Signal an der Klemme A von hoch nach niedrig geht, nimmt das bistabile
Element D1 den logischen Zustand des Signals an der Klemme B an. Wenn die Klemme B zu diesem Zeitpunkt hoch ist, wird der
"1"-Ausgang von D1 auch hoch und sein "O"-Ausgang niedrig.
Wenn der "1"-Ausgang des bistabilen Elementes D2 zu diesem Zeitpunkt auch niedrig ist, sind jetzt beide Eingänge des
logischen ODER-Gatters OR niedrig, so dass sein Ausgangssignal
(Fig. 2H) auch niedrig wird und das logische UND-Gatter AND gesperrt wird. Infolgedessen erreicht der nächste Eingangsimpuls an der Klemme A die Ausgangsklemme K nicht. Wenn am
Ende dieses Impulses das Signal an der Klemme A wieder niedrig wird, übernimmt das bistabile Element D2 den logischen Zustand
des Signals an seinem Eingang (Fig. 2C), so dass sein "1"-Ausgang hoch wird und über das logische ODER-Gatter OR das
logische UND-Gatter AND für die nächsten Eingangsimpulse an
der Klemme A durchlässig wird. Wenn das Signal an der Klemme B niedrig wird, wird der "O"-Ausgang des bistabilen Elementes
D1 bei der nächsten abfallenden Flanke des Signales an der Klemme A niedrig. Sodann empfängt das logische ODERr-Gatter
OR zwei hohe Eingangssignale. Bei der nachfolgenden abfallenden
Flanke des Signales an der Klemme A wird das bistabile
3098 5 1/1062
PHN. 6320.
Element D2 umgekippt, so dass sein "1"-Ausgang niedrig wird.
Auf diese Weise ist die Ausgangslage wieder erreicht. Bei der abfallenden Flanke des Signals an der Klemme B wird das
logische UND-Gatter AND somit nicht gesperrt. Das Fehlen eines der Impulse der Figur 2A in der Impulsfolge nach Fig. 2K
bewirkt, dass das letztere Signal tatsächlich die richtige Differenzfrequenz hat. Andererseits bedeutet das Fehlen eines
Impulses einen Phasensprung von 36O0. Dies ist für viele Anwendungen
unerwünscht, z.B. wenn das Ausgangssignal einer harmonischen Schwingung möglichst ähnlich sein muss, wie dies
für Frequenzregelungen und weitere nichtdigitale Anwendungen wünschenswert ist.
Figur 3 zeigt eine Vorrichtung gemäss der
Erfindung, die als neue Elemente ein bistabiles Element (Datenflipflop) D3, eine Umkehrstufe I, zwei logische UND-Gatter
AND2 und AND3, ein logisches ODER-Gatter 0R2 und eine
Ausgangsklemme N enthält. Die auftretenden Signale sind in Fig. k schematisch dargestellt. Wenn das Signal an der Klemme
B hoch wird, nimmt bei der nächsten abfallenden Flanke des Signales an der Klemme A das bistabile Element D1 den entsprechenden
logischen Zustand an, wobei der "1"-Ausgang hoch und der "O"-Ausgang niedrig wird, so dass das logische UND-Gatter
AND2 gesperrt wird. Wenn dabei auch der "!"-Ausgang des bistabilen Elementes D3 niedrig ist, ist auch das logische UND-Gatter AND3 gesperrt» Weil der Schalteingang des
bistabilen Elementes D3 über die Umkehrstufe I an die Klemme
A angeschlossen ist, wechselt D3 bei der nächsten ansteigenden
309851 /1062
PHN. 6320.
— Q _
Flanke des Signales an der Klemme A seinen Zustand; infolgedessen
wird der "1"-Ausgang von D3 hoch (Fig. 4e), so dass
das logische UND-Gatter AND3 für das an der Klemme A eingetroffene
invertierte Signal (Fig. 4M) durchlässig wird. Bei der nächsten abfallenden Flanke des Signales an der Klemme A
ändert das bistabile Element D2 seinen Zustand, so dass sein "1"-Ausgang hoch und sein "O"-Ausgang niedrig wird. Dabei
wird somit durch zwei niedrige Eingangssignale das logische
UND-Gatter AND2 doppelt gesperrt.
Wenn dann das Signal an der Klemme B wieder
niedrig wird, wird bei der nächsten abfallenden Flanke des Signales an der Klemme A das bistabile Element D1 rückgesetzt,
so dass sein "1"-Ausgang niedrig und sein "O"-Ausgang hoch
wird. In Bezug auf das logische UND-Gatter AND2 hat dies jedoch keine weiteren Folgen, weil der."O"-Ausgang des bistabilen
Elementes D2 noch niedrig ist» Bei der nächsten ansteigenden Flanke des Signales an der Klemme A wird über die
Umkehrstufe I das bistabile Element D3 rückgesetzt, so dass sein "1"-Ausgang niedrig wird, und das logische UND-Gatter
AND3 für das weitere von der Umkehrstufe I invertierte Signal an der Klemme A gesperrt wird. Bei der nächsten abfallenden
Flanke des Signales an der Klemme A wird auch das bistabile
Element D2 rückgesetzt, so dass sein "!"-Ausgang niedrig und sein "O"-Ausgang hoch wird. Infolgedessen ist die Sperrung
des logischen UND-Gatters AND2 beseitigt. Der nächste Impuls an der Klemme A wird nunmehr durchgelassen und erreicht durch
das ODER-Gatter 0R2 die Ausgangsklemme N. Es ist klar, dass
309851/1062
PHN. 6320. - 10 -
in Fig. 4 pro Periode des Signals an der Klemme B zwei Phasensprünge
von je 18O° auftreten. Die Signalformen der Figur 2 und 4 treten in den in den Figuren 1 bzw. 3 mit entsprechenden
Buchstaben bezeichneten Leitungen und Klemmen auf.
Figur 5 zeigt eine andere Vorrichtung gemäss
der Erfindung. Die Vorrichtung hat zwei Eingangsklemmen A und B, wie in den Figuren 1 und 3 ι einen Zähler COU, zwei Differenzierglieder
DA und DB, einen Impulsformer PS und eine Ausgangsklemme P. Das Differenzierglied DA differenziert das
Signal an der Klemme A (Figur 6.1) und führt das Ergebnis dem Vorwärtszahleingang des Zählers COU zu. Die Stände des Zählers
sind 0 und 1 (Fig. 6.3)» während beim Erreichen des Standes 2 der Zähler auf Null rückgesetzt und dem Impulsformer PS ein
Signal zugeführt wird.
Das Rücksetzen ist durch waagerechte gestrichelte Linien in Figur 6.3 dargestellt. Das Differenzierglied DB
differenziert das Signal an der Klemme B (Fig. 6.2) und führt
das Ergebnis dem Rückwärtszahleingang des Zählers COU zu. Die
unter der Steuerung des Rücksetzens beim Erreichen des Standes 2 vom Zähler COU erzeugten Impulse am Ausgang P sind in
Fig. 6.4 dargestellt, die Figur 4M entspricht. Es ist auch möglich, das Signal des Zählers als Ausgangssignal zu verwenden.
Dies hat den Vorteil, dass die Phasensprünge in gleichen Abständen liegen, aber den Nachteil, dass jetzt auch
längere und kürzere Impulse anstelle von nur längeren und kürzeren Pausen zwischen aufeinanderfolgenden Impulsen auftreten.
.
309851/1062
PHN. 6320. -11-
Figur 7 zeigt eine weitere Ausführungsform .
der Erfindung, die zwei Eingangskiemmen A und B, ein Differenzierglied
DC, zwei bistabile Elemente FF1 und FF2, ein Verzögerungselement DL, eine Umkehrstufe 12, vier logische
UND-Gatter AND4, 5, 6, 7, ein logisches ODER-Gatter 0R3 und
einen Ausgang Q enthält. Angenommen, die bistabilen Elementen FF1 und FF2 seien rückgesetzt, so dass ihre "1"-Ausgänge hoch
sind. Dabei ist das logische UND-Gatter AND6 durchlässig für die Signale am Eingang A, die ebenso wie in Figur 3 über das
logische ODER-Gatter 0R3 den Ausgang Q erreichen. Beim Auftreten einer Flanke des Signales an der Klemme B wird das
bistabile Element FF1 (Τ-Flipflop) gesetzt, so dass sein "1"-Ausgang
niedrig und sein "0"- Ausgang hoch wird. Wenn das Signal an der Eingangsklemme A niedrig wird, empfängt das
logische UND-Gatter AND 7 vom bistabilen Element FF1 und von der Klemme A über die Umkehrstufe 12 je ein hohes Signal, so
dass es dem bistabilen Element FF2 ein hohes Signal zuführt.
Infolgedessen wird das bistabile Element FF2 rückgesetzt, so dass sein "1"-Ausgang niedrig wird, wodurch das logische
UND-Gatter AND6 gesperrt wird. Der "0"-Ausgang von FF2 wird hoch, so dass das logische UND-Gatter AND 5 geöffnet wird.
Das nächste hohe Signal am Eingang A wird über das logische UND-Gatter AND5» das Verzögerungselement DL und das logische
ODER-Gatter 0R3 dem Ausgang Q verzögert zugeführt» Diese Verzögerung
hat z.B. einen ¥ert, der etwas länger als das Intervall zwischen zwei hohen Signalen am Eingang A ist.' Bei der
nächsten Flanke des Signales am Eingang B wird das bistabile
309851/106 2''
PHN. 6320. - 12 - ·
Element FF1 wieder rückgesetzt. Bei der nächsten ansteigenden Flanke dos Signales am Eingang A werden sodann dem logischen
UND-Gatter AND4 zwei hohe Signale zugeführt, so dass es am Ausgang ein hohes Signal erzeugt. Dadurch wird das bistabile
Element FF2 rückgesetzt. Infolgedessen wird das logische
UND-Gatter AND6 geöffnet und das logische UND-Gatter AND5 geschlossen. Wenn die Verzögerungszeit des Verzögerungselementes
DL grosser als das Intervall zwischen zwei hohen Signalen an der Klemme A ist, wird der Ausgang des Verzögerungselementes
erst dann niedrig, wenn der Ausgang des logischen UND-Gatters AND6 bereits hoch ist. Dadurch werden zwei hohe Signale am
Ausgang zu einem längeren Impuls zusammengefügt. Man kann auch sagen, dass ein Impuls durch einen teilweise mit ihm
zusammenfallenden anderen Impuls unkenntlich gemacht und somit
maskiert wird.
Der sämtlichen Ausführungsformen gemeinsame
Gedanke ist mithin die Verzögerung eines Teiles der Impulse, entweder durch ein eigens dazu vorgesehenes Verzögerungselement
oder durch Umkehrung oder durch Anwendung eines Zweirichtungszählers. Am Ende wird ein Impuls entweder unterdrückt
oder mit einem anderen Impuls zusammengefügt und somit maskiert.
3 0 9 8 5 1/10 8?
Claims (3)
- PHN, 6320.PATENTANSPRÜCHE .Π ^ Vorrichtung zur digitalen Subtraktion von anzwei Eingängen zu empfangenden Signalfrequenzen mit einer Ausgangsvorrichtung, die auf ein Befehlssignal der höheren Frequenz eine Signalwelle erzeugen kann, welche Erzeugung von einem Befehlssignal der niedrigeren Frequenz während einer bestimmten Zeit gesperrt werden kann, dadurch gekennzeichnet, dass Mittel.vorgesehen sind, wodurch der pro Periode des Signales der niedrigeren Frequenz innerhalb des erwähnten Zeitraumes stattfindende Phasensprung in mindestens zwei durch mindestens eine Periode des Ausgangssignales voneinander getrennten Sprüngen durchführbar ist, indem Verzögerungsmittel vorgesehen sind, durch die auf ein erstes Befehlssignal der niedrigeren Frequenz während eines bestimmten Zeit die Ausgangsvorrichtung mit einer Zeitverzögerung, die kleiner als die Periode des Signales mit der höheren Frequenz ist, wirksam gemacht wird, und dass durch ein zweites Befehlssignal der niedrigeren Frequenz die Verzögerungsmittel unwirksam gemacht werden und eine Signalwelle maskiert wird.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erwähnten zwei Sprünge je etwa 18O° betragen.
- 3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die erwähnten Mittel ein bistabiles Element enthalten, das durch das erste Befehlssignal der niedrigeren Frequenz und den invertierten Wert des Signales der höheren Frequenz gesetzt wird und im gesetzten Zustand309851/1062PHN. 6320. - 14 -je Periode des Sign'ales der höheren Frequenz die Ausgangsvorrichtung wirksam macht, wodurch eine in bezug auf das Signal mit der höheren Frequenz verzögerte Periode des Aus— gangssignales erzeugt wird.k. Vorrichtung nach Anspruch 1 oder 2, dadurchgekennzeichnet, dass die erwähnten Mittel einen Zähler enthalten, der unter der Steuerung von Impulsflanken des Signales mit der höheren Frequenz vorwärts zählt, unter der Steuerung von Impulsflanken des Signales mit der niedrigeren Frequenz rückwärts zählt und beim Erreichen eines bestimmten Zähl— Standes, z.B. des Standes 2, die Ausgangsvorrichtung zur Erzeugung eines Ausgangsimpulses ansteuert, wobei der Zählerstand rückgesetzt wird.5. Elektronisches Musikinstrument, insbesondereelektronische Orgel, das bzw. die mit einer Oszillatorvorrichtung, die mindestens zwei Schwingungsfrequenzen erzeugen kann, mit einer Vorrichtung zur digitalen Subtraktion dieser beiden Schwingungsfrequenzen voneinander zur Erhaltung einer Tonfrequenz und mit einem Frequenzteiler versehen ist, der eine Tonfrequenz bilden kann, dadurch gekennzeichnet, dass die Vorrichtung zur digitalen Subtraktion gemäss einem der Ansprüche 1 bis k ausgebildet ist.3 0 9851/106?Leerseite
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7207569A NL7207569A (de) | 1972-06-03 | 1972-06-03 | |
GB2590473A GB1368585A (en) | 1972-06-03 | 1973-05-31 | Device for the digital subtraction of frequencies |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2326758A1 true DE2326758A1 (de) | 1973-12-20 |
DE2326758B2 DE2326758B2 (de) | 1979-09-20 |
DE2326758C3 DE2326758C3 (de) | 1980-06-04 |
Family
ID=26257945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2326758A Expired DE2326758C3 (de) | 1972-06-03 | 1973-05-25 | Vorrichtung zur digitalen Subtraktion von Frequenzen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3866129A (de) |
DE (1) | DE2326758C3 (de) |
FR (1) | FR2188359B1 (de) |
GB (1) | GB1368585A (de) |
NL (1) | NL7207569A (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1519933A (en) * | 1977-01-24 | 1978-08-02 | Philips Electronic Associated | Digital phase comparison apparatus |
US4084246A (en) * | 1976-10-18 | 1978-04-11 | The Perkin-Elmer Corporation | Pulse generator |
US4201927A (en) * | 1977-05-24 | 1980-05-06 | Rca Corporation | Circuit for producing sequentially spaced pulses |
US4379238A (en) * | 1979-06-25 | 1983-04-05 | Matsushita Electric Industrial Co., Ltd. | Integrated signal processing circuit |
JPS5843187A (ja) * | 1981-09-03 | 1983-03-12 | Fuji Electric Co Ltd | 可変周波発振方式 |
US4618920A (en) * | 1984-05-24 | 1986-10-21 | Westinghouse Electric Corp. | Frequency control circuit |
US4634987A (en) * | 1984-10-01 | 1987-01-06 | Sundstrand Data Control, Inc. | Frequency multiplier |
US4777447A (en) * | 1985-09-12 | 1988-10-11 | Siemens Aktiengesellschaft | Method and apparatus for a digital difference frequency mixer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3626307A (en) * | 1969-02-14 | 1971-12-07 | Iwasaki Tsushinki Kaisha A K A | Counting system for measuring a difference between frequencies of two signals |
FR2031196A5 (de) * | 1969-05-12 | 1970-11-13 | Siemens Spa Italiana | |
FR2061916A5 (de) * | 1969-10-02 | 1971-06-25 | Compteurs Comp D | |
US3656063A (en) * | 1970-04-29 | 1972-04-11 | Atomic Energy Commission | Digital frequency comparator |
US3735324A (en) * | 1971-12-02 | 1973-05-22 | Us Navy | Digital frequency discriminator |
-
1972
- 1972-06-03 NL NL7207569A patent/NL7207569A/xx unknown
-
1973
- 1973-05-25 DE DE2326758A patent/DE2326758C3/de not_active Expired
- 1973-05-29 US US364891A patent/US3866129A/en not_active Expired - Lifetime
- 1973-05-30 FR FR7319652A patent/FR2188359B1/fr not_active Expired
- 1973-05-31 GB GB2590473A patent/GB1368585A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2326758C3 (de) | 1980-06-04 |
US3866129A (en) | 1975-02-11 |
GB1368585A (en) | 1974-10-02 |
FR2188359B1 (de) | 1977-07-29 |
FR2188359A1 (de) | 1974-01-18 |
DE2326758B2 (de) | 1979-09-20 |
NL7207569A (de) | 1973-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0084592B1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE2144705C3 (de) | Breitbandiger regelbarer Frequenzgenerator | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE3715227A1 (de) | Digitalzeitverzoegerung | |
DE2326758A1 (de) | Vorrichtung zur digitalen subtraktion von frequenzen | |
DE4004195A1 (de) | Schaltungsanordnung zur erzeugung eines mit einem referenzsignal verkoppelten signals | |
DE2916976A1 (de) | Speicherschaltung | |
DE1809810A1 (de) | Verfahren und Geraet zum Bestimmen der Periodendaueraenderung einer Schwingung | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE2246590A1 (de) | Schaltungsanordnung zum synchronisieren von eingangsimpulsen mit einem taktpuls | |
DE1298119B (de) | Vorrichtung zum Phasieren einer Rechteckspannung mit einer ankommenden Impulsreihe, insbesondere zum Entzerren von Telegrafierzeichen in Synchrontelegrafieranlagen | |
DE2613930A1 (de) | Digitaler phasenregelkreis | |
DE1616450B2 (de) | Mischschaltung | |
DE2209385A1 (de) | Frequenzgenerator mit Regelschleife fur die Erzeugung veränderlicher Frequen zen | |
DE3146956A1 (de) | Automatische abstimmfrequenzsteuerung fuer einen empfaenger | |
DE2828527C2 (de) | Schaltung zur digitalen Impulsvervielfachung | |
DE1951146A1 (de) | Phasenkomparator | |
DE1616450C3 (de) | Mischschaltung | |
DE2203686A1 (de) | Diskriminator für Frequenz oder Phase mit erweitertem Dynamikbereich | |
DE1291370B (de) | Codierverfahren fuer Pulscodemodulation | |
DE1591215C3 (de) | Phasendetektor für harmonische Rechteckschwingungen mit einem Taktzähler in (insbes. Hyperbel-) Navigationssystemen | |
DE2146512A1 (de) | Digitale messeinrichtung | |
DE1927186B2 (de) | Schaltungsanordnung zur verzoegerung von impulsen | |
DE2321901A1 (de) | System zum erfassen von frequenzabweichungen eines unbekannten signals von einer nennfrequenz | |
DE2148074A1 (de) | Vorrichtung zum Erzeugen eines aperiodischen Vibratosignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |