DE2203686A1

DE2203686A1 - Diskriminator für Frequenz oder Phase mit erweitertem Dynamikbereich

Info

Publication number: DE2203686A1
Application number: DE19722203686
Authority: DE
Inventors: James Woodworth Scotia N.Y. Conley (V.St.A.)
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1971-01-28
Filing date: 1972-01-27
Publication date: 1972-08-10
Also published as: JPS4717474A; NL7200575A; IT946696B; FR2123496A1

Description

Diskriminator für Frequenz oder Phase mit erweitertem Dynamikbereich.

Die Erfindung betrifft einen Diskriminator zur Anzeige der Frequenz- und/oder Phasenbeziehung zwischen Signalen und insbesondere eine Anordnung zur Ableitung eines Ausgangssignal als Funktion der Differenz der Frequenz und/oder der Phase zwischen zwei Eingangssignalen.

Die Anmeldung steht in Beziehung zu der gleichzeitig hinterlegten deutschen Patentanmeldung entsprechend der US-Anmeldung "erial-No. (RO-3990) der Anmelderin,auf die hiermit ausdrücklich Hezug genommen ist.

209833/0762

BAD ORIGINAL

Frequenz- und Phasendetektoren oder Diskriminatoren besitzen zahlreiche Anwendungsmöglichkeiten in Anwendungsgebieten der Kommunikation und der Industrie. Beispielsweise werden gewöhnlich in Kommunikationssystemen und bei Anwendungen für die Frequenzsynthese bezüglich der Phasenlage verriegelte Schleifen oder Nachführungsfilter (tracking) verwendet. Die Bestimmung der Beziehung zwischen zwei Signalen entweder auf der Basis ihrer Frequenzen oder ihrer Phasenlage ist beispielsweise durch die verschiedensten bekannten Ausführungsformen gelöst worden. Viele solche Einrichtungen sind jedoch sehr kompliziert und sind weiterhin nicht in der Lage zwischen den mehrfachen oder den Bruchteilen einer bestimmten Frequenz zu unterscheiden. Daher erhält man eine falsche Anzeige der Frequenz- oder Phasenbeziehung. Hilfsdlskriminatoren, wie sie beispielsweise bei der Demodulation frequenzmodulierter Signale verwendet werden, sind jedoch nur mit sehr begrenztem Erfolg verwendet worden, um diese Fehlanzeige auf ein Mindestmaß zu bringen. Weiterhin begrenzt der beschränkte Dynamikbereich dieser Hilfsdiskriminatoren ernsthaft denJDynamikbereich, beispielsweise eines Nachlauf filters und verhindert die Nachführung und die Verriegelung (Synchronisierung) innerhalb eines vernünftigen Zeitraums. Es besteht daher eine Notwendigkeit für einen Frequenz- und Phasen- Diskriminator mit den Nachlauf- und Verriegelungseigenschaften des erweiterten Dynamikbereichs, welcher keine falsche oder nichteindeutige Anzeige der zeitlichen Beziehung zwischen zwei Signalen angibt.

Es ist daher eine Aufgabe der Erfindung, einen Diskriminator für Frequenz und/oder Phase mit erweitertem Dynamikbereich zu schaffen.

Es ist eine weitere Aufgabe der Erfindung, eine eindeutige Anzeige der Frequenz- und Phasenbeziehung zwischen zwei Signalen zu erhalten.

209833/0762

Es ist eine weitere Aufgabe der Erfindung, synchrone und asynchrone Diskriminatoren für Frequenz und Phase mit erweitertem Dynamikbereich zu schaffen.

Gemäß einer Ausfuhrungsform der Erfindung werden diese und weitere Aufgaben dadurch erreicht, daß ein Diskriminator vorgesehen wird, welcher erste und zweite asynchron betriebene binäre Einstell-Rückstell-Komparatoren (set-,reset-) enthält, um Ausgangssignale zu liefern, welche die relative Zeitdifferenz zwischen zwei Eingangssignalen ausdrücken. Die Zeitdauer der Ausgangssignale von jedem der binären Einstell-Rückstell-Komparatoren ist ein Maß der Frequenz- und/oder Phasendifferenz zwischen den beiden Signalen.

In einer weiteren Ausführungsform der Erfindung ist ein synchroner Diskriminator für Frequenz und Phase vorgesehen, welcher im wesentlichen die gleichen Eigenschaften wie der Asynchrondiskriminator besitzt. Der synchrone Frequenz- und Phasendiskriminator umfaßt binäre Einstell-Rückstell-Komparatoren, welche synchron ihre Taktgebung von einer gemeinsamen Taktquelle erhalten und eine Anzeige für die relative Zeit des Auftretens der beiden Eingangssignale liefern. Die Dauer des Ausgangssignales von den Komparatoren ist ein Maß für die Differenz der Frequenz und/oder der Phase zwischen den beiden EingangsSignalen.

Weitere Aufgaben und Vorteile der erfindungsgemäßen Anordnung sind ersichtlich aus nachfolgenden ausführlichen Beschreibung in Zusammenhang mit den Abbildungen.

Fig. 1 ist eine schematische elektrische Schaltzeichnung eines asynchronen Diskriminator.

Die Fig. 2 und 3 sind typische Wellenformen für den zeitlichen Verlauf der Spannung nach der Ausführungsform der Fig. 1.

209833/0762

Fig. 4 ist eine schematische elektrische Schaltzeichnung eines synchronen Diskriminators gemäß einer anderen Ausführungsform der Erfindung.

Die Fig. 5 und 6 zeigen typische Wellenformen des zeitlichen Verlaufs der Spannung der Ausführungsform nach Pig, 4.

Pig. 1 zeigt als Beispiel eine vereinfachte Ausführungsform eines Diskriminators 10 für Frequenz und/oder Phase. Grundsätzlich enthält der asynchrone Diskriminator 10 beispielsweise einen Univibrator oder monostabilen Multivibrator n, welcher ein Ausgangs signal festgelegter Zeitdauer abgibt, wenn er durch das Auftreten eines Eingangsimpulses auf der Eingangsleitung 12 getriggert wird. Die Funktion des Univibrators 11 besteht darin,ein Sperrsignal ("lock out") koinzident mit mindestens der Vorderflanke eines auf der Leitung 12 erscheinenden Eingangsimpulses abzugeben j auf anschließende oder nachfolgende äußere Impulse jedoch erst nach der Zeitdauer des Ausgangssignals von dem Univibrator anzusprechen. Der Ausgang des Univibrators 11 ist mit dem Eingang eines weiteren Univibrators 13 verbunden, welcher komplementäre Ausgangs signale 1*1 und TTflltfert, die auf einen "frühen" beziehungsweise einen "späten" (early - late) binären Einstell-Rückstell-Komparator 15 bzw. 16 gekoppelt werden. Ein dritter Univibrator 17 ist so geschaltet, daß er ein zweites Eingangssignal auf einer Leitung 18 erhält und komplementäre Ausgangssignale 19 und Ϊ9 dem frühen bzw. dem späten Komparator 15 bzw. 16 liefert.

Die Univibratoren 13 und 17 liefern typischerweise Impulse kurzer Dauer relativ zur Frequenz der auf den Leitungen 1.? und 13 erscheinenden Eingangssignale. Weiterhin ist der Univibrator 11 so eingestellt, daß er eine Breite des Ausgangsimpulses besitzt, welche verhindert, daß durch das Auftreten eines zweiten äußeren Eingangs signals auf der Leitung 12 das Aus clangs signal des Univibrators 11 geändert wird. Dies gewährleistet, daß keine

209833/0762

nicht eindeutige Anzeige in den Ausgangssignalen des frühen bzw. späten Komparators 15 bzw. 16 auftritt.

Der asynchrone frühe Komparator 15 enthält einen Einstelleingang 21 bzw. Rückstelleingang 22, welche mit dem komplementären Ausgang Tö" des Univibrators 17 bzw. dem Ausgang 14 des Univibrators 13 verbunden sind. Der asynchrone späte Komparator 16 enthält einen Einstelleingang 23 bzw. Rückstelleingang 24, welche mit dem komplementären Ausgang 14 des Univibrators 13 bzw. dem Ausgang 19 des Univibrators 17 verbunden sind. Der Einstelleingang eines Komparators ist mit einem Differenziernetzwerk 25 verbunden, beispielsweise einem Widerstand und einem Kondensatorelement, wobei der Verbindungspunkt dieser beiden Elemente an einen Eingang eines NAND-Gatters 26 angeschlossen ist. Das NAND-Gatter 26 besitzt einen einzigen Eingang und arbeitet als Inverter und sein Ausgang ist an ein zweites NAND-Gatter 27 angeschlossen. Ein zweites Eingangssignal des NAND-Gatters 27 wird nachfolgend äLs das 'Befähigungssignal für die Einstellung oder kurz als Befähigungssignal bezeichnet und ist an einen Ausgang des späten Komparators 16 angeschlossen. Der Ausgang des NAND-Gatters 27 ist mit einem Eingang eines Verriegelungsnetzwerkes 28 verbunden, das zwei über kreuz gekoppelte NAND-Gatter enthält, wobei diesen Gattern komplementäre Ausgangs signale entnommen werden. Der erste Ausgang ist als "früh" und der zweite Ausgang als früh bezeichnet. Der frühe Komparator 15 umfaßt weiterhin ein zweites Differenziernetzwerk ?9, das beispielsweise einen Kondensator und einen VJiderstand enthält, wobei dann der Kondensator mit dem Rückstelleingang ?? und der Verbindungspunkt der beiden Elemente mit einem Eingang des Verriegelungnnetzwerkes 28 verbunden ist.

Dor asynchrone späte Komparator 16 enthält" nach der Darstellung ähnliche Elemente wie der frühe Komparator 15. Die Ausgänge des r.r>äten Komparators 16 sind in der Darstellung als spät und ¥paT bezeichnet, wobei der Aungang spät mit dem Befähigungseingang 30

2 0 9 8 3 3/0762 BAD ORIGINAL

des frühen Komparators 15 verbunden ist. Der Befähigungseingang 31 des Spätkomparators 16, ist mit dem Ausgang früh des frühen Komparators 15 verbunden.

Die beiden Komparatoren 15 und 16 liefern binäre Ausgangssignale, welche die relative Zelt des Auftretens der beiden Eingangssignale auf den Leitungen 12 und 18 wiedergeben und auch die Differenz der Frequenz und/oder der Phase zwischen diesen Signalen. Wenn beispielsweise ein Impuls auf der Leitung 18 bezüglich des Auftretens eines Impulses auf der Leitung 12 zeitlich später erscheint, dann liefert der späte Komparator 16 komplementäre Ausgangssignale, die jeweils eine Impulsbreite besitzen, welche praktisch gleich der Differenz der Frequenz und/oder Phase zwischen den beiden Eingangssignalen ist.

Während dieses Zeitintervalls ist der Ausgang früh des Komparators 15 eine binäre Null. Andererseits liefert der frühe Komparator 15 beim Auftreten eines Impulses auf der Leitung 18 vor dem Erscheinen des Impulses auf der Leitung 12 komplementäre Ausgangssignale, die jeweils eine Impulsbreite besitzen, welche praktisch gleich der Differenz und/oder Phase zwischen den beiden Eingangssignalen ist. Der späte Komparator 16 liefert während dieses Zeitintervalls eine binäre Null an seinem Ausgang "spät". Die Art und Weise, in der der Vergleich zwischen dem Eingang "früh" und dem Eingang "spät" zur Erzeugung der oben erwähnten Ausgangssignale durchgeführt wird, wird nachstehend in Zusammenhang mit den Fig. 2 und 3 beschrieben.

Die Fig. 2 zeigt typische Kurven des zeitlichen Verlaufs der Spannung der Signale, welche an dem Eingang und Ausgang des Zeitfrequenz- und Phasendiskriminators 10 erscheinen. Insbesondere zeigt die Fig. 2 ein erstes Eingangs Spannungssignal 12' und ein zweites Eingangsspannungssignal 18', welche jeweils mit den Eingangsleitungen 12 bzw. 18 der Ausführungsform nach Flg. 1 verbunden sind. Das Eingangssignal 12' bewirkt, daß der Univibrator 11 ein Signal 11' erzeugt, welches seinerseits den Univibrator

209833/0762 BADORtGINAL

_ 7 —

13 veranlaßt, die Signale 14' und ΪΤ^Γ zu erzeugen; das Signal 14' ist dabei ähnlich dem Signal, wie es in Fig. 2 abgebildet ist. Das Eingangssignal l8^! veranlaßt den Univibrator 17, die Signale IQ^T und Ϊ~9^Γ zu erzeugen, welche ebenfalls, in Fig. 2 dargestellt sind. Zu dem Zeitpunkt t_Q wird das Eingangssignal I¹P" dem Einstelleingang 23 des spaten Komparators 16 zugeführt und in dem Netzwerk 39 differenziert. Der negativ verlaufende Teil dieser differenzierten Wellenform wird durch das Element J>6 umgekehrt und dem NAND-Gatter 37 zugeführt. Das Signal früh wird über den Befähigungsanschluß 31 für die Einstellung (set enable terminal) zugeführt. Da auf beiden Eingängen des NAND-Gatters eine binäre 1 vorhanden ist, ist sein Ausgangssignal eine binäre Null. Hierdurch wird jedoch bevrirkt, daß das Verriegelungsnetzw'erk 38 seinen Schaltzustand oder logischen Zustand ändert, so daß das Ausgangssignal eine binäre 1 und das Ausgangssignal spät eine binäre Null ist.

Zu dem Zeitpunkt t^ ändert der Eingang 14' seinen Zustand von einer binären 1 zu einer binären Null. Dieses Signal wird dem Rückstelleingang 22 des frühen Komparators 15 zugeführt. Da jedoch das Verriegelungsnetzwerk des Koirparators 15 vor dem Auftreten dieses Signals rückgestellt wurde, bleibt der Ausgang früh des Komparators 15 auf einer binären Null. Dieser Zustand zeigt an, daß der auf der Leitung 18 auftretende Impuls nicht früher ist oder voreilend ist, bezüglich des Impulses, der auf der Leitung 12 auftritt.

Zum Zeitpunkt t- wird der differenzierte Eingang zu dem NAND-Gatter 26 daran gehindert, eine Änderung in dem Ausgang "früh" des Komparators "früh" von<-,einer binären Null auf eine binäre zu bewirken, und zwar durch die Anwesenheit einer binären Null an seinem Befähigungsanschluß 30 für die Einstellung. Dies ist eine Folge des vorherigen Vorgangs, der Einstellung von spät auf eine binäre 1 und spTt auf eine binäre Null. Zu dem Zeitpunkt t, jedoch bewirkt der übergang von einer binären 1 zu einer binären Null an dem Rückstelleingang 24, daß das Verriegelungsnetzwerk

209833/0762

38 auf seinen Anfangs zustand zurückkehrt. Das Auftreten einer binären 1 für den Anschluß spät während des Zeitintervalls t_Q bis t, gibt jedoch eine Anzeige der relativen Differenz zwischen den Zeitpunkten des Auftretens der beiden Eingangssignale und bedeutet für diesen bestimmten Fall weiterhin, daß beispielsweise das Eingangssignal auf der Leitung 18 spät ist bezogen auf das Eingangssignal auf der Leitung 12.

In der vorgenannten gleichzeitig hinterlegten Patentanmeldung wird beschrieben, wie die Ausgangs signale für den Komparator "früh" und den Komparator "spät" vorteilhaft verwendet werden, um die Frequenz beispielsweise eines spannungsgesteuerten Oszillators zu ändern. In dem Umfang der hier gegebenen technischen Lehre sind jedoch auch andere Verwendungsmöglichkeiten für den Diskriminator 10 für Frequenz und/oder Phase gemäß Fig. 1 ins Auge gefaßt. Beispielsweise können diese Ausgänge dazu verwendet werden, die Frequenz eines Motors oder Generators zu ändern, um die Drehzahl oder Geschwindigkeit eines Fahrzeuges zu ändern, die Dopplerfrequenz eines Geschwindigkeitsmessystems auf der Basis von Radar zu verfolgen oder aufzuzeichnen und für die verschiedensten anderen Anwendungen.

Die Ausführungsform nach Fig. 1 ist auch in der Lage, ein Ausgangssignal zu liefern, welches das Auftreten eines Eingangs signals auf der Leitung 18 anzeigt, das früh ist oder voreilend ist, bezüglich des Signals, welches auf der Leitung 12 erscheint. Die Fig. 3 zeigt typische Spannungswellenformen, welche diesen Zustand wiedergeben. Beispielsweise zeigt die Fig. 3 die Ausgangssignale der Univibratoren 13 bzw. 17 durch die Wellenformen 14' bzw. 19'. Das Spannungssignal 19' tritt dabei entsprechend der Abbildung zeitlich früher auf als das Spannungssignal 1Ί^f. Das Signal IQ' bewirkt, daß der frühe Komparator 15 an seinem Ausgang "früh" eine binäre 1 abgibt, welche solange besteht, bis das Signal 14' das Verriegelungsnetzwerk 28 auf seine Anfangsbedingungen zurück stellt. Das Ausgangssignal "früh" besteht während eines Zeitraums

209833/0762

t_Q bis t, und dieser ist praktisch gleich der Differenz der PrequQiz und/oder der Phase zwischen den Signalen 14' und 19'.

Der Fachmann wird verstehen, daß die tatsächliche zeitliche Differenz zwischen den beiden Eingangssignalen nicht genau gleich der Zeitperiode t_Q bis t, ist, da das Signal entweder bei dem frühen oder späten Komparator die Impulsbreite des später auftretenden Impulses mit einschließt. Diese geringfügige Differenz in der tatsächlich vorhandenen Zeit- oder Phasendifferenz zwischai den Impulsen kann dadurch auf ein Minimum gebracht werden, daß die Impulse von den Univibratoren 13 und 17 hinsichtlich ihrer Impulsbreite beträchtlich schmäler gemacht werden, als dem erwarteten zu njessenden Frequenzbereich entspricht. Wenn beispielsweise Frequenzen im Hertzbereich oder Kilohertzbereich gemessen werden sollen, werden Impulsbreiten im Mikrosekundenbereich eine

die
vernachlässigbare Auswirkung auf/zeitliche Differenz zwischen zwei Signalen besitzen. Sinngemäß sind also die Ausgangsimpulse ' von dem frühen und späten Komparator im wesentlichen gleich der zeitlichen Differenz zwischen den Eingangssignalen.

Man erhält eine präzisere Anzeige der Zeitdifferenz zwischen zwei Signalen durch Verwendung von binären Methoden zur Signalsubstraktion. Beispielsweise kann durch Verwendung geeigneter Logikelemente die Impulsbreite des später auftretenden Impulses von den Impulsbreiten der Signale subtrahiert werden, welche von den frühen und späten Komparatoren erhalten werden.

Flg. i\ zeigt als Beispiel eine andere Ausführungsform eines Diskriminators '40 für Frequenz und/oder Phase, welcher synchron betrieben wird. Dieser Diskriminator enthält einen Univibrator 11, der wie zuvor beschrieben eine Sperrfunktion liefert. Die komplementären Ausgänge des Univibrators 41 sind verbunden mit den el'nes P-S Typ Flip-Flops 42 für Einstellung und Rück-(set reset), welcher seinerseits an seinem Einstell-

209833/0762

und Rückstellausgang mit einem zweiten R-S Flip-Flop 43 verbunden ist. Der Ausgang für Einstellung (set) des Flip-Flops und der Ausgang für Rückstellung (reset) des Flip-Flops 43 sind verbunden mit einem NAND-Gatter 44, dessen Ausgang mit einem NAND-Gatter 45 verbunden ist. Das NAND-Gatter 45 besitzt einen zweiten Eingang, den es von dem Rückstellausgang eines Flip-Flops 46 erhält und einen dritten Eingang von einem NAND-Gatter 47. Das NAND-Gatter 47 ist an den Ausgang eines NAND-Gatters 48 gekoppelt. Dieses besitzt zwei Eingänge, die mit dem Rückstellausgang eines Flip-Flops 49 bzw. dem Einstelleingang des Flip-Flops 49 verbunden sind. Die Eingänge des Flip-Flops 49 für Einstellung und Rückstellung sind mit einer Eingangsleitung 50 verbunden, so daß sie eines der beiden Eingangssignale empfangen können. Das andere Eingangssignal wird einer Leitung 51 zugeführt, die mit dem Eingang des Univibrators 4l verbunden ist. Der Ausgang des NAND-Gatters 48 ist weiterhin mit einem NAND-Gatter 52 verbunden, das noch zwei weitere Eingänge besitzt und zwar einmal vom Rückstellausgang eines Flip-Flops 53 und zweitens von einem NAND-Gatter 54. Jeder der Einstell-Rückstell-Flip-Flops 42, 43, 46, 49 und 53 ist mit einem gemeinsamen Taktgenerator zur synchronen Steuerung des Betriebs.des Diskriminator 40 verbunden. Der Flip-Flop 42 wird verwendet, um eine Synchronisierung der asynchron auftretenden Erscheinung auf der Leitung 51 mit den Taktimpulsen zu schaffen, und der Flip-Flop 43 und 49 werden verwendet, um Gatterimpulse zu liefern, welche die Breite eines Taktimpulses besitzen.

Die Beschreibung der Arbeitsweise des synchronen Diskriminator 40 stützt sich auf die Darstellung des zeitlichen Verlaufs der Wellenformen nach Fig. 5 und 6, in denen typische Kurven für den zeitlichen Verlauf der Spannungssignale dargestellt sind. Fig. zeigt beispielsweise eine Folge von Taktimpulsen 60, die zu einem Zeitpunkt t_Q beginnt und sich zu den Zeitpunkten t^, t^j t,, t wiederholt. Wenn zu irgend einer Zeit zwischen t₀ und t₁ ein Eingangssignal 51' auf der Eingangsleitung 51 erscheint und

209833/0762

- li -

zu einem Zeitpunkt zwischen tp und t, ein Eingangssignal 50' der Eingangsleitung 50 auftritt, dann erhält man ein Ausgangssignal 5*1' von dem NAND-Gatter 5¹I. In ähnlicher Weise erhält man zum Zeitpunkt tp ein Aus gangs s.L*gnal 47' von dem NAND-Gatter 47. Das Auftreten dieser beiden Signale bewirkt, daß der Flip-Flop 53 zum Zeitpunkt t. auf eine binäre 1 eingestellt und zum Zeitpunkt t, auf eine binäre 0 rückgestellt wird. Die Fig. 5 zeigt den Ausgang "spät" des Flip-Flops 53 und den Ausfeang "früh" des Flip-Flops 46. Aus diesen Schalt zuständen des Ausgangs ist es ersichtlich, daß das auf der Leitung 50 erscheinende Signal spät oder nacheilend ist, bezüglich des auf der Leitung 51 auftretenden Signals und die Impulsbreite des Signals "spät" von dem Flip-Flop 53 ist ein Maß dieser Differenz der Frequenz und/oder Phase. Wenn die Eingangssignale umgekehrt werden, dann erhält man einen ähnlichen Impuls von dem Ausgang "früh" des Flip-Flops Demgemäß arbeitet der synchrone Diskriminator 40 in praktisch der gleichen Weise wie der asynchrone Diskriminator 10, aber auf einer synchronen Grundlage.

Fig. 6 zeigt die Bedingungen für Impulskoinzidenz für den synchronen Detektor ¹IO. Insbesondere zeigt die Fig. 6 koinzident zwischen den Zeitpunkten t, und t, auftretende Impulse auf den Eingängen 50 und 51. Diese Impulse erzeugen Ausgangssignale 5¹I' und 47¹ von den NAND-Gattern 5¹I und 47. Diese Signale bewirken ihrerseits, daß die Flip-Flops 46 und 43 eine binäre 0 an den Ausgängen "früh" und 'spät" liefern. Daraus ist ersichtlich, daß die Koinzidenz zwischen den beiden Eingangssignalen durch eine binäre 0 angezeigt wird, welche auf beiden Ausgangsleitungen für den Zustand "früh" und den Zustand "spät" erscheint. Dieser Ausgangszustand besteht nur für den Fall der Koinzidenz der beiden Eingangssignale und tritt zu keinem anderen Zeitpunkt auf.

Der Fachmann wird leicht erkennen, daß die oben beschriebenen Ausführungsformen zahlreiche Vorteile gegenüber bekannten Diskriminatoren für Zeit und Phase liefern. Beispielsweise wird ein

209833/0762

falsches oder vieldeutiges Ausgangssignal, das sich aus dem in Trittfallen mit Oberwellen oder Bruchteilen der Frequenz ergibt und eine Eigenschaft vorbekannter Diskriminatoren darstellt, durch die erfindungsgemäße Anordnung vermieden. Dies geschieht dadurch, daß an den Ausgängen "früh" und "spät" nur dann eine binäre O erscheint, wenn die Frequenz und die Phase der beiden Signale im wesentlichen identisch sind. Weiterhin besitzen die Diskriminatoren für Freauenz und/oder Phase gemäß der vorliegenden Erfindung erweiterte Fähigkeiten bezüglich des dynamischen Bereichs, wenn sie in Kombination mit einem spannungsgesteuerten Oszillator verwendet werden, wie er beispielsweise im einzelnen näher beschrieben ist in der vorgenannten gleichzeitig hinterlegten Patentanmeldung. Wenn er auf eine andere Weise verwendet wird, liefert der erfindungsgemäße Diskriminator für Zeit und Phase ein Ausgangssignal, das genau die Differenz der Freauenz und/oder der Phase zwischen zwei Eingangssignalen anzeigt. Weiterhin kann durch Verwendung eines bekannten Bezugssignals als ein Eingang für den Diskriminator eine Messung einer Frequenz oder Phase relativ zu dem Bezugssignal vorgenommen werden.

209833/0762

Claims

- 13 Patentansprüche

[l.i Diskriminator zur Messung der Differenz der Frequenz und/oder Phase zwischen zwei Eingangssignalen, dadurch gekennzeichnet, daß er umfaßt: eine erste Einrichtung (15) zur Erzeugung eines Ausgangssignales jedesmal dann, wenn ein erstes der beiden Eingangssignale zeitlich früher auftritt als das zvieite Eingangssignal und

eine zweite Einrichtung (16) zur Erzeugung eines Ausgangssignals jedesmal dann, wenn das erste Eingangssignal zeitlich später auftritt als das zweite Eingangssignal, wobei jedes der Ausgangssignale im wesentlichen proportional der Differenz der Frequenz und/oder Phase zwischen den Eingangssignalen ist.

2. Diskriminator nach Anspruch 1, dadurch gekennzeichnet, daß er eine Einrichtung (11) zur Absperrung mindestens einer dieser beiden Einrichtungen gegenüber äußeren "ignalen umfaßt.

3. Diskriminator nach Ansnruch 1, dadurch gekennzeichnet, daß die erste und zweite Einrichtung jeweils umfaßt:

einen binären Komparator mit Einstellzustand und Rückstellzuntand, der auf die Eingangssignale anspricht unter Erzeugung eines binären Ausgangssignals mit einer Impulsdauer, die proportional ist der Differenz der Frequenz und/oder Phase zwischen den EingangsSignalen.

^l\. Diskriminator nach Anspruch 3> dadurch gekennzeichnet, daß der binäre Komparator mit Einstellzustand und Rückntellzustand umfaßt:
oin Verriegelungsnetzwerk (25), das durch eines der Eingangs-

209833/0 7 62

signale auf einen ersten binären Schaltzustand eingestellt wird und durch das andere Eingangssignal auf einen zweiten binären Schaltzustand zurückgestellt wird.

5. Diskriminator nach Anspruch 4, dadurch gekennzeichnet, daß das Verriegelungsnetzwerk asynchron betätigbare, kreuzweise gekoppelte, logische Gatter enthält.

6. Diskriminator nach Anspruch *l, dadurch gekennzeichnet, daß das Verriegelungsnetzwerk synchron betätigbare Flip-Flops mit Einstellzustand und Rückstellzustand besitzt.

7· Diskriminator nach Anspruch 4, dadurch gekennzei chnet, daß er umfaßt:

einen Taktgenerator und eine Einrichtung zur Synchronisierung der Eingangssignale mit den Takt impulsen von dem Taktgenerator.

8. Diskriminator nach Anspruch 1, dadurch gekennzeichnet, daß er umfaßt:

eine Einrichtung zur Lieferung eines Befähigungssignals an die erste Einrichtung von einem Ausgang der zweiten Einrichtung und eine Einrichtung zur Abgabe eines Befähigungssignals an die zweite Einrichtung von einem Ausgang der ersten Einrichtung.

9. Diskriminator nach Anspruch 1, dadurch gekennzeichnet, daß er umfaßt:

erste und zweite Univibratoren, die jeweils auf die Eingangr.-signale ansprechen können und komplementäre Ausgangs signale mit einer ausgewählten Impulsdauer erzeugen.

10. Diskriminator nach Anspruch 8, dadurch gekennzeichnet, daß die erste und zweite Einrichtung jeweils

209833/0762

enthalten:

einen binären Komparator mit Einstellzustand-Rückstellzustand, der auf die Eingangssignale anspricht zur Erzeugung eines binären Ausgangssignals mit einer Impulsdauer proportional zur Differenz der Frequenz und/oder Phase zwischen den Eingangasignalen.

209833/0762

Lee r s"e i t e