DE2324853C3 - Schaltungsanordnung zur Rückgewinnung des Bittaktes aus einem empfangenen binären Nachrichtensignal - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Durch die DE-OS 2! 41 887 ist ein Phasenkomparator bekannt, der als Ergebnis der Phasenmessung an den beiden zu vergleichenden Signalen ein Ausgangssignal abgibt, welches dann paarweise positive und negative Impulse mit betragsmäßig gleicher und konstantbleibender Höhe an einen nachfolgenden Integrator liefert, wenn in dem empfangenen Nachrichtensignal ein Zeichenwechsel stattfand, wobei der Flächeninhalt des jeweiligen positiven bzw. negativen Impulses eines Inipulspaares ein Maß für die Phasenlage zwischen dem empfangenen Nachrichtensignal und dem örtlich erzeugten Bittakt darstellt, was durch die nachfolgende Integration dieses Ausgangssignals direkt zur Erzeugung der gewünschten Regelspannung für den örtlichen Bittakt-Generator ausgenützt wird.

Ein wesentlicher Nachteil des bekannten Phasen-Komparators besteht jedoch darin, daß er nicht jeden Zeichenwechsel im empfangenen Nachrichtensignal zur Phasenmessung heranzieht und somit auf einen erheblichen Teil der Phasenregelinformation verzichtet, was u. a. zur Folge hat, daß die Phasennachregelung niehl optimal schnell erfolgen kann. Hin/u kommt, daß zwar im langzeitlichen Mittel gleich viele positive wie negative Zeichenwechsel erfaßt werden, es jedoch in kürzeren Zeitabschnitten durchaus vorkommen kann, daß aufgrund einer /ufälligcn Konstellation der Zeichen im Eingangssignal — beispielsweise einer periodischen Folge von alternierenden »Nullen« und »Einsen« — die /eichcnwechsel mit einem bestimmten Vorzeichen

(positiv bzw. negativ) bevorzugt zum Phasenvergleich herangezogen werden, was in diesem betreffenden Zeitabschnitt zu einer Asymmetrie der Wahrscheinlichkeitsverteilung des Phasenrauschens führt.

Ein weiterer Nachteil des bekannten Phasenkomparator liegt darin, daß die zeitliche Position der letzten Signalflanke eines Impulspaares im Ausgangssignal (vgl. dort Fig.9—11, Kurve T) nicht direkt durch die zeitliche Position des dazugehörigen Zeichenwechsels im empfangenen Nachrichtensignal gegeben ist, sondern vielmehr von der vorbestimmten Standzeit einer monostabilen Kippstufe abhängt, so daß ein statistisch auftretender Flankenjitter im empfangenen Nachrichtensignal nur einseitig bewertet wird und damit eine stärkere Auswirkung auf das resultierende Regelsignal hat.

Der Erfindung liegt die Aufgabe zugrunde, einen Phasenkomparator zu entwickeln, der die obengenannten Nachteile nicht aufweist und darüber hinaus mit einem geringeren schaltungstechnischen Aufwand zu erstellen ist

Diese Aufgabe wird durch die im Anspruch I gekennzeichneten Maßnahmen gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den Uriteransprüchen angegeben.

Die Erfindung nutzt zur Gewinnung eines Korrektursignals für den Bittakt-Generator jeden Zeichenwechsel im empfangenen Nachrichtensignal aus. Dadurch wird eine optimale und schnelle Phasennachregelung des Bittakt-Generators erzielt. Eine Asymmetrie der Wahrscheinlichkeitsverteilung des Phasenrauschens wird vermieden. Statistisch auftretende Flankenjitter im empfangenen Nachrichtensignal werden beidseitig bewertet. Der Aufwand gegenüber bekannter. Lösungen ist verringert.

Die Erfindung wird nun an Hand eines Ausführungsbeispiels näher erläutert. Es zeigt

Fig. 1 das Blockschaltbild einer bekannten Anordnung zur Rückgewinnung des Bit-Taktes aus einem empfangenen Nachrichtensignal,

Fig. 2 das Blockschaltbild des erfindungsgemäß ausgebildeten Phasenkomparator,

F i g. 3 der zeitliche Verlauf der einzelnen Signale, wie sie in dem erfindungsgemäß ausgebildeten Phasenkomparator auftreten.

In Fig. I ist das Blockschaltbild einir Phasenregelschleife dargestellt, wie die beispielsweise zur Synchronisierung eines örtlichen Bittakt-Generators auf die Bitfrequenz eines ankommenden Nachrichtensignals benutzt wird.

Das in seiner Amplitude gedämpfte und in seiner Impulsform verzerrte ankommende Nachrichtensignal Ai, wird in einem Verstärker I verstärkt und anschließend in einer Impulsformerstufe 2 auf einheitliche Impulshöhe begrenzt, so daß am Ausgang der Impulsformerstufe 2 ein binäres Nachrichtensignal A (vgl. Kurve A in Fig.3) vorliegt. Das Signal A gelangt auf den einen Eingang eines Phasenkomparator 3, an dessen anderem Eingang das Bittakt-Signal E (vgl. Kurve Ein Fig. 3) anliegt, welches von dem örtlichen Bittakt-Generator 5 er/^ugt wird. Der Phasenkomparator arbeitet digital. Seile durch den Integrator 4 über der Zeit aiifsummierte Ausgangsspannung ist ein Maß für die Phasennbweichiing zwischen dem empfangenen Naehrichlcnsitfnal und <lem Bittakt-Signal /T und dient zur Steuerung eines der' Bittakt-Generator 5 ansteuernden spannungsabhängig™ Oszillators (VCO), der in !' i g. 1 nicht gesondert ('inge/cichnet ist.

Am Ausgang des Phasenkomparator 3 soll nun ein Signal Q (vgl. Kurve Q in Fig.3) entstehen, in dem immer dann ein Impulspaar aus einem positiven ersten Impuls und einem diesem sofort folgenden negativen zweiten Impuls gleicher Höhe auftritt, wenn im Nachrichtensignal A ein Zeichenwechsel stattfand. An den zeitlichen Stellen, wo im Nachrichtensignal A kein Zeichenwechsel stattfand, soll auch im Ausgangssignal Q kein Impulspaar auftreten. An diesen Stellen soll das Ausgangssignal auf 0 Volt liegen bleiben.

Das Verhältnis der Flächen der beiden Impulse eines Impulspaares ist ein direktes Maß für die Phasenabweichung Δφ des Bittaktes von seiner Sollphase, so daß nach der anschließenden Integration des Signals Q durch den Integrator 4 die notwendige Regelspannung für den Bittakt-Generator 5 entsteht, damit dieser seine Phasenlage auf Δφ = 0 einstellt.

An Hand des Ausführungsbeispiels, wie es in Fig. 2 durch ein Blockschaltbild dargestellt ist, und in Verbindung rr.it den dazugehörigen Zeitdiagrammen in Fig.3 soll nun der erfindungsgerrw ausgebildete Phasenkomparator beschrieben werden.

Das empfangene Nachrichtensignal A gelangt über eine Verzögerungseinrichtung 7, welche das Signal um eine Bitdauer verzögert und dadurch das Signal B erzeugt, a'> den einen Eingang eines UND-Gliedes 8, an dessen anderem Eingang das durch die Inverterstufe 6 invertierte Signal /, also das Signal Λ anliegt. Gleichzeitig liegt das Signal A an dem einen Eingang eines UND-Gliedes 9, an dessen anderem Eingang das über di£ Inverterstufe 10 invertierte Signal B also das Signal S, anliegt.

Der Ausgang des UND-Gliedes 8, welcher das Signal C=AKB liefert, ist mit dem Eingang einer ersten bistabilen Kippstufe 11 — beispielsweise eines getakteten D-Flip-Flops — sowie mit einem ersten Eingang eines UND-Gliedes 13 und einem ersten Eingang eines UND-Gliedes 16 verbunden.

Der Ausgang des UND-Gliedes 9, welcher das Signal D = A^B liefert, ist mit dem Eingang einer bistabilen Kippstufe 12, die von der gleichen Art wie die Kippstufe 11 sein kann, sowie mit dem ersten Eingang eines UND-Gliedes 14 und einem ersten Eingang eines UND-Gliedes 15 verbunden. Die beiden bistabilen Kippstufen 11 und 12 werden durch das Signal E getaktet, welches vom Ausgang des Bittakt-Generator geliefert wird.

Der nichtinvertierende Ausgang der bistabilen Kippstufe 11 liefert das Signal F, welches auf den zweiten Eingang des UND-Gliedes 16 geführt wird, während der invertierende Ausgang mit dem zweiten Eingang des UND-Gliedes 13 verbunden ist. Der nichtinvertierende Ausgang der bistabilen Kippstufe 12, welcher dis Signal G liefert, ist mit dem zweiten Eingang des UND-Gliedes 15 verbunden, während der invertierende Ausgang mit dem zweiten Eingang des UND-Gliedes 14 verbunden ist.

Die beiden Ausgänge der UND-Glieder 13 und 14 (Signale K und H) sind mit den Eingängen eines ODER-Gliedes 17 verbunden, an dessen Ausgang das Signal L entsteht. Damit ist

L = HVK = (DAG) V(ChF)

Die beiden Ausgänge der UND-Glieder 15 und 16 (Signale M und N) sind mit den Eingängen eines ODER-Gliedes 18 verbunden, an dessen Ausgang das Signal ^entsteht. Damit ist

P = MVN = (GtD) VfFAC).

In den Signalen L und P steckt nun bereits die maximal zu gewinnende Information über die Phasenbeziehung zwischen dem empfangenen Nachrichtensignal A und dem örtlich erzeugten Bittakt E

Die Signale L und P werden jeweils einem Impulsverstärker 19 bzw. 20 zugeführt, wobei der Impulsverstärker 19 das Signal L bei gleichbleibender Polarität auf eine vorbestimmte Höhe der Impulse normierl. während der Impulsverstärker 20 das Signal /' auf die gleiche Höhe der Impulse, jedoch mit entgegengesetzter Polarität normiert. Die Aiisgangssignale der beiden Impulsverstärker 19 und 20 werden über ein Widerstandsnetzwerk addiert, so daß letztlich das gewünschte resultierende Signal y entsteht, welches die drei normierten Zustände 4 I. 0 und - 1 annehmen kann.

Immer dann, wenn im empfangenen Naehrichtensignal ein Zcichenwechsel stattfand, tritt in dem Signal Q ein aus einem ersten Impuls der normierten Hohe + I und einem sofort darauf folgenden zweiten impuls der Hohe - I bestehendes Impulspaar auf. Ist im empfangenen Nachrichtensignal kein Zeichenwechsel aufgetreten, so bleibt das Signal Q auf der normierten I lohe 0 liegen, wobei die normierte I lohe 0 der Spannung von 0 Volt entspricht.

Die Breite der +1- bzw. -!-Impulse im Signal Q hangt direkt von der momentanen Phasenabweichling U/ ab und liefert durch die anschließende Integralion des Signals Q ein Steuersignal, welches die Phasenlage des Bittaktes so korrigiert, daß Δφ = 0 wird, wodurch die + I- und - I Impulse gleich breit werden und damit die Integration dieser Impulse keine Änderung der resultierenden Ausgangsspannung des Integrators 4 (vgl. I i g. I) mehr liefert. Während der Zeiten, in denen keine Zeichenwechsel im empfangenen Nachrichtensignal auftreten und das Signal ζ/dnniil den Wert 0 Voll annimmt, liefert die Integration des Signals Q ebenfalls keine Änderung in der Steuerspannung für den Taktgenerator *>.

Durch diese besondere Ausgestaltung des Signals Q wird somit erreicht, daß die phasengenaue Bit-Synchro nisieriing je nach der I requenzkonstanz des örtlichen Bittakt-Generalors 5 über lange Zeiten aufrechterhalten werden kann, ohne daß ein Zcichenwechsel im empfangenen Nachriclitensignal auftreten muß.

I'.ine weitere Ausgestaltung der Erfindung besteht darin, daß die beiden Signale /. und Γ jeweils direkt einem l-.ingang eines Differential-Inlcgralors zugeführt werden, so daß beispielsweise das Signal /' mit positivem Vorzeichen und das Signal /. mit negativem Vor/eichen aufintegrierl wird und damit gleichermaßen wie im erstgenannten lalle die gewünschte Rcgelspannung am Ausgang des Differential-Integrators /ustandckommt. ohne tlaß die Signale /. und /'vorher mittels ImpuKschaltungen miteinander kombiniert werden müssen.

Hierzu 3 Blatt Zeichnungen

Claims (5)

1. Patentansprüche;

   1, Schaltungsanordnung zur Rückgewinnung des Bittaktes aus einem empfangenen binären Nachrich- ■"> tensignal, bei dem die Impulsdauer eines Binärzeichens gleich der Bitdauer ist, bei dem durch Vergleich des empfangenen Nachrichteniignals mit einem örtlich erzeugten Taktsignal ein erstes Steuersignal erzeugt wird, welches aus einem ersten κι Impuls normierter Höhe und einem sofort an den ersten Impuls anschließenden zweiten Impuls gleicher Höhe, jedoch entgegengesetzter Polarität besteht, deren Impuisdauerverhältnis ein direktes Maß für die momentane Phasenbeziehung zwischen ι > dem empfangenen Nachrichtensignal und dem örtlich erzeugten Taktsignal darstellt, und welches nach anschließender Integration ein zweites Steuersignal liefert, das den das Taktsignal liefernden Taktgenerator derart beeinflußt, daß das Taktsignal ->n immer dieselbe vorbestimmte Phasenlage bezüglich des empfangenen Nachrichtensignals einnimmt, dadurch gekennzeichnet, daß in einer ersten Schaltstufe (6—9) aus dem empfangenen Nachrichtensignal (A) ein erstes Signal (C) und ein -'"> zweites Signal (D) abgeleitet wird, wobei in dem ersten Signal immer dann sofort ein Impuls mit einer Breite, die der vorbestimmten Dauer (2it) eines Nachrichtenbits entspricht, auftritt, wenn im empfangenen Nachrichtensignal ein Zeichenwechsel m vom logischen »!«-Zustand in den logischen »O«-Zustand stactfand, und wobei in dem zweiten Signal immer dann sofort/iin Imp Is mit einer Breite, die der vorbestimmten Daeer (2π) eines Nachrichtenbits entspricht, auftritt, wenn '-,i empfangenen η Nachrichtensignal ein Zeichenwechsel vom logischen »O«-Zustand in den logischen »!«-Zustand stattfand, daß in einer zweiten Schaltstufe (11 und 12) aus dem ersten Signal (C) ein drittes Signal (F) und aus dem zweiten Signal (D)e\n viertes Signal (G) ·»· hergeleitet wird, wobei jeweils die hergeleiteten Signale (Fbzv/. G) aus den ursprünglichen Signalen (C bzw. D) durch deren Phasenverzögerung um π-Δφ Zustandekommen, wenn die Bitdauer des empfangenen Nachrichtensignals auf 7π normiert v· und seine Phasenlage gegenüber dem Taktsignal (Ε)Δφ ist und der Bezugspunkt Δφ = Ο in der Mitte einer Bitdauer des empfangenen Nachrichtensignals liegt und daß in einer dritten Schaltstufe (1.3—18) aus den ersten bis vierten Signalen ein fünftes Signal (L), > <> das der logischen Funktion

   L=(DhG)V(ChF)

   gehorcht, und ein sechstes Signal (P), das der logischen Funktion ">>

   P=MVN=(GhD) V (FAC)

   gehorcht, entsteht und daß durch Verknüpfung des fünften und sechsten Signals in einer vierten Schaltstufe das Ausgangssignal ^entsteht. «>
2. 2. Anordnung nach Anspruch 1, dadurch gekcnn= zeichnet, daß das empfangene Nachrichtensignal (A) in einer Verzögerungseinrichtung (7) um eine Bitdauer verzögert wird, wodurch ein verzögertes Signal (B) entsteht und daß das erste Signal (C) '" mittels eines Inverters (6) und eines UND-Gliedes (8) durch die logische Verknüpfung C=A/10und das zweite Signal (/^mittels eines Inverters (10) und des LIND-Gh'edes (9) durch die logische Verknüpfung D=/tAflzustandekommt.
3. 3. Anordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß in der zweiten Schaltstufe die Phasenverzögerung des ersten bzw. zweiten Signals (C bzw. D) um den Wert π-Δφ jeweils mittels einer bistabilen Kippstufe — insbesondere eines getakteten Z3-Flipflops — erreicht wird, wodurch das dritte Signal (F) bzv,. das vierte Signal (GJzustandekommt.
4. 4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in einer dritten Schaltstufe ein fünftes Sjgnal (L)_durch die logische Verknüpfung L = (DAG) V(ChF) erster bis vierter Signale (C, D, Fund G)mittels zweier UND-Glieder (13, 14) und eines ODER-Glieds (17) erzeugt wird, bei der immer dann sofort ein Impuls mit der normierten Breite π—Δφ entsteht, wenn im empfangenen Nachrichtensigna] (A) ein Zeichenwechsel auftrat und daß ein sechstes Signal fPjdurch die logische Verknüpfung P = (GAD) V(FAC) erster bis vierter Signale (C, D, F und G) mittels zweier UND-Glieder (15, 16) und eines ODER-Glieds (18) erzeugt wird, bei der immer dann ein Impuls mit der normierten Breite π + Δφ entsteht, wenn im empfangenen Nachrichtensignal (A) ein Zeichenwechsel stattfand.
5. 5. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verknüpfung des fünften und sechsten Signals (L P) zur Bildung des Ausgangssignals (Q) durch einen Differential-Integrator erfolgt, dessen beiden Eingängen diese Signale (L, P)zugeführt werden.