DE2321359C3 - Verfahren zur Umsetzung von Zeichen - Google Patents
Verfahren zur Umsetzung von ZeichenInfo
- Publication number
- DE2321359C3 DE2321359C3 DE19732321359 DE2321359A DE2321359C3 DE 2321359 C3 DE2321359 C3 DE 2321359C3 DE 19732321359 DE19732321359 DE 19732321359 DE 2321359 A DE2321359 A DE 2321359A DE 2321359 C3 DE2321359 C3 DE 2321359C3
- Authority
- DE
- Germany
- Prior art keywords
- characters
- bits
- bit
- code
- ternary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Die Erfindung betrifft ein Verfahren /ur Umsetzung
von Zeichen eines binären Codes mit einer bestimmten Bitxahl pro Zeichen in Zeichen eines
ternären Codes mit einem konstanten Nullbit-Einsbit-Verhältnis ohne Gleichstromkomponente innerhalb
eines Datenübertragungssystems, bei welchem eine erste Gruppe von Bits der Binärcodezeichen in
Zeichen mit der gewünschten Gesamtzahl von Bits und einem konstanten Nullbit-Einsbit-Verhältnis pro
Zeichen umgesetzt wird, woraufhin die Einsbits der aus der ersten Gruppe gebildeten Zeichen mit einer
durch das Folgemuster der übrigen Bits bestimmten Zuordnung in zwei gegensinnige von dem Zustand
der Nullbits differierende Zustände wie Potentiale. Frequenzen od. dgl. aufgeteilt werden.
Ein bekanntes Verfahren der genannten Art ist aus der deutschen Auslegeschrift 1 437 367 bekannt.
Bei dem dort beschriebenen und anderen bekannten Verfahren weisen die umgesetzten Zeichen des ternürv.
Codes ebensovielc Bits auf wie die Zeichen des binären Codes.
Aufgabe der Erfindung ist demgegenüber ein Verfahren der genannten Art zur Umsetzung von Zeichen,
bei welchem die Zeichen des Ternärcodes eine geringere Bit-Anzahl pro Zeichen aufweisen als die
des Binärcodes, wodurch die übertragung der Zeichen vereinfacht wird.
Die erfindungsgemäße Lösung ist dadurch gekennzeichnet, daß die Zeichen des Ternärcodes ein Bit pro
Bös inafeSt, r wäi
bits die inversen Werte eingesetzt werden und in dem
Fall nrit vier Naffiafc von einer zweiieo Bhgruppe
ausgegangen wird, die auf die entsprechende der anderen Ternärcode-Zeichen ergänzt wird.
Es zeigte sich, daß ein solches Verfahren trotz der kürzeren Zeichen den gleichen Schutz und ebenso
viele Variationen ermöglicht, wie das bekannte Verfahren.
Die Erfindung wird nunmehr an Hand zweier Beispiele erläutert, und zwar eines, wobei ein Siebenbitcode
in einen Sechsbitcode, und eines, wobei ein Achtbitcode in einen Siebenbitcode umgesetzt wird.
Umsetzung von Zeichen eines 7-Bit-Binärcode mit 128 Variationen in Zeichen eines ternären
6-Bit-Fehlererkennungscode
Der auf dem übertragungsweg verwendete Sechsbitcode ist von einem Sechsbitcode mit einem Einsbit-Nullbit-Verhältnis
von 4:2 abgeleitet. Die bei der ternären übertragung verwendeten drei Pegel werden
mit den Symbolen 0, + und — bezeichnet.
Der Mullwert im binären Code wird in der ternären Codierung auch Nullwert. Die binäre 1 wird
im ternären Code 4- oder —.
Im Sechsbitcode sind pro Zeichen vier Einsbits vorhandf-n, so daß die Anzahl möglicher Variationen
gleich Q) = 15 ist
Die Fehlererkennung wird erzielt dadurch, daß die Zahl der Nullbits im Sechsbitzeichen ermittelt wird.
Diese Zahl soll zwei sein. Abweichungen von dieser Zahl zeigen ein fehlerhaft empfangenes Zeichen an.
Da die Zahl der Einsbits im Sechsbitzeichen gerade ist, kann ein Gleichgewicht zwischen den Zahlen der
+ - und —Bits hergestellt werden. Dieses Gleichgewicht kann sich innerhalb eines Zeichens oder nach
einigen Zeichen gebildet haben, so daß die Gleichstromkomponente in der Zeit unterdrückt wird.
Die Verteilung der Plus- und Minuswerte über vier binäre Einsbits erfolgt nach den in Tabelle 1
angegebenen Mustern:
| Ll 1 1 1 | Tabelle I | η _ | + + | + | |
| - + -»■- | binär | 8 + | - + | + | |
| 1 2 |
+ - - + | 9 + ΪΟ + |
+ - + + |
+ | |
| 3 4 |
+ - + - | ||||
| 5 | - + - + | ||||
| 6 | + _ _ _ | ||||
| 7 | _ + _ _ | ||||
| 8 | |||||
| 9 10 |
|||||
| ausgeglichener Aufbau von f - und - -Bits |
|||||
| und ihre | |||||
| inversen Formen |
|||||
Die Umsetzung der Zeichen von dem 7-Bit-Binärcode in den 6-Bit-Ternärcode kommt nun folgendermaßen
zustande.
Die Siebenbitzeichen bestehen aus den Bits abc defg. Von diesen Bits wird die Gruppe abcd abgetrennt
und in einen 6-BiM$)-Code umgesetzt, dessen
Bits mit abcdej bezeichnet werden. Die Bits abcd
können 16 Variationen bilden. Ein ($)-Code weist
3321559
15 Variationen ψ£, so daft eine restlose
^g der 4-Kt!Variaüo(Kn in 6-Bit-<|)-Varian
mchi inögUcli ist. t,
,Darum mpd dfe Variation 0000 vorläufig von den ji «bgesondect Die übrigen }S w.crfl
,Darum mpd dfe Variation 0000 vorläufig von den ji «bgesondect Die übrigen }S w.crfl
den Ja vier Gruppen aufgeteilt:
Λ = cine Variation mit null Uullbits,
B = vier Variationen, mit einem NuHbit,
C = sechs Variationen mit zwei Nullbits,
D = vier Variationea mil drei Null'oits.
Umsetzung von vier nach sechs Bits erfolgt dadurch, daß zwei Bits, namentlich die Bits s und /,
den Bits abcd hinzugefügt werden. Damit die &B,it-Variationen
stets zwei NuUbits aufweisen, erhäk die;
Bitgruppe ej null, φ& odex zwei Nullbits. Bei 4^a
Variationen 4er Gruppeii A, -B cod C ist das einfach.:
der Bitgruppe ef weiden bzw. zwei, ei» oder null Nullbits mitgegeben. Für dia Umsetzung der Variationen
der Gruppe D, die btxeits mehr aßt zwei NuU-bits
enthalten, wkd «in anderes Verfahren angewandt
Diese Variationen weiden invertiert, so daß sie als
nur ein Nullbit enthaltende Variationen erscheinen. Der e/-Gruppe braucht man dann nur ein Nullbit
mitzugeben, um (iJh-Variationen zu erhalten. Das
«»/-Muster rar die Variationen der B-Gruppe ist: 1 0.
Für die Variationen der D-Gruppe ist es 0 1.
| Gruppe | a | b | C | d | a | b | C | d | e | J |
| A | I | I | 1 | 1 | 0 | 0 | ||||
| B | 0 | 1 | 1 | 1 | 1 | 0 | ||||
| 1 | 0 | 1 | 1 | f | 0 | |||||
| 1 | 1 | 0 | I | 1 | 0 | |||||
| 1 | 1 | 1 | 0 | 1 | 0 | |||||
| C | 0 | 0 | 1 | 1 | 1 | 1 | ||||
| 0 | 1 | 0 | 1 | 1 | 1 | |||||
| 0 | 1 | 1 | 0 | 1 | 1 | |||||
| 1 | 0 | 0 | 1 | 1 | 1 | |||||
| 1 | 0 | 1 | 0 | 1 | 1 | |||||
| 1 | 1 | 0 | 0 | I | 1 | |||||
| D | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 | 0 | I | 1 | 0 | 1 | |
| 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | I | |
| 0 | 0 | 0 | 1 | 1 | I | 1 | 0 | 0 | 1 |
Tabelle 2 cL,b,c,d aus dem Siebenbitcode
eine Variation mit null NulJbits
vier Variationen mit ein Nullbit
sechs Variationen mit zwei Nullbits
vier Variationen mit drei Nullbits
Die Einsbits im auf die besagte Weise erhaltenen Sechsbitcode bestimmen die vier Stellen im Ternärzeichen,
wo +- oder —-Werte entsendet werden sollen.
Die nach der Abtrennung der aftcrf-Gruppe übrig bleibenden Bits efg des Siebenbitzeichens können hinsichtlich
1- und O-Verteilung in acht Variationen vorkommen (Tabelle 3, Spalte I). Jede von diesen Variationen
bestimmt, weiche von den in Tabelle 1 erwähnten Verteilungsmustern von +- und —Werten den
1 -Bits beigemessen wird, und das ist in Tabelle 3, Spalte II, angegeben.
Aus dem Siebenbitcode
e f g
e f g
0 0 0
0 0 I
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 I 1
1 0 1
1 1 0
1 I 1
+ - und - 'Verteilungsmuster nach Tabelle I
1
2
3
4
2
3
4
7 oder 7
8 oder 8
9 oder 9
10 oder TO
10 oder TO
II
Als H b c-Bits eingesetzte e/g-Bits
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0 1 0 1 I I 0 I 1 1
III
| igst | its de/ | a b | ede! |
| I I | 10 0 1 | ||
| 1 | |||
| 1 | |||
| 0 | |||
| 1 | |||
| 0 | |||
| 0 | |||
| 0 | 0 | ||
| IV | V |
Die mit vorläufiger Weglassung der Variation 0000 durch die Bits abcd gebildeten 15 Variationen aus
Tabelle 2, zusammen mit den acht möglichen Erscheinungsformen der e/g-Gruppe (Tabelle 3) ergeben
8 · 15 '= 120 Variationen im ternären Code. Es sind jedoch noch acht Variationen, wobei die Gruppe
abcd nur aus Nullbits besteht, umzusetzen.
Dazu werden die Bits efg (Tabelle 3, Spalte I) als abc-Bits eingesetzt (Tabelle 3, Spalte III) und mit
drei darauffolgenden Bits def (Spalte IV) ergänzt. Von der Variation 000 abgesehen, enthalten die α beVariationen
null, eins oder zwei Nullbits. Diese sieben Variationen können also leicht zu 6-Bit-
IO Variationen mit zwei Nullbits ergänzt werden, wie
es die Tabelle 3, Spalte IV, zeigt. Die Variation 000 wird zu 111 invertiert, und den Bits def werden die
Werte 001 zuerkannt (Spalte I). Aus der 7-Bit-Variation 0000000 entsteht also die 6-Bit-Variation 111001.
Für die Umsetzung der (8-15) 6-Bit-Variationen
(Tabelle 3, Spalten I und II), in den ternären Code werden wie bereits erwähnt, die +/—-Verteilungsmuster 1, 2, 3, 4, 7, 8, 9 und 10 (Tabelle 1) benutzt.
Die acht übrigen Variationen (Tabelle 3, Spalte III) werden nach dem Verteilungsmuster 5 (Tabelle 1) in
den ternären Code umgesetzt.
Die Umsetzungstabelle sieht also wie folgt aus:
| b | C | 7 Bits | e | f | S | siehe | siehe | a | b | 6 | Bits | ? / | 1 | |
| a | O | O | _d_ | O | O | O | 1 | 1 | C | O O 1 | 1 | |||
| O | O | O | O | O | O | 1 | O | O | 1 | 1 | O | |||
| O | O | O | 1 | O | Tabelle 3 | O | 1 | 1 | 1 | 1 | ||||
| O | 1 | 1 | O | 1 | O | 1 | O | |||||||
| 1 | O | O | Tabelle 2 | 1 | O | 1 | 1 | O | ||||||
| 1 | O | 1 | 1 | O | O | 1 | 1 O O | |||||||
| 1 | 1 | O | 1 | 1 | 1 | 1 | O ( | |||||||
| 1 | 1 | 1 | 1 | 1 | O | 1 ( | ||||||||
| O | O | 1 | 1 | 1 | 1 | |||||||||
| O | O | 1 | 1 | 1 | 1 | 1 | 1 ( | |||||||
| O | O | 1 | O | O | O | O | 1 | |||||||
| O | 1 | O | 1 | 1 | O | 1 | O | |||||||
| O | 1 | O | O | O | 1 | 1 | 1 | |||||||
| O | 1 | 1 | 1 | O | 1 | O | 1 ( | |||||||
| O | 1 | 1 | O | O | I | 1 | 1 | |||||||
| O | O | O | 1 | O | 1 | 1 | O | |||||||
| O | O | O | O | 1 | 1 | |||||||||
| O | 1 | 1 | O | O | O | |||||||||
| O | 1 | O | O | 1 | 1 | |||||||||
| 1 | O | 1 | 1 | 1 | O | |||||||||
| 1 | O | O | 1 | O | 1 ( | |||||||||
| 1 | 1 | 1 | 1 | O | ) 1 | |||||||||
| 1 | 1 | O | 1 | 1 | ) 1 | |||||||||
| 1 | 1 | 1 | ||||||||||||
| d | ) 1 | |||||||||||||
| 1 | ||||||||||||||
| i 1 | ||||||||||||||
| O | ||||||||||||||
| 3 1 | ||||||||||||||
| 1 | ||||||||||||||
| 1 1 | ||||||||||||||
| O | ||||||||||||||
| 1 1 | ||||||||||||||
| 1 O | ||||||||||||||
| 1 O | ||||||||||||||
| 3 O | ||||||||||||||
Verteilungsmuster 5
8 Variationen
8 Variationen
Verteilungsmuster
1,2,3,4,
7 oder 7,
8 oder 8,
9 oder 9j_
10 oder 10
10 oder 10
120 Variationen
128
Variationen
Variationen
Wenn zur Codierung eines der Verteilungsmuster 7, 8 oder 9 benutzt worden ist, soll die nächste Umsetzung
die nach einem der Muster dieser Gruppe erfolgen sollte,, nach dem Verteilungsmuster 7, 8
oder 9 erfolgen.
256 Variationen in Zeichen eines ternären
7-Schritt-Fehfererkemiungscode
Der auf dem Übertragungsweg «erwendete Siebenschrittcode ist von einem Siebenbitcode mit einem
Emsbit-Noflbit-Verbäitnis von 4:3 abgeleitet. Die
Om bei der teraären öbertrageng verwendeten drei
Pegel werden mit des Symbolen 0, + and - be-
k& Der Nniwert im binären Code wird in der
ternären Codierung auch Nullwcrt. Die binäre 1 wird im ternären Code + oder —.
Im Siebenbit code sind pro Zeichen vier Einsbits vorhanden. Die Fehlererkennung wird erzielt dadurch,
daß die Zahl der Nullbits im Siebenbitzeichen ermittelt wird. Diese Zahl soll drei sein. Abweichungen von dieser Zahl zeigen ein fehlerhaft empfangenes Zeichen an.
Da die Zahl der Einsbits im Siebenbitzeichen te gerade ist, kann ein Gleichgewicht zwischen den
Zahlen der +- und —Bits hergestellt werden.
Dieses Gleichgewicht kau» sich innerhalb eines Zeichens, oder nach einigen Zeichen gebildet haben,
so daß die Gleichstromkomponente in der Zeit antet drückt wird.
Die Verteüang der Plus- and Minos-Wet« i&er
vier binären Einsbits erfolgt nach de» ta Tabelle 1 angegebene« Mastern.
Die Umsetzung von Achtbitzeichen in Sieben bitzeichen kommt folgendermaßen zustande. Die Achtbitzeichen
bestehen aus den Bits abcdefgh.
Davon werden fünf Bits, abcde, abgetrennt und
nach einem als bekannt vorausgesetzten Verfahren (SITO 6301 oder CCIR Rec 476) in einen Siebenbitcode
mit konstantem 1/0-Verhällnis umgesetzt. Die
übrigen Bits, /gh, können in acht Variationen nach Tabelle 5 (vgl.' Tabelle 1, 3) auftreten.
Tabelle 5
+ - und --Verteilungsmuster
+ - und --Verteilungsmuster
| / | g | h |
| O | O | O |
| O | O | 1 |
| O | 1 | O |
| O | 1 | 1 |
II
| ./' | g | /l |
| 1 | O | O |
| 1 | O | 1 |
| 1 | 1 | O |
| 1 | 1 | 1 |
+ - und — -Verteilungsmuster
7 oder 7
8 oder 8
9 oder 9 10 oder TÖ
Durch die Umsetzung der Bits abcde in den ίο Siebenbitcode werden die Stellen der Einsbits im
Zeichen bestimmt. Das Tür die 1-Bits anzuwendende Verteilungsmuster von +- und --Bits wird an Hand
der acht möglichen Variationen der Bits /g/t festgestellt. 1st ein Verteilungsmuster der Gruppe II
angewiesen worden, wird das nächste Verteilungsmuster der Gruppen die_inverse Form, also eines
der Muster 7, 8, 9 oder 10 gewählt (s. Fi g. 2). In F i g. 2 sind davon drei Beispiele gegeben.
Hierzu 1 Blatt Zeichnungen
509*37/226
Claims (3)
- Patentansprüche:t. Verfahren wst Umsetzung von Zeichen eines binären Codes mit emer besterntes Btizahl pro s Zekhea is Zeichen emes ternären Codes mit einem konstanten NöülMi-Ensbit-Verhältois ohne Gleichstromkomponente innerhalb eines Datenübertragungssystems, bei welchem eine erste Gruppe von Bits der Binärcodezeichen in Zeichen out der gewünschten Gesamtzahl von Bits and einem konstanten NiiHbit-Einsbit-Verhältnis pro Zeichea langesetzt wird, woraufhin die Emsbits der aas der ersten Gruppe gebildeten Zeichen mit einer durch das Folgemuster der übrigen Bits bestimmten Zuordnung in zwei gegensinnige von dem Zustand der Nullbits differierende Zustände wie Potentiale, Frequenzen od. dgl. aufgeteilt werden, dadurch gekennzeichnet, uaß die Zeichen des Ternärcodes ein Bit pro Zeichen weniger aufweisen als die des Binärcodes, wobei die zunächst umgesetzte erste Bitgruppe vier Bits umfaßt, für welche in den Fällen mit drei Nullbits die inversen Werte eingesetzt werden und in dem Fall mit vier Nullbits von einer zweiten Bitgruppe ausgegangen wird, die auf die entsprechende Bitzahl der anderen Ternärcode-Zeichen ergänzt wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Binärcode aus Achtbitzeichen und der Ternärcode aus Siebenbitzeichen besteht.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Binärcode aus Siebenbitzeichen und der Ternärcode aus Sechsbitzeichen besteht.35 Zeichen weniger aufweisen als die des Binärcodes, wobei die TOTweftsj umgesetzte eiste Bitgruppe vier Bös inafeSt, für wädie in dea Fäflen mit drei Null
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7206020A NL155149B (nl) | 1972-05-04 | 1972-05-04 | Stelsel voor het omvormen van tekens volgens een tweewaardige code in tekens volgens een driewaardige code. |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2321359A1 DE2321359A1 (de) | 1973-11-08 |
| DE2321359B2 DE2321359B2 (de) | 1975-01-30 |
| DE2321359C3 true DE2321359C3 (de) | 1975-09-11 |
Family
ID=19815968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732321359 Expired DE2321359C3 (de) | 1972-05-04 | 1973-04-27 | Verfahren zur Umsetzung von Zeichen |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS4956546A (de) |
| BE (1) | BE799016A (de) |
| CH (1) | CH560494A5 (de) |
| DE (1) | DE2321359C3 (de) |
| FR (1) | FR2188369B1 (de) |
| GB (1) | GB1382975A (de) |
| NL (1) | NL155149B (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5665314A (en) * | 1979-11-02 | 1981-06-03 | Sony Corp | Encoder for binary signal |
| JPS57195308A (en) * | 1981-05-26 | 1982-12-01 | Sony Corp | Block coding method |
| US8781022B1 (en) | 2013-03-01 | 2014-07-15 | Au Optronics Corporation | Methods for multi-level data transmission |
-
1972
- 1972-05-04 NL NL7206020A patent/NL155149B/xx unknown
-
1973
- 1973-04-27 DE DE19732321359 patent/DE2321359C3/de not_active Expired
- 1973-04-27 CH CH604173A patent/CH560494A5/xx not_active IP Right Cessation
- 1973-05-02 BE BE7000442A patent/BE799016A/xx unknown
- 1973-05-04 JP JP4915973A patent/JPS4956546A/ja active Pending
- 1973-05-04 GB GB2142973A patent/GB1382975A/en not_active Expired
- 1973-05-04 FR FR7316191A patent/FR2188369B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| BE799016A (nl) | 1973-08-31 |
| DE2321359A1 (de) | 1973-11-08 |
| NL7206020A (de) | 1973-11-06 |
| NL155149B (nl) | 1977-11-15 |
| CH560494A5 (de) | 1975-03-27 |
| JPS4956546A (de) | 1974-06-01 |
| GB1382975A (en) | 1975-02-05 |
| FR2188369B1 (de) | 1976-03-05 |
| DE2321359B2 (de) | 1975-01-30 |
| FR2188369A1 (de) | 1974-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2540472C3 (de) | Verfahren und Schaltungsanordnungen zur Codierung binärer Daten unter Anwendung eines abgewandelten Null-Modulationscodes | |
| DE3902313C3 (de) | Analog /Digitalwandler | |
| DE69025033T2 (de) | Vorrichtung zur Dekodierung von Kode variabler Länge und geeignetes Adresssteuerungsverfahren | |
| DE2210649A1 (de) | Nachrichtenübertragungssystem mit Binär-Vielpegel-Kodewandler und Vielpegel-Binär-Kodewandler | |
| DE2913404A1 (de) | Digitale schaltungsanordnung zur herbeifuehrung eines darstellungseffektes bei der wiedergabe eines video- signals | |
| DE2321359C3 (de) | Verfahren zur Umsetzung von Zeichen | |
| DE2918086A1 (de) | Verfahren zur herstellung von konferenzverbindungen zwischen jeweils drei konferenzteilnehmern in einem pcm-zeitmultiplexvermittlungssystem | |
| DE69103926T9 (de) | Anker für einen elektrischen Motor. | |
| DE1917842C3 (de) | ||
| DE2017246B2 (de) | Verfahren und Einrichtung zum Ermitteln des Konturverlaufes eines spaltenweise abgetasteten Schriftzeichens | |
| DE1292179B (de) | Verfahren zur Analog-Digital-Umsetzung | |
| DE2645621A1 (de) | Blockfolgenverarbeitender prozessor fuer nicht gleichmaessig kodierte digitale daten | |
| DE1917841A1 (de) | Anordnung zur Bildung quasizufaelliger Ziffernfolgen | |
| DE1964345C3 (de) | Aufbau eines Digital-Festwertspelchers zur Verminderung der Anzahl der Treiberstufen | |
| DE2656133A1 (de) | Verfahren und vorrichtung zur erzeugung einer zu hoeheren werten hin regelbaren aenderung von signalpegeln in einem puls-code-modulations-system | |
| DE10231970B3 (de) | Verfahren zur Codierung von Positionen von Datenelementen in einer Datenstruktur sowie Vorrichtungen zur entsprechenden Codierung und/oder Decodierung | |
| DE1211687B (de) | System zur linearen systematischen Kodierung | |
| DE1164506B (de) | Schaltungsanordnung fuer Fernmeldevermittlungs-, insbesondere Fernsprechwaehlanlagen mit getrennten Einstell- und Verbindungswegenetzwerken zur Verbindungsweg-Durchschaltung ueber mehrere, durch Zwischenleitungen verbundene Schaltstufen | |
| Seeliger | Über die Gravitationswirkung auf die Spektrallinien | |
| DE2915067C2 (de) | Verfahren zur Redundanzreduktion bei der Übertragung digital codierter Analogsignale | |
| DE150386C (de) | ||
| DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
| Siegel | Wendy Hui Kyong Chun: Discriminating Data. Correlation, Neighborhoods, and the New Politics of Recognition | |
| DE2334986C3 (de) | System zur Übertragung von Zeitpunkt und Richtung eines Übergangs | |
| DE2352108C3 (de) | Verfahren zur gesicherten Übertragung von Nachrichten |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| E77 | Valid patent as to the heymanns-index 1977 | ||
| 8339 | Ceased/non-payment of the annual fee |