DE2316904C3 - Dateneingab evorrichtung - Google Patents

Description

4. Dateneingabevorrichtung nach Anspruch 1
oder 2, dadurch gekennzeichnet, daß die Speicher- und Kodiereinrichtung Schaltungselemente 45

aufweist, durch die ein digitales Signal erzeugbar ist, wenn sich das Ausgangssignal des Verknüpfungsgliedes (Gl) bei Betätigung eines Schalters (Kl bis K 21) ändert, wobei das digitale Signal

einen Zahlenwert darstellt, der dem jeweils be- 50 Die Erfindung betrifft eine Dateneingabevorrich-

tätigten Schalter zugeordnet ist. tung mit einer Anzahl tastenbetätigter Schalter, einer

5. Dateneingabevorrichtung nach Anspruch 4, Anzahl diesen zugeordneter, über ein Verknüpfungsdadurch gekennzeichnet, daß die Schaltung*- glied an eine Übertragungsleitung angeschlossener elemente (FlO, FIl, G9 bis GIl, G13) von Eingangsleitungen, einem die Eingangsleitungen den Takt- und Ausgangssignalen derart steuerbar 55 zeitlich nacheinander mit Taktsignalen ansteuernden sind, daß sie für jedes der beiden Taktsignale, Taktsignalgenerator, wobei das Verknüpfungsglied die den beiden über einen der betätigten Schalter Ausgangssignale jeweils in der einer mit einer ge- (Kl bis K 21) verbundenen Eingangsleitungen drückten Taste verbundenen Eingangsleitung zuge-(Ll bis L7) entsprechen, je eine seinem zeit- ordneten Taktzeit erzeugt, und mit einer an die liehen Abstand von einem festliegenden Referenz- 60 Übertragungsleitung angeschlossenen, von Takt-Taktsignal entsprechende Zahl in Form digitaler Signalen angesteuerten Anordnung von Verknüp-Impulse erzeugen, und daß der den Schalter

identifizierende Zählenwert durch Addition der beiden Zahlen in einer Addierstufe gebildet wird.

6. Dateneingabevorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß zur Erzeugung der einen Zahl eine feste Zahl α so oft addierbar ist, wie Taktsignale zwischen dem Referenz-Taktsignal und dem ersten der beiden Taktsignale erscheinen, und zur Erzeugung der anderen Zahl eine andere feste Zahl/J so oft addierbar ist, wie Taktsignale zwischen dem ersten und zweiten Taktsignal erscheinen, wobei dfe erste feste Zahl« vorzugsweise 6 und die zweite feste Zahl β vorzugsweise 1 beträgt.

7 Dateneingabevorrichtung nach Anspruchs oder 6 dadurch gekennzeichnet, daß die Schaltungselemente zwei bistabile Kippstufen (FlO, FIl), die durch das Referenz-Taktsignal einstellbar und durch das Ausgangssignal des Verknüpfungsgliedes (GH) rückstellbar sind, wobei ein ODER-Glied (G 12) vorgesehen ist, durch das die zweite bistabile Kippstufe (FIl) auch durch das Einstellausgangssignal der ersten Kippstufe (FlO) rückstellbar ist, zwei NAND-Güeder (G9, GlO), deren ersten Eingänge« die EinsteU- bzw. Rückstellausgangssignale der ersten Kippstufe (FlO) und deren zweiten Eingängen während jeder Taktzeit Bittaktsignale zuführbar sind, die dem binären 2« und 2* (für « = 6) bzw. 2° (für β = 1) entsprechen, wobei das zweite NAND-Glied (GlO) durch das Einstellausgangssignal der zweiten Kippstufe (FIl) sperrbar ist, wenn diese rückgestellt ist, und ein mit den Ausgängen der beiden ersten NAND-Glieder (G9, GlO) eingangsseitig verbundenes drittes NAND-Glied (GH) mit nachgeschaltetem UND-Glied (G 13) aufweisen, das durch das Ausgangssignal des Verknüpfungsgliedes (Gl) oder bei Nichtbetätigung aller Schalter durch ein Steuersignal (RC) gesperrt ist.

8. Dateneingabevorrichtung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Addierstufe einen Volladdierer (FA) mit nachgeschaltetem Schieberegister (R) aufweist, dessen Registerausgangssignal dem zweiten Eingang des VoHaddierers (FA) über ein Verknüpfungsglied (G 14) zuführbar ist, das durch ein invertiertes Löschsignal spenbar ist

fungsgliedern mit nachgeschalteter Speicher- und Kodiereinrichtung zur Wiedergewinnung der Eingabeinformation aus den Ausgangssignalen.

Bei elektronischen Tischrechnern werden die Daten durch Betätigung von Tasten in den elektronischen Rechenteil eingegeben, wobei jeder Taste eine bestimmte Steuerinformation für den Rechen-

³ 4

teil zugeordnet ist Zur Verminderung der Größe daß bei Verwendung von N Eingangsleitungen die drs Rechners und zum Vereinfachen des Auswech- » ., . „ N(N- ti .. selns beschädigter Schaltungskomponenten werden A⁰²^ ^d(* mogUchen Tasten -^—'- betragt, in zunehmendem Maße für den elektronischen Durch diese vorteilhafte Miniknalisierung der be-Rechenteil integrierte Großschaltkre v« verwendet, 5 nötigten Eingangsleitungen ist ein rationeller Einsatz die im folgenden als LSI-Schaltungen bezeichnet von Großschaltkreisen bei tastenbetätigten elektrowerden. Da auch die Eingangsschaltkreise des elek- nischen Tischrechnern möglich,
tronischen Rechenteils häufig in der LSI-Schaltang In vorteilhafter Weise ist das Verknüpfungsglied integriert sind, ist es notwendig, die Anzahl der als NAND-Glied ausgebildet.
Eingangsleitu&gen möglichst gering zu halten, da die io Erfindungsgemäß weist die Speicher- und Kodier-Herstellungskosten der LSI-Schaltungen und damit einrichtung eingangsseitig für jede Eingangsleitung des Rechners um so größer werden, je größer die je ein Verknüpfungsglied auf, wobei jedem VerAnzahl der anzusciiließenden Eingangsleitungen ist knüpfungsgUed das Ausgangssignal des den Ein-

Aus der DT-OS 2114 766 ist eine Dateneingabe- gangsschaltungen nachgeschalteten Verknüpfungsvorrichtung der oben beschriebenen Art bekannt, 15 gliedes und das jeweils zugeordnete Taktsignal zur bei der jeder Taste eine Eingangsleitung zugeordnet Verknüpfung zuführbar sind. Durch die Verknüpist, die jeweils einem Verknüpfungsglied zugeführt fung der Ausgangssignale des Verknüpfungsgliedes wird. Außerdem wird zur Synchronisation jedem mit den zugehörigen Taktsignalen wird eine eindieser Verknüpfungsglieder ein ihm jeweils zugeord- deutige Zuordnung der Ausgangssignaie erzielt und netes Taktsignal zugeführt. Die Ausgänge der Ver- ao diese in der Speichereinrichtung gespeichert,
knüpfungsglwder sind bei dieser bekannten Daten- Bei einer anderen erfindungsgemäßen Ausfüheingabevorrichtung mit den Eingängen eines ge- rungsform kann die Speicher- und !Codiereinrichtung meinsamen Verknüpfungsgliedes verbunden, dessen Schaltungselemente aufweisen, durch die ein digi-Ausgangssignale unter Verwendung der synchroni- tales Signal erzeugbar ist, wenn sich das Ausgangssierten Taktsignale in einer nachfolgenden Kodier- 35 signal des Verknüpfungsgliedes bei Betätigung eines schaltung kodiert werden. Schalters ändert, wobei das digitale Signal »inen

Die Nachteile dieser bekannten Dateneingabe- Zahlenwert darstellt, der dem jeweils betätigten vorrichtung sind insbesondere darin zu sehen, daß Schalter zugeordnet ist. Dabei sind die Schaltungssowohl die notwendige Anzahl der Eingangsleitungon elemente in vorteilhafter Weise von den Takt- und zwischen Tastatur und den elektronischen Bau- 30 Ausgangssignalen derart steuerbar, daß sie für jedes teilen als auch die notwendige Anzahl der Takt- der beiden Taktsignale, die den beiden über einen signale der Zahl der Tasten auf der Tastatur ent- der betätigten Schalter verbundenen Eingangsspricht. Dies ist sowohl nachteilig bei der Herstel- leitungen entsprechen, je eine seinem zeitlichen Ablung der zunehmend als integrierte Großschaltkreise stand von einem festliegenden Referenz-Taktsignal ausgebildeten elektronischen Baugruppen als auch 35 entsprechende Zahl in Form digitaler Impulse erbeim Verbinden der elektronischen Baugruppe mit zeugen, und daß der den Schalter identifizierende der Tastatur, da eine große Anzahl von Verbin- Zahlenwert durch Addition der beiden Zahlen in dungsleitungen hergestellt bzw. angeschlossen wer- einer Addierstufe gebildet wird. Die Vorteile dieser den muß. erfindungsgemäßen Ausführungsform sind insbeson-

Aus der DT-OS 1 549 455 ist eine Dateneingabe- 40 dere darin zu sehen, daß der Aufbau der Schaltungsvorrichtung bekannt, bei der die Zahl der Eingangs- elemente unabhängig von der Anzahl der Eingangslei'mgen kleiner ist als die der tastenbetätigten leitungen ist, wodurch eine Vereinfachung, insbeson-StI lter. Die Reduktion der Eingangslei'ungen er- dere bei großer Zahl der Eingangsleitungen und folgt hierbei unter Verwendung zweier verschiede- damit der Schalter, erzielt wird. Lediglich die ner Tastenfelder, deren Signalkodierung über eine 45 Addierstufe muß der Zahl der Eingangsleitungen gemeinsame Diodenmatrix erfolgt. Zur Unterschei- angepaßt werden.

dung der beiden Tastenfelder ist zusätzlich eine Erfindungsgemäß ist zur Erzeugung der einen Zahl

Identifizierungssühaltung vorgesehen. Prinzipiell ist eine feste Zahl λ so oft addierbar, wie Taktsignale

bei einer derartigen Dateneingabevorrichtung die zwischen dem Referenz-Taktsignal und dem ersten Anzahl der Eingangsleitungen größer als die Hälfte so der beiden Taktsignale erscheinen, und zur Erzeu-

der Tasten. gung der anderen Zahl eine andere feste Zahl β so

Aufgabe der Erfindung ist es, eine Dateneingabe- oft addierbar, wie Taktsignale zwischen dem ersten

vorrichtung der bekannten Art zu schaffen, die diese und dem zweiten der beiden Taktsignale erscheinen,

Nachteile vermeidet und deren Anzahl der notwen- wobei die erste feste Zahl <* vorzugsweise 6 und die digen Eingangsleitungen möglichst klein ist. 55 zweite feste Zahl β vorzugsweise 1 beträgt. Die Fest-

Diese Aufgabe wird erfindungsgemäß dadurch legung der festen Zahl * ist im wesentlichen durch

gelöst, daß die Anzahl der Eingangsleitungen kleiner die Zahl der Eingangsleitungen bestimmt, wobei vor-

als die der tastenbetätigten Schalter ist und jede Ein- zugsweise die Zähl der möglichen Überbrückungen

gangsleitung mit jeder der anderen Eingangsleitun- zwischen einer und den anderen Eingangsleitungen gen durch einen der Schalter verbindbar ist und daß 60 verwendet wird. Die feste Zahl β wird so gewählt,

das Verknüpfungsglied Ausgangssignale in den den daß eine eindeutige Zuordnung der aus der Addition

beiden durch eine jeweils gedrückte Taste verbun- hervorgehenden Zahl und der Schalter ermöglicht

denen Eingangsleitungen entsprechenden Taktzeiten wird,

erzeugt. Eine vorteilhafte Ausführungsform zeichnet sich

Die erfindungsgemäße Dateneingabevorrichtung 65 dadurch aus, daß die Schaltungselemente zwei bi-

löst in vorteilhafter Weise das Minimalisierungs- stabile Kippstufen, die durch das Reisrenz-Takt-

problem für die Zahl der Eingangsleitungen bei ge- signal einstellbar und durch das Ausgangssignal

gebener Anzahl der Tasten. Umgekehrt heißt dies, rückstellbar sind, wobei ein ODER-Glied vorge-

sehen ist, durch das die zweite bistabile Kippstufe der entsprechenden Schalter ist mit den Eingangsauch durch das Einstellausgangssignal der ersten leitungen L3 bis L7 verbunden.
Kippstufe rückstellbar ist, zwei NAND-Giieder, Die anderen Schalter sind mit entsprechenden deren ersten Eingängen die Einstell- bzw. Rückstell- Eingangsleitungen in ähnlicher Weise wie oben beausgangssignale der ersten Kippstufe und deren zwei- 5 schrieben verbunden, so daß nur ein Schalter ein ten Eingängen während jeder Taktzeit Bittaktsignale Paar zweier Eingangsleitungen überbrückt,
zuführbar sind, die dem binären 2¹ und 2² (für Die Dateneingangsschaltung 2 besteht zweckdien- « = 6) bzw. 2° (für /3 = 1) entsprechen, wobei das lieh aus einem integrierten Großschaltkreis LSI, obzweite NAND-Glied durch das Einstellausgangs- wohl ein LSI-Aufbau natürlich nicht wesentlich ist. signal der zweiten Kippstufe sperrbar ist, wenn diese io Integriert in der Eingangsschaltung 2 ist auch ein rückgestellt ist. und ein mit den Ausgängen der bei- Zeitgeber TG, der kontinuierlich aufeinanderfolgende den ersten NAND-Glieder eingangsseitig verbun- Folgen von Taktsignalen Tl bis Γ14 erzeugt. Wie denes drittes NAND-Glied mit nachgeschaltetem in F i g. 3 dargestellt ist, ist die Länge jedes Takt-UND-Glied aufweisen, das durch das Ausgangssignal signals Π bis Γ14 gleich der Summe der Längen oder bei Nichtbetätigung aller Schalter durch ein 15 von fünf Bittaktsignalen ti, ti, i3, i4, i5, die stei-Steuersignal gesperrt ist. genden Potenzen von 2 entsprechen, d. h. 2°, 2¹, 2².

In vorteilhafter Weise weist die Addierstufe einen 2^S, 2⁴. Jedes Taktsignal Tl bis Γ14 entspricht einei Volladdierer mit nachgeschaltetem Schieberegister Dezimalziffer. Die Summe der Längen der Taktauf, dessen Registerausgangssignal dem zweiten Ein- signale 7Ί bis Γ14 ist gleich der Länge eines Wortgang des Volladdierers über ein Verknüpfungsglied so taktimpulses TA, der einen Schritt in einer arithzuführbar ist, das durch ein invertiertes Löschsignal metischen Operation darstellt,
sperrbar ist. Durch diese Anordnung ist es möglich, Die Eingangsleitungen Ll bis L 7 werden mit den die mehrmalige Addierstufe zu addieren und zu entsprechenden Eingangskontaktpunkten des NAND-speichern. Gliedes Gl verbunden, welches sieben Eingangs-

Die Erfindung wird im folgenden an Hand von as kontaktpunkte über die Eingangsstifte 3 bis 9 dei

Beipielen mit Bezug auf die Zeichnungen näher er- LSI besitzt. Die Eingangsleitungen Ll bis L 7 sind

läutert. Es zeigt auch mit den Ausgangskontaktpunkten der Invertei

Fig. 1 ein Schaltungsdiagramm einer erfindungs- Nl bis Nl verbunden, die die Taktsignale Tl bis

gemäßen Ausführungsform, Γ13 an entsprechenden Eingangskontaktpunkten

Fig. 2 ein Schaltungsdiagramm einer anderen 30 empfangen. Dementsprechend empfangen die Ein-

Ausführungsform, gangsleitungen Ll bis L 7 die umgekehrten Takt-

Fig. 3 verschiedene Impulsfolgen von in den in signale T7 bis T13.

F i g. 1 und 2 gezeigten Ausführungsformen verwen- Der Ausgangskontaktpunkt dse NAND-Gliedes

deien Taktimpulsen, Gl ist mit den Eingangskontaktpunkten der Sperr-

Fig. 4 eine Tabelle der Ausgangssignale des den 35 glieder G2 bis G8 verbunden, deren Eingangs-Eingangsschaltungen nachgeschalteten Verknüp- kontaktpunkte so angeschlossen sind, daß sie die fungsgliedes und der in einem Register der in F i g. 2 Taktsignale Tl bis 713 entsprechend in der begezeigten Ausführungsform gespeicherten Inhalte schriebenen Reihenfolge empfangen,
bei den verschiedenen Schalterstellungen, Jeder Ausgangskontaktpunkt der Sperrglieder G 2

Fig. 5 verschiedene Impulsfolgen wesentlicher 40 bis G8 ist mit den Einstellkontaktpunkten der bi-

Teile der in F i g. 2 gezeigten Ausführungsform und stabilen Kippstufen Fl bis F 7 verbunden, deren

F i g. 6 ein Beispiel von Impulsfolgen zur Erläute- Rückstellkontaktpunkte ein Rückstellsignal SC emp-

rung des Prinzips in der in F i g. 2 gezeigten Ausfüh- fangen. Das Signal SC wird von einer nicht gezeigter

rungsfonn. Steuerschaltung des elektronischen Rechners erzeugt.

In Fig. 1 ist eine Tastatur-Eingangsschaltung 1 45 wenn die Rechenschaltung ein neues Eingangssignal

mit einer Mehrzahl von Eingangsleitungen L1 bis L 7 empfangen kann.

und tastenbetätigten Schaltern Kl bis K21 und eine Die Ausgangskontaktpunkte der bistabilen Kipp-

Dateneingangsschaltung 2 mit Eingangsstiften 3 bis 9, stufen Fl bis F 7 sind entsprechend mit Eingangs-

Invertern Nl bis N 7 und NAND-Glied Gl, UND- kontaktpunkten einer Kodierstufe £ verbunden, di«

Gliedern G2 bis GS, bei denen jeweils einer der 50 verschiedene Kombinationen von Bittaktsignalen f!

Eingänge invertierend ausgebildet ist (diese Glieder bis r5 als Antwort auf eine Kombination von Ein-

werden im folgenden als Sperrglieder bezeichnet), Stellsignalen erzeugt, die von einigen der bistabiler

und bistabilen Kippsrufen Fl bis F 7 gezeigt. Kippstufen Fl bis F 7 erzeugt werden, wenn diese

Die Schalter Kl bis K21 sind in einer Tastatur eingestellt sind. Die Ausgänge der Kodierstufe £

eines elektronischen Rechners vorgesehen und be- 55 repräsentieren die Information der Taste, die ge-

triebsmäßig mit den Zahlentasten »0«, »1«, »2«, ... drückt worden ist.

und »9«, den Fmiktionstasten »X«, »:« usw. ver- Der Betrieb der Informationseingangsvorrichtung

bunden. Jeder Schalter Kl bis K21 ist normalerweise entsprechend der oben beschriebenen Ausführungs-

geöffnet und beim Drücken oder Betätigen einer ent- form wird im weiteren erläutert,

sprechenden Taste des Tastenfeldes geschlossen. 60 Es sei jedoch darauf hingewiesen, daß die Aus-

Ein Kontaktpunkt von jedem der Schalter Kl bis drücke der Taktzeiten Un und Bittaktzeiten Vn K6 ist gemeinsam mit den Eingangsleitungen Ll (n = 1. 2. 3. ...) die Periode bezeichnen, während verbunden, und die anderen Kontaktpunkte der der die entsprechenden Taktsignale Tn und die Bit-Schalter /Cl bis K6 sind mit den Eingangsleitungen taktsignal in erzeugt werden.
L 2 bis L 7 verbunden. 65 Ist keine Taste des Tastenfeldes des elektronischen

Jeweils ein Kontaktpunkt der Schalter Kl bis Rechners gedruckt, dann wird kein Schalter Kl bis KIl ist gemeinsam mit den Eingangsleitungen L2 K21 geschlossen, und die entsprechenden Eingangsverbunden, und jeder der anderen Kontaktpunkte leitungen Ll bis L7 werden deshalb nur während

7 8

einer der Taktzeiten Ul oder U13 auf das niedrigere und L5 während der Taktzeiten 1/8 und I/11 erNiveau »L« geJegt. Beispielsweise wird die Eingangs- zeugt werden. Entsprechend werden die Sperrglieder leitung Ll auf dem niedrigen Niveau während der G 3 und G 6, denen die Taktsignale Γ 8 und TIl einzigen Taktzeit Ul gehalten, da das Ausgangs- entsprechend zugeführt werden, freigegeben, wosignal des Inverters Nl während der Taktzeit U 7 5 durch die Taktsignale Γ 8 und Γ11 durchlaufen auf dem niedrigen Niveau »L« liegt, da an dem Ein- können und so die bistabilen Kippstufen F 2 und F 5 gang des Inverters Nl das Taktsignal Γ 7 mit hohem eingestellt werden.

Niveau »ff« anliegt. Gleichermaßen wie im vorher- Die Ausgangssignale hohen Niveaus »ff« der bi-

gehenden liegt jede der Eingangsleitungen L2 bis stabilen Kippstufen F2 und F5 werden der Kodier-L7 bei den entsprechenden Taktzeiten t/8 bis 1/13 io stufeE zugeführt, wodurch die KodierstufeE eine auf dem niedrigen Niveau »L«, und jeder der Ein- Kombination der Bittaktsignale erzeugt, die das gangskontaktpunkte des NAND-Gliedes Gl emp- Drücken des Schalters K 9 darstellen. Die Ausgangsfängt das Signal des niedrigen Niveaus »L«, wodurch signale der Kodierstufe E werden der Rechnerschalder Ausgang des NAND-Gliedes Gl auf dem hohen rung C zugeführt.

Niveau »ff« liegt. Der Ausgang des NAND-Gliedes 15 Die Betätigung der anderen Tasten ergibt eine an-Gl wird den entsprechenden Eingaiigskontaktpunk- dere Kombination von je zwei der eingestellten biten der Sperrglieder G 2 bis G 8 zugeführt, wodurch stabilen Kippstufen, und es gibt 21 Kombinationen, diese gesperrt sind und das Ausgangsniveau aller von denen jede durch den Betrieb einer anderen Sperrglieder G 2 bis G7 auf dem niedrigen Niveau Taste hergestellt wird. Entsprechend kann mit einem »L« gehalten wird. Auf diese Weise liegen die Aus- 30 Paar Ausgangssignalen von den bistabilen Kippgänge der bistabilen Kippstufen Fl bis F 7 auf dem stufen, die dann eingestellt sind, festgestellt werden, niedrigen Niveau »L«. welche der Tasten gedrückt worden ist.

Wird eine Taste, beispielsweise die Taste zur An- Aus dem Vorhergehenden ist ersichtlich, daß

zeige der Dezimalziffer [0], gedrückt und ist der 21 Schalter, von denen jeder mit anderen entspre-Schalter K1 entsprechend geschlossen, dann wird as chende Informationen oder Daten repräsentierenden ein Paar der Eingangsleitungen LI. und L 2 durch Tasten zusammenwirkt, zu nur sieben Eingangsleitunden Schalter Kl kurzgeschlossen. Dann wird ein gen geführt werden. Mit anderen Worten ist es geSignal eines hohm Niveaus »ff« von der Eingangs- maß der Erfindung in einer Dateneingabevorrichtung leitung L 2 über den Schalter Kl bei dem Takt 1/7 _{mk N} oingangsleitungen möglich, Tasten zur der Eingangsleitung Ll zugeführt, wodurch alle 3p ° 2

Eingangsniveaus des NAND-Gliedes Gl das hohe Zuführung unterschiedlicher Daten zu einer Rechner-Niveau »ff« annehmen, wodurch das Ausgangsniveau schaltung zu haben.

des NAND-Gliedes Gl den niedrigen Wert »L« an- Darüber hinaus kann nach der Erfindung die Zahl

nimmt. Deshalb läßt das Sperrglied G 2 das Takt- der Eingangskontaktpunkte einer LSI-Schaltung, die signal T 7 durch, und die bistabile Kippstufe Fl wird 35 in einem elektronischen Rechner oder ähnlichem vereingestellt. Von der bistabilen Kippstufe Fl wird ein wendet wird, auf eine wesentlich kleinere Zahl redu-Einstellsignal »ff« der Kodierstufe E zugeführt. ziert werden als die Zahl der verwendeten Tasten

Bei der darauffolgenden Taktzeit 1/8 wird die bzw. Schalter.

Eingangsleitung L2 auf das hohe Niveau gelegt, da Fig. 2 zeigt eine andere Ausführungsform der Er-

das Signal mit hohem Niveau »ff«, das an der Ein- *o findung, in der die Zahl der Bits der kodierten Signale, gangsleitung Ll auftritt, der Eimgangsleitung L 2 die notwendig sind, um die Information der gedrücküber den dann geschlossenen Schalter Kl zugeführt ten Taste darzustellen, vermindert werden kann, wird. Entsprechend hat das Ausgangsniveau des Ehe Einzelheiten der in F i g. 2 gezeigten Ausfüh-

NAND-Gliedes Gl den niedrigen Wert »L« bei rungsform beschrieben werden, soll ein wesentliches der Taktzeit US ähnlich wie während der entspre- 45 Merkmal dieser Ausführungsform erläutert werden, chenden Taktzeit Ul, wodurch das Sperrglied G3 In dieser Ausführungsform wird bei jedem Ziffern-

das Taktsignal 78 zum Einstellen der bistabilen takt zwischen einer festliegenden Referenztaktzeit Ux Kippstufe F 2 durchläßt. Von der bistabilen Kipp- (entsprechend der Taktzeit 1/7 in der ersten Ausfühstufe F 2 wird ein Einstellstgnal »ff« der Kodier- rungsform) und einer ersten Taktzeit Uy (entsprestufe E zugeführt. 5° ^caen" ^^ern Taktsignal, das von einem Eingangskon-

Ist außer dem Schalter Kl kein weiterer geschlos- taktpunkt des geschlossenen Schalters empfanger sen, dann liegt jede der Eingangsleitungen L 3 bis L 7 wird) ein Kodesignal mit einem Wert α erzeugt, unc während der Taktzeiten C/9 bis 1/13 auf dem nied- ein kumulativer Betrag wird für jedes Auftreten des rigen Niveau »L« der Ausgang des NAND-Gliedes Wertes « erhalten. Ein anderes kodiertes Signal mil Gl liegt auf dem hohen Niveau »ff«, und die Sperr- 55 dem Wert β wird bei jedem Taktsignal zwischen dei glieder G4 bis G8 befinden sich im Sperrzustand. ersten Taktzeit Uy und der zweiten Taktzeit Uz (ent Daher können die Taktsignale 79 bis Γ13 die sprechend einem Taktsignal, welches von einem an Sperrglieder G4 bis G8 nicht passieren, und keine deren Kontaktpunkt des geschlossenen Schalters emp der bistabilen Kippstufen F3 bis F7 wird eingestellt. fangen wird) erzeugt. Dieser Wert β wird dem kumu Die Kodierstufe E erzeugt auf ein ihr von den 60 lativen Gesamtwert des Wertes * jedesmal hinzu bistabilen Kippstufen Fl und F2 zugeführtes EiBi- gefügt, wenn der Wert ^auftritt, gangssignal ein SienaL welches anzeigt, daß die Taste Wird die Zahl der Taktzeiten, die zwischen de 101 gedruckt oder der Schalter Kl geschlossen wor- Referenztaktzeit Ux und der ersten Taktzeit Uy auf den ist. treten, mit m bezeichnet, wobei m eine ganze Zar

Ist der Schalter K 9 durch Drücken der entspre- 65 ist, und die Zahl der Taktzeiten zwischen der erste chenden Taste geschlossen, dann kann ein Ausgangs- Taktzeit Uy und der zweiten Taktzeit t/z mit n, wc signal niedrigen Niveaus »L« von dem NAND-Glied bei η eine ganze Zahl ist, dann ist der Gesamtwei G! durch Kurzschließen der Fingangsleitungen L2 y = mck + nß. Dieser Gesamtwert γ repräsentiert de

ίο

Schalter, der durch das Drücken der entsprechenden stabile Kippstufe FlO eingestellt ist und die Ein-

Taste geschlossen wird, was im weiteren noch be- gangskontaktpunkte FlOA und FlOB auf hohen

schrieben wird. Niveau »ff« bzw. niedrigem Niveau »L« liegen, das

In Fig. 2 sind die gleichen Teile wie in Fig. 1 Ausgangssignal des NAND-Giiedes G9 auf dem

mit den gleichen Bezugszeichen versehen, und die 3 Wert »ff« während der Bittaktzeit Vl und V 4, das

Beschreibung derselben Teile ist zur Verkürzung Ausgangssignal davon ist »1001« in binärer Form,

weggelassen. während das Ausgangssignal des NAND-Gliedes GlC

In Fig. 2 ist der Ausgangskontaktpunkt des den Wert »ff« hat, wodurch das NAND-Glied GH

NAND-Gliedes Gl mit dem Rückstelleingang einer ein binäres Signal »0110« oder [6] erzeugt,

bistabilen Kippstufe FlO, einem Eingangskontakt- io Ist dagegen die bistabile Kippstufe FlO rück-

punkt eines ODER-Gliedes G12 und einem Eingangs- gestellt, während die bistabile KippstufeFll einge-

kontaktpunkt eines UND-Gliedes G13 verbunden. stellt ist, dann erzeugt das NAND-Glied GlO ein

Der Ausgangskontaktpunkt des ODER-Gliedes »/-«-Signal während der Bittaktzeit Vl oder »1110«

G12 ist mit einem Rückstelleingangskontaktpunkt in der binären Form, wodurch das NAND-Glied

einer bistabilen Kippstufe FIl verbunden. Die bi- 15 GH ein binäres Signal »0001« oder den Wert [1]

stabilen Kippstufen FlO und FH sind beides auf erzeugt,
niedrigem Niveau arbeitende Schaltungen. Nimmt

^{Volladdierers} * *° angepaßt, dab seil g
....... „. _r . Eingangskontaktpunkt eines Reihenschieberegisters Λ

Die Rucksteiloperation der bistabilen Kippstufe ist aus fünf Speicherzellen R1, R 2, R 3, tf 4 und R 5 die gliche w,e oben beschriebe^ _{a5 zugeführt werden kann} ^ Speiche^ellen Ä1, R2.

«•in Emstdlsignal fur beide bistabden Kippstufen R3, A4, RS entsprechen den Werten 2» 2t 2», 2" FlO und FH ist em Impuls des invertierten Refe- und 2*.

renz-Taktsignals T 6. Die bistabile Kippstufe F10 be- Das Ausgangssignal des Schiebereeisters R wird

sitzt Ausgangskontaktpunkte FlO A und FlOB. Der einem andLn SS^SSSffte vS-AusgangskontaktpunktFlO^ ist mit dem einen Ein- 30 addierers FA über ein UND Glied G14 zugeführt, gangskontaktpunkt eines NAND-Gliedes G 9 mit zwei welches so angepaßt fat daß e, bei Auftreten S Eingängen verbunden und der andere Eingangskon- umgekehrten LösS gna'ls oine
taktpunkt mit dem ODER-Glied G12. Der Ausgangs- W

5KÄSS g

5S „ £

gen verbunden. Wenn die bistabile Kippstufe FlO addieren

_S>,~ »wenn kein numerisches

rigen Wert ,L« und das Ausgangssignal vom Kon- ΙΤ^^η^^ΤΤ^^ VoDaddiem. taktpunkt FlOB den hohen Wert »ff« an. Die bi- Volladdierer F^ Ή Wu™ V^{ber den a}"^{S dem} stabile KippstufeFll besitzt Ausgangskontaktpunkte 45 UND GHe5VlI ^Sch^beregister Ä und dem

FIl^l, FIlB. Der AusgangskonktpunktFll.4 ist durch der TnJA H ^mT-^Bt^SetZt?^{n WCg Um}· ^ mit einem Eingangskontaktpunkt 13 des NAND- JSd Schieberegister R gespeichert

Gliedes GlO verbunden. Wenn die bistabile Kipp- n_{er in ripn 7pl},„„ _ot .. _D_ . . . , _1t

stufeFll eingestellt ist, dann hai das AusgangssigSd fat^i™ ί «2?^ ^^5 gespeicherte Inhalt vom KontaktpunktFUw den hohen Wert »ff« ^_nH _So «LSSS, « Ϊ ^*' °²' ^a3> °^{4 U1}'^d

wenn die bistabile KippstufeFll rückgestell 'S JfiT_d £JS!*?

dann hat das Ausgangssignal vom KontaktpmS ^£ ^??°ί^^C ^ ^fuhrt ^ · ,,

FlU den Wert »L«. _H ^lst _n ^df yND-Ghed G14 geschlossen, dann wird

S £ ^^{S 8}^^tOppt ^^{10 bewü}i^t"?

lU den Wert »L«. _{H n}f y

Ein anderer Eingangskontaktpunkt des NAND- daß dSin £ ^k^{S 8}^^tOppt iu?

Gliedes G9 empfängt die Bittakteignale /2 und *3. ₅₅ getöschlXd Schieberegister gespeicherte Inhalt ki 2 d 3 hb

pg ₅₅ getöschlXd

Die Bittaktsignale /2 und 13 haben entsprechende Das UND-T.U vi *~n *·■

Werte von 2> und 2*. und daher entspricht das Ein- Einean^n^wT J* .**»&**& an emem weiteren gangssignal an dem NAND-Güed eüiem Dezimal- eS^Sf^Ji ***** *™™&*^κ^ ^{das vo}.ⁿ wert [6]. Dieser Wert [6] entspricht dem Wert «. sch' ReJLf^^.Steuerschaltung des elektroni-

Das Eingangssignal an dem anderen Eingangskon- 60 ΐ£ΞΑ ^ -u _ΛΛ
taktpunkt/2 des NAND-GliedesG10 ist als Bittakt- tion der τΞSfS. ί Π ί!?^{Γ Wahr}l^{nd dcr}
signal ti, das ein Gewicht von 2« oder einem Dezi- S ein JjSf „ίf^hTf χ,-^ ^^⁰¹"? ^

malwert [1] besitzt Dieser Wert [1] entspricht dem Glied Gl?S^hS° ^m ^o *Λ* ^dem "¹^ Wert/? ι 1 ρ ι "cm uiiedO13 zogeführt, wenn die Schaltungsoperano-

Die Ausgangskontaktpunkte der NANDGlid 6 HoUS^^^ ϊ*^"^{1 Betrieb einer} J*

Wert/?

Die Ausgangskontaktpunkte der NAND-Glieder 65 VeHoUsSd^^^ ϊ*^"^{1 Betrieb einer} J³⁵*⁶

G9 und GlO sind mit den Emgargskontaktpunktra TW d h^ S? Betätigung einer anderen

eines NANDGliedes GIl verbilde? ^Ψ lfat ^? ^⁶¹¹ f^^{8806 von Daten mögB}^

ggp

eines NAND-Gliedes GIl verbilde?. ^Ψ lfat, ,^? ^⁶¹¹ f^^{8806 von Daten mögB}^

Bei dieser Schaltungsanordnung fat, wenn die N- ^^-?"ο^¹?^η'.⁰³⁸J^{01 den Fal1}. ^{daß kem}

-»—TS^M€u A^ mit nohem !Niveau an Hon F.inoane

11 12

des UND-Gliedes G13 vorhanden ist, das UND- register/? über das UND-GliedG13, welches durch

Glied G13 geschlossen bleibt. das »//«-Signal des Steuersignals RC und die Aus-

Im weiteren wird eine Beschreibung von Betriebs- gänge des NAND-Gliedes Gl geöffnet wird, und

beispielea der oben beschriebenen Schaltungen unter dem Volladdierer FA zugeführt und in dem Schiebe-

Bezugnahme auf die F i g. 2 und 4 und die in den S register R gespeichert.

F i g. 5 und 6 gezeigten Wellenformen gegeben. In der Taktzeit t/8 kann, obwohl die Impulse des

Während der Taktzeit 1/6 wird das invertierte Re- numerischen Wertes [6] von dem NAND-Glied GIl

ferenztaktsignal Τδ den bistabilen Kippstufen FlO erzeugt werden, da beide bistabile Kippstufen FlO

und F11 zugeführt und stellt diese ein. Während der und FIl eingestellt sind, das UND-Glied G13 die

Bittaktzeiten Vl bis V 4 ist das Ausgangssignal des to Impulse nicht hindurchlassen, weil der Ausgang des

NAND-Gliedes G 9 »1001«, das Ausgangssignal des NAND-Gliedes G1 auf niedrigem Niveau »L« liegt.

NAND-GliedesG10 »1111« und das Ausgangssignal Am Ende der Taktzeit 1/8 wird die bistabile Kipp-

des NAND-Gliedes GIl daher »0110«, wie es aus stufe F10 rückgestelH.

den in Fig. 5 gezeigten Impulsformen zu ersehen ist. Während der Taktzeit 1/9 liegt der Ausgang des

Das Ausgangssignal des NAND-Gliedes GIl wird 15 NAND-Gliedes G9 auf hohem Niveau »ff«. Auf der

dem UND-Glied G13 zugeführt, sind aber keine Ta- anderen Seite hat der Eingangswert des Kontakt-

sten betätigt, dann liegt kein Steuersignal RC an dem punktes 12 des NAND-Gliedes GlO während der

UND-Glied G13 an, so daß das UND-Glied G13 ge- Bittaktzeit Vl hohes Niveau, und das Ausgangssignal

schlossen bleibt und die numerischen Datenimpulse des NAND-Gliedes GlO ist dann »1110«. Entspre-

»0110« nicht dem Volladdierer FA zugeführt werden, ao chend erzeugt das NAND-Glied G11 den Bitimpuls

Es wird angenommen, daß die Taste [0] gedrückt »0001«, der den Dezimal wert [1] repräsentiert. Diewird und der Tastenkontakt Kl geschlossen ist. In ser Wert [1] wird dem UND-Glied G13 zugeführt diesem Fall nimmt das Ausgangssignal des NAND- und zu dem Volladdierer FA geleitet. Darauf folgend Gliedes Gl den niedrigen Wert »L« während der werden der Wert [1] und der Wert [6], die in dem Taktzeit U 7 und 1/8 an, und das Steuersignal RC as Schieberegister R gespeichert sind, in dem Vollwird dem UND-Glied G13 zugeführt. addierer FA addiert. Das Ergebnis dieser Addition

Während der Taktzeit 1/7 bleiben die beiden bi- [7] wird in dem Schieberegister/? gespeichert,
stabilen Kippstufen F10 und FIl in dem eingestell- Während der Taktzeit U10 wird der Impuls ten Zustand. Daher erzeugt das NAND-Glied GIl »0001« oder der Dezimalwert [1] dem Volladdierer das Signal des Wertes [6] in einer ähnlichen Opera- 30 FA über das UND-Glied G13 zugeführt, und die tion wie während der Taktzeit t/6 in der oben be- Addition zwischen [1] und [7] wird in derselben schriebenen Weise. Das Ausgangssignal [6] des Weise wie vorher beschrieben durchgeführt.
NAND-Gliedes GIl kann jedoch nicht durch das Obwohl der Impuls »0001« an dem Ausgangskon-UND-Glied G13 laufen, da ein Eingang des UND- taktpunkt des NAND-Gliedes GIl während der Gliedes G13, das von dem Signal des NAND-Gliedes 35 Taktzeit U11 auftritt, kann der Impuls »0001« das Gl beaufschlagt wird, auf niedrigem Niveau »L« UND-Glied G13 nicht passieren, da der Ausgang liegt. des NAND-Gliedes Gl sich auf niedrigem Niveau

Am Ende der Taktzeit t/7 wird die bistabile Kipp- »L« befindet.

stufe FlO rückgestellt. Auf diese Weise ist während Am Ende der Taktzeit t/11 wird die bistabile

der Taktzeit 1/8 das Ausgangsniveau des Kontakt- 40 Kippstufe FIl rückgestellt, da das Ausgangsniveau

punktes FlOA »L« und des Kontaktpunktes FlOB des ODER-Gliedes G12 auf dem Niveau »L« liegt.

»//«, denn das NAND-Glied GIl erzeugt das Signal Der Ausgang des NAND-Gliedes G10 liegt daher auf

mit dem Wert [I]. Das so erzeugte Signal mit dem hohem Niveau»//«, und das NAND-Glied GIl er-

Wert [1] kann nicht durch das UND-Glied G13 hin- zeugt keine Impulse. Auf diese Weise ist der in dem

durchtreten, da der Ausgang des NAND-Gliedes Gl 45 Schieberegister R gespeicherte Inhalt [8].

auf dem Niveau »L« liegt. Der Inhalt [8] oder »01000« in der binären Form

Am Ende der Taktzeit I/ 8 wird die bistabile Kipp- in dem Schieberegister R wird mit Hilfe von Gliedern

stufe FIl rückgestellt, und nach der Taktzeit 1/9 lie- dl bis dS ausgelesen, und die Ausgangssignalc der

gen beide Ausgänge der NAND-Glieder G9 und Glieder dl bis dS werden der Rechnerschaltung C

GlD auf »/?« und der Ausgang des NAND-Gliedes 50 ais kodiertes Signal mit einer Information entspre-

auf »L«. chend der Taste des Schalters K 9 zugeführt.

Es werden durch das Schließen des Schalters K1 Nachdem der in dem Schieberegister R gespeicherte

dem Volladdierer FA von dem UND-Glied G13 Inhalt zu der Rechnerschaltung C übertragen worden

keine Bittaktsignale geliefert, daher ist der in dem ist, verschwindet das umgekehrte »Tastenlösch«- Register R gespeicherte Inhalt Null, und die Aus- 55 Signal TL, und das UND-Glied G14 wird geschlos-

gangssignale der Glieder d 1 bis d 5 sind ebenfalls [O]. sen, wodurch der Inhalt des Schieberegisters R ge-

Ist beispielsweise der Schalter K 9 geschlossen, löscht wird. Die bistabilen Kippstufen FlO und FIl

dann hat das Ausgangssignal des NAND-Gliedes G1 werden am Ende der Taktzeit t/6 durch das inver

das niedrige Niveau »L« in beiden Taktzeiten 1/8 tierte Referenz-Taktsignal Τδ eingestellt,
und t/11. 60 Fig. 4 zeigt, wie die Werte [6] und [1] durch da

Während der Taktzeit U 7 befinden sich die beiden Schließen eines der Schalter Kl bis K 21 erzeug

bistabilen Kippstufen in dem eingestellten Zustand, werden.

und der Eingangskontaktpunkt des NAND-Gliedes Die in den linken Spalten der F i g. 4 gezeigten »0<

G 9 liegt auf »//«, und der Ausgang desselben liegt zeigen an, wann der Ausgang des NAND-Gliedes G ]

deshalb auf »//« während der Bittaktzeiten V1 und 65 auf dem niedrigen Niveau »L« liegt Die Zahlen »6'

VA oder »1001«. Dann erzeugt das NAND-Glied oder »1« geben an, wann die entsprechenden Wert

G11 die Impulse »0110«, die den Wert [6] darstellen. von dem NAND-Glied G11 zu dem Schieberegister /

Diese Bitimpulse »0110« werden dem Schiebe- geliefert werden. Die Zahlen ff] oder [TJ in den qua

dkatischen Klammem zeigen an, daß Impulse mit dem Wert [6] oder [1] nicht zu dem Schieberegister A geführt werden, ungeachtet der Tatsache, daß die Impulse des Westes [6] oder {1] von dem NAND-Glied GU erzengt werden.

Aus dem Vorhergehenden wird klar, daß die das Schließen eines der Schalter JCl bis £21 repräsentierenden Signale ic den binären Signalen mit fünf Bits erhalten werden können und daß jedes von ihnen einen anderen Wert entsprechend der gedrückten Taste besitzt.

Deshalb kann durch den Wert des durch die Glieder dl bis dS ausgelesenen binären Signals unterschieden werden, welcher Schalter geschlossen bzw. welche Taste gedrückt ist.

14

Ein wesentliches Merkmal, welches mit der in Fig. 2 gezeigten Ausführungsform erzielt wird, ist

darin zu sehen, daß die Anzahl der Bits des binären

Signals zum Darstellen des Geschlossenseins eines

der Schalter vermindert werden kann.

Die Ausführungsform kann selbstverständlich in verschiedener Weise abgewandelt werden. Beispielsweise können die mechanischen Schalter durch andere Schalter wie Transistoren od. dgl. ersetzt werden, von denen jeder durch äußere Befehle geschlos sen oder geöffnet werden kann.

Die erfindungsgemäße Vorrichtung kann nicht nui für elektronische Rechner der oben beschriebenen Art verwendet werden, sondern auch in einer Regixs strierkasse od. dgl.

Hierzu S Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Dateneingabevorrichtung mit einer Anzahl tastenbetätigter Schalter, einer Anzahl diepen zugeordneter, Ober ein Verknüpfungsglied an eine Übertragungsleitung angeschlossener Eingangsleitungen, einem die Eingangsleitungen zeitlich nacheinander mit Taktsignalen ansteuernden Taktsignalgenerator, wobei das Verknüpfungsglied Ausgangssignale jeweils in der einer mit einer gedrückten Taste verbundenen Eingacgsleitung zugeordneten Taktzeit erzeugt, und mit einer an die Übertragungsleitung angeschlossenen, von Taktsignalen angesteuerten An-Ordnung von Verknüpfungsgliedern mit nachgeschalteter Speicher- und Kodiereinrichtung zur Wiedergewinnung der Eingabeinfonnation aus den Ausgangssignalen, dadurch gekennzeichnet, daß die Anzahl der Eingangsleitungen (Ll bis L 7) kleiner als die der tastenbetätigten Schalter (Kl bis if21) ist und jede Eingangsleitung mit jeder der anderen Eingangsleitungen durch einen der Schalter (Kl bis K 21) verbindbar ist und daß das Verknüpfungsglied as (Cl) Ausgangssignale in den den beiden durch eine jeweils gedrückte Taste verbundenen Eingangsleitungen entsprechenden Taktzeiten erzeugt.

2. Dateneingabevorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Verknüpfungsglied (G 1) als NAND-Glied ausgebildet ist.

3. Dateneingabevorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Speicher- und Kodiereinrichtung eingangsseitig für jede Eingangsleitung (Ll bis L 7) je ein zugeordnetes Verknüpfungsglied (G 2 bis G 8) aufweist, wobei jedem Verknüpfungsglied (G 2 bis G 8) das Ausgangssignal des den Eingangsleitungen nachgeschalteten Verknüpfungsgliedes (Gl) und das jeweils zugeordnete Taktsignal zur Verknüpfung zuführbar sind.