DE2314994A1 - Schaltungsanordnung zum betrieb von speichern mit halbleitern - Google Patents

Description

RGA 65,378

U.S. Serial Ro: 237,74-9

Filed: March 24, 1972

RGA Corporation
New York, M. Y., V. St. A.

Schaltungsanordnung zum Betrieb von Speichern mit Halbleitern

Die Erfindung betrifft eine Schaltungsanordnung, welche in Verbindung mit den Lese- bzw. Abfrageleitungen einer Speicherzelle arbeitet.

Bei mit Halbleitern aufgebauten Speichern, auf welche sich die vorliegende Erfindung bezieht, liefert Jode Speicherzelle ein Ausgangssignal Q und dessen Komplement Q. Dabei ist der Q-Ausgang einer Zelle über eine einen einzelnen Transistor enthaltende Torschaltung mit einer sogenannten Spaltenleitung verbunden, v/ährend der Q-Ausgang über eine zweite, ebenfalls einen einzelnen Transistor enthaltende Torschaltung mit einer zweiten Spaltenleitung verbunden ist. Hs existieren eine Vielzahl solcher Spaltenleitungspaare, und eine Leitung jedes Paars kann mit einer und die andere mit einer anderen Abfrageleitung gekoppelt sein. Jede Kopplung kann über eine Torschaltung mit einem einzelnen Transistor erfolgen. Die Torschaltungen sind in jedem i'all doppelseitig gerichtet.

Die Verwendung von Torschaltungen mit einem einzigen Transistor bringt Jedoch Probleme beim Lese- oder Abfragezyklus des Speichers mit sich. Der Anschluss einer ausgewählten Speicherzelle, der auf einer gegebenen Spannung (z.B. "niedrigem"Pegel) liegt, ist mit einer Abfrageleitung über zwei in Reihe geschaltete Torschaltungen verbunden, die als Emitterfolger ("source follower") arbeiten. Aus später noch zu erörternden Gründen nehmen die Torschaltungen bei

- 2 309848/0775

23T499A

einer solchen Betriebsweise eine verhältnismässig hohe Impedanz an, wodurch die Spannung auf der Abfrage leitung einen Wert annehmen kann, der sich von demjenigen am Ausgangsanschluss der Zelle unte/scheidet. Wenn die Spannung auf dieser schlecht "geklemmten" Abfrageleitung einen gegebenen. Wert übersteigt» wird das Signal auf dieser Leitung so interpretiert, als ob es denselben Wert wie das Signal· auf der anderen Abfrageleitung hätte, was zu einer falschen Auslesung führt.

Dieses Problem kann dadurch gelöst werden, daß man zur Kopplung einer jeden Zelle an die Spaltenleitungen komplementäre statt einfache Torschaltungen verwendet. Jede komplementäre Torschaltung enthält zwei Transistoren mit entgegengesetztem Leitungstyp, deren Schaltstrecken parallel.liegen. Eine solche Torschaltung hat. einen niederohmigen Durchlaßweg, und zwar unabhängig von der Polarität des ihr zugeführten Signals. Bei Verwendung derartiger Torschal tungen benötigt man jedoch zwei zusätzliche Transistoren je Speicherzelle. Dies bedeutet, daß von jeder Zelle mehr Platz beansprucht wird, wodurch auf einem integrierten Schaltungsplättchen ' weniger Zellen untergebracht werden können.

Eine weitere, jedoch, nicht völlig zufriedenstellende Lösung des Problems bietet die innerhalb des gestrichelten Rahmens 10 der beigefügten Figur 1 gezeigte Anordnung. Dort sind Transistoren (D/]g» D_2S, D^^,D^_B,D_2A und D^-g) mit den Abfrageleitungen (1, 2) und den SpaÜtenleitungen (Y. Y-w) verbunden. Vor dem Auslesen wird der Gattelektrode 24 der Transistoren ein Impuls zugeführt, der die Transistoren einschaltet und dadurch die Spalten- und Abfrageleitungen mit Masse verbindet. Man glaubte, durch die kurz vor der Auslesung vorgenommene Umschaltung aller Leitungen auf den Nullpegel falsche Ausleseergebnisse verhindern zu können, weil man annahm, daß die unerregten Leitungen, die mit ein "niedriges" Signal führenden Speicherzellenausgängen gekoppelt sind, unerregt bleiben .würden, während diejengen Leitungen, die mit ein "hohes" Signal führenden Speicherzellenausgängen verbunden sind, schnell auf den hohen Pegel geklemmt würden.

3Q9848/077S

23H99A

Es hat sich jedoch bald herausgestellt, daß falsche "Datenauslesungen vorkamen, wenn die Auslesezeit lang war. Das heißt, während langer Lesesyklen kann der eine Binärinformation beinhaltende Zustand einer Abfrageleitung wechseln. Es wurde auch gefunden, daß ein Absinken des Betriebspdbentials zu vermehrten falschen Auslesungen führte, und daß Temperaturschwankungen den einwandfreien Betrieb der Speichermatrix störten.

Die vorliegende Erfindung beruht 'teilweise auf der Erkenntnis, warum unter den oben beschriebenen Bedingungen eine Entladung der Abfrageleitungen einer Speichermatrix vor der Auslesung Spannungsänderungen auf einer der Abfrageleitungen nicht verhindert. Die Erfindung beruht auch zum Teil auf der Erkenntnis, daß ein Ausgangsanschluß jeder Speicherzelle eng mit der zugehörigen Abfrageleitung gekoppelt ist und auf dieser Leitung einen eindeutigen Signalpegel liefert und daß man zur Lösung des Abfrageproblems diese Eigenschaft ausnutzen kann.

Eine erfindungsgemässe Schaltungsanordnung enthält eine Einrichtung, welche auf den eindeutigen Signalpegel auf einer Abfrageleitung eines Halbleiterspeichers anspricht,um die andere Abfrageleitung auf einen zweiten eindeutigen Signalpegel zu klemmen.

Die Erfindung wird nachstehend anhand von zwei Figuren erläifert, in denen gleiche Teile mit gleichen Bezugszahlen bezeichnet sind.

Figur 1, auf die bereits teilweise Bezug genommen wurde, zeigt schematisch eine Schaltungsanordnung für eine Speichermatrix gemäß der Erfindung;

Figur 2 zeigt schematisch im einzelnen eine Speicherzelle in einer erfindungsgemässen Schaltungsanordnung.

In der in Figur 1 gezeigten Schaltung sind zwei kreuzgeschaltete Transistoren R1 und R2 zu erkennen, die ein Flipflop bilden, um die Abfrageleitungen 1 und 2 einer innerhalb des gestrichelten

- 4 ■-309848/0775

Rahmens 10 gezeigten Speichermatrix wahlweise auf bestimmtes Potential zu klemmen. Die Gattelektrode des Transistors R1 und der Kollektor des Transistors R2 sind mit.der Abfrageleitung 2 verbunden. Die Gattelektrode des Transistors R2 und der Kollektor des Transistors R1 liegen an der Abfrageleitung 1. Die Emitter der Transistoren R1 und R2 liegen auf Massepotential.

Um den Beitrag der Erfindung verständlich zu machen, sei ausführlich auf die Probleme eingegangen, welche die Anmelderin beim Untersuchen und Betreiben der innerhalb des Rahmens 10 dargestellten bekannten Schaltung endeckte.

Die bekannte Anordnung enthält eine Matrix aus Speicherzellen M> ., wobei i die Nummer einer Reihe und j die Nummer einer Spalte darstellt. Pro Spalte sind zwei Spaltenleitungen. (Y-Lätungen) Y-r,> Y-v» vorgesehen, und für Jede Reihe ist eine X-Leitung' vor-

j a J^D . ■
handen. Eine Zelle der Matrix wird zum Einschreiben oder Auslesen dadurch angewählt oder "adressiert", daß die ihr zugeordneten X-und Y-Transistoren eingeschaltet werden. Diese Zelle hat einen Ausgangsanschluss Q zur Erzeugung eines ebenfalls mit Q bezeichneten Ausgangssignals sowie 'einen zweiten Ausgangsanschluß Q -zur Erzeugung des komplementären Signals Q. Die beiden Ausgänge jeder Zelle sind über die Schaltstrecken^zweier einfacher Transistoren X. . und X· .-κ mit den betreffenden Leitungen Y. . und Y.-,

Ija IJ D . Jd. JD

Q Z ü

j J J J

verbunden. So führt der Anschluß Q der Zelle M^ über den Transistor X^iχι_a zur Leitung Y^ , und der Anschluß Q der selben Zelle ist über den Transistor X^, ^m^ der Leitung Y^^ verbunden.

Jede der Y-Leitungen ist mit einer verteilten Kapazität ausgestattet, die mit 0. bzw. C., bezeichnet ist.. Diese Kapazität

J¹* J^D

kann ziemlich groß werden, da'eine große Anzahl von Reihen mit der Leitung gekoppelt werden kann. Die Abfrageleitungen 1 und 2 sind mit den Eingängen von Abfrageverötärkern SI und S2 verbunden, welche an den Klemmen 100 und 102 komplementäre Abfragesignale liefern. Die Abfrageverstärker können ein beliebiger Typ der ^K) im vorliegenden Fall die Kanäle von Feldeffekttransistoren I

30 98 4 87 0775

231Α99Λ

■bekannten, spannungsempf indlichen Verstärker sein und sind im vorliegenden Fall als Komplementär-Inverter dargestellt.

Das Einschreiben in eine Zelle geschieht mittels der Transistoren 201, 202a und 202b. Der Transistor 201 liegt mit seinem Emitter an der Spannung Vj^ und mit seinem Kollektor an den Emittern der Transistoren 202a und 202b. Die Kollektoren der Transistoren 202a und 202b sind mit den Abfrageleitungen i und 2 verbunden.

Bei der Schaltung nach Figur 1 wird eine Speicherzelle M.. zum Zwecke des Einschreibens oder Auslesens durch geeignete Wahl von Signalen X- und Y. angewählt. BeispieIsweise erfolgt die Wahl der Speicherzelle 1^JL* durch Anlegen negativ gerichteter Impulse (von +V-p-p. Volt auf 0 Volt) an die X^-Leitung und die Y^-Leitung (letztere liegt an den. Gatt elektroden der Transistoren Q- und Q^-u)· Diese Impulse schalten die P-ieitenden Transistoren X^/j_a und X^-u sowie die P-leitenden Transistoren Q^, und Q^,·, ein, wodurch die Q- und Q-Anschlüsse der Speicherzelle 3YL.* mit den Abfrageleitungen bzw. 2 verbunden werden.

Das Einschreiben einer Information in eine ausgewählte Zelle erfolgt durch Anlegen eines Schreibimpulses an die Gattelektrode desQransistors 201 während des Vorhandenseins der X- und Y-Signale. Eine "1" oder eine "0" wird in die Zelle geschrieben, indem entweder der Transistor 202a oder der Transistor 202b erregt wird. Eine Einschaltung des Transistors 202b hat zur Folge, daß die Q-Seite (b) der gewählten Speicherzelle "hoch" wird, d.h. auf oder nahe Yj₁-Q Volt geht. Dies soll nach willkürlicher Definition das Einschreiben oder Speichern einer logischen "1" in die Zelle bedeuten. Andererseits wird bei Einschalten des Transistors 202a die Q-Seite (a) des !Flipflops "hoch" (wobei die Q-Seite "niedrig" wird, d,h. nahe oder auf 0 Voltgpht). Dies bedeutet nach willkürlicher Definition ein Einschreiben einer logischen "0" in die Zelle·

309848/0775

Figur 2 zeigt die Schaltungsanordnung, wie sie -von Jeder Zelle der Speichermatrix aus "gesehen" wird» Um die Beschreibung ζ u erleichtern, sind die Verbindungen für die Zelle IYL * gezeigt. Es läßt sich erkennen, daß bei "hohem" Q der P-leitende Transistor P1 und der N-leitende Transistor N2 eingeschaltet sind. Dies hat zur Folge, daß der Q-Ausgang auf das Potential +V-n_D und der Q-Ausgang auf Massepotential geklemmt ist. Bei "riedrigem"Q^;i ist' Q "hoch", und die Transistoren P2 und ΝΊ sind eingeschaltet, wäh rend die Transistoren P1 und ΪΤ2 gesperrt sind.

Für die folgende Beschreibung sei angenommen, daß das Ausgangssignal Q der Zelle M^^ "hoch" (+V-^) ist und daß das Ausgangssignal Q der Zelle M^ "niedrig" (0 YoIt) ist. Die in der Zelle enthaltene Information wird ausgelesen oder'abgefragt, indem die Adressentransistoren X>M_a und X^ ^ sowie die Spaltentransistoren' GL und CL-, eingeschaltet werden und indem das auf den Abfrageleitungen 1 und 2 erscheinende Potential gefühlt wird.

Der Reihenadressentransistor (Χ^τ-,) uncL <ier Spaltenadressentransistor (Q/it^), die zwischen den ein "hohes" Signal liefernden Q-Ausgang und die Abfrageleitnng 1 geschaltet sind, leiten in Emitterschaltung. Somit haben die hintereinander liegenden Emitter-Kollektor-Streclcen der. Transistoren Q,^ und Χ^-κ eine niedrige Impedanz zwischen dem Q-Ausgang und "der Abfrageleitung 1 zur Folge. Das bei Q vorhandene Potential +Vj)T) wird mit geringem Spannungsabfall, wirksam a.uf die Abfrage leitung 1 übertragen. Daher wird der "hohe" Pegel eng mit der Abfrageleitung 1 gekoppelt, so daß dieser Leitung eindeutig ein "hohes" Signal zugeführt wid. " "

Die zwischen dem (auf"niedrigem" Massepotential· liegenden) Q-Ausgang und der Abfrageleitung 2 liegenden Adressentransistoren, der Spaltentransistor Q^ und der Reihentransistor X^^_a,' arbeiten jedoch als Emitterfolger. Sie neigen dazu, den üblichen Strom von der Abfrage leitung 2 zum Anschluß Q zu leiten. Der Transistor X^,^.

309848/0775

231*994

leitet in solcher Richtung, daß die Spaltenleitung Y^ auf Q (etwa O Volt) geklemmt wird, und der Transistor Q,, leitet in einer solchen Richtung,'daß die Abfrageleitung 2 auf die Leitung Y,j£ geklemmt wird. Die Elektrode 15 wirkt als Emitterelektrode des Transistors X^^_a? und die Elektrode 11 wirkt als Emitterelektrode des Transistors Q.j_a· Ein als Emitterfolger betriebener Transistor sperrt jedoch, wenn seine Gatt-Emitter-Spannung unter einen gegebenen Schwellenwert Vm sinkt. Diese Spannung V_m kann z-^B· im Bereich von 1 bis 5 Volt liegen. So kann es beispielsweise vorkommen, daß die Emitterelektrode (Leitung Y^_a) des Transistors X^^ auf V_m Volt über Masse liegt, obwohl die Gatt- und Kollektorelektroden dieses Transistors auf 0 Volt liegen.

Selbst wenn das Potential der Leitung Y., am Anfang bei Ö Volt liegt, kann es auf V_m Volt ansteigen, bevor der Transistor X^ _a leitet. Man kann diesen Umstand auch so ausdrücken, daß für Potentiale unterhalb V,„ -Volt der Transistor hochohmig erscheint. Es ist ausserdem einzusehen, daß der Transistor X^x]_a die Leitung Υ,] nicht auf den Wert des am Q-Ausgang erscheinenden Signals klemmt, sondern vielmehr auf ein Potential, welches um V_m Volt über dem bei Q vorhandenen Signalpegel liegt.

Der Transistor Q^ leitet ebenfalls in der Weise, wie sie für den Transistor X^_a beschrieben wurde. Die -Schalt-oder Arbeitsstrecke des Transistors Q^ liegt in Reihe mit. dem Transistor und Messungen haben gezeigt, daß das Potential auf der Abffageleitung 2 einen Wert zwischen V_m und 2«:V_m annehmen kann, wobei V_m die oben beschriebene Schwellenspannung der Adressentransis- ^Λ toren ist.

Das Problem der Verschiebung von Schwellenspannungen wird durch den Vorspannungseffekt des Substrats noch größer und komplizierter. Während nämlich das gemeinsame Substrat der Adressentransistoren und X^_a auf das Potential +V_DD gelegt ist, sind die Emitter-

'■■-&-

309848/0775

■_ ₈ _ 23U994

Potentiale dieser' Transistoren auf einem viel niedrigerem Potential« Dies führt zu einer in Sperrichtung gepolten Vorspannung zwischen dem Emitter und dem Substrat dieser Transistoren, wodurch ihre Schwellenspannung vergrößert wird. Als Folge davon wird das Potential auf der Abfrageleitung 2 auf einen Wert oberhalb der Schwelle des Abfrageverstarkers S2 angehoben, wodurch ein falsches Ausgangs-, signal an der Klemme 102 erzeugt wird.

Der N-leitende Transistor Ii (Figur 1) des Abfrageverstarkers S2 wird gesperrt, wenn das Potential auf der Abfrageleitung 2 unterhalb des Werts Vm für den Transistor 11 ist. Wenn jedoch das Potential auf der Abfrage leitung 2 diesen Wert Vm des. Transistors 11 übersteigt, dann wird dieser Transistor durchlässig. Dies geschieht selbst dann, wenn Q bei oder nahe dem Massepotential liegt.

Die Auslesungöfehler rühren also daher, daß die "niedrige" Seite der Speicherzelle nicht eng mit der Spaltenleitung verkoppelt ist. Hierdurch kann das Potential der zugehörigen Abfrageleitung ansteigen,"wodurch die in der Speicherzelle gespeicherte Binärinformation falsch angezeigt wird.

Man hielt es ursprünglich für möglich, das Problem der falschen Auslesung mit zusätzlichen Transistoren lösen zu können, durch welche man die Abfrage- und Y-Leitungen vor dem Auslesen auf 0 Volt legt. Man glaubte, daß diese Leitungen,, wenn, sie einmal auf 0 Volt gelegt wurden, während der Auslesung auf oder dicht an diesem Potential bleiben würden. Mit solchen zusätzlichen Entladetransistoren konnte das-Problem jedoch nicht gelöst v/erden, unter anderem aus folgenden Gründen:

1. Um die Arbeitsgeschwindigkeit der Speichermatrix zu erhöhen, ist es wünschenswert, die Bedingungen für das Einschreiben, während des Ablaufenden Lesezyklus durch Einschalten des Tran-.sistors 202a oder 202b vor dem eigentlichen Einschreibvorgang einzustellen. Das Einschalten eines dieser Transistoren bringt jedoch ein Problem mit sich . Am Emitter des Transistors 202a

309848/0775

23U994 - $ -

und des Transistors 202b ist nämlich ein Kondensator 0 200 v/irksani, der normalerweise auf +^ aufgeladen ist. ueim Einschalten des Transistors 202a oder 202b wird dieser Kondensator entweder in die Abfrageleitung 1 oder die Abfrageleitung 2 entladen. Wenn nun die Abfrageleitung, in welche der Kondensator C 200 entladen wird, nicht wirklich auf den "niedrigen" Pegel geklemmt ist, dann kann ihr Potential ansteigen, wodurch die beiden Ausgangssignale der Speicherzelle "hoch" erscheinen.

2. Die Leckströme durch die X- oder Y-Adressentransistoren oder durch die Schreibtransistoren bewirken, selbst wenn sie im Mikroamperebereich liegen,· einen Potentialanstieg auf der "ungeklemmten" Abfrageleitung. Die Kapazität auf den Abfrageleitungen ist verhältnismässig klein, und selbst geringe Leckströme haben schnell zur Folge, daß das Potential auf diesen Leitungen über den Ansprechpegel der Abfrageverstärker ansteigt.

$· Unter verschiedenen Temperaturbedingungen gibt es bei den Abfrageverstärkern und den Adressentransistoren eine gewisse Verschiebung der Schwellenspannung. Diese Verschiebung kann so gerichtet sein, daß die Empfindlichkeit der Anordnung gegenüber Störsignalen so weit erhöht wird, daß die geringste Störung eine falsche Auslesung zur Folge hat.

4-. Bei niedrigen Werten der Betriebsspannung wird die Anzahl fäscher Auslesungen größer.

Die vorstehend beschriebenen Probleme werden durch das aus denbsi-· den kreuzgekoppelten Transistoren R1 und R2 bestehende Flipflop beseitigt. Der Betrieb einer Speicherzelle bei ihrer Anwahl ist in Figur 2 veranschauliche. Wenn Q "hoch" ist, wird das eindeutige "hohe" Signal auf die Abfrageleitung 1 gegeben. Dieses Signal gelangt zur Gattelektrode des N-leitenden Transistors R2, wodurch dieser voll eingeschaltet wird.·Der Transistor R2 klemmt dann die Abfrageleitung 2 wirksam und echt auf Massepotential. Die Abfrage-

-10_r 309848/0775

leitung 2 ist nnn über den in seinem eingeschalteten Zustand niederohmigen Transistor R2 mit Masse verbunden. Irgendwelche Störimpulse oder Kondensatorentladungen' an der Leitung werden nach Masse abgeleitet, und das Potential auf ,der Abfrageleitung 2 kann nicht merklich über das Massepotential ansteigen.

Wenn andererseits'.der Q-Ausgang der Speicherzelle "hoch" ist, dann ist- das Potential auf der Abfrageleitung 2 "hoch", und dieses "hohe¹⁵ Potential gelangt zurGattelekträde des Transistors R1. Dieser Transistor R1 wird dann eingeschaltet und klemmt die Abfrageleitung 1 wirksam und .a'cht auf Massepotential,.· -

Durch Verwendung eines einzigen Flipflops (mit zwei Transistoren) für jedes Paar komplementärer Abfrageleitungen wird also ein " eindeutiger Pegel auf beiden Abfrageleitungen erhalten, wodurch falsche Auslesungen vermieden werden.

Die P-leitenden Adressentransistoren können' auch durch N-leitende Transistoren ersetzt werden. In einem solchen Fall arbeiten diejerigen Mressentransistoren,die eine Abfrage leitung an ©in "hohes" Ausgangssgnäl legen, als Emitterfolger. Die zum Klemmen verwendeten Transistoren sind dann vom P-Leitungstyp und so geschaltet, daß sie die Abfrageleitungen auf den positiven Pol der Betriebsspannung klemmen.

Im beschriebenen Ausführungsbeispiel läuft die Verbindung zwischen einem Anschluß einer Speicherzelle und einer Abf£ö.geleitung über zwei in Reihe geschaltete Torschaltungen wie.z.B. über die Transistoren Q^ und. X₁^ , jedoch ist dies bei manchen Matrixanordnungen nicht wesentlich. So können beispielsweise die Abfrageleitungeh durch die, Spaltenleitungen selbst ^©bildet sein, und in diesem Fall führt diese Verbindung nur über eine einzige Torschaltung. Es sei daher hervorgehoben, daß es zwei Abfrage leitungen, für jede Spalte oder zwei Abfrage leitungen für eine Gruppe von Spalten geben kann. ■

309848/0775

Claims (1)

1. 23U994

   Patentansprüche

   \\JL Schaltungsanordnung zum Betrieb einer Matrix aus Speicherzellen, deren jede zwei Ausgänge für komplementäre Signale hat, die jeweils über mindestens einen einzigen als Tor geschalteten transistor mit einer gesonderten zweier Abfrageleitungen verbunden sind, wobei die !Transistoren als' Emitterfolger arbeiten, wenn das Signal am zugeordneten Ausgang der Speicherzelle den einen Binärwert hat, und als Kollektorfolger arbeiten, wenn dieses Signal den anderen Binärwert hat, gekennzeichnet durch ein erstes Glied (R1) veränderbaren Widerstands, v/elches zwischen der ersten Abfrage leitung (1) und einem Bezugspotential (Masse) liegt und zum Klemmen dieser Abfrageleitung (1) auf das Bezugspotential niederohmig wird, wenn an der zweiten Abfrageleitung (2) ein den einen Binärwert darstellendes Signal liegt, und welches hochohmig wird, wenn das Signal an der ersten Abfrageleitung (1) diesen einen Binärwert darstellt; und ein zweites Glied (R2) veränderbaren Widerstands, welches zwischen der zweiten Abfrageleitung (2) und dem Bezugspotential liegt und zum Klemmen dieser zweiten Abfrageleitung (2) auf das Bezugspotential riederohmig wird, wenn an der ersten Abfragelatung (1) ein den besagten einen B.inärwert darstellendes Signal liegt, und welches hochohmig wird, wenn das Signal an der zweiten Abfrageleitung (2) diesen einen Binärwert darstellt. .

   2, Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Glieder veränderbaren Widerstands (R1, R2) einen Transistor mit einem Stromleitungspfad (Kanal) und einer Steuerelektrode zur Beeinflussung der Leitfähigkeit dieses Stromleitungspfads enthält, und daß der Stromleitungspfad eines Transis-

   309848/0776

   tors (z.B.-Rl) zwischen einer Abfrageleitung (z.B. 1) und dem Bezugspotential liegt, während die Steuerelektrode mit der"anderen Abfrageleitung (z.B. 2) verbunden ist, und daß das Bezugspotential den besagten anderen Binärwert· darstellt.

   3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die dort genannten Transistoren (R1, R2) Tsolierschicht-Feldeffekttransistoren sind und ein kreuzweise gekoppeltes Flipflop bilden, welches bei dem besagten gegebenen Signalzustand an einer der Abfrageleitungen anspricht.

   4. Schaltungsanordnung, gekennzeichnet durch folgende Merkmale;

   a) eine Speicherzelle (M^-) mit zwei Ausgängen für komplementäre Signale (Q, Q); ..

   b) zwei Abfrageleitungen (1,2); · ■ ·

   c) für jede Abfrage leitung zwei Transistoren (X^., Qv,-.

   und -^Ha' ^11a^' ^eren Stromleitungspfade (Kanäle) in Reihe zueinander zwischen einen Ausgang der Speicherzelle, und die ,betreffende Abfrageleitung geschaltet sind, und die im Falle eines bestimmten Signalzustands in. Emitterfolgerbetrieb leiten, so daß das auf die Abfrageleitung ■ gekoppelte Signal nicht eng an den Speicherzellenausgang geklemmt ißt, während sie im Falle eines anderen Signalzustands in Emitterschaltung leiten, und dabei die Äbfrageleitung eng an den Speicherzellenausgang klemmen;.

   d) zwei kreuzweise gekoppelte Transistoren (R1, R2), bei welchen die Steuerelektrode des eräen und der Kollektor des zweiten mitder einen Abfrageleitung verbunden ist und die Steuerelektrode des zweiten mit dem Kollektor des ersten Transistors ah der anösen Abfrageleitung liegt und die Emitter beider Transistoren mit einem Bezugspotential verbunden sind.

   5· Schaltungsanordnung zum Betrieb eines Speichers mit zwei Abfrageleitungen, in welchem ein erster, einen ersten Signalpegel führender Ausgang eines Speicherplatzes-über zwei seriengeschaltete und als Emitterfolger arbeitende Torschaltungen mit der einen Abfrageleitung verbindbar ist, während ein zweiter, einen anderen Signaipegel führender Ausgang des Speicherplatzes über zwei seriengeschaltete und in Emitterschaltung arbeitende Torschaltungen mit der anderen Abfrageleitung verbindbar ist, gekennzeichnet durch eine Einrichtung (Hi, RZ), Vielehe "abhängig von dem Signalpe gel auf der besagten anderen Abfrageleitung (1, oder 2) das Signal auf der einen Abfrageleitung (2 oder Ί) auf den besagten ersten Signalpegel klemmt.

   6. Schaltungsanordnung nach Anspruch 5* dadurch gekennzeichnet, daß die dort genannte Einrichtung (R'l, H2) aus einer bistabilen Schaltung zur Erzeugungsweier Ausgangssignale besteht, deren eines dem einen Signalpegel und deren zweites dem anderen Signalpegel entspricht.

   7· Schaltungsanordnung, gekennzeichnet durch folgende Merkmale:

   a) eine Matrix aus Speicherzellen, deren jede zwei Ausgänge aufweist,welche- zwei komplementäre Ausgangssignale liefern;

   b) eine Vielzahl von Leitungspaaren;

   c) an jeder Speicherzelle einen ersten Transistor, dessen Stromleitungspfad einen Speicherzellenausgang mit einer Leitung eines Leitungspaars verbindet, und einen zweiten Transistor, dessen Stromleitungspfad den anderen Speicherzellenausgang mit der anderen Leitung des Leitungspaars verbindet, so daß im eingeschalteten Zustand beider'Transistoren der Speicherzelle der eine Transistor als Emitterfolger und der andere in Emitterschaltung arbeitet;

   d) eine Einrichtung, welche auf das Signal derjenigen Leitung eines Leitungspaars anspricht, die mit einem in Emitter-

   309848/0775

   -♦- 23U994

   schaltung arbeitenden Transistor verbunden ist, um die andere Leitung des Leitungspaars auf den Pegel' des Komplementärsignals zu klemmen. '

   8. Schaltungsanordnung nach Anspruch 7? dadurch gekennzeichnet, daß die dort genannte Einrichtung zwei Klemmtransistoren enthält, wobei der Stromleitungspfad des einen Tran- äs tors zwischen der ersten Leitung des Leitungspaars und einem dem Pqsel des besagten Komplementärsignals darstellenden Potential liegt, während der Stromleitungspfad des an-· deren Transistors zwischen der zweiten Leitung und diesem Potential liegt, und daß die Steuerelektrode des einen Transistors mit der zweiten Leitung und die Steuerelektrode des anderen Transistors mit der ersten Leitung verbunden ist.

   30984870775

   Leerseite