DE2302264A1 - Dicken-oxidierungsprozess zur verbesserung der metallablagerung und der stabilitaet von halbleitereinrichtungen - Google Patents
Dicken-oxidierungsprozess zur verbesserung der metallablagerung und der stabilitaet von halbleitereinrichtungenInfo
- Publication number
- DE2302264A1 DE2302264A1 DE19732302264 DE2302264A DE2302264A1 DE 2302264 A1 DE2302264 A1 DE 2302264A1 DE 19732302264 DE19732302264 DE 19732302264 DE 2302264 A DE2302264 A DE 2302264A DE 2302264 A1 DE2302264 A1 DE 2302264A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- dielectric
- dielectric layer
- layers
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000000034 method Methods 0.000 title claims description 38
- 229910052751 metal Inorganic materials 0.000 title claims description 16
- 239000002184 metal Substances 0.000 title claims description 16
- 230000003647 oxidation Effects 0.000 title claims description 6
- 238000007254 oxidation reaction Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000011109 contamination Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000000356 contaminant Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010813 municipal solid waste Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Formation Of Insulating Films (AREA)
Description
6. Jan. 1973
NORTH AMERICAN ROCKWELL CORP., 1700 East Imperial Highway, El Segundo, California 9024?
Dicken-Oxidierungsprozess zur Verbesserung der Metallablagerung und der Stabilität von
Kalbleitereinrichtungen
Die Erfindung betrifft ein Dickeii-Oxidierurigsverfahron unter
Verwendung einer Differential-A'tzraten-Technik, die ebenfalls eine verbesserte Passivierung für die dielektrischen Schichten
und die Halbleiteroberfläche liefert, um ein verbessertes Metallablage
rungs verfahr en zu schaffen und um die Stabilität der
mittels dieses Verfahrens hergestellten Halbleitereinrichtungen
zu verbessern.
Kurz gesagt besteht die Erfindung aus einem Verfahren, bei dem
drei dielektrische Schichten verwendet werden, die jeweils eine etwas unterschiedliche Zusammensetzung aufweisen, urr. irit unterschiedlichen
Geschwindigkeiten geätzt zu werden. Wenn die dielektrischen Schichten geätzt werden, um das äarunterlie;genä.e Halbleitersubstrat
freizulegen, werden infolgedessen die zusammengesetzten dielektrischen Schichten geneigt, d.h. in einem spitzen
Winkel geätzt, urn co eine verbesserte Ablagerung des Metalles
auf der geneigten Oberfläche der dielektrischen Schichten während des Verfahrens zur Bildung der Metallelektroden und der Leiter
auf der Oberfläche der Halbleiterstruktur zu ermöglichen. Die äusserste dielektrische Schicht enthält eine Unreinheit, so daß
309843/11U
- 2
sie mit einer relativ schnelleren Geschwindigkeit geätzt wird,
als die inneren zwei dielektrischen Schichten. Zusätzlich bildet die Unreinheit eine Passivierungsschicht zur Entfernung von
Verunreinigungen von den darunterliegenden dielektrischen Schichten. Nachdem die dielektrischen Schichten geätzt wurden,
um gewisse Substratgebiete freizulegen, wenn eine zusätzliche Passivierungsschicht auf der Oberfläche der Halbleiterstruktur
wird
aufgebracht um zusätzliche Verunreinigungen aus der dielektrischen Schicht zu entfernen.
aufgebracht um zusätzliche Verunreinigungen aus der dielektrischen Schicht zu entfernen.
Infolge der zwei Passivierungsschichten, von der eine während des Differential-Ätz-Geschwindigkeits-Schrittes verwendet -wurde,
wird eine Halbleitereinrichtung gebildet, die eine vergrößerte Stabilität aufweist. Die Halbleiterstruktur wird dann entsprechend
bekannter Verfahren weiter verarbeitet, während dessen Metall über der Halbleiterstruktur abgelagert, maskiert und
geätzt wird, um Kontakte, Elektroden und Leiter zu bilden, sowie es zum Aufbau der elektronischen Schaltung notwendig ist.
Es ist daher ein Ziel dieser Erfindung, ein Verfahren zur Verbesserung
der Ablagerung von Metall auf geätzten dielektrischen Oberflächen während eines elektronischen Schaltkreis-Herstellungs-Verfahrens
zu verbessern.
Es ist ein weiteres Ziel dieser Erfindung, ein Verfahren zur Verbesserung der Metallablagerung zu schaffen, die während, eines
Herstellungsverfahrens für integrierte Schaltkreis? notwendig ist, und zur Verbesserung der Stabilität der Halbleitereinrichtungeii
die den integrierten Schaltkreis aufbauen, indem ein Differentiai-Atz-Geschwindigkeitsverfahren
und ein verbessertes Cberflächon-Pacsivierungsverfahren
angewendet wird.
Ein noch weiteres Ziel dieser Erfindung iot dio Schaffung einer
Oberflächen-Passivierungsschicht, bestehend aus einer Unreinheiten
enthaltenden dielektrischen Schicht, die geätzt worden soll mit
309843/1 IU
verhältnismäßig höherer Geschwindigkeit, als die darunterliegenden
dielektrischen Schichten, und zur Entfernung der . darunterliegenden dielektrischen Schicht, um das Herstellungsverfahren
für den integrierten Schaltkreis zu verbessern.
Im folgenden wird daher ein Verfahren geschildert, bei dem eine erste dielektrische Schicht thermisch auf einem Halbleiter-Substrat
während eines Verfahrens zum Eindiffundieren von Unreinheiten
in das Substrat aufgewachsen wird. Eine zweite dielektrische Schicht wird über der ersten dielektrischen Schicht
aufgebracht, um die gewünschte Dicke zu erreichen. Eine relativ dünne dritte dielektrische Schicht, einschließlich Unreinheiten,
wird über der zweiten dielektrischen Schicht abgelagert. Die Halbleiter-Struktur wird dann maskiert und geäzt. Die dritte
dielektrische Schicht, die Unreinheiten enthält, wird schneller geätzt, als die zweite dielektrische Schicht, die etwas schneller
geätzt wird, als die thermisch aufgewachsene dielektrische Schicht, Infolgedessen wird die dielektrische Schicht in einem Winkel
abgeätzt, der geeignet lsi für eine Metallablagerung. Die Unreinheiten
in der dritten dielektrischen Schicht wirken auch dahingehend,daß sie Verunreinigungen aus der ersten und der zweiten
dielektrischen Schicht entfernen, um eine Verunreinigung der darunterliegenden Halbleiteroberfläche zu verhindern. Eine vierte
Unreinheiten enthaltende Schicht wird über der Oberfläche der Halbleiter-Struktur aufgebracht, um zusätzliche Verunreinigungen
von der dielektrischen Schicht zu entfernen. Die Struktur wird entsprechend bekannter Verfahren verarbeitet, um Elektroden und
Leiter aufzubringen, wie es notwendig ist, um einen Halbleiter-Schaltkreis zu bilden.
Weitere Vorteile und Anwendungsmcglichkeiten der Erfindung ergeben
sich aus der beiliegenden Darstellung eines Ausführungsbeispiels sowie cius der folgenden Beschreibung.
- 4 309843/1 1U
Es zeigen: ■
Fig* 1a - Ii eine Halbleiter-Struktur, die gemäß dem erfindungsgemäßen
Verfahren, verarbeitet werden.
Fig. 1a illustriert einen Querschnitt eines Einkristall-Halbleitersubstrats,
wie z.B. Silicium, mit N-Leitfähigkeit in einer planaren Orientierung von
111 . Das Substrat ist durch die Zahl 1 bezeichnet, Eine dielektrische Schicht 2 ist über der Oberfläche
des Halbleiter-Substrats aufgebracht. Die Schicht 2 kann mittels thermischer Oxidation aufgewachsen
sein.
Fig. 1b illustriert das Halbleiter-Substrat 1, nachdem die
dielektrische Schicht 2 maskiert und geätzt wurde," um gewisse Oberflächen-Bereiche des Substrats
freizulegen. Ein Ätzmittel, wie z.B. Fluor-Wasserstoff-Lösung, kann in bekannter V/eise verwendet
werden.
Fig. 1c illustriert die Halbleiter-Struktur, nachdem die
P-Regionen 3 und 4 im Substrat 1 gebildet wurden. Z.B. kann Bor auf den freigelegten Halbleiter-Oberflächen
abgelagert werden. Nachfolgend wird die Struktur einem Ätzmittel ausgesetzt, um das überschüssige
Bor zu entfernen, d.h. die Oberfläche wird entglast. Danach wird die Struktur einer '
Umgebung mit verhältnismäßig hoher Temperatur ausgesetzt, um das verbleibende Bor auf der Halbleiter-Struktur
in das Substrat zu .treiben, um, wie es gezeigt ist, die P-Bereiche 3 und 4 zu bilden.
Während dieses Eintreibeverfahrens wird die Oxidschicht über den diffundierten Bereichen wiederum
aufgewachsen. Aus Bequerßlichkeitsgrunden wird die 309843/1U4
Oxidschicht durch die Nr. 2 identifiziert. Es sollte jedoch bedacht werden, daß ein Teil der Oxidschicht 2 λ^οη
dem ursprünglichen Ätzen (Fig. 1b) verblieben ist, und daß ein Teil der dielektrischen Schicht während des
Driver-Schrittes (Fig. 1c) erneut gebildet wurde.
Fig. 1d zeigt dielektrische Schichten 2,5 und 6, die auf der Oberfläche des Substrats 1 gebildet sind. Wie schon beschrieben
wurde, wird die dielektrische Schicht 2 durch thermische Oxidation gebildet. Gewöhnlich wird die Dicke,
z.B. ungefähr 8.000 S, durch die Tiefe bestimmt, bis
zu der die Unreinheiten in das Halbleiter-Substrat eindiffundiert werden müssen. Eine thermisch gewachsene
Schicht besitzt gewisse vorteilhafte Eigenschaften und wird im allgemeinen anstelle der ersten dielektrischen
Schicht vorgezogen. Sie ist verhältnismäßig frei von Nadellöchern.
Eine zweite dielektrische Schicht 5 wird vorzugsweise gebildet,
indem Silicium von einer Silan-Atmosphäre in einer Ablagerungskammer entsprechend bekannter Verfahren abgelagert wird. Die
abgelagerte SiOp-Schicht ätzt sich mit etwas größerer Geschwindigkeit,
als die thermisch aufgewachsene SiOp-Schicht. Die abgelagerte SiO2-Schicht besitzt ebenfalls eine Dicke von
ungefähr 8.000 S. Die kombinierten Dicken der zwei dielektrischen Schichten wird als eine Funktion der Betriebseigenschaften der
so gebildeten integrierten Schaltkreiseinrichtungen festgelegt. Mit anderen Worten, bei Beendigung des Verfahrens müssen die
abgelagerten dielektrischen Schichten eine Dicke aufweisen, die ausreicht, um eine nichtgewünschte Kapazität zwischen den Schaltkreisleitern und dem darunterliegenden Halbleiter-Substrat zu
verhindern.
Eine dritte dielektrische Schicht 6 ist eine relativ dünne Schicht,
3 0 9843/1U4
z.B. ungefähr 1.000-S. Bei der vorzugsweisen Ausführungsform
wird sie mittels chemischer Dampfablagerung in einer phosphorigen Umgebung gebildet, so daß die sich ergebende Schicht aus
Silicium-Dioxid und phosphoriger Unreinheit besteht. Die phosphorige
Unreinheit in der Silicium-Dioxid-Schicht verleiht der dritten dielektrischen Schicht die Eigenschaft eines verhältnismäßig
schnellen Ätzens, zusätzlich zur Passivierung der Oberfläche. Mit anderen Worten, die phosphorigen Unreinheiten neutralisieren
oder absorbieren Kontaminationen, wie z.B. Natrium, die sich in der darunterliegenden dielektrischen Schicht
während des Bearbeitens der Halbleiter-Struktur gebildet haben mögen.
Zusätzlich, obwohl nicht gezeigt, wird die Struktur der Fig. 1c einer Umgebung mit verhältnismäßiger hoher Temperatur ausgesetzt,
um die Moleküle der dielektrischen Schichten in einen kompakteren Zustand zu bringen. Bei der vorzugsweisen Aus f ührungs form besteht
die Umgebung aus Dampf und Sauerstoff, die auf ungefähr 1.00O0C erhitzt sind. Dieser Schritt wird oft als Verdichtungsschritt bezeichnet. Die relativ kompakteren oder dichteren
dielektrischen Schichten zeigen vorteilhaftere Ätzgeschwindigkeiten, wenn sie dem in Verbindung mit Fig. 1e beschriebenen
Ätzschritt ausgesetzt werden.
Die Fig. 1 illustriert die Struktur des Halbleiters, nachdem er
derart
z.B./durch eine Fotoresist-Schicht maskiert wurde, daß die Gebiete
der dielektrischen Schichten freiliegen, um diese durch geeignetes
■Ätzen zu entfernen. Die freigelegten Bereiche definieren die Elektroden-Kontaktgebiete.
Die maskierte Struktur wird einer Ätzlösung ausgesetzt, wie z.B. Fluor-Wasserstoff-Ätzmittel, das die dielektrischen Schichten
mit unterschiedlicher Ätzgeschwindigkeit ätzt. Z.B. wird die dielektrische Schicht 6 schneller geätzt, als die abgelagerte
dielektrische Schicht 5. Mit anderen Worten, die gedopte dielek-
. · 30 98 A3/ 1 1U
trische Schicht 6 wird mit einer größeren Geschwindigkeit geätzt, als die nichtgedopte dielektrische Schicht 5. In ähnlicher Weise
wird die thermisch aufgewachsene dielektrische Schicht 2 langsamer geätzt, als die abgelagerte dielektrische Schicht 5. Aufgrund
der unterschiedlichen Ätzgeschwindigkeit für die dielektrischen Schichten zeigen die geätzten dielektrischen Oberflächen einen
Abfall oder eine Rampe. D.h., der Winkel θ"der die elektrische
Schicht relativ zu der freiliegenden Oberfläche des Halbleiter-Substrats ist geringer als ein Winkel von 90°, d.h., die g^tzten
dielektrischen Oberflächen bilden einen verhältnismäßig engen Winkel mit Bezug zu der Oberfläche des Substrats. Als ein Beispiel
sollte die Neigung zwischen 10° und 70° relativ zu der Substrat-Oberflache betragen.
Es ist wohl bekannt, daß, wo die Winkel der dielektrischen Schicht relativ steil sind, z.B. 90° relativ zur Halbleiter-Oberfläche,
das Metall, das während eines Verfahrensschrittes zur Bildung eines integrierten Schaltkreises abgelagert wird,
die Neigung besitzt, sich ungleichmäßig abzulagern. Oft treten Brüche in dem abgelagerten Metall auf, oder es können Taschen
gebildet werden, die Ätzmittel während eines nachfolgenden Ätzschrittes
einschliessen. Wenn irgendwelche dieser Nachteile sich ergeben, kann es vorkommen, daß der integrierte Schaltkreis
weggeworfen werden muß.
Wenn die Oberflächen jedoch mit einer Neigung gebildet werden können, wie z.B. mit einem Winkel von 45°, lagert'sich das
Metall auf der Oberfläche gleichförmig ab und zeigt nicht die oben beschriebenen Nachteile. Das Verfahren, das dielektrische
Schichten verwendet, die unterschiedliche Ätzgeschwindigkeiten haben, führt zux* Bildung von geneigten dielektrischen Oberflächen,
die die oben im Zusammenhang mit verhältnismäßig steilen winkligen Oberflächen beschriebenen Nachteile nicht haben. Bei dem vorzugsweisen
Verfahren wird, nachdem die dielektrischen Schichten geätzt wurden, die Struktur einem zusätzlichen Ätzön ausgesetzt,
309843/1 IU
um wenige S des freiliegenden Substrats" zu entfernen. Der zusätzliche
Ätzschritt beseitigt Kontaminationen, die in die Oberfläche während des Behandeins der Struktur absorbieri/sein
mögen.
Fig. if illustriert die Struktur, nachdem eine Oxidschicht 8 über den Oberflächen des Halbleiter-Substrats 1 aufgewachsen
wurde, das während des vorhergehenden Ätzschrittes freigelegt wurde. Die Oxidschicht über dem N-kanalbereich, Zahl 9» besitzt
eine Dicke von ungefähr 1.000 Ä. Die verminderte Dicke der Gatter-Oxidschicht relativ zu der dickeren dielektrischen
zusammengesetzten Schicht, die in der Fig. 1f mit der Zahl identifiziert ist, ermöglicht es der Gatter&ektrode, mittels
der Oxidschicht 8 den Strom zu steuern, der durch den Kanalbereich 9 zwischen den P-Bereichen 3 und 4 hindurchfliesst.
Nachdem die Struktur der thermischen Oxidation ausgesetzt wurde, wird eine relativ dünne, z.B. 100 S dicke phosphorige Schicht
über der Oberfläche der Halbleiterstruktur abgelagert, um
Kontaminationen zu entfernen, die von der dielektrischen Schicht während der vorhergehenden Schritte absorbiert worden sein
mögen. Die phosphorige Schicht ist durch die Zahl 11 identifiziert, Die phosphorige Schicht 11 plus der vorher abgelagerten und
phosphorig gedopten Schicht 6 entfernt einen wesentlichen Anteil der Kontaminationen von der Struktur, um die Stabilität
der Halbleitereinrichtung, die mittels dieses Verfahrens hergestellt wurde, zu verbessern. Mit anderen Worten, wenn ein
Kontaminationsmittel, wie z.B. Natriumionen, sich in d.er dielektrischen
Schicht ansammeln konnten, könnten höhere Gatterelektroden-Spannungen
notwendig sein, um die Schwellwertspannung in der Halbleitereinrichtung zu übersteigen. Infolgedessen könnte
der integrierte Schaltkreis, der diese Einrichtungen verwendeb,
nicht zuverlässig arbeiten.
309843/11U _9_
_ 9 —
Nach&em Phosphor-Passivierungsschritt wird die Struktur demaskiert
und geätzt, wie es in Fig. 1g gezeigt ist, un die
Bereiche des Halbleiter-Substrats 1 freizulegen. Die freigelegten Bereiche liefern Stellen für Metallkontakte. Wie in
Fig. 1g gezeigt ist, wird die Gatter-Oxidschicht nicht geätzt,
während die Oxidschicht, die die Kontaktbereiche überdeckt, geätzt wird, um die darunterliegende Substratoberfläche freizulegen.
Die Öffnung 12 ist typisch für eine Kontaktstelle.
Nachdem die Öffnungen für die Kontaktbereiche gebildet wurden, wird eine Metallschicht, wie z.B. Aluminium, auf der Struktur
abgelagert. Die Schicht wird maskiert und geätzt, um Kontaktelc-ktroden
in einem Schaltkreismuster zu bilden, wie es zum Aufbau des integrierten Schaltkreises notwendig ist. Fig. lh
illustriert die Struktur, nachdem eine Metallschicht geätzt wurde. Die Figir zeigt Gatterelektrode 13 und Quellenelektrode
für einen FeId-Effekt-Transistör. Zusätzlich ist ein Leiter 15
gezeigt, der mit der Quellenelektrode 14 verbunden ist.
Nachdem die Kontakte usw. gebildet wurden, wird die Struktur durch Ablagerung einer Silicium-Dioxidschicht abgedeckt, um die
Einrichxung gegen v/eitere Kontaminationen zu schützen. Fig. 1i
illustriert die abgelagerte Siliciura-Dioxidschicht 16 über dem
Teil der dargestellten Struktur.
Die Silicium-Dioxidschicht 16 wird maskiert und geätzt, um gewisse
Rereiche des Halbleiters und Kontakte freizulegen, um externe elektrische Anschlüsse mit dem integrierten Schaltkreis
herzustellen. Zusätzlich wird die Struktur gesintert, indem sie in eine Kammer mit erhöhter Temperatur eingebrächt wird.
Obwohl Silicium. Silicium-Dioxid, Phosphor und Aluminium als
Materialien verwendet wurden, um das vorzugsweise VeriTahren zu
beschreiben, ist es selbstverständlich, daß andere Materialien
309843/1144
~ 10 -
- ίο -
mit ähnlichen Eigenschaften ebenfalls verwendet v/erden könnten,
Ebenfalls könnten verschiedene Ätzmittel verwendet werden, abhängig von den anderen ausgewählten Materialien.
11 -
309843/ 1 1 44
Claims (3)
- PatentansprücheVerfahren zur Verbesserung der Ablagerung von Metall auf einer Halbleiterstruktur, gekennzeichnet durch Bilden einer Vielzahl von dielektrischen Schichten mit einer Dicke, die ausreicht, um ein darunterliegendes Halbleitersubstrat von der Oberfläche einer Vielzahl von dielektrischen Schachten / zu isolieren, wobei die Schichten relativ unterschiedliche Ätzgeschwindigkeiten zeigen, wobei die äusserste Schicht eine Ätzgeachvdiirdigkeit hat, die verhältnismäßig größer ist, als die der innersten Schicht, wobei, wenn eine Vielzahl von dielektrischen Schichten geätzt werden, die sich ergebende Struktur einen verhältnismäßig kleinen winkligen Abfall relativ zur darunterliegenden Halbleiter-Substratoberfläche aufweist.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Neigung zwischen 10° und 701
Substratoberfläche beträgt.Neigung zwischen 10° und 70° relativ zu der Halbleiter- - 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die äusserste Schicht mit einer Verunreinigung gebildet wird, um eine Passivierung für die darunterliegende Halbleiterstruktur zu bilden, und um mit relativ größerer Ätzgeschwindigkeit geätzt zu werden, als die darunterliegenden dielektrischen Schichten.k. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die äusserste Schicht verhältnismäßig dünn ist relativ zu den innersten Schichten.309843/11U- 12 -5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste Schicht durch ein thermisches Oxidationsverfahren gebildet wird, um eine verhältnismäßig ununterbrochene dielektrische Schicht zu bilden, wobei die Schicht während eines Verfahrens gebildet wird, um Unreinheiten in das darunterliegende Substrat einzudiffundieren, daß eine zweite dielektrische Schicht auf die erste dielektrische Schicht aufgelagert wird, um den Dickeanforderungen für die Halbleiterstruktur zu genügen, daß eine dritte reMiv dünne Schicht, die Unreinheiten enthält, auf der zweiten dielektrische! Schicht abgeLagert wird, wobei die dritte dielektrische Schicht eine Passivierung liefert und eine dielektrische Schicht bildet, die mit einer verhältnismäßig großen Geschwindigkeit relativ zur zweiten und zur ersten dielektrischen Schicht ätzbar ist.6. Verfahren nach Anspruch 1, gekennzeichnet durch Bilden einer zweiten Passivierungsschicht über der Halbleiterstruktur, um zusätzlj ehe Kontaminationen von der darunterliegenden dielektrischen Schicht zu entfernen, wobei die so hergestellte Halbleitereinrichtung in dem Substrat verbesserte Stabilitätseigenschaften aufweist.7. Verfahren nach Anspruch 6, gekennzeichnet durch Ablagern einer Metallschicht auf mindestens die abfallenden dielektrischen Oberflächen zur Bildung von Metallelektroden.8. Verfahren zur Verbesserung der Metallablagerung auf einer Halbleiterstruktur während eines Verfahrens zur Bildung von Halbleitereinrichtungen in einem Halbleitersubstrat, nach einem der vorhergehenden Ansprüche, gekennzeichnet durch Bilden einer zusammengesetzten dielektrischen Schicht über einem Halbleitersubstrat, wobei die zusammengesetzte dielektrische Schicht Schichten von unterschiedlicher Zusammensetzung aufweist, um mit verschiedenen Ätzgeschwindigkeiten geätzt zu3Q9843/11U— 13 —werden, wobei die äussere Schicht der zusammengesetzten Schicht mit einer verhältnismäßig schnelleren Geschwindigkeit geätzt wird, als die inneren Schichten, um eine ab-' fallende dielektrische Oberfläche zu bilden, um Metall gleichförmiger auf die abfällende dielektrische Oberfläche ablagern zu können.9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die äusserste Schicht eine Silicium-Dioxidschicht umfasst, die eine Phosphor-Unreinheit enthält, und daß die innerste Schicht eine thermisch ausgewachsene Silicium-Dioxidschicht umfasst, wobei eine dielektrische Schicht zwischen der äusseren und der inneren dielektrischen Schicht eine abgelagerte Silicium-Dioxidschicht umfasst, wobei die Kombination der abgelagerten und der thermisch aufgewachsenen Silicium-Dioxidschichten eine Dicke aufweist, die ausreicht, um das darunterliegende Halbleitersubstrat gegen elektrische Spannungspegel zu isolieren, die auf Leiter aufgedrückt werden, die auf der äusseren Oberfläche der zusammengesetzten dielektrischen Schicht aufgebracht sind.10. Verfahren nach Anspruch 9P gekennzeichnet durch Ablagernder zweiten phosphorigen Schicht auf die dielektrische Schicht nachfolgend auf die dazwischenliegenden Verfahrensschritte, um eine Passivierungsschicht auf der Halbleiterstruktur aufzubringen, wobei die Kombination der zweiten Passivierungsschicht und der Phosphor gedopten Silicium-Dioxidschicht verbesserte Stabilität für die so gebildeten Halbleitereinrichtungen liefert.11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die zusammengesetzte dielektrische Schicht einer Umgebung aus heissem Dampf und Sauerstoff ausgesetzt wird, um die Dichte der zusammengesetzten dielektrischen Schicht vor dem Ätzen3 09843/1 1U -14-der dielektrischen Schichten zu verbessern.309843/1 UA
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24128472A | 1972-04-05 | 1972-04-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2302264A1 true DE2302264A1 (de) | 1973-10-25 |
Family
ID=22910046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19732302264 Pending DE2302264A1 (de) | 1972-04-05 | 1973-01-18 | Dicken-oxidierungsprozess zur verbesserung der metallablagerung und der stabilitaet von halbleitereinrichtungen |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPS4910673A (de) |
| CA (1) | CA959383A (de) |
| DE (1) | DE2302264A1 (de) |
| FR (1) | FR2178859B3 (de) |
| GB (1) | GB1361357A (de) |
| IT (1) | IT976934B (de) |
| NL (1) | NL7303610A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113307224A (zh) * | 2021-05-24 | 2021-08-27 | 上海芯物科技有限公司 | 一种旋转结构的制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5128755A (en) * | 1974-09-04 | 1976-03-11 | Nippon Electric Co | Handotaisochi no seizohoho |
| JPH03198327A (ja) * | 1989-12-26 | 1991-08-29 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1972
- 1972-12-07 CA CA158,352A patent/CA959383A/en not_active Expired
- 1972-12-11 GB GB5703772A patent/GB1361357A/en not_active Expired
-
1973
- 1973-01-17 IT IT4774473A patent/IT976934B/it active
- 1973-01-18 DE DE19732302264 patent/DE2302264A1/de active Pending
- 1973-02-06 FR FR7304074A patent/FR2178859B3/fr not_active Expired
- 1973-03-15 NL NL7303610A patent/NL7303610A/xx unknown
- 1973-03-20 JP JP3255973A patent/JPS4910673A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113307224A (zh) * | 2021-05-24 | 2021-08-27 | 上海芯物科技有限公司 | 一种旋转结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2178859B3 (de) | 1976-01-30 |
| JPS4910673A (de) | 1974-01-30 |
| IT976934B (it) | 1974-09-10 |
| CA959383A (en) | 1974-12-17 |
| FR2178859A1 (de) | 1973-11-16 |
| GB1361357A (en) | 1974-07-24 |
| NL7303610A (de) | 1973-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2620155C2 (de) | ||
| DE3106202C2 (de) | ||
| DE2153103A1 (de) | Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben | |
| DE3841588A1 (de) | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung | |
| DE19860505A1 (de) | ESD-Schutzschaltung und Verfahren zu deren Herstellung | |
| DE2311915B2 (de) | Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen | |
| DE3834241A1 (de) | Halbleitereinrichtung | |
| DE68916166T2 (de) | Herstellen von selbstjustierenden Kontakten ohne Maske. | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE1589687C3 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
| DE69117988T2 (de) | Halbleitervorrichtung mit Ladungstransfer-Bauelement, MOSFETs und Bipolartransistoren - alle in einem einzelnen Halbleitersubstrat gebildet | |
| DE2902665C2 (de) | ||
| DE1589890B2 (de) | Verfahren zum herstellen eines halbleiterbauelementes mit mis struktur | |
| DE2703618C2 (de) | Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises | |
| DE3000121A1 (de) | Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen | |
| DE2132099C3 (de) | Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen | |
| DE2516393A1 (de) | Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen | |
| DE2302264A1 (de) | Dicken-oxidierungsprozess zur verbesserung der metallablagerung und der stabilitaet von halbleitereinrichtungen | |
| DE3123348A1 (de) | Halbleiterbaustein und verfahren zu dessen herstellung | |
| DE68918721T2 (de) | Halbleiteranordnung mit zwei leitenden Schichten und Verfahren zu ihrer Herstellung. | |
| DE1764937C3 (de) | Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung | |
| DE4426364A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1927645A1 (de) | Verfahren zur Herstellung eines Halbleiterelements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHA | Expiration of time for request for examination |