DE2244230B2 - Frequenzsynchronisierer - Google Patents

Frequenzsynchronisierer

Info

Publication number
DE2244230B2
DE2244230B2 DE19722244230 DE2244230A DE2244230B2 DE 2244230 B2 DE2244230 B2 DE 2244230B2 DE 19722244230 DE19722244230 DE 19722244230 DE 2244230 A DE2244230 A DE 2244230A DE 2244230 B2 DE2244230 B2 DE 2244230B2
Authority
DE
Germany
Prior art keywords
frequency
output
signal
divider
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19722244230
Other languages
English (en)
Other versions
DE2244230C3 (de
DE2244230A1 (de
Inventor
John Michael St Albans Herfordshire Parkyn (Großbritannien)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marconi Instruments Ltd
Original Assignee
Marconi Instruments Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marconi Instruments Ltd filed Critical Marconi Instruments Ltd
Publication of DE2244230A1 publication Critical patent/DE2244230A1/de
Publication of DE2244230B2 publication Critical patent/DE2244230B2/de
Application granted granted Critical
Publication of DE2244230C3 publication Critical patent/DE2244230C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00Oscillators
    • Y10S331/02Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft einen Frequenzsynchronisierer mit einem Eingang für ein mit der zu synchronisierenden Frequenz schwingendes Eingangssignal, einem Bezugsfrequenzgenerator, einem rückstellbaren Frequenzteiler zur Teilung der zu synchronisierenden Frequenz durch einen ausgewählten Faktor sowie einem Vergleicher zum Vergleich des Ausgangssignals des rückstellbaren Frequenzteilers mit dem vom Bezugsfrequenzgenerator gelieferten Signal.
Zur Erzeugung von in einem weiten Bereich veränderbaren Frequenzen verwendet man häufig frei schwingende Oszillatoren, die sich von Hand durchstimmen lassen. Durch manuelle Abstimmung läßt sich jedoch ein Oszillator nur grob auf die gewünschte Schwingfrequenz einstellen, so daß es häufig erforderlich ist, zusätzliche Steuer- oder Regelmechanismen einzusetzen, mit denen die Feinabstimmung auf die Sollfrequenz erreicht und evtl. Auswanderungen des Oszillators verhindert werden.
Ein Frequenzsynchronisierer der eingangs beschriebenen Art, der den vorstehend erläuterten Zweck erfüllen kann, ist aus der DT-OS 16 16 289 bekannt. Dabei wird als Bezugsfrequenzgenerator ein hochstabiler Oszillator verwendet, dessen Schwingfrequenz weit unterhalb der zu synchronisierenden oder Sollfrequenz schwingt. Die Istfrequenz des vom durchstimmbaren Oszillator kommenden Signals wird dann vor ihrem Vergleich mit der Bezugsfrequenz um einen bestimmten Faktor geteilt, der je nach der gewünschten Sollfrequenz eingestellt wird. Durch die grobe manuelle Abstimmung des durchstimmbaren Oszillators verursachte Restfehler oder durch Auswanderung des durchstimmbaren Oszillators eingeführte Fehler werden durch das Ausgangssignal des Vergleichers angezeigt.
Zur Ausregelung dieser Fehler ist die Vergleichseinrichtung im Falle der genannten Offenlegungsschrift so ausgestaltet, daß sie ein Regelabweichungssignal an einen besonderen Steuereingang des durchstimmbaren Oszillators liefert, um diesen Oszillator fein einzustellen, bzw. nachzuregeln. Der Feinregelbereich ist jedoch im allgemeinen sehr schmal, so daß man ohne die vorerwähnte manuelle Grobeinstellung nicht auskommt. Andererseits sind die Schaltungen zur Lieferung des Regelabweichungssignals, wie phasenempfindliche Gleichrichter, meist nicht in der Lage, eindeutig zu unterscheiden, ob die beiden angelegten Vergleichsfrequenzen im vorgegebenen Verhältnis oder in einem anderen ganzzahligen Verhältnis zueinander stehen. Nachteilig ist bei diesem bekannten Frequenzsynchronisierer ferner, daß bei einer weitab von der gewünschten Sowfrequenz liegenden Grobeinstellung am durchstimmbaren Oszillator das Regelabweichungssignal fälschlich auf ein anderes ganzzahliges Verhältnis als das vorgegebene Frequenzverhiiltnis bezogen wird. Hierdurch entsteht die Gefahr einer Abstimmung auf eine falsche Frequenz, die in den meisten Fällen nicht in Kauf genommen werden kann.
Aus der GB-PS 12 16 730, insbesondere Fig. 1, ist es bekannt, bei einem Frequenzsynthesizer eine Zeitschaltung (Flip-Flop 707) vorzusehen, die ein Signal liefert, das eine Teilerschaltung (702) verstellt.
Aus der US-PS 28 08 509, insbesondere Fig. 2, ist eine Oszillator-Regelschaitung bekannt, bei der eine Anzeige-Vorrichtung bei Vorliegen eines vorbestimmten Verhältnisses zwischen der Frequenz des Bezugsfrequenzgenerators und der zu stabilisierenden Frequenz eine Anzeige liefert.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Frequenzsynchronisierer der eingangs beschriebenen Art so auszubilden, daß eine Abstimmung auf eine falsche Frequenz praktisch ausgeschlossen und überdies erreicht wird, daß der Abstimmvorgang auch dann vergleichsweise schnell vor sich geht, wenn das Eingangssignal weit unterhalb der zu synchronisierenden Sollfrequenz liegt.
Diese Aufgabe wird erfindungsgemäß gelöst durch eine Zeitschaltung, die ein den Frequenzteiler rückstellendes Signal liefert, wenn eine vorbestimmte Zeitspanne ohne Auftreten eines Signals am Ausgang des Frequenzteilers verstrichen ist, sowie durch eine Anzeigevorrichtung, die eine Anzeige liefert, wenn das Frequenzverhältnis der verglichenen Signale von einem vorbestimmten Wert abweicht.
Die Erfindung wird nachstehend an einem Ausführungsbeispiel anhand der Zeichnung erläutert, deren Figur das Schema eines erfindungsgemäßen Frequenzsynchronisierers zeigt.
Im dargestellten Fall ist der Frequenzsynchronisierer, der innerhalb des strichpunktierten Rahmens 1 gezeigt ist, einem Signalgeber zugeordnet, der einen durchstimmbaren Oszillator 2 mit einem Grobfrequenzwähler 3 aufweist. Die Ausgangsleitung des Oszillators 2 führt zu einer Ausgangsklemme 4 und ist außerdem mit der Eingangsklemme 5 des Synchronisierers 1 verbunden. Der Synchronisierer enthält einen Frequenzteiler 6, der innerhalb eines eigenen strichpunktierten Rahmens dargestellt ist und dessen Eingang mit der Klemme 5 verbunden ist. Der Ausgang des Frequenzteilers 6 führt zu einem Eingang eines phasenempfindlichen Gleichrichters 7, dessen zweiter Eingang mit dem Ausgang eines Frequenzteilers 9 verbunden ist, der von einem Bezugsoszillator 10 beaufschlagt wird. Es ist ferner ein weiterer Teiler und Komparator 8 vorgesehen, der mit einem Eingang an den Ausgang des Frequenzteilers 6 und mit seinem zweiten Eingang an den Ausgang des Teilers 9 angeschlossen ist. Der Ausgang des Frequenzteilers 6 ist ferner mit dem Eingang eines monostabilen Multivibrators 11 verbunden. Der Ausgang des phasenempfindlichen Gleichrichters 7 führt zu einer Anzeigeeinrichtung 12 und zu einem Steuereingang des Oszillators 2.
Der Frequenzteiler 6 enthält eine Reihe
Dekadenstufen, deren jede einen Zähler 13,14,15 ... 16 und einen Speicher 23, 24, 25... 26 aufweist. Jeder Zähler vermag zehn Bits zu zählen und liefert im vollen Zustand, d. h. wenn er bis zum Ende der jeweiligen Dekade durchgezählt hat, ein Signal »Dekade voll« an eine Fühlschaltung 17. Die Fühlschaltung 17 liefert nur dann einen Ausgangsimpuls, wenn alle Zähler 13, 14, 15... 16 ihr Signal »Dekade voll« liefern. Jede Dekadenstufe 13, 23; 14, 24; 15, 25;... ist mit einer Rücksetzleitung verbunden, die vom Ausgang eines ODER-Gliedes 18 kommt. Das ODER-Glied 18 hat 3 Eingangsleitungen, von denen die erste mit dem Ausgang der Fühlschaltung 17, die zweite mit dem Ausgang des monostabilen Multivibrators und die dritte mit dem Ausgang des Teilers und !Comparators 8 verbunden ist.
Die dargestellte Anordnung arbeitet auf folgende Weise: Mittels des Grobfrequenzwählers 3 wird der Oszillator 2 derart grob abgestimmt, daß er annähernd die gewünschte Ausgangsfrequenz liefert. Das Ausgangssignal des Oszillators 2 gelangt zum Eingang des Frequenzteilers 6, worin seine Frequenz exakt durch einen Faktor geteilt wird, der durch den jeweiligen Inhalt der Speicher 23, 24, 25 ... 26 festgelegt ist. Der Inhalt jedes Speichers bestimmt den Anfangswert im zugehörigen Zähler. Jeder Zähler vermag als Dekadenzähler bis 9 zu zählen, d. h. beim Zählerstand 9 liefert er das Signal »Dekade voll« an die Fühlschaltung 17. Wenn eine bestimmte Dekadenstufe des Frequenzteilers 6 durch einen Faktor η teilen soll, dann wird der dem entsprechenden Dekadenzähler zugeordnete Speicher auf 9-n eingestellt. Wenn alle Zähler voll sind und ihr entsprechendes Signal »Dekade voll« abgeben, dann liefert die Fühlschaltung 17, die im wesentlichen ein UN D-Verknüpfungsglied ist, einen Ausgangsimpuls, der über das ODER-Glied 18 die Dekadenstufen wieder zurückstellt, so daß der Teilungsvorgang wiederholt wird.
Der Teilungsfaktor im Frequenzteiler 6 wird normalerweise so eingestellt, daß am Ausgang der Fühlschaltung 17 Impulse mit einer Folgefrequenz von 100 Hz erscheinen. Diese Frequenz wird dem ersten Eingang des phasenempfindüchen Gleichrichters 7 zugeführt. Der Bezugsoszillator 10 liefert beispielsweise eine Frequenz von 50 Hz, die im Teiler 9 durch den festen Faktor 5 geteilt wird, so daß am zweiten Eingang des phasenempfindüchen Gleichrichters 7 eine Bezugsfrequenz von 10 Hz liegt.
Der phasenempfindliche Gleichrichter 7 ist von einem bekannten herkömmlichen Typ, der an seinem Ausgang eine Gleichspannung liefert, wenn die beiden an seine Eingänge gelegten Eingangssignale in einem besonderen konstanten Frequenzverhältnis zueinander stehen. Beim hier beschriebenen Beispiel ist dieses Verhältnis 10 : l.d. h. 100 Hz vom Frequenzteiler 6 und 10 Hz vom Frequenzteiler 9. Die Ausgangsgleichspannung des phasenempfindlichen Gleichrichters 7 wird dazu verwendet, den Oszillator 2 fein abzustimmen und dessen Drift zu kompensieren.
Der Oszillator 2 ist gewöhnlich nur über einen sehr engen Frequenzbereich fein abstimmbar (typischerweise über 1 %). Wenn der Grobfrequenzwähler 3 nicht mit ausreichender Genauigkeit eingestellt ist, dann kann am Ausgang des Frequenzteilers 6 eine Frequenz erscheinen, die so weit von dem Sollwert von 100 Hz am Ausgang des Frequenzteilers 6 abweicht, daß die Feinregelung des Oszillators 2 auf die korrekte
ίο Frequenz nicht mehr möglich ist. Wenn die Frequenz am Ausgang des Frequenzteilers 6 einem anderen ganzzahligen Vielfachen der vom Teiler 9 gelieferten Bezugsfrequenz nahekommt, dann wird der phasenempfindliche Gleichrichter 7 trotzdem eine Ausgangsgleichspannung liefern, so daß die Ausgangsfrequenz des Oszillators 2 auf einen falschen Wert geregelt wird.
Um diese Möglichkeit zu verhindern, ist der Teiler und Komparator 8 vorgesehen, der die vom Frequenzteiler 6 gelieferte Frequenz in dem Verhältnis teilt, welches in bezug auf die Frequenz am Ausgang des Teilers 9 vorliegen sollte und das Ergebnis einem Vergleich unterzieht. Wenn die resultierenden Frequenzen nicht gleich sind, dann wird ein Ausgangssignal zum ODER-Glied 18 gegeben, welches die Dekadenstufen im Frequenzteiler 6 zurückstellt.
Dadurch wird verhindert, daß der phasenempfindliche Gleichrichter 7 eine Ausgangsgleichspannung liefert. Statt dessen wird ein fluktuierendes Signal geliefert, welches auf der Anzeigeeinrichtung 12 beobachtet werden kann. Es ist dann erforderlich, den Grobfrequenzwähler 3 durch das Bedienungspersonal so lange zu verstellen, bis auf der Anzeigeeinrichtung eine Ausgangsgleichspannung zu beobachten ist.
Wenn der Grobfrequenzwähler 3 unbeabsichtigt auf eine Frequenz eingestellt ist, die wesentlich geringer als die durch die Speicher 23,24,25 ... 26 des Frequenzteilers 6 gewählte Frequenz ist, dann füllen sich die Dekadenzähler 13, 14, 15... 16 sehr langsam, und es verstreicht eine sehr lange Zeit, bevor am Ausgang der Fühlschaltung 17 ein Impuls erzeugt wird. Um diese lange Verzögerung zu vermeiden, bevor die Dekadenstufen zurückgestellt werden, ist der monostabile Multivibrator 11 vorgesehen. Es wird mit einer Verzögerungszeit ausgelegt, deren Dauer etwas größer ist als das Intervall zwischen Impulsen, die ihm bei ordnungsgemäßer Funktion der Schaltung zugeführt werden. Wenn also die vom Frequenzteiler 6 gelieferte Frequenz geinger ist als die korrekte Frequenz, dann stellt der monostabile Multivibrator 11 die Dekadenstufen des Frequenzteilers 6 schnell zurück. Der Effekt dieses wiederholten Zurücksteilens ist eine Fluktuation an der Anzeigeeinrichtung 12. Man erkennt somit, daß an der Anzeigeeinrichtung 12 nur dann eine ordnungsgemäße Anzeige erfolgt, wenn die an der Klemme 4 erscheinende Ausgangsfrequenz dieselbe ist, wie diejenige, welche durch die Einstellung der Speicher 23, 24, 25 ... 26 vorgegeben ist.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Frequenzsynchronisierer mit einem Eingang für ein mit der zu synchronisierenden Frequenz schwingendes Eingangssignal, einem Bezugsfrequenzgenerator, einem rückstellbaren Frequenzteiler zur Teilung der zu synchronisierenden Frequenz durch einen ausgewählten Faktor sowie einem Vergleicher zum Vergleich des Ausgangssignals des rückstellbaren Frequenzteilers mit dem vom Bezugsfrequenzgenerator gelieferten Signal, gekennzeichnet durch eine Zeitschaltung (11), die ein den Frequenzteiler (6) rückstellendes Signal liefert, wenn eine vorbestimmte Zeitspanne ohne Auftreten eines Signals am Ausgang des Frequenzteilers verstrichen ist, sowie durch eine Anzeigevorrichtung (12), die eine Anzeige liefert, wenn das Frequenzverhältnis der verglichenen Signale von einem vorbestimmten Wert abweicht.
    20
DE2244230A 1971-09-10 1972-09-08 Frequenzsynchronisierer Expired DE2244230C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB4226571A GB1361783A (en) 1971-09-10 1971-09-10 Frequency synchronisers

Publications (3)

Publication Number Publication Date
DE2244230A1 DE2244230A1 (de) 1973-03-15
DE2244230B2 true DE2244230B2 (de) 1977-08-11
DE2244230C3 DE2244230C3 (de) 1978-04-06

Family

ID=10423648

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2244230A Expired DE2244230C3 (de) 1971-09-10 1972-09-08 Frequenzsynchronisierer

Country Status (4)

Country Link
US (1) US3801925A (de)
AU (1) AU465487B2 (de)
DE (1) DE2244230C3 (de)
GB (1) GB1361783A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944925A (en) * 1974-08-05 1976-03-16 Motorola, Inc. Phase-locked loop transceiver having automatic frequency offset selectability
US4009449A (en) * 1975-12-11 1977-02-22 Massachusetts Institute Of Technology Frequency locked loop
US4037171A (en) * 1976-02-17 1977-07-19 Bell Telephone Laboratories, Incorporated High speed tone decoder utilizing a phase-locked loop
US4160217A (en) * 1976-04-01 1979-07-03 Sony Corporation Phase locked loop circuit
US4100503A (en) * 1976-07-21 1978-07-11 W. C. Lindsey Inc. Correlative tracking system with lock indicator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2808509A (en) * 1954-03-19 1957-10-01 Bell Telephone Labor Inc Frequency controlled variable oscillator
US3398377A (en) * 1963-08-19 1968-08-20 Litton Systems Inc Multiple-frequency generators
DE2112145A1 (de) * 1970-03-23 1971-10-14 Philips Nv Regelbarer Frequenzgenerator
US3676794A (en) * 1971-08-30 1972-07-11 Gte Sylvania Inc Frequency synthesizer apparatus having automatic fine tuning

Also Published As

Publication number Publication date
DE2244230C3 (de) 1978-04-06
AU465487B2 (en) 1975-10-02
AU4601972A (en) 1974-03-07
DE2244230A1 (de) 1973-03-15
GB1361783A (en) 1974-07-30
US3801925A (en) 1974-04-02

Similar Documents

Publication Publication Date Title
DE2925583C2 (de) Schaltungsanordnung zum Erzeugen von die Drehzahl eines phasenstarr frequenzgesteuerten Elektromotors bestimmenden Ausgangsimpulsen
DE3690492C2 (de) Phasenkomparator-Einrasterfassungsschaltung und unter Verwendung einer solchen Schaltung aufgebauter Frequenzsynthesegenerator
DE102014104758B4 (de) Phasenregelkreis und Verfahren zum Betreiben eines Phasenregelkreises
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE1466218C3 (de) Elektronischer Frequenzteller
DE2250389B2 (de) Zeitnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteiler steuernden Zeitbasis
DE4139117C1 (de)
DE2751021C3 (de) Synchronisierschaltung für eine Oszillatorschaltung
DE69300291T2 (de) Frequenzregelschleife.
DE1466129B2 (de) Anordnung zur Stabilisierung der Frequenz eines Oszillators auf einstellbare Werte
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
DE1616278C3 (de) Schaltung zur automatischen elektronischen Abstimmung von Schwingkreisen
DE2244230C3 (de) Frequenzsynchronisierer
DE1766866B1 (de) Frequenzsynthetisator unter verwendung von regelschleifen
DE806560C (de) Einrichtung mit einem abstimmbaren Oszillator, dessen Frequenz mittels eines Frequenzspektrums stabilisiert wird
DE69409903T2 (de) Digitaler Phasenkomparator
DE1516769B2 (de) Anordnung zum einstellen und konstanthalten der frequenz eines oszillators
CH616787A5 (de)
DE1547588C3 (de) Verfahren zur Erhaltung von Tönen einer gleichschwebend-temperierten Tonleiter
DE945933C (de) Schaltungsanordnung zum Synchronisieren eines Oszillators auf eine Steuerschwingung
DE2745460A1 (de) Schaltungsanordnung fuer eine phasenstarre schleife mit variabler schrittgroesse
DE69522054T2 (de) Verfahren und Vorrichtung zur Phasenverschiebung eines Signals
DE19939036C2 (de) Anordnung zum Wobbeln (Sweepen) eines Frequenzsynthesesizers
DE2736133A1 (de) Normalfrequenzgenerator
DE2723766C2 (de) Schaltung zur digitalen Frequenzeinstellung eines phasengeregelten insbesondere oberwellensynchronisierten Oszillators

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
EHJ Ceased/non-payment of the annual fee