DE2232222A1

DE2232222A1 - Funktionsgeneratormodul

Info

Publication number: DE2232222A1
Application number: DE2232222A
Authority: DE
Inventors: James N Dahl
Original assignee: Honeywell Information Systems Italia SpA
Current assignee: Bull HN Information Systems Italia SpA
Priority date: 1971-06-30
Filing date: 1972-06-30
Publication date: 1973-01-18
Also published as: IT956112B; US3711693A; GB1390428A; FR2144381A5

Description

3 O, Juni 1972

Mein Zeichen: P 1422

Anmelder: Honeywell Information Systems Inc. 200 Smith Street
Waltham, Mass», V. St. A.

Funktionsgeneratormodul

Die Erfindung bezieht sich auf Funktionsgeneratoren in digitalen Rechnern.

Elektronische Rechner sind im allgemeinen aus vielen Gründen im Binärsystem ausgelegte Die betreffenden Gründe umfassen den Umstand, daß nahezu sämtliche Speicherelemente der besten grundsätzlichen Schnellspeicherelemente Zwei-Zustands-Einrichtungeri sind, denen damit die binäre Eigenschaft anhaftet. Zur Verarbeitung von numerischen Daten, und zwar insbesondere von Daten wissenschaftlicher Natur , führt eine binäre Darstellung darüber hinaus zu höheren Geschwindigkeiten, zu höherer Genauigkeit und zu höherer Wirtschaftlichkeit. Es ist jedoch wünschenswert, für viele Anwendungsfälle dezimale numerische Daten direkt verarbeiten zu können. Ein Fall, in dem diese Eigenschaft von Bedeutung ist, ist z.B. dann gegeben, wenn eine sehr große Menge an Eingabedaten und Ausgabedaten in dezimalen Darstellungen vorliegt und wenn nur tine oder zwei

20988 3/1072

einfache Rechenoperationen je Datenstelle erforderlich sind. Bei einem binären Rechner kann für eine Codeumsetzung mehr Verarbeitungszeit erforderlich sein als für die Datenverarbeitung ausnutzbar ist. Weit wichtiger ist noch, daß in starkem Umfang Programmsprachen höherer Stufen, wie COBOL, benutzt werden und daß die die charakteristischen Eigenschaften dieser Sprachen festlegenden Standardgrößen praktisch die Notwendigkeit mit sich bringen, die verarbeiteten Daten in einer dezimalen Darstellung beizubehalten. Dies bedeutet, daß ein reiner binärer Rechner einer dezimalen Verarbeitungseinrichtung nahekommt, der erhebliche Verluste hinsichtlich des Wirkungsgrades erforderlich macht.

Demgemäß ist es vorteilhaft, sowohl über binäre als auch über dezimale Verarbeitungseigenschaften direkt verfügen zu können. Eine Möglichkeit, das betreffende Problem zu lösen, besteht darin, dezimale und binäre Rechenwerke vorzusehen. Neben den Kosten von tatsächlich doppelt vorgesehenen Rechenwerken sind mit einer solchen Lösung noch erhebliche Kosten verbunden, und zwar im Hinblick auf die Ausführung der zugehörigen Kabel, Schalter und Steuerschaltungen.

Im allgemeinen werden Dezimalzahlen in binären Registern, etc. durch den natürlichen 8-4-2-1-Code dargestellt, der der normalen binären polynomischen Darstellung 2 , 2 , 2 , entspricht. Hierbei ist zu berücksichtigen, daß die Werte 10-15 nicht zugelassen sind. In dem Fall, daß alphanumerische Daten erfaßt sind, wird der Zifferncode durch vorangehende Zonen-Bits erweitert, und zwar z.B. durch die Bitfolge "1111" beim Code EBCDIC und »0101» beim Code ASCII. Die grundsätzliche polynomische Darstellung bleibt jedoch

209883/1072

erhalten. Es sei jedoch bemerkt, daß auch eine andere Codierung benutzt werden kann· Sind z.B. die Ziffern in einem 3-Exzess-Code dargestellt, gemäß dem jede Ziffer durch einen um drei vergrößerten codierten Binärwert dargestellt ist als ihrem tatsächlichen Wert entspricht, so "kann ein Binäraddierer benutzt werden, um unmittelbar zwei Dezimal-Operanden zu addieren. Das Ergebnis liegt jedoch nicht in der 3-Exzess-Codeform dar, so daß weitere Codeumwandlungen für weitere Rechenvorgänge erforderlich sind. Darüber hinaus erfordert diese Lösung eine Anpassung an eine zweite Codedarstellung, die von der negativen binären Darstellung des Systems abweicht.

Ein weiterer Bereich, der Probleme hinsichtlich der Zusammenfassung von dezimalen und binären Funktionen mit sich bringt, ergibt sich aus der Art und Weise, in der die Zahlenvorzeichen dargestellt werden. Die gebräuchlichste Darstellung von Vorzeichen für Binärzahlen ist die Verwendung des Zweierkomplements, gemäß der dezimale Darstellungen das jeweilige Vorzeichen und die jeweilige Größe angeben. Dies führt zu einer Vielzahl von Widersprüchen in der Realisierung, wobei ein Teil der Widersprüche direkt vorhanden ist und wobei ein Teil der betreffenden Widersprüche unter gewissen Schwierigkeiten auftritt. Bei Verwendung der Zweierkomplementdarstellung können Rechenoperationen ausgeführt werden, indem die Vorzeichen der Operanden im wesentlichen unberücksichtigt bleiben. Mit einer Vorzeichen- und Größen-Darstellung steuert das Vorzeichen die Maschinenfunktionen. Wenn z.B. eine Rechner-Additionsoperation für Operanden festgelegt ist, die unterschiedliche Vorzeichen besitzen, muß normalerweise eine Subtraktionsfunktion bezüglich der Größe der Operanden aus-

2 0 U U 0 3 / 1 0 7 2

geführt werden, wobei ein positives Vorzeichen für das Ergebnis angenommen wird. Das Ergebnis der Subtraktion muß dan für einen negativen Wert überprüft werden; ist es negativ, so muß der Größen-Teil des Ergebnisses negiert werden, und ferner muß das Vorzeichen in ein Minus geändert werden.

Mit Rücksicht auf derartige Erwägungen dürfte einzusehen sein, daß die Hauptprobleme in der Zusammenfassung von dezimalen und binären Recheneigenschaften bestehen. Obwohl bereits Mehrfunktionsmodule geschaffen worden sind, die mit eine Vielzahl von Bits umfassenden Eingabeoperanden betrieben worden sind, verfügen derartige Module jedoch nicht über Dezimalfunktionselgenschaften, und zwar zusammengefaßt mit binären Rechenfunktionen und/oder Verknüpfungsfunktionen. Der Erfindung liegt demgemäß die Aufgabe zu Grunde, ein Rechen- und Verknüpfungswerk-Modul zu schaffen, welches sowohl eine dezimale als auch eine binäre Addition und Subtraktion auszuführen gestattet, eine gemeinsame Reihe von UND-Gliedern verteilt und zu nutzen gestattet und hinsichtlich der binären Rechnung ein Minimum an Wirksamkeit aufgibt.

Gelöst wird die vorstehend aufgezeigte Aufgabe erfindungsgemäß durch ein Funktionsgenerator-Modul, der dadurch gekennzeichnet ist,

a) daß eine Reihe von Umsetz-Gliedern vorgesehen ist, deren jedes auf einen ersten, vier Elemente umfassenden Eingangsoperanden anspricht und selektiv den Wert sechs zu dem ersten Operanden hinzuaddiert,

b) daß eine Reihe von elementaren Verknüpfungsgliedern vorgesehen ist, die durch die betreffenden Umsetzglieder und durch eine entsprechende zweite Eingangs-Vierergruppe von Bits gesteuert vier Sätze von Funktionen je Bit-Paar

209803/1072

erzeugen, wobei jeder Funktionssatz einen vollständigen Verknüpfungssatz bereitstellt,

c) daß Addiereinrichtungen vorgesehen sind, die durch die elementaren Verknüpfungsglieder und durch ein Eintragsignal gesteuert selektiv die Binärsummen-Bits der Eingabeoperanden und des Eintragsignals oder eine: ausgewählte Verknüpfungsfunktion erzeugen,

d) daß eine Reihe von Dezimal-Korrekturgliedern vorgesehen ist, die mit den Addiereinrichtungen verbunden sind und die selektiv zu den Binärsummen-Bits eine zehn entsprechend dem Modul 16 hinzuaddieren,

e) daß eine Reihe von Übertrag-Vorschau-Gliedern vorgesehen ist, die mit den elementaren Verknüpfungsgliedern verbunden sind und die ein Ausgabesignal liefern, und

f) daß Verknüpf ungssteuereinrichtungen vorgesehen sind, die auf Eingangs-Funktionsauswahlsignale hin die Umsetzglieder in Abhängigkeit allein von einer dezimalen Additionskombination zur Auswahl des jeweils gewünschten Ausgangssignals der Addiereinrichtungen und zur Freigabe der betreffenden Reihe von Dezimal-Korrekturgliedern für die Dezimalrechnung steuern.·

Gemäß der bevorzugten Ausführungsform ist ein Funktionsgenerator-Bausteinmodul vorgesehen, der als Eingangssignale zwei Bit-Vierergruppen zweier Operanden, ein Eintragsignal und eine Reihe von Funktionsauswahlsignalen erhält. Das Ausgangssignal des Bausteins für Rechenfunktionen ist durch eine Vierergruppe von Summenbits gebildet, bei denen es sich entweder um die Summe oder um die Differenz der eingangsseitig zugeführten Bit-Vierergruppen handelt. Diese Bit-Vierergruppen werden selektiv

209883/1072

als Binärzahlen oder als binärcodierte Dezimalziffern behandelt. Ferner treten ein Durchführungs-Signal und Übertrag-Vorschau-Signale auf, welche eine beschleunigte Addition bezüglich mehrerer paralleler Funktionsgenerator-Bausteine ermöglichen. Das von dem Baustein auf Grund von Verknüpfungsfunktionen abgegebene Ausgangssignal ist selektiv durch die Inklusiv-ODER-, Exklusiv-ODER- und UND-Funktionen bezüglich der Bit-Paare gebildet, wobei jedes Bit einer eingangsseitigen Bit-Vierergruppe mit dem entsprechenden Bit in der anderen Bit-Vierergruppe verglichen wird. Neben diesen Verknüpfungsfunktionen sind außerdem die Komplementwerte der betreffenden Funktionen auswählbar. Diese Eigenschaften haben darüber hinaus noch insofern Bedeutung, als sie die funktioneilen Anforderungen an das Datenverarbeitungs-Steuerwerk vereinfachen und Datenverarbeitungssysteme unterstützen, die an die reellen Verarbeitungsbedingungen besser angepaßt sind.

Der übliche Kern des Mciuls besteht aus einer Reihe von elementaren VerknüpfuEgsfunktionsgliedern, die je Bit-Paar einen vollständigen Satz von Verknüpfungsgrößen liefern. Dies heißt, daß von den betreffenden Verknüpfungsfunktionsgliedern jede gewünschte Funktion auf die eingangsseitigen Bit-Vierer und ein Funktionsauswahlsignal hin erzeugt werden kann, und zwar mit einer Zwei-Pegel-Produktsumme oder mit äquivalenten Verknüpfungssignalen. Außerdem umfaßt das Modul eine Reihe von Addiergliedern, die entweder die binäre Summe der Bit-Vierergruppen erzeugen, und zwar einschlie£ltch eines Eintrag-Signals, oder die eine ausgewählte Reihe von Verknüpfungsfunktionen der Bit-Paare bereitstellen. Neben diesem Kern sind Reihen von Verknüpfungs-

2098B3/107?

gliedern vorgesehen, die selektiv eine eingangsseitige Bit-Vierergruppe komplementieren, eine Subtraktion durchführen bzw. fördern und komplementierte Verknüpfungsfunktionen bereitstellen. Ferner führt der betrachtete Kern des Moduls selektiv eine Umwandlung der anderen eingangsseitigen Bit-Vierergruppe in einen 6-Exzess-Code für eine dezimale Addition aus. Durch eine Reihe von Übertrag-Vorschau-Gliedern, die mit zu der ersten Ebene von Verknüpfungsgliedern gehörenden Elementarfunktionsgliedern verbunden sind, werden Durchführungssignale bereitgestellt und Signale für die Übertrag-Vorschau-Logik erzeugt und abgegeben, und auBerdem wird ein Korrektursteuersignal für dezimale Rechenfunktionen bereitgestellt« Demgemäß werden die Übertragsfunktions-Ausgangssignale des Moduls parallel mit den Bit-Funktions-Ausgangssignalen erzeugt, und im übrigen sind sie unabhängig von einem Eintragsignal, das von einem benachbarten Modul niedriger Wertigkeit herstammt. Mit dem Ausgang der Addiergliedern der Reihe von Addiergliedern ist eine Reihe von 2-Pegel-Verknüpfungsgliedern verbunden, die die ausgangsseitige Bit-Vierergruppe des Funktionsgenerators bezüglich der dezimalen Rechnung unter der Steuerung der Übertrag-Vorschau-Glieder korrigieren.

Der so erzielte Bausteinmodul zeichnet sich durch eine verbesserte Funktionserzeugung für ein Datenverarbeitungssystem aus, während überdies die für das System erforderliche Steuerlogik vermindert ist. Zur Realisierung eines Systemsist es im allgemeinen lediglich erforderlich, eine Reihe von Funktionsauswahlsignalen bereitzustellen. Der Baustein enthält eine eingebaute Logik zur Steuerung des Addierers sowie zur Bereitstellung der erforderlichen

209883Π072

Rechen- oder Verknüpfungsfunktion, ohne daß eine weitere Verknüpfungssteuerung von dem System her erforderlich ist. Auf diese Weise sind die an das System bestehenden Forderungen hinsichtlich der Verknüpfung und Zeitsteuerung auf einen minimalen Wert herabgesetzt.

Es ist jedoch zu bemerken, daß ein Rest an zusätzlichen · Systemfunktionen noch erforderlich ist, wie die Abgabe eines Eintragsignals in die Bitstelle niedrigster Wertigkeit, und zwar bei Subtraktionsoperationen. Bei dezimalen Rechenoperationen ist es in dem System erforderlich, die Operandenvorzeichen zu überprüfen, so daß die Addition von Operanden mit ungleichen Vorzeichen in eine Subtraktionsoperation umgesetzt wird bzw. daß der umgekehrte Vorgang im Hinblick auf eine Subtration ausgeführt wird. Wenntiie Funktionsgeneratoren die Differenz zwischen Operanden erzeugen und wenn der Subtrahend im Wert größer ist als der Minuend, liegt das Ergebnis in einer negativen Zehnerkomplementform vor. Die Funktionsgeneratoren liefern dem System ein Durchführungssignal von der Bitstelle höchster Wertigkeit, welches Signal dem System ermöglicht, das Ergebnis zu ändern oder eine Anzeige des betreffenden Zustande zu speichern.

An Hand von Zeichnungen wird die Erfindung nachstehend an einem Ausführungsbeispiel näher erläutert. Fig. 1, 2A und 2B zeigen zusammen einen Verknüpfungsschaltplan eines die Erfindung verkörpernden Rechen- und Verknüpfungswerk-Bausteinmoduls·

Fig. 3 zeigt ein NOR-Glied, das als hauptsächliches Verknüpfungselement in der Schaltung gemäß Fig. 1, 2A und 2B

209883/1072

verwendet wird, sowie die verknüpfungsmäßigen Beziehungen zwischen Eingangs- und Ausgangssignalen.

Der in Figo 1, 2A und 2B dargestellte Funktionsgeneratormodul nimmt eingangsseitig eine erste Operanden-Bit-Vierergruppe Üq, U^, U₂, ü, auf, wobei die betreffenden Bits Binärzahlen oder binärcodierte Dezimalzahlen darstellen oder eine Reihe von Verknüpfungsbits bilden, die in Komplementform vorliegen. Von dem betreffenden Modul werden ferner eine zweite eingangsseitige Operanden-Bit-Vierergruppe Sq, B\j , Sp, B* entsprechend dem zweiten Operanden, eine Reihe von Funktionssteuersignalen K^, K , Κ_Λ, K und ein Eintragsignal c. zugeführt. Diese vier Gruppen von Signalen werden mit Hilfe von NOR-Gliedern 10 bis 13, 20 bis 23, 5 bis 8 und 9 erzeugt und im Laufe des Verfahrens komplementiert. Diese Verknüpfungsglieder sowie die in dem Funktionsgenerator im allgemeinen verwendeten Verknüpfungsglieder besitzen die aus Fig. 3 ersichtlichen Verknüpfungsbeziehungen. Als erstes Ausgangssignal gibt das betreffende Verknüpfungsglied das invertierte Ausgangssignal eines ODER-Gliedes ab, d.h. es wirkt als NOR-Glied. Demgemäß erfolgt eine Verknüpfung der Eingangssignale entsprechend dem Begriff AVB. Als zweites Ausgangssignal entsprechend einer ODER-Funktion ist das Signal AvB erhältlich, das, wie ersichtlich, das Komplement des ersten Ausgangssignals darstellt.

Durch eine Reihe von ersten Operanden-Verknüpfungsgliedern wird der tatsächliche Wert der Eingangsbits CL, an den in Frage kommenden Ausgängen a_Q-, der NOR-Glieder abgegeben, vorausgesetzt, daß die Steuersignale sowohl für

20988 3/1072

den Dezimalbetrieb als auch für den Addierbetrieb eine eins sind. Dies bedeutet, daß in dem Fall, daß K, = K= 1 ist und das NOR-Glied 16 eine 1 abgibt, folgende Bedingung erfüllt ist:

K_d ν K₊ = K_dA K₊

In diesem Fall liefern die Verknüpfungsglieder 2 ein Ausgangssignal des Eingangsoperanden A im 6-Exzess-Code. Das am Ausgang a_Q des Verknüpfungsgliedes 30 auftretende, entsprechend bezeichnete ODER-Ausgangssignal a_Q wird von den Verknüpfungsgliedern 10, 33 und 34 bestimmt. Es gilt hier die Beziehung:

a₀ = U₀ ν C₁ ν KJS₊- ν U₂ ν K^ = C₀ ν (C₁ ν C₂) K_dK₊. Das am Ausgang a,, des Verknüpfungsgliedes 31 auftretende, entsprechend bezeichnete ODER-Ausgangs signal a.* wird von den Verknüpfungsgliedern 35 bis 37 gewonnen. Es gilt hier die Beziehung:

ιςκ₊ ν U₁ ν K_dK₊ ν C₁ ν c₂ ΐςΓ₊ = (C₁ φ ö₂)

A K_dK₊ ν C₁ ς₊

Das am Ausgang a₂ des Verknüpfungsgliedes 32 auftretende, entsprechend bezeichnete ODER-Ausgangssignal a wird von den Verknüpfungsgliedern 38 und 39 gewonnen. Es gilt hier folgende Beziehung:

a₂ = U₂ ν K_dK₊v C₂V X^₊- C₂* K_dK₊

Das Bit a, niedrigster Wertigkeit wird durch den 6-Exzess-Code nicht verändert; es steht daher am Ausgang des NOR-Gliedes 13 unmittelbar zur Verfügung. Die NOR-Ausginge der Verknüpfungsglieder 30 bis 32 und der ODER-Ausgang des Verknüpfungsgliedes 12 liefern die Ausgangssignale a_Q_,

2098B3/1072

und sio-3^{1 der ΘΓδΐβη} Operandenverknüpfungsglieder bzw. OperandenausgangsverknÜpfungsglieder 2.

Die zweiten Operandenausgangsverknüpfungsglieder 3 liefern den tatsächlichen Wert der Eingangsbit B_Q , oder ihr * Komplement, und zwar gemäß dem Addiersteuersignal K₊. So wird z.B. das am Ausgang des Verknüpfungsgliedes 24 auftretende ODER-Ausgangssignal von den Verknüpfungsgliedern und 42 gewonnen. Hierbei gilt die Beziehung:

K₊ ν I₀ ν ζ~ΤΈ₀ = K₊ Φ B₀

Demgemäß ist das am Ausgang b~₀ des Verknüpfungsgliedes auftretende NOR-Ausgangssignal gegeben durch K Φ b₀. Die Verknüpfungsglieder 25 bis 27 arbeiten in entsprechender Weise wie das Verknüpfungsglied 24; sie sind jeweils an zwei Verknüpfungsglieder der Verknüpfungsglieder 43ι 44 bzw. 45, 46 und 47, 48 angeschlossen. Auf diese Weise gelangt man zu ODER-Ausgangs Signalen b^^ = K₊ Φ B_i .

Die Ausgangssignale der Operandenverknüpfungsglieder -2 und werden in einer Reihe von Verknüpfungsgliedern 4 zusammengefaßt, und zwar zur Erzeugung der elementaren Verknüpfungsfunktionen UND, ODER und Exklusiv-ODER für die in Frage kommenden Bit-Paare a. und b. . Für das Bit-Paar a^ und b, niedrigster Wertigkeit gibt das Verknüpfungsglied 58 ein ODER-Ausgangssignal a-, ν b, ab. Damit gilt folgende Beziehung:
O. = a, ν b, und Ö\. = ^3^3

In entsprechender Weise gibt das Verknüpfungsglied 56 ein Ausgangssignal entsprechend der Beziehung X.«sL vL =

09883/1072

und A₁ = a-zb, ab.. Das Verknüpfungsglied 63 gibt ein ODER-Ausgangssignal entsprechend der Beziehung X\. = A₁ ν U₁ ab. Damit gelten folgende Beziehungen:
S₁ = a₃b₃ ν Ii₃F₃ = a₃ θ b₃ und X_{1 &3}® b_?

Die Verknüpfungsglieder 51 bis 56 und 60 bis 62 erzeugen in entsprechender Weise elementare Verknüpfungsfunktionen · für die Bit-Paare höherer Wertigkeit wie dies für das Bit-Paar niedrigster Wertigkeit erläutert worden ist. Die elementaren Funktionen besitzen dabei alle folgende Formen:

O₁ =

iod ^x

fÜri = 1, 2, 4 bzw. 8 und j = 3, 2, 1 bzw. 0.

Um eine Funktionsauswahl vorzunehmen und das Eintragsignal in den Addierfunktionserzeugerbereich einzuführen, ist gemäß Fig. 1 eine zusätzliche Logik vorgesehen. Das ODER-Ausgangssignal des Verknüpfungsgliedes 19 entspricht der Beziehung lCg = K_A v K_y , wodurch angezeigt wird, daß eine Verknüpfungsfunktion angefordert wirdo Das Komplement legt eine Rechenfunktion fest. Zur Erzeugung dieses Signals ist ein einziges Verknüpfungsglied dargestellt; obwohl NOR-Glieder dargestellt worden sind, die im allgemeinen eine sehr hohe Ausgangsfächerung aufweisen, ist es normalerweise wünschenswert, das Kg-Lastsignal durch das Wiederholungs-Verknüpfungsglied 19 zu verteilen. Die Eingangssignale des Verknüpfungsglieds 19 sind durch die NOR-Ausgangssignale

20 9883/1072

der Verknüpfungsglieder 7 und 8 gebildet. Die ODER-Ausgangssignale der Verknüpfungsglieder 7 und 8 stellen die Steuersignale A_R und Ö"_K dar, welche die UND-Funktion oder die Exklusiv-ODER-Funktionen erforderlich machen. Die NOR- und ODER-Ausgangssignale des Verknüpfungsgliedes 9 stellen die Eintragsignale in tatsächlicher und komplementärer Form dar; die betreffenden Ausgangssignale bzw. die diese Signale führenden Ausgänge sind mit c bzw. Έ bezeichnet.

Gemäß Fig. 2A und 2B wird ein Binäraddierer 65 durch die Ausgangssignale der Verknüpfungsglieder 4 und durch die Steuersignale gemäß Fig. 1 gesteuert; er dient dazu, die Verknüpfungsfunktionen neben den Rechenfunktionen zu erzeugen. Die erforderlichen Ausgangssignale f_os werden von Verknüpfungsgliedern 97, 99, 102 bzw. 106 geliefert, bei denen es sich nicht um NOR-Glieder handelt.sondern um Kollektor-Verknüpfungsglieder bzw. -gatter. Das Ausgangssignal t-2 des Verknüpfungsgliedes 97 genügt z.B. folgender Beziehung:

f₃ = c X₁K₃ ν τ X₁K₃ ν τ_Λ\ ν S₁O^ = (c Φ X₁) K₃ ν A₁A_k ν X₁O₁^

= (c Φ (a₃ Φ b₃))(Κ_ΛΚ_ν) ν a₃b₃K_A ν (a₃ Φ b₃) \

Die vorstehend bezeichnete Beziehung wird zweckmäßigerweise dadurch ausgeführt, daß die ODER-Ausgangssignale der Verknüpfungsglieder 73 bis 76 gemeinsam als ein einziges Eingangssignal dem NOR-Glied 97 zugeführt werden. Dies bedeutet, daß die Verknüpfungsglieder 73 bis 76, die die Eingangssignale für das Verknüpfungsglied 97 liefern, und das Verknüpfungsglied 97 eine 2-Pegel-Verknüpfungsanordnung bilden, die dem herkömmlichen Funktionsgenerator analog ist, der ein ODER-Glied

209883/1072

verwendet, um eine Verknüpfungssumme von Produkten zu sammeln. Die Ausgangssignale f_0-^ bilden jedoch die Summe der Produkte von komplementierten Variablen.

In entsprechender Weise gibt das eingangsseitig von den Verknüpfungsgliedern 77 bis 82 gesteuerte Verknüpfungsglied 99 von seinem Ausgang ein Ausgangssignal fp entsprechend folgender Beziehung ab:
f₂ = CO₁^₂Kg ν A₁^₂Kg ν c I₁X₂Kg ν O₁X₂K₃ ν A₂A_k ν X₂0 Cc(a,v b,) C&Z © b₂) ν a,b,(a₂ 9 bp) ν c aJbT

(a₂ ® b₂) ν I₃B₃C a₂ © b₂)J (f_AK^) ν a₃b₃k_A ν (a₃ 9 b₃)K

In entsprechender Weise gibt das eingangsseitig von den Verknüpfungsgliedern 83 bis 89 gesteuerte Verknüpfungsglied 102 an·seinem Ausgang das Ausgangssignal f^ entsprechend folgender Beziehung ab:

f ₁ = c O₁O₂S₄Kg ν O₂(A₁ ν A₂) 3C₄Kg ν c I₁A₂X₄K₃ ν O₂

= £c(a₃ ν b₃)(a₂ ν b_£)(a₁ φ ^) ν c U^F₃S₂T₂(S₁ 9 ν (a₃b₃(a₂ ν b₂) ν a₂b₂) (a₁ Φ ^) ν a₂b₂(a₁® b«,)

ν ä₃b₃a₂b₂(a₁ Φ b^j] (K^Ky) ν a^,,^ ν (a₁ Φ ^)

Das eingangsseitig von den Verknüpfungsgliedern 90 bis her angesteuerte Verknüpfungsglied 106 gibt ausgangsseitig ein Ausgangssignal f_Q entsprechend folgender Beziehung ab:

20988 3/1072

f₀ = CO₁O₂O₄X₈K₃ ν (A₁ ν A₂) O₂O₄I₈K₃ ν A₄I₈K₃ ve S₁A₂I₄XgK₃

ν (U₄ ν O₁A₂A₄ ν Ö₂Ä4>^X8^KS ν A₈A_k ν X₈0_k = £ c(a₃ ν b^)(a₂ ν b_£)(a₁ ν b₁) ν (a^b^^ ν b₂) ν a₂b₂)

A (a., ν I)₁) ν a^] (a_Q Φ b_Q) ν [ c ä^ä^a^ (a_Q © b_Q)

^ )] (a_Q © b_Q)

^a0^b0^KA ^{v (a}0 ^Θ ^ ^Kv

Um die Eingangsfächerung der Verknüpfungsglieder, wie der Verknüpfungsglieder 93 und 95,herabzusetzen, sind Verknüpfungsglieder 68 bis 72 vorgesehen, die eine Zwischen-Teilverknüpfungsfunktion gemäß den obigen Gleichungen erfüllen.

Gemäß Fig. 2 geben Übertrag-Vorschau- und Korrektur-Verknüpfungsglieder 67 ein Übertrag-Ausgangssignal bzw. Durchführungsausgangssignal C₀ ab, und zwar in der komplementären Form von dem NOR-Ausgang eines Verknüpfungsgliedes 116. Das betreffende Signal wird durch Eingangs-Verknüpfungsglieder 109 bis 115 entsprechend folgender Verknüpfung erzeugt:

C₀ = CO₁O₂O₄O₈ ν A₁O₂O₄O₈ ν A₂O₄O₈ ν A₄O₃ ν Ag

In entsprechender Weise werden zwei Ausgangssignale P und G. bereitgestellt, um die Übertrag-Vorschau-Verknüpfungsglieder für verschiedene Werke des hier umfaßten Typs zu betreiben. Das Ausgangssignal G des Verknüpfungsgliedes 119 zeigt an, daß ein Übertrag zu der Bit-Vierergruppe nächsthöherer Wertig-

j_

2 Ü 9 R 8 3 / 1 0 7 2

keit hin stattfindet, obwohl von der Bit-Vierergruppe nächst niederer Wertigkeit kein Eintrag vorhanden ist. Dieses Ausgangssignal genügt folgender Beziehung:

G = A₁O₂O₄O₈ ν A₂O₄O₈ ν A₄O₈ ν A₈

Das Ausgangssignal P des Verknüpfungsgliedes 117 zeigt an_#1 daß ein übertrag von der Bit-Vierergruppe nächst niederer Wertigkeit weitergeleitet werden sollte, da nämlich die Summe a_Q-3 ^un(* ^bo-3 zumindest 15 beträgt. Demgemäß genügt das Ausgangssignal des Verknüpfungsgliedes 117 folgender Beziehung:

P* = O₁O₂O₄O₈ ν A₁O₂O₄O₈ ν A₂O₄O₈ ν A₄O₈ v

Für Dezimaloperationen muß das Ausgangssignal des Binär- /)

addierers 65 korrigiert werden, wenn die Summe im Bereich \a zwischen 0 und 9 einschließlich liegt, und zwar für eine '

Addition oder für eine Subtraktion, was dann der Fall ist, wenn der Minuend-kleiner ist als/Subtrahend· In beiden Fällen sind die Bedingungen gleichwertig, nämlich c ** 1. Demgemäß gibt das Verknüpfungsglied 118 an seine» ODER-Ausgang das

gewünschte Steuersignal ab:

K_c = 15 ν CO₁O₂O₄O₈ ν A₁O₂O₄O₈ ν A₂O₄O₈ ν A₄O₈ v A₈

Das am ODER-Ausgang des Verknüpfungsgliedes 118 auftretende Steuersignal ist eine 0, wenn eine Korrektur erforderlich ist:

*c = ^c = ^co ^{v C}

209883/1072

Gemäß Fig. 2 bewirken Dezimalkorrektur-Verknüpfungsglieder eine Addition von 10 gemäß Modul 16 zu dem Addierer, wenn K = 1 ist. Das von den Verknüpfungsgliedern 98 und 100 her angesteuerte Verknüpfungsglied 121 gibt dabei ein Ausgangssignal entsprechend folgender Beziehung ab:

Das durch die Verknüpfungsglieder 102 bis 105 gesteuerte Verknüpfungsglied 122 gibt ein Ausgangssignal F^ entsprechend folgender Beziehung ab:

^f1 = V2^Kc ^{v f}1^f2^Kc ^{v f}2^Kc = ^(f1 · ^f2> ^Kc ^{v f}2^Kc

Das durch die Verknüpfungsglieder 106 und 108 gesteuerte Verknüpfungsglied 123 gibt ein Ausgangssignal F_Q entsprechend folgender Beziehung ab:

F₀ = V^₂K₀ ν f₀K_c

Das Bit niedrigster Wertigkeit wird durch die Dezimalkorrekturen nicht beeinflußt, weshalb das der betreffenden Bit-Stelle zugehörige Ausgangssignal die komplementäre Form von 1-z ist und am NOR-Ausgang des Verknüpfungsgliedes 120 verfügbar ist. Demgemäß gilt:

h · h ·

Die Ausgangsfunktionen der Funktionsgeneratoren sind in der nachstehenden Tabelle aufgeführt:

2 09883/1072

Funktionsgenerator-Wertetabelle

^ci	O	O	^Kd	^κ ₊	C	₊	B	Funktion
1	O	O	O	O	C	+	B	Binärsubtraktion
O	O	O	O	1	C	+■	B	Binäraddition
1	O	O	1	O	C	+	B	Dezimalsubtraktion
O	O	1	1	1	C	φ	B	Dezimaladdition
-	O	1	O	O	C	φ	B	verknüpfungsmäßige Äquivalenz
-	O	1	O	1		-		Exklusiv-ODER
■-	O	1	1	O		-		(nicht verteilt)
-	1	O	1	1	C	A	B	(nicht verteilt)
-	1	O	O	O	C	Λ	B	UND (mit komplementiertem Operand)
-	1	O	O	1		-		UND
-	1	O	1	O		-		(nicht verteilt)
-	1	1	1	1	C	V	I	(nicht verteilt)
-	1	1	O	O	C	V	B	ODER (mit komplementiertem Operand)
-	1	1	O	1		-		ODER
-	1	1	1	O		—		(nicht verteilt)
		1	1			(nicht verteilt)

Bei Verknüpfungsfunktionen führt zumindest eines der·Eingangssteuersignale Ka und K_y den Verknüpfungswert Eins. Ist das Verknüpfungssignal Ka eine 1, so sind die Ausgangssignale F"q* des Funktionsgenerators die vier Verknüpfungs-UND-Produkte (T.ΛIL . Ist Ky eine Eins, so sind die Ausgangssignale die Verknüpfungs-Exklusiv-ODER-Produkte C. Φ Έ. . Sind die Steuersignale Ka und K jeweils durch eine Eins

209883/107?

gebildet, so sind die kombinierten Ausgangssignale die Inklusiv-ODER-Produkte ü. vS., wobei j = 0-3 ist (unter

der Annahme, daß K, Null ist und daß K Eins ist). Ist

das Steuersignal K₊ Null, so werden die zweiten Operandenbits B". komplementiert, was zu einer Verdoppelung der Verknüpfungsfunktionen der Bit-Paare führt. Sind z.B. K_d, K und K_A Null und ist ^ Eins, so wird die ÄquivalenzÜ Έ

funktion Ü. ^s Έ. erzeugt. Als Ergebnis ist festzustellen, daß der Funktiongenerator tatsächlich universell ist. Obwohl sechzehn Punktionen der Bit-Paare möglich sind, ist der Hauptteil trivial oder redundant. Zwei Funktionen der Funktionen sind die Konstanten Null und Eins; diese Funktionen sind von keinem praktischen Wert. Vier Funktionen der betreffenden Funktionen sind lediglich Wiederherstellungen eines Bits und seines Komplements. Zwei nicht ausgeführte Funktionen sind die NAND-Funktion und die NOR-Funktionj diese Funktionen sind Jedoch im wesentlichen redundant, da sie lediglich die Komplementwerte der OND- bzw. ODER-Funktionen darstellen.

Sind beide Größen Κ_Λ und K^ Null, so ist eine Rechenfunktion bezeichnet. Wenn K^ und K Eins sind, setzen die ersten Operanden-Verknüpfungsglieder 2 den 8-4-2-1-Code in einen 6-Exzess-Code um, indem dem Operanden eine sechs hinzuaddiert wird. Ist K Null, so bewirken bei einer Dezimalsubtraktion die zweiten Operandenverknüpfungsglieder eine Komplementierung der Operandenbits, wodurch eine 6-Exzess-Umwandlung des Neunerkomplements der Operanden vorgenommen wird. Die Verknüpfungsglieder 4 liefern in erster Ebene UND-, NAND-, ODER- und NOR-Funktionen für Bit-Paare entsprechender Bitpositionen der Eingangsoperanden. Die NAND- oder NOR-

209883/107?

Ausgangssignale genügen allein für die Schaffung irgendeiner gewünschten Funktion; demgemäß stellt der erste Bereich einen vollständigen Satz von elementaren Verknüpfungsfunktionen dar. Die Bereitstellung eines zweiten Bereichs bzw. einer zweiten Ebene von Verknüpfungsgliedern 60 bis 6j führt jedoch zu der Exklusiv-ODER-Funktion und zu ihrem Komplement. Auf diese Weise wird der Binäraddierer erheblich vereinfacht. In entsprechender Weise wird bei einer Subtraktion, bei der ein Eintragsignal dem Modul niedrigster Wertigkeit zugeführt wird, das Vorzeichen des Ergebnisses automatisch verarbeitet. Ist das Ergebnis positiv, so ist das Ausgangssignal von dem Modul höchster Wertigkeit eine Eins, so daß das angenommene Vorzeichen des Ergebnisses richtig ist. Ist das Ergebnis negativ, so wird das Zehnerkomplement erzeugt, und das Ausgangssignal bzw. Austragsignal ist eine Null. In Abhängigkeit von dem Null-Austragsignal können das Ergebnis komplementiert und das Vorzeichen geändert werden, oder das Austragsignal kann als Anzeige vorgesehen werden. Für eine Reihe von Rechnungen kann das Ergebnis als Zehnerkomplementzahl behandelt werden, wobei die Anzeige als Vorzeichenbit dient, und zwar in analoger Weise zu der Verarbeitung von Zweierkomplement-Binärzahlen.

D er auf diese Weise erzielte Modul führt Binärrechnungen ohne eine nennenswerte Geschwindigkeitsherabsetzung aus. Tatsächlich führt die Bereitstellung einer Übertrag-Vorschau-Logik jedoch zu einer sehr schnellen Ausführung von Rechenoperationen. Darüber hinaus wird nicht nur eine Dezimalrechnung ausgeführt, sondern sie wird noch in entsprechender Weise ausgeführt, wobei die Eigenschaft der sehr hohen Geschwindigkeit der Übertrag-Vorschau-Logik die Dezimaloperationen unterstützt. Wird das Vorzeichen-Zeichen zur Darstellung des Vorzeichens in der Zehnerkomplementform benutzt (im Unterschied

20988 3/107?

zu der Vorzeichen- und Größen-Darstellung) oder wird ein Anzeiger bzw. Zeiger benutzt, um das Vorzeichen eines Ergebnisses zu speichern, so kann eine Reihe von Rechenoperationen mit einer Geschwindigkeit ausgeführt werden* die der Ausführung von Zweierkomplement-Rechenoperationen vergleichbar ist.

Im Vorstehenden ist zwar eine bevorzugte Ausführungsform der Erfindung aufgezeigt und beschrieben worden; es ist jedoch zu bemerken, daß die Erfindung darauf nicht beschränkt ist. Vielmehr kann die Erfindung z.B. mit NAND-Gliedern oder mit irgendeiner anderen Reihe von Verknüpfungsgliedern realisiert werden, die einen vollständigen Satz von Binärfunktionen bereitstellen. Überdies kann das Modul so ausgebildet sein, daß es Signale in tatsächlicher Form aufzunehmen und zu erzeugen imstande ist, und zwar im Unterschied zu der Bit-Komplementärform. Eine Lösung hierzu besteht darin, eine Invertierung der Systemlogik vorzunehmen, so daß das Eintragsignal komplementiert wird und die Verknüpfungsfunktionauswahl geändert wird. Demgemäß wird z.B. für K = 1 die NAND-Funktion erzeugt. Demgemäß werden durch die bevorzugte Ausführungsform der Erfindung Systeme begünstigt, die Daten entweder in tatsächlicher oder in Bit-Komplementform verarbeiten.

■> !I

Claims

Patentansprüche

P[J Funktionsgeneratormodul, dadurch gekennzeichnet,

a) daß eine Reihe von Umsetz-Verknüpfungsgliedern (2) vorgesehen ist, die durch eine, einen ersten Operanden darstellende Eingangs-Signalvierergruppe gesteuert dem betreffenden ersten Operanden selektiv den Wert 6 hinzuaddieren,

b) daß eine Reihe von Grund-Verknüpfungsgliedern (4) vorgesehen ist, die durch die Umsetz-Verknüpfungsglieder (2) und durch eine entsprechende zweite Eingangs-Bit-Vierergruppe gesteuert für die in Frage kommenden Bit-Paare vier Sätze von Funktionen erzeugen, deren jeder einen vollständigen Verknüpfungssatz bereitstellt,

c) daß Addiereinrichtungen (65) vorgesehen sind, die durch die Grund-Verknüpfungsglieder (4) und durch ein Eintragsignal gesteuert selektiv die Binärsummenbits der Eingangsoperanden und des Eintragsignals oder eine ausgewählte Verknüpfungsfunktion liefern,

d) daß eine Reihe von Dezimalkorrektur-Verknüpfungsgliedern (66) vorgesehen ist, die an den Addiereinrichtungen (65) angeschlossen sind und die den Summenbits selektiv eine 10 nach dem Modul 16 hinzuaddieren,

e) daß eine Reihe von Übertrag-Vorschau-Verknüpfungsgliedern (67) vorgesehen ist, die mit den Grund-Verknüpfungsgliedern (4) verbunden sind und die ein Austragsignal erzeugen, und

f) daß Verknüpfungssteuereinrichtungen vorgesehen sind, die durch Eingangsfunktionsauswahlsignale gesteuert die Umsetz-Verknüpfungsglieder in Abhängigkeit von einer Dezimaladditionskombination allein zur Auswahl des jeweils in Frage kommenden Addierereinrichtungs-Ausgangssignals steuern und die betreffende Reihe von

' Ί M ■] M ! / I Π 7 2

Dezimalkorrektur-Verknüpfungsgliedern (66) für eine Dezimalrechnung freigeben.
2. Punktionsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Übertrag-Vorschau-Verknüpfungsglieder (67) derart miteinander verbunden sind, daß Übertrag-Weiterleitungssignale und ggfs. weitere Signale erzeugt werden. ■
3. Funktionsgenerator nach Anspruch 2, dadurch gekennzeichnet, daß eine Reihe von Komplement-Verknüpfungsgliedern vorgesehen ist, die durch die zweiten Eingangs-Bit-Vierergruppen und durch die VerknüpfungsSteuereinrichtungen gesteuert selektiv die zweiten Eingangs-Bit-Vierergruppen komplimentieren.
4. Funktionsgenerator zur Ausführung von vorzeichenJsehafteden Binär- und Dezimal-Rechenoperationen unter Ausführung von Grund-Verknüpfungsfunktionen an Hand von zwei Operanden darstellenden Bit-Vierergruppen, insbesondere nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,

a) daß Umsetz-Operanden-Verknüpfungseinrichtungen (2) vorgesehen sind, die durch eine einen ersten Operanden darstellende Eingangs-Bit-Vierergruppe gesteuert selektiv vier Bit-Signa3ß zur Darstellung einer Größe im 6-Exzess-Code oder zur tatsächlichen Darstellung des ersten Eingangsoperanden erzeugen,

b) daß erste EingangsSteuereinrichtungen (4) vorgesehen sind, die durch Eingangssteuersignale, welche die Funktionen Binär/Dezimal und Addieren/Subtrahieren betreffen, und durch die ersten Operanden-Verknüpfungseinrichtungen (2) gesteuert eine im 6-Exzess-Code dargestellte Größe lediglich in dem Fall auswählen, daß eine Dezimaladditionsoperation durch die Eingangs-

209B83/1072

signale bezeichnet ist,

c) daß Komplement-Operanden-Verknüpfungseinrichtungen (3) vorgesehen sind, die durch eine einen zweiten Operanden darstellende Eingangs-Bit-Vierergruppe gesteuert selektiv vier Bit-Signale abgeben, und zwar zur Darstellung des zweiten Operanden oder seines Einerkomplements in Abhängigkeit von eine Additions- oder Subtraktionsoperation festlegenden Eingangssteuersignalen,

d) daß Verknüpfungseinrichtungen (4) vorgesehen sind, die durch die Umsetz- und Komplement-Operanden-Verknüpfungseinrichtungen (2,3 ) gesteuert vier Sätze von Signalen abgeben, deren jeder von einem Paar von Eingangssignalen der jeweiligen Operanden-Verknüpfungseinrichtungen (2, 3) gewonnen ist, und zwar zur Ausführung der Inklusiv-ODER- und UND-Funktionen je Eingangssigna}.paar,

e) daß Übertrag-Verknüpfungseinrichtungen vorgesehen sind, die durch die Verknüpfungseinrichtungen gesteuert ein Austragsignal erzeugen,

f) daß Addiereinrichtungen (65) vorgesehen sind, die durch die Verknüpfungseinrichtungen und durch ein Eintragsignal gesteuert selektiv die Binärsumme oder eine Verknüpfungsfunktion der Ausgangssignale der Operanden-Verknüpfungseinrichtungen (2, 3) in Abhängigkeit von den Eingangssteuersignalen erzeugen, und

g) daß Dezimalkorrektureinrichtungen (66) vorgesehen sind, die in Abhängigkeit von dem Austragsignal das Addiererausgangssignal korrigieren.

20988 3/1072

Funktionsgenerator nach Anspruch 4, dadurch gekennzeichnet, daß in den Verknüpfungseinrichtungen eine erste Verknüpfungsebene zur Erzeugung der UND- und ODER-Funktionen auf entsprechende Bit-Paare der Eingangsoperanden hin vorgesehen ist und daß in den Übertrag-Verknüpfungseinrichtungen eine Verknüpfungseinrichtung enthalten ist, die von der ersten Verknüpfungsebene her gesteuert Übertrag-Weiterleitungssignale und weitere Signale erzeugt.

2 i) Π B ii :l / i Π 7 ?

Le

erseite