DE2218892A1 - Dielektrisch isolierte Halbleiteran Ordnung und Verfahren zur Herstellung - Google Patents

Dielektrisch isolierte Halbleiteran Ordnung und Verfahren zur Herstellung

Info

Publication number
DE2218892A1
DE2218892A1 DE19722218892 DE2218892A DE2218892A1 DE 2218892 A1 DE2218892 A1 DE 2218892A1 DE 19722218892 DE19722218892 DE 19722218892 DE 2218892 A DE2218892 A DE 2218892A DE 2218892 A1 DE2218892 A1 DE 2218892A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
zone
zones
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19722218892
Other languages
German (de)
English (en)
Inventor
Ingrid Emese Magdo Steven Hopewell Junction NY Magdo (V St A )
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2218892A1 publication Critical patent/DE2218892A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
    • H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]

Landscapes

  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
DE19722218892 1971-06-07 1972-04-19 Dielektrisch isolierte Halbleiteran Ordnung und Verfahren zur Herstellung Withdrawn DE2218892A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US15060971A 1971-06-07 1971-06-07

Publications (1)

Publication Number Publication Date
DE2218892A1 true DE2218892A1 (de) 1972-12-21

Family

ID=22535286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722218892 Withdrawn DE2218892A1 (de) 1971-06-07 1972-04-19 Dielektrisch isolierte Halbleiteran Ordnung und Verfahren zur Herstellung

Country Status (5)

Country Link
JP (1) JPS5116270B1 (https=)
DE (1) DE2218892A1 (https=)
FR (1) FR2140376B1 (https=)
GB (1) GB1323850A (https=)
IT (1) IT955882B (https=)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5010101A (https=) * 1973-05-25 1975-02-01

Also Published As

Publication number Publication date
GB1323850A (en) 1973-07-18
IT955882B (it) 1973-09-29
JPS5116270B1 (https=) 1976-05-22
FR2140376B1 (https=) 1974-06-28
FR2140376A1 (https=) 1973-01-19

Similar Documents

Publication Publication Date Title
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
EP0007923B1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2223699A1 (de) Dielektrisch isolierte Halbleiteranordnung und Verfahren zur Herstellung
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE1764274B2 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE4341177A1 (de) Selektives, epitaxiales Silizium für eine Innen/Außen-Basisverbindung
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE68928787T2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE2100224C3 (de) Maskierungs- und Metallisierungsverfahren bei der Herstellung von Halbleiterzonen
DE3915634A1 (de) Bipolarer hochgeschwindigkeitstransistor und verfahren zur herstellung des transistors unter verwendung der polysilizium-selbstausrichtungstechnik
DE3688030T2 (de) Bipolare integrierte schaltung mit isolationsstruktur und substratkontakt und verfahren zur herstellung.
DE3235467A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2627922A1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
OD Request for examination
8130 Withdrawal