DE2212927A1 - Verfahren zur Gruppenintegration von integrierten Schaltungen unter Verbindungstechnik - Google Patents
Verfahren zur Gruppenintegration von integrierten Schaltungen unter VerbindungstechnikInfo
- Publication number
- DE2212927A1 DE2212927A1 DE19722212927 DE2212927A DE2212927A1 DE 2212927 A1 DE2212927 A1 DE 2212927A1 DE 19722212927 DE19722212927 DE 19722212927 DE 2212927 A DE2212927 A DE 2212927A DE 2212927 A1 DE2212927 A1 DE 2212927A1
- Authority
- DE
- Germany
- Prior art keywords
- group
- individual
- photo
- rigid
- partially
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DD15452071 | 1971-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2212927A1 true DE2212927A1 (de) | 1972-10-19 |
Family
ID=5483722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19722212927 Pending DE2212927A1 (de) | 1971-01-12 | 1972-03-17 | Verfahren zur Gruppenintegration von integrierten Schaltungen unter Verbindungstechnik |
Country Status (4)
| Country | Link |
|---|---|
| CS (1) | CS170848B1 (OSRAM) |
| DE (1) | DE2212927A1 (OSRAM) |
| FR (1) | FR2132792B3 (OSRAM) |
| HU (1) | HU165962B (OSRAM) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2495834A1 (fr) * | 1980-12-05 | 1982-06-11 | Cii Honeywell Bull | Dispositif a circuits integres de haute densite |
-
1972
- 1972-03-17 DE DE19722212927 patent/DE2212927A1/de active Pending
- 1972-04-07 FR FR7212368A patent/FR2132792B3/fr not_active Expired
- 1972-04-12 HU HU72MO829A patent/HU165962B/hu unknown
- 1972-04-12 CS CS2459A patent/CS170848B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| HU165962B (OSRAM) | 1974-12-28 |
| FR2132792B3 (OSRAM) | 1974-06-07 |
| CS170848B1 (OSRAM) | 1976-09-15 |
| FR2132792A3 (OSRAM) | 1972-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69222356T2 (de) | Mit elektrischen Leitungen versehenes Substrat und dessen Herstellungsverfahren | |
| DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
| DE3423211C2 (de) | Halbleiterbauteil | |
| DE3223276A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE10313926A1 (de) | Halbleiterbauelement mit einem auf Zellen beruhenden Grundelementaggregat, welches ein vorspringendes Teil in einem aktiven Gebiet aufweist | |
| DE2754354A1 (de) | Programmierbare logische baugruppenanordnung | |
| EP0073946A2 (de) | Verfahren und Anordnung zur Funktionsprüfung einer programmierbaren Logikanordnung | |
| DE2523221C2 (OSRAM) | ||
| DE4128568C2 (de) | Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE4327652C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Entwerfen einer integrierten Halbleiterschaltungsvorrichtung | |
| DE69833720T2 (de) | Integrierte Halbleiterschaltung mit On-Chip Kondensatoren | |
| EP0166027B1 (de) | In C-MOS-Technik realisierte Basiszelle | |
| DE102008022567A1 (de) | Verfahren zum Entwerfen einer Maske | |
| EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
| DE1616438C3 (de) | Integrierte Schaltung, Verwendung dieser Schaltung und Verfahren zu ihrer Herstellung | |
| DE2212927A1 (de) | Verfahren zur Gruppenintegration von integrierten Schaltungen unter Verbindungstechnik | |
| DE102018216399A1 (de) | Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul | |
| DE4132849A1 (de) | Verfahren zur automatischen verdrahtung in einer halbleiterschaltungsanordnung | |
| DE68928308T2 (de) | Verfahren zum Herstellen von integrierten Halbleiterschaltungen in der Universalschaltkreistechnik | |
| DE10063099A1 (de) | Verfahren zum überprüfen von über einer Photomaske ausgebildeten Belichtungsmustern | |
| DE102005033715A1 (de) | Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren | |
| EP0931439B1 (de) | Verfahren zur bildung von mindestens zwei verdrahtungsebenen auf elektrisch isolierenden unterlagen | |
| DE1937508C3 (de) | Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers | |
| DE2929050A1 (de) | Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung |