DE2207510B2 - Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat - Google Patents

Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat

Info

Publication number
DE2207510B2
DE2207510B2 DE2207510A DE2207510A DE2207510B2 DE 2207510 B2 DE2207510 B2 DE 2207510B2 DE 2207510 A DE2207510 A DE 2207510A DE 2207510 A DE2207510 A DE 2207510A DE 2207510 B2 DE2207510 B2 DE 2207510B2
Authority
DE
Germany
Prior art keywords
intermediate layer
substrate
layers
conductor tracks
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2207510A
Other languages
English (en)
Other versions
DE2207510A1 (de
DE2207510C3 (de
Inventor
Charlotte 8000 Muenchen Raetzel
Jenoe Dipl.-Phys. 8021 Neuried Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE795556D priority Critical patent/BE795556A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19722207510 external-priority patent/DE2207510C3/de
Priority to DE19722207510 priority patent/DE2207510C3/de
Priority to AT1035072A priority patent/AT339372B/de
Priority to CH1770072A priority patent/CH551695A/de
Priority to GB5729972A priority patent/GB1367420A/en
Priority to NL7302015A priority patent/NL7302015A/xx
Priority to IT20320/73A priority patent/IT979053B/it
Priority to FR7305135A priority patent/FR2172200B1/fr
Priority to LU67043A priority patent/LU67043A1/xx
Priority to US05/333,334 priority patent/US4017769A/en
Priority to SE7302222A priority patent/SE377003C/xx
Priority to JP48019164A priority patent/JPS4893962A/ja
Publication of DE2207510A1 publication Critical patent/DE2207510A1/de
Publication of DE2207510B2 publication Critical patent/DE2207510B2/de
Publication of DE2207510C3 publication Critical patent/DE2207510C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Im folgenden wird ein bevorzugtes erfindungsgemäßes Verfahren zur Herstellung einer integrierten Schaltung beschrieben. In einem ersten Verfahrensschritt wird auf dem Substrat, vorzugsweise einer einkristallinen Spinell- oder Saphirscheibe, die mechanisch poliert und anschließend chemisch geätzt sein kann, eine einkristalline Siliziumschicht abgeschieden. Vorzugsweise ist die Dicke dieser Schicht etwa 1 μπι. Mit Hilfe von an sich bekannten fotolithografischen Verfahrensschritten werden anschließend in der Siliziumschicht halbleitende Gebiete vorgegebener Dotierung und Größe, beispielsweise durch Diffusion, erzeugt. Durch eine anschließende Siliziumätzung erfolgt (Se Tremiung dieser Gebiete voneinander, so daß Gebiete unterschiedlicher Funktion als Inseln auf dem Substrat stehenbleiben. Anschließend wird wenigstens auf Anteile der freiliegenden Oberfläche des Substrates und der freiliegenden Oberfläche des Siliziums die Zwischenschicht aufgebracht. Mit Hilfe von weiteren fotolithografischen Verfahrensschritten werden die Leiterbahnen aus Aluminium auf der Zwischenschicht aufgebracht, vorzugsweise aufgedampft. Gleichzeitig wird an den gewünschten Stellen der elektrische Kontakt zwischen den Leiterbahnen aus
Aluminium und der Siliziumschicht hergestellt.
Zur Herstellung einer Zwischenschicht aus SiO2 werden SiH4 oder Tetraäthoxysilan bei Temperaturen, die in einem Bereich von etwa 300 bis 400° C liegen, unter Zugabe von Sauerstoff zur chemischen Reaktion gebracht. Die Herstellung einer Zwischenschicht aus Si3N4 erfolgt durch chemische Reaktion von SiH4 und NH3 bei Temperaturen von etwa 600 bis 700° C.
ίο Erfindungsgemäß wird die bei niedrigen Temperaturen hergestellte Zwischenschicht bei einer Temperatur, die größer als 700° C ist, verdichtet, um Porenfreiheit der Zwischenschicht zu gewährleisten. Bei der Herstellung von Schaltungen mit Feldef-
fekttransistoren kann die Verdichtung der Niedertemperatur-Isolationsschicht gemäß einer Ausgestaltung der Erfindung mit der Herstellung des Gate-Isolators verbunden werden. In diesem Fall muß in einem vorangehenden fotolithografischen Verfah-
rensschritt die Niedertemperatur-Isolationsschicht von dem Gate-Bereich entfernt werden, wonach anschließend der Gate-Isoiator, der aus SiO2 bzw. aus SiO2 und SiO2 und Si3N4 bestehen kann, hergestellt wird.
Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Schaltung, wobei auf ein Substrat aus Spinell oder Saphir SilizUimschichten vorgegebener Struktur aufgebracht werden, dadurch gekennzeichnet, daß in einem weiteren Verfahrensschritt eine Zwischenschicht (3) und weitere Schichten (3) aus SiO2 oder Si3N4 auf die freie Oberfläche des Substrates (1) und auf die freiliegenden Oberflächen der Siliziumschicht (2) aufgebracht werden, wobei zur Herstellung der Zwischenschicht und der weiteren Schichten aus SiO2 SiH4 bei einer Temperatur von etwa 300 bis 400° C oder Tetraäthoxysilan bei einer Temperatur von etwa 350 bis 450° C unter Zuführung von Sauerstoff chemisch zur Reaktion gebracht wird und wobei zur Herstellung der Zwischenschicht und der weiteren Schichten aus Si3N4 SiH4 und NH3 bei einer Temperatur von etwa 600 bis 700° C zur chemischen Reaktion gebracht werden, daß die Zwischenschicht und die weiteren Schichten aus SiO2 oder Si3N4 bei einer Temperatur, die größer als 700° C ist, verdichtet wird, und daß auf der Zwischenschicht mit Hilfe von an sich bekannten photolithographischen Verfahrensschritten die Leiterbahnen (4) aus Aluminium aufgebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verdichtung der Zwischenschicht mit der Herstellung des Gateisolators von als Feldeffekttransistoren ausgebildeten Halbleiterschichten verbunden wird, wobei in einem vorausgehenden, an sich bekannten photolithographischen Verfahrensschritt die Zwischenschicht aus dem Gatebereich entfernt wird.
3. Integrierte Schaltung auf einem Substrat mit metallischen Leiterbahnen mit Kontaktanschlüssen und mit einer Zwischenschicht zwischen dem Substrat und den Leiterbahnen, insbesondere hergestellt nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß auf dem Substrat aus Spinell oder Saphir inselförmige Halbleiterschichten aus Silizium aufgebracht sind, daß eine Zwischenschicht aus Si3N4 an Stellen der Kontaktanschlüsse vorgesehen ist und daß weitere, in demselben Verfahrensschritt wie die Zwischenschicht hergestellte Schichten vorgesehen sind, wobei die Schichten aus demselben Material wie die Zwischenschicht bestehen.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Schaltung, wobei auf ein Substrat aus Spinell oder Saphir Siliziumschichten vorgegebener Struktur aufgebracht werden.
Bei wie vorgenannten Verfahren ist es üblich, die Leiterbahnen, die beispielsweise aus Aluminium bestehen, auf dem Substrat aufzubringen. Die Leiterbahnen können stückweise auch aus hochdotiertem Halbleitermaterial bestehen.
Es ergibt sich ein Nachteil daraus, daß eine mechanische Beanspruchung der direkt auf dem Substrat aufgebrachten Leiterbahnen gelegentlich dazu führt, daß das Aluminium von dem Substrat abgehoben
wird. Solche schädlichen mechanischen Beanspruchungen können beispielsweise bei der Kontaktierung der Aluminiumleiterbahnen mit Ultraschall auftreten.
Aus der deutschen Auslegeschrift 1002 584 sind Zwischenschichten aus Silizium und Sauerstoff zur Erhöhung der Haftfestigkeit von metallischen Überzügen auf beispielsweise Kunststoff bekannt. Die Wirkung einer solchen Zwischenschicht beruht darauf, daß sie infolge ihres ungesättigten Charakters chemisch außerordentlich aktiv ist und den auf der Unterlage enthaltenen Sauerstoff an sich bindet. Beispielsweise werden solche Zwischenschichten bei der Herstellung von haftfesten Oberflächenspiegeln auf Kunststoffen verwendet.
Die deutsche Patentschrift 878 263 betrifft einen hochohmigen Widerstand, insbesondere ein Potentiometer, bei dem eine Siliziummonoxid-Schicht zwischen einer Unterlage aus Phenolharz und einer metallischen Schicht angeordnet ist. Dadurch wird die Haftfestigkeit der metallischen Schicht gegenüber Kräften, die in Richtung der Metallschicht wirken, erhöht.
Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von integrierten Schaltungen anzugeben, mit dessen Hilfe integrierte Schaltungen herstellbar sind, bei denen ein Abheben der auf dem Substrat aufgebrachten metallischen Leiterbahnen, z. B. aus Aluminium, durch mechanische Beanspruchungen vermieden wird.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.
Ein durch die Erfindung erzielbarer Vorteil ergibt sich aus der Tatsache, daß einerseits Aluminium sehr gut auf SiO2 bzw. Si3N4 haftet und daß andererseits SiO2- bzw. SijN4-Schichten sehr gut auf einem isolierenden Substrat aus Spinell oder Saphir haften.
Vorteilhafterweise ist bei der Herstellung von erfindungsgemäßen Schaltungen im allgemeinen kein Zusatzprozeß notwendig, da SiO2 bzw. Si3N4 meist bereits zur Isolation von sich überkreuzenden Leiterbahnen verwendet wird.
Ein weiterer Vorteil der Erfindung ergibt sich daraus, daß bei nach dem erfindungsgemäßen Verfahren hergestellten integrierten Schaltungen zwischen der Oberfläche der Halbleiterschtchten und der Oberfläche, auf der die Leiterbahnen verlaufen, keine wesentlichen Höhenunterschiede auftreten, wie das bei den integrierten Schaltungen des Standes der Technik der Fall ist.
Nachfolgend wird die Erfindung an Hand der Beschreibung und der Figur näher erläutert.
Die Figur zeigt in schematischer Darstellung den Aufbau einer erfindungsgemäßen integrierten Schaltung.
In der Figur ist das Substrat mit dem Bezugszeichen 1 versehen. Dieses Substrat besteht aus Spinell oder Saphir. Auf dem Substrat aufgebrachte Halbleiterschichten aus Silizium tragen das Bezugszeichen 2. Die aus SiO2 bzw. Si3N4 bestehende Zwischenschicht «st mit 3 bezeichnet. Leiterbahnen, die vorzugsweise aus Aluminium bestehen, sind mit dem Bezugszeichen 4 versehen. Die metallischen Leiterbahnen, die zur Kontaktierung des Halbleitermaterials dienen, verlaufen auf der Oberfläche der Zwischenschicht. Ein auf einer Leiterbahn befindlicher Kontaktanschluß, beispielsweise durch Kontaktierung mit Ultraschall auf der Leiterbahn angebrachter Aluminiumdraht, trägt das Bezugszeichen 6.
DE19722207510 1972-02-17 1972-02-17 Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat Expired DE2207510C3 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
BE795556D BE795556A (fr) 1972-02-17 Circuit integre comportant des couches de semiconducteur disposees sur un substrat isolant
DE19722207510 DE2207510C3 (de) 1972-02-17 Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat
AT1035072A AT339372B (de) 1972-02-17 1972-12-05 Verfahren zur herstellung einer integrierten schaltung mit halbleiterschichten auf isolierendem substrat
CH1770072A CH551695A (de) 1972-02-17 1972-12-05 Integrierte schaltung mit halbleiterschichten auf elektrisch isolierendem substrat.
GB5729972A GB1367420A (en) 1972-02-17 1972-12-12 Integrated circuits
IT20320/73A IT979053B (it) 1972-02-17 1973-02-13 Circuito integrato con strati di materiale semiconduttore su un substrato isolante
NL7302015A NL7302015A (de) 1972-02-17 1973-02-13
FR7305135A FR2172200B1 (de) 1972-02-17 1973-02-14
LU67043A LU67043A1 (de) 1972-02-17 1973-02-15
US05/333,334 US4017769A (en) 1972-02-17 1973-02-16 Integrated circuits and method of producing the same
SE7302222A SE377003C (sv) 1972-02-17 1973-02-16 Integrerad krets med halvledarskikt pa elektriskt isolerande substrat och med metalliska ledningsbanor med kontaktanslutningar och sett for tillverkning av densamma
JP48019164A JPS4893962A (de) 1972-02-17 1973-02-16

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19722207510 DE2207510C3 (de) 1972-02-17 Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat

Publications (3)

Publication Number Publication Date
DE2207510A1 DE2207510A1 (de) 1973-08-30
DE2207510B2 true DE2207510B2 (de) 1974-10-24
DE2207510C3 DE2207510C3 (de) 1977-03-10

Family

ID=

Also Published As

Publication number Publication date
IT979053B (it) 1974-09-30
DE2207510A1 (de) 1973-08-30
SE377003B (de) 1975-06-16
FR2172200A1 (de) 1973-09-28
GB1367420A (en) 1974-09-18
SE377003C (sv) 1976-12-20
LU67043A1 (de) 1973-04-19
NL7302015A (de) 1973-08-21
US4017769A (en) 1977-04-12
CH551695A (de) 1974-07-15
BE795556A (fr) 1973-06-18
FR2172200B1 (de) 1978-04-14
ATA1035072A (de) 1977-02-15
AT339372B (de) 1977-10-10
JPS4893962A (de) 1973-12-04

Similar Documents

Publication Publication Date Title
DE1614872C3 (de) Halbleiteranordnung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3886605T2 (de) Verfahren zur Herstellung eines keramischen Mehrschichtsubstrats.
DE2411259B2 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE19851703A1 (de) Verfahren zur Herstellung von elektronischen Strukturen
DE2509912C3 (de) Elektronische Dünnfilmschaltung
DE1764378C3 (de) Integrierte Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE69219529T2 (de) Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
DE2024494A1 (de) Verfahren zur Beseitigung von durch Fehlstellen, insbesondere Nadellöcher verursachten Kurzschlüssen in DünnschichtÜberkreuzungen
DE1910736C3 (de) Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
DE2358495A1 (de) Verfahren zur herstellung von substraten mit verbundenen leiterschichten
EP0185787B1 (de) Plastikumhülltes Halbleiterbauelement
DE2647946C3 (de) Verfahren zum Herstellen einer magnetischen Blasendomänenanordnung
DE19723708A1 (de) Verfahren zur Herstellung einer mehrschichtigen Verdrahtung in einem Halbleiterbauelement
DE2207510B2 (de) Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat
EP0712154B1 (de) Verfahren zum Herstellen integrierter Schaltungen mit passiven Bauelementen hoher Güte
DE2207510C3 (de) Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat
DE3603785A1 (de) Platinwiderstand
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE2045304A1 (de) Verfahren zur Herstellung einer lokalisierten Zone in einem Halbleiter korper
DE2155056C3 (de) Verfahren zur Herstellung einer Tantalnitrid-Dünnschicht-Widerstandsschaltung
DE1465697A1 (de) Verfahren zur Herstellung elektrisch leitender Verbindungen
DE102016222913A1 (de) Gassensor mit einem Halbleitersubstrat mit mindestens einer Isolationsschicht und einer Leiterbahn
EP1232996A2 (de) Mikromechanisches Bauelement und Verfahren zu seiner Herstellung
DE1544318C3 (de) Verfahren zum Erzeugen dotierter Zonen in Halbleiterkörpern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee