DE2200223A1

DE2200223A1 - Elektronischer Rechner

Info

Publication number: DE2200223A1
Application number: DE19722200223
Authority: DE
Inventors: Michell John Colin
Original assignee: Advance Electronics Ltd
Current assignee: Advance Electronics Ltd
Priority date: 1971-01-05
Filing date: 1972-01-04
Publication date: 1972-07-27
Also published as: IT948088B; FR2121258A5

Description

ADVANCE ELECTRONICS LIMITED, Roebuck Road, Hainault, Ilford, Essex (England)

Elektronischer Rechner

Die Erfindung befaßt sich mit elektronischen Rechnern«,

Es ist eine Aufgabe der Erfindung, einen verbesserten elektronischen Rechner zu schaffenο Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß ein elektronischer Rechner ein Rechenwerk zur Ausführung von Verknüpfungen bzw. logischen Entscheidungen sowie einen sequentiell arbeitenden Wortgenerator umfaßt, der das Rechenwerk mit Befehlen versorgt, wobei Information in Zufallsreihenfolge in einem Speicher mit kontinuierlichem Umlauf (Umlaufspeicher) gespeichert ist» Vorzugsweise umfaßt das unter der Steuerung des sequentiell arbeitenden Wortgenerators stehende Rechenwerk Einrichtungen, die das Lokalisieren spezieller Daten in dem Umlaufspeicher ermöglichen O

00831/09

Die hier beschriebene Anordnung stellt ein System für die serielle Zufallsfolge-Speicherung digitaler Information dar, die zur Erzielung maximaler Flexibilität im Betrieb parallel zu anderen Identischen Systemen eingesetzt werden kann. Das System umfaßt als einen wesentlichen Teil eine parallel arbeitende Verknüpfungseinheit (als Rechenwerk bezeichnet), die logische Entscheidungen durch arithmetische Rechnung bzw. Verknüpfung trifft. Diese Einheit kann daher nicht nur für Berechnungen, sondern auch für das Wiedergewinnen von Information eingesetzt werden.

Das beschriebene' System zeigt die folgenden vier wesentlichen Eigenschaften:

1.) Das Speichern von Information geschieht nach der Zufallsfolge und ist zeitunabhängig;

2.) das Wiedergewinnen von Information wird durch logische Entscheidungen bzw. Verknüpfungen an den gespeicherten Daten und nicht direkt durch Adressieren ausgeführt;

3.) die Verknüpfungseinheit wird auch für die Rechnung verwendet;

4.) das System kann mit beliebig vielen anderen, identischen Systemen je nach Wunsch parallel gefahren werden.

Weitere Merkmale und Vorteile der Erfindung gehen aus der folgenden Beschreibung eines Ausführungsbeispiels der Erfindung hervor, bei der auf die beigefügte Zeichnung Bezug genommen wird. Im einzelnen zeigen:

209831/0976

Fig. 1 ein Blockdiagramm eines elektronischen, mit den Merkmalen der Erfindung ausgestatteten Rechners? und

Fig. 2 bis 6 zusammengenommen ein Blockdiagramm eines elektronischen Rechners als praktische Realisierung der in Fig. 1 dargestellten Anordnung.

In Fig. 1 bedeuten die Posten B, C, D, G Parallelschalter der Länge "n¹. Der Posten H weist einen Satz von Toren auf, die die in G gespeicherte Information parallel nach X auf entsprechenden Befehl hin gibt. Die Posten F, E sind ein Parallel-Addierer und ein Übertragschalter (übertrag im Kennzeichen, englischs carry in flag) für ein einzelnes Bit. Der Ausgang von F ist die Binärsumme der Inhalte von C und D plus übertrag in (E). Der Posten A ist ein kontinuierlich umlaufendes Schieberegister mit *n' parallelen Bits und einer Länge von 'm' Bits, wobei 'm'- beliebig gewählt sein kann.

Im Betrieb werden die einzelnen Teile über die entsprechenden Aktivierungsleitungen a, b, c, d, e, f, g, h in Verbindung mit dem System-Takt gesteuert. Der System-Takt dient auch zum kontinuierlichen Umlauf des Schieberegisters A. Die Steuereingänge b, c, d, g aktivieren in einfacher Weise die zugehörigen Schalter und der Steuereingang h aktiviert die Tore H. Der Eingang e setzt den Schalter E oder setzt ihn zurück. Der Eingang f bestimmt, ob auf den Addierer F D oder das Komplement (das Inverse) davon gegeben wird. Der Eingang a bestimmt, ob auf den Eingang des Schieberegisters A jeweils Säten X oder Daten Y gegeben werden.

Der Informationseingang für das System findet gewöhnlich über B statt. Die Information in B wird nach C übertragen und bei vorher auf Null gesetztem D und zurückgesetztem E

209831/0976

gelangt die Information über F, G, H schließlich in A. Während also A normalerweise seinen Eingang von Y erhält, wird dann, wenn Daten zum Speichern bereit sind, Y nur für einen Taktimpuls verboten und X geöffnet.

Die Wiedergewinnung von Information geschieht unter Verwendung der Addiererausgänge Z ,Z₃. Diese Ausgänge umfassen einen Übertrag aus dem Addierer (Z₁) und eine Summe des auf Null prüfenden Torausgangs (Z₃). Wenn der übertrag E gesetzt ist und eine Binärzahl der Länge 'n' in D gesetzt ist, kann die gleiche Binärzahl in dem ' Datenspeicher dadurch lokalisiert werden, daß A mit C verbunden, das Inverse von D zu C addiert und die Ausgänge Z , Z beobachtet werden. Wenn Z. und Z_ diejenigen Bedingungen anzeigen, auf die sie achten sollen, kann C gesperrt werden. Die gewünschten Daten befinden sich jetzt in C. Wenn daher zwei identische Systeme parallel geschaltet sind und von der gleichen Taktquelle gesteuert werden, kann der Inhalt von C in einem der vorstehend beschriebenen Systeme die Adresse derjenigen Daten repräsentieren, die jetzt in dem C-Schalter des anderen Systems gespeichert sind. Die auf diese Weise wiedergewonnene Information kann anschließend in F bearbeitet werden und entweder wieder in A eingegeben oder über X in eine periphäre Anordnung beordert werden. Nach einem alternativen System zur Wiedergewinnung von Information, wenn mehrere Systeme parallel betrieben werden, kann die in A befindliche Informationsadresse durch kontinuierliches Abtasten bei Y dekodiert und die Daten aus Y ausgelesen und, beispielsweise, an eine Anzeigeeinrichtung weitergeleitet werden.

Da jeder der Steuereingänge a, b, c, d, e, f, g, h unabhängig betrieben wird, kann der Systembetrieb durch eine programmierte Reihe von Binärwörtern gesteuert werden, wobei jedes in einem Wort enthaltene Bit einem speziellen

209831 /0976

Steuereingang zugeordnet ist. Wenn mehrere. Systeme im Parallelbetrieb gefahren werden, können so viele Steuereingänge kombiniert werden, wie das jeweils gewünscht wird»

Es wird jetzt eine praktische Ausgestaltung eines Rechners beschrieben, wie er im Zusammenhang mit Fig. 1 erläutert wurde.

Fig. 2 zeigt bei 10.1 ein Schieberegister SR, das einen Teil des Speichers mit kontinuierlichem Umlauf bildet. Dieser Speicher weist vier Paare von 25 Bit-Schieberegistern auf, von denen jedes beispielsweise ein im Handel unter der Bezeichnung GIM-(SL-6-4025) erhältliches Register sein kann. Die Paare sind jeweils in Reihe geschaltet, so daß sich vier Sätze von 50 Bit-Schieberegistern ergeben, die einen Vier-Bit-Eingang aus der Sammelleitung 103 aufnehmen können. Die im Schieberegister 101 enthaltene Information wird durch die Taktimpulse ψ , die von dem in Fig. 5 dargestellten Taktimpulsgenerator 411 auf das Register gegeben werden, schrittweise kontinuierlich durch das Register geschoben.

Der Ausgang aus dem Schieberegister wird über einen Schalter 105 auf den Eingang 103 des Schieberegisters und über einen Schalter 106 auf einen vierstufigen Schalter 107 gegeben. .Der vierstufige Schalter, auch als Viererschalter bezeichnet, kann von der Art sein., wie sie von der Firma Fairchild Co. unter der Bezeichnung 9959 (DTL) in den Handel gebracht werden. Der Ausgang aus dem Schieberegister 101 gelangt weiterhin über den Schalter 108 auf einen weiteren vierstufigen Schalter 109. Ein von einem vierstufigen Schalter 405 (Fig. 5)kommender Eingang K gelangt über den Schalter 124 ebenfalls auf die Ausgangs-Sammelleiter aus dem Schieberegister 101.

209831/097

Der Ausgang aus dem Schalter 107 dient als ein Vier-Bit-Eingang für einen Volladdierer 110 (Typ SN 7483). Der Schalter 109 liefert sowohl einen positiven Ausgang Q wie auch sein Inverses Q;.diese beiden Ausgänge können wahlweise über Schalter 111 und 112 auf den Addierer als dessen anderer Eingang gegeben werden. Der Addierer besitzt einen Steuereingang von einem D-Typ (SN 7474), der seinerseits über einen Eingang P aus einem zehnstufigen Schalter 408 (Fig. 5) gesteuert wird. Der Addierer liefert einen Ausgang C auf der Leitung 113, der zu einem Tor 410 für die Zählersteuerung (Fig. 5) führt. Der D-Typ ist ein Flip-Flop, das vom Programmzähler oder dem Ubertragausgang gesetzt oder zurückgesetzt werden kann; es speichert den Übertrageingang für den Addierer.

Das Ergebnis der von dem Addierer 110 ausgeführten Addition erscheint auf der Sammelleitung 114, die über einen Schalter 117 zu einem vierstufigen Schalter 1\8 führt, und weiterhin über einen Verstärker 115 an ein UND-Tor angeschlossen ist, wobei der andere Eingang des UND-Tores von der Leitung 113 herkommt. Der Ausgang des Tores 116 ist mit dem Tor 410 für die Zählersteuerung (Fig. 5) verbunden .

Der Vier-Bit-Ausgang aus dem Schalter 118 auf der Vielfachleitung 119 gelangt über einen Schalter 120 auf die · Eingangs-Vielfachleitung 103 des Schieberegisters 101 sowie über den Schalter 121 auf einen vierstufigen Schalter 405 (Fig. 5).

Die Elemente io4 bis 121 bilden einen Teil des Rechenwerks des Rechners.

Der bisher beschriebene Abschnitt des Systems werde sein X-Teil genannt.

209831/0976

Fig. 3 erläutert den Y-Tei.l des Systems, der mit dem X-Teil identisch ist; die einzelnen Komponenten in Fig. 3 sind mit entsprechenden Bezugszeichen im Bereich über 200 wie die entsprechenden Teile aus Fig. 2 versehen.

Fig. 4 erläutert den Z-Teil des Systems, der wiederum identisch mit dem X-Teil ist; die Komponenten in Fig. 4 sind mit Bezugszeichen im Bereich über 300 versehen, die entsprechende Teile aus Fig. 2 bezeichnen.

Die Steuerung des Systems ist der Fig. 5 zu entnehmen. Eine Schalttafel-Steuerung 401 weist 28 Tasten auf. Durch Niederdrücken einer der Tasten wird ein kodierter 8-Bit-Ausgang aus der Schalttafel erzeugt. Von diesen Bits werden vier über die Vielfachleitung 404 auf einen vierstufigen Schalter 405 gegeben. Der andere Eingang zu dem Schalter 405 kommt von den Schaltern 119, 219, 319 über die entsprechenden Schalter 121, 221 und 321. Der Ausgang aus dem Schalter 405 gelangt über Schalter 124, 224 und 324 auf die Ausgangs-Vielfachleitung 104, 204 und 304 des Schieberegisters 101, 201 und 301. Die restlichen vier Bits des kodierten Ausgangs aus der Steuerung 401 gelangen auf vier Eingänge eines 8-Bit voreinstellbaren Zählers 403, der auf irgendeinen gewünschten
voreingestellt werden kann.

auf irgendeinen gewünschten Zustand zwischen 0 und (2--1)

Der Ausgang des Programmzählers 403, der auf eine bestimmte Stellung .voreingestellt ist und unter Steuerung des Zählers weiterzählt, wird auf einen Dekodierer 406 gegeben, der so ausgelegt ist, daß er eines aus 256 Wörtern entsprechend dem auf ihn gegebenen Eingang auszählt. Die Wörter werden in einem Festspeicher gespeichert, der 256 Wörter von je 10 Bit Länge hält. Das ausgewählte Wort gelangt auf einen zehnstufigen Schalter 408, der durch die Taktimpulse ψ

209831 /0976

aus dem Taktimpulsgenerator 411 gesteuert wird, wo das Wort so lange gespeichert wird, bis es benötigt wird.

Der 10-Bit-Ausg.ang des Schalters 408 gelangt auf die Flip-Flops 122, 222, 322, die die Addierer 110, 210 und 310 steuern. Vier der Ausgangsbits aus dem Schalter 408 gelangen über den Schalter 409 auf den Zähler 403.

Der Rechner wird durch Taktimpulse aus dem Takimpulsgenerator 411 gesteuert,- dessen Taktimpulse auf das Schieberegister 101, 201 und 301 sowie auf den Schalter 408 wie beschrieben gegeben werden; sie gelangen weiterhin auf das Tor 410'für die Zählersteuerung. Das Tor 410 nimmt Signale aus den Addierern 110, 210 und 310 sowie von dem Schalter 408 auf und liefert ein Steuersignal für den Zähler 403, das bestimmt, ob der Zähler 403 entsprechend dem Zustand der System-Logik weiterzählt oder nicht. ·

Die Elemente 403 bis 411 bilden den sequentiell arbeitenden Wortgenerator, d.h. vorzugsweise eine Art Leitwerk, des Rechners.

Die Verbindung zwischen den Teilen X, Y und Z des Systems ist in Fig. 6 dargestellt. Ein Dekoder 501 wählt eines von 16 Wörtern entsprechend dem aufgegebenen Eingang aus und erhält seinen Eingang aus der Vielfachleitung 123 (Fig. 2). Der Ausgang wird sowohl auf einen vierstufigen Schalter 502 wie auch auf einen vierstufigen Schalter gegeben. Der Schalter 502 empfängt seinen Eingang aus der Vielfachleitung 223 (Fig. 3). Der Ausgang aus dem Schalter 502 gelangt auf einen Dekoder, der eins aus zehn auswählt, und dessen Ausgänge auf eine 7-Segment-8 Digit-Anzeige gegeben werden. Der Schalter 506 nimmt seinen

209831 /0976

Eingang aus der Vielfachleitung 323 (Fig. 4) auf. Sein Ausgang gelangt auf einen 7-Segment Dekoder 505, der außerdem mit der Anzeige 504 verbunden ist.

Man betrachte nun den Betrieb des oben beschriebenen Systems, bei dem es drei kontinuierlich getaktete Blöcke vor Schieberegistern 101, 201 und 301 gibt. Die Schieberegister stellen einen 12-Bit-Speicher mit einer Gesamtkapazität von 50 Bytes dar.

Das System umfaßt eine große Anzahl von Schaltern, z.B. 105, die mehrfache UND-Tore sind, die durch verschiedene Datenwörter am Ausgang des zehnstufigen Schalters 408 geöffnet oder geschlossen werden. Je nach der speziellen Organisation der Maschine können solche Maßnahmen getroffen sein, daß irgendwelche Schalter zu einem bestimmten Zeitpunkt geschlossen sind. Der Ausgang P des zehnstufigen Schalters 408 liefert weiterhin einen Befehl für die Einstellung der drei D-Typ-Flip-Flops 122, 222, 322 und der Steuerkennzeicheh (control flags), die Teil des Tores 410 für die Zählersteuerung sind..Der zehnstufige Schalter 408 ertastet den Ausgang des dynamischen Festspeichers 407, der 256 10-Bit-Wörter speichert. Auf diese Befehlswörter wird von einem Eins-Aus-256-Dekoder 406 zugegriffen, der von dem 8-Bit voreinstellbaren Zähler 403 gesteuert wird. Der 8-Bit-Zähler wird von einem voreingestellten Zählstand aus durch den Taktimpulsgeber 411 über die Tore 410 zur Zählersteuerung weitergestellt, wobei die Tore 410 ihrerseits durch die Übertragskennzeichen (carry-flags) C und Vergleichssignale M aus den Addierern 110, 210 und 310 gesteuert werden.

Die Schalttafel 401, die 28 normalerweise geöffnete Tastenschalter hat, umfaßt eine Kodiermatrix, die beim Niederdrücken einer der .Tasten ein 8-Bit-Wort liefert. Es ist

20983 1/0978

dafür Sorge getragen, daß eine Sperre eintritt, wenn zwei Tasten gleichzeitig gedrückt werden.

Das 8-Bit-Wort aus der Schalttafel muß als zwei 4-Bit-Wörter angesehen werden. Die ersten vier Bits stellen den 8-Bit-Zähler 403 ein, in dem die ersten vier Bits entsprechend dem erzeugten Kode gesetzt und die zweiten vier Bits zurückgesetzt werden. Die anderen vier Bits des Schalttafel-Wortes werden zu einem zusätzlichen vierstufigen Schalter 405 (bezeichnet mit ¹S') geführt. Der Schalter 'S¹ kann durch vier der Ausgangsbits aus dem zehnstufigen Schalter 408 voreingestellt sein, sowie ebenso von dem vierstufigen Schalter 'a' oder 'b' oder ¹C¹, d.h. von den Schaltern 118, 218 und 318.

Das' 12-Bit synchrone Schieberegister 101, 201 und 301 muß ebenfalls als drei 4-Bit-Bytes betrachtet werden.Diese Bytes sind mit 'X¹/ ¹Y' und ¹Z¹ bezeichnet und erscheinen auf den Figuren 2, 3 und 4. Die in den Schieberegistern gespeicherten Daten können zu einem der vierstufigen Schalter, wie etwa 106, 108, in dem geeigneten arithmetischen Abschnitt geführt werden. Diese Schalter können unter Programmsteuerung die Volladdierer 110, und 310 mit Eingang versorgen, aus denen die Ubertragsignale C und Vergleichssignale M erzeugt werden können.

Die Addiererausgänge werden in die Schalter 118, 218 und 318, d.h. 'a¹, 'b', oder 'c¹, eingesetzt. Der Inhalt des "S"-Schalters 405 kann in den X-, Y- oder Z-Teil eingeführt werden, und unter der Verwendung von ¹S¹ können Daten von irgendeinem der Teile X, Y oder Z zu einem anderen Teil X, Y oder Z übertragen werden»

Es ist zu beachten, daß die gesamte Steuerung durch Voreinstellung des 8-Bit-Zählers 403 auf bestimmte Zustände

209831 /0978

und anschließendes Weiterstellen erreicht wird, wobei dieses Weiterstellen unter Steuerung des Programms geschieht, bis ein Stop-Befehl erreicht wird. Bei jeder Stufe des 8-Bit-Zählers 403 ergibt sich ein anderer Datenfluß, der die gewünschte Funktion nach den jeweiligen Erfordernissen auszuführen gestattet.

Man bemerke, daß der Datenspeicher vollständig auf die Zufallsfolge eingestellt ist, wobei speziellen Digits eine 8-Bit-Adresse zugewiesen ist. Die in dem X-Teil (Fig„ 2) verarbeiteten vier Bits definieren das Arbeitsregister für das jeweils betrachtete Digit. Die in dem Y-Teil (Fig. 3) verarbeiteten vier Bits sind für jenes Digit von Signifikanz. Die weiteren, in dem Z-Teil (Fig. 4) verarbeiteten vier Bits definieren das Digit selbst. Obgleich die Daten nach der Zufallsfolge gespeichert sind, kann der Inhalt eines bestimmten Arbeitsregisters dadurch angezeigt werden, daß der ihm zugewiesene Kode auf dem eins aus 16-Dekoder 501 bezeichnet wird, der das geeignete 8-Bit-Wort in die Anzeige-Schalter 502 und 506 aus den Y- und Z-Speichern gibt, die auf die tatsächliche Anzeige-Zahl in der rechten Position auf der Anzeige 504 entschlüsselt werden.

Es werde angenommen, daß zwei einzelne Digit-Faktoren addiert werden sollen." Die weiter unten beschriebenen Arbeitsabläufe sind simplifiziert dargestellt, um das grundsätzliche zu erläutern°, weiterhin muß in der Software, d.h. in dem Programm Vorsorge getroffen werden, wie der überlauf, negative Zahlen, der Dezimalpunkt, der Vergleich, die.auf den Speicher und den Faktor zugreifende Information, etc. etc. behandelt werden sollen. ^:

Um den Faktor 'M' zu dem ⁰N' zu addieren, wird unter Steuerung durch das Programm folgende Sequenz von Arbeitsschritten ausgeführt:

209831/0976..

Einschalten Löschtaste

Zahltaste (M) + Taste Zahltaste (N)

= Taste

(Sämtliche Bits in den Schieberegistern werden auf Null gesetzt) (Einstellen des Arbeitsregisters Nr. 1) Dadurch werden acht Einsen in X, die Zahlen 1-8 in Y und der Faktor M in Z koinzident mit X.= 1 und Y=I gesetzt. Offensichtlich wird jetzt der Faktor M angezeigt, da die zugehörigen· Daten und Adresse von der Anzeigeschaltung dekodiert werden wird.

Dadurch werden die in dem Arbeitsregister 1 enthaltenen Daten in Arbeitsregister 2 dadurch umgewandelt, daß die'Einsen in X in Zweien abgeändert werden. Weiterhin wird in dem Schieberegister ein Kennzeichen gespeichert, was daran erinnern soll, daß die plus-Taste betätigt worden ist.

Wenn jetzt der Faktor 'N' eingeführt wird, wird das erste Arbeitsregister wieder wie vorher eingestellt und der Faktor N in Z gleichzeitig mit X=I und Y = I gebracht.

Wenn schließlich die Gleichheitstaste gedrückt wird, wird das am wenigsten signifikante Digit der ersten zwei Arbeitsregister durch eine Vergleichsoperation lokalisiert. Dieser Vergleich lädt X und Y in die Schalter 107 und 207 und prüft die Inhalte von X und Y

20983 1 /0976

sequentiell durch die Schalter 109 und 209, bis an den Ausgängen der Volladdierer 110 und 210 die Übereinstimmung festgestellt worden ist. Wenn die zwei am wenigsten signifikanten Digits lokalisiert worden sind, werden sie addiert und wieder in den Schieberegister-Speicher als Arbeitsregister eingesetzt.

Der gesamte Faktor wird so Digit um Digit summiert und am Ende der· Summation des signifikantesten Digits wird dann das Arbeitsregister 3 in das Arbeitsregister 1 umgewandelt und somit • angezeigt.

M+N ist bei X=I Y=I M ist bei X = 3 Y=I N ist bei X = 2 Y = 1

Der Rechner kann so organisiert sein, daß verschiedene Zahlen aus jedem Operationsblock, nämlich Speicher, Rechenwerk und sequentiell arbeitender Wortgenerator, zusammen benutzt werden können, und zwar verbunden in Reihe und/oder"parallel. Es ist nicht nötig, gleiche Anzahlen derartiger Einheiten in jeder der drei Arten von Operationsblocks vorzusehen.

Während in der vorstehenden Beschreibung angenommen worden war, daß das System mit statischer Logik arbeitet, d.h. mit Logik, die gleichspannungsstäbil selbst dann ist, wenn die synchronisierenden Taktimpulse für geraume Weile ausbleiben, kann leicht eingesehen werden, daß der Rechner in gleicher Weise mit dynamischer Logik arbeiten kann, d.h. mit solcher Logik, bei der die Daten verlorengehen, wenn die synchroni-

3 1/0976

- 14 - 2200723

sierenden Taktimpulse für geraume Weile in dem System ausbleiben.

Vorteilhafterweise sind die Schalter B, C, D, E, und G (Fig. 1) sowie die in der Beschreibung als mehrstufig genannten Schalter, etwa 107, 109, 118 ... elektronische selbst-haltende Schalter.

209831/0976

Claims

Patentansp r'ü ehe

1/. Elektronischer Rechner mit einem Rechenwerk zur Ausführung logischer Entscheidungen und mit einem sequentiell arbeitenden Wortgenerator für die Abgabe von Befehlen an das Rechenwerk, dadurch gekennzeichnet, daß Information in einem Speicher mit kontinuierlichem Umlauf (A, 101, 201, 301) in Zufallsfolge gespeichert ist.
2. Rechner nach Anspruch 1, dadurch gekennzeichnet, daß das Rechenwerk (104 ... 121) von dem sequentiell arbeitenden Wortgenerator (403 ... 411) gesteuert wird und eine Einrichtung zur Lokalisierung spezieller Daten in dem Speicher aufweist. ·
3. Rechner nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Rechenwerk unter der Steuerung des sequentiell arbeitenden Wortgenerators arithmetische Funktionen ausführt.
4. Rechner nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß der Speicher Schieberegister (101, 201, 301) aufweist.
5. Rechner nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß-er für einen Betrieb mit statischer Logik ausgelegt ist.
6. Rechner nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß er an mehrere gleichartige Rechner angeschlossen ist und die Speicher, Rechenwerke und Wortgeneratoren in Reihe und/oder parallel geschaltet sind.

20 9831/0976