DE2153889B2 - Beam-lead-halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Beam-lead-halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE2153889B2
DE2153889B2 DE19712153889 DE2153889A DE2153889B2 DE 2153889 B2 DE2153889 B2 DE 2153889B2 DE 19712153889 DE19712153889 DE 19712153889 DE 2153889 A DE2153889 A DE 2153889A DE 2153889 B2 DE2153889 B2 DE 2153889B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
layers
insulating layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712153889
Other languages
English (en)
Other versions
DE2153889C3 (de
DE2153889A1 (de
Inventor
Hermann Dipl.-Phys. 8000 München Kniepkamp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to BE790652D priority Critical patent/BE790652A/xx
Application filed by Siemens AG filed Critical Siemens AG
Priority claimed from DE19712153889 external-priority patent/DE2153889C3/de
Priority to DE19712153889 priority patent/DE2153889C3/de
Priority to CH1237072A priority patent/CH546482A/de
Priority to GB4756972A priority patent/GB1359780A/en
Priority to US00299754A priority patent/US3808470A/en
Priority to JP10636272A priority patent/JPS5630701B2/ja
Priority to NL7214432A priority patent/NL7214432A/xx
Priority to IT30953/72A priority patent/IT969931B/it
Priority to LU66376A priority patent/LU66376A1/xx
Priority to CA154,887A priority patent/CA978660A/en
Priority to SE7213926A priority patent/SE376115B/xx
Priority to FR7238203A priority patent/FR2158019B1/fr
Publication of DE2153889A1 publication Critical patent/DE2153889A1/de
Publication of DE2153889B2 publication Critical patent/DE2153889B2/de
Publication of DE2153889C3 publication Critical patent/DE2153889C3/de
Application granted granted Critical
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein wie im Oberbegriff de Patentanspruches 1 beschriebenes Halbleiterbauele
ment sowie ein Verfahren zur Herstellung eines solchen Elementes.
Halbleiterbauelemente mit beam-lead-Anschlüssen solcher Art sind bekannt Sie bestehen beispielsweise aus einem Substrat aus Halbleitermaterial mit einer auf dem Substrat aufgewachsenen epitaktischen Schicht, einem Schottky-Metall-Halbleiterkontakt und einem weiteren Kontakt. Dabei ist über der gesamten Halbleiteranordnung eine Isolierschicht angebracht, die über den eigentlichen Metall-Halbleiterkontakten entfernt ist. In einem Verfahrensgang wird auf den eigentlichen Metall-Halbleiterkontakten eine Metallschicht aufgedampft, die die Aussparung in der Isolierschicht ausfüllt und auf der Isolierschicht Anschlüsse bildet. Bei genügend großer Dicke der Anschlüsse wird der Aufdampfvorgang beendet.
Ein Nachteil solcher beam-lead-Halbleiterbauelemente liegt darin, daß zwische" der Oberfläche der epitaktischen Schicht und dem Metall auf der isolierschicht eine parallel zu dem eigentlichen Schottky-Metall-Halbleiterkontakt liegende Kapazität entsteht, die in der Sperrphase des Kontaktes störend ist. Beam-lead-Halbleiterbauelemente dieser Art können daher nur bedingt angewendet werden. Einer Erniedrigung der Parallelkapazität durch Verstärkung der Isolierschicht wird bei den bekannten beam-lead-Halbleiterbauelementen dadurch eine Grenze gesetzt, daß das aufgedampfte Metall von einer bestimmten Stärke der Isolierschicht an keine zusammenhängende, poröse Schicht zwischen der Oberfläche der Isolierschicht und der Oberfläche der epitaktischen Schicht bildet und daß die Herstellung sehr kleinflächiger und maßhaltiger Öffnungen in der Isolierschicht bei großer Isolierschichtstärke schwierig ist.
Aufgabe der Erfindung ist es, für ein beam-lead-Halbleiterbavielement einen solchen Aufbau anzugeben, bei dem auch bei großer Dicke der Isolierschicht und bei kleinflächigen öffnungen in der Isolierschicht eine in sich zusammenhängende, nichtporöse und mit der auf dem Halbleiterkörper befindlichen Kontaktierung verbundene elektrisch leitende Schicht ermöglicht wird.
Diese Aufgabe wird bei einem wie im Oberbegriff des Patentanspruches 1 beschriebenen Halbleiterbauelement nach der im Kennzeichen des Patentanspruches 1 angegebenen Weise gelöst. Eine Kernschicht ist dabei eine Schicht aus dem gleichen Metall, das durch eine nachfolgende elektrolytische Abscheidung abgeschieden wird.
Gemäß einer Weiterbildung der Erfindung ist ein Verfahren zur Herstellung eines solchen beam-lead-Halbleiterbauelementes vorgesehen, wie es im kennzeichnenden Teil des Anspruches 13 beschrieben ist.
Die durch die Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß sowohl die Schottky-Metall-Halbleiterkontaktstruktui als auch die weitere Kontaktstruktur des erfindungsgemäßen beam-lead-Halbleiterbaueiementes auch bei großer Dicke der Isolierschicht sicher elektrisch angeschlossen werden können und daß die Parallelkapazität, die parallel zu dem eigentlichen Schottky-Metall-Halbleiterkonta!:! zwischen der Oberfläche der epitaktischen Schicht und der Aufwachsschicht auf der Isolierschicht vorliegt, sehr klein gehalten werden kann.
Die Erfindung wird an Hand von in den Figuren dargestellten Ausführungsbeispielen erläutert.
Fig. 1 zeigt in schematischer Darstellung ein beam-lead-Halbleiterbauelement vor dem Aufwachsen der Aufwachsschichten.
Fig. 2 zeigt in schematischer Darstellung ein Halbleiterbauelement nach dem Aufwachsen der Aufwachsschichten.
Fig.3 bis 13 stellen schematisch die einzelnen Verfahrensschritte zur Herstellung eines Halbleiterbauelementes mit beam-lead-Anschlüssen dar.
Der Halbleiterkörper eines in F i g. 1 dargestellten Halbleiterbauelementes besteht aus zwei Gebieten unterschiedlich hohen Dot.ierungsgrades desselben
ίο Leitungstypus. Das mit dem Bezugszeichen 11 versehene Gebiet ist höher dotiert als das Gebiet 22. Die Melall-Kontaktschicht 4 bildet mit dem höher dotierten Gebiet vorzugsweise einen sperrfreien Kontakt, während die Metall-Kontaktschicht 5 mit dem weniger hochdotierten Gebiet einen Schottky-Metall-Halbleiterkontakt bildet. Auf die Schichten 4 und 5 sind die Keimschichten 6 aufgebracht. Die mit dem Bezugszeichen 7 versehene Isolierschicht ist bis auf die Aussparungen 88 und 99 über den Keimscbichten auf der gesamten Halbleiteranordnung aufgebracht. Die Anschlüsse 10 führen auf der Isolierschicht zu diesen Aussparungen.
In F i g. 2 sind die auf die Keimschichten 6 und auf die Anschlüsse 10 aufgewachsenen Aufwachsschichten mit dem Bezugszeichen 14 versehen.
In Fig.3 ist das höher dotierte Substrat aus Halbleitermaterial mit 1 bezeichnet. Dieses Substrat besteht vorzugsweise aus einem hochdotierten n-Substrat, beispielsweise aus n + -dotiertem Galliumarsenid.
Auf diesem Substrat ist die weniger hochdotierte Schicht 2 epitaktisch aufgewachsen. Vorzugsweise handelt es sich bei dieser epitaktischen Schicht um eine dünne epitaktische n-Schicht.
Die in einem Teilbereich der epitaktischen Schicht 2 und vorzugsweise auch in dem unter diesem Teilbereich liegenden Substrat angebrachte Aussparung 3 ist in F i g. 4 dargestellt. Die Herstellung dieser Aussparung 3 geschieht vorzugsweise mit Hilfe eines fotolithografischen Verfahrensschrittes und anschließender Ätzung.
In Fig.5 ist die in der Aussparung 3 auf dem Subsirathalbleiter aufgebrachte Metall-Kontaktschicht 4 dargestellt. Diese Schicht 4 bildet mit dem Substrathalbleiter vorzugsweise einen sperrfreien Kontakt. Sie besteht vorzugsweise aus einer Gold-Germanium-Legierung oder einen Silber-Indium-Germanium-Legierung. Da in einem späteren Verfahrensschritt auf die Schicht 4 eine metallische Keimschicht aufgebracht werden soll, ist bei einer bevorzugten Ausführungsform des erfindungsgemäßen beam-lead-Halbleiterbauelementes auf die Schicht 4 eine Chrom- bzw. eine Chrom-Nickel-Schicht als Haftvermittler aufgebracht.
In Fig.6 ist die auf einen Teilbereich der epitaktischen Schicht aufgebrachte, vorzugsweise aufgedampfte Metall-Kontaktschicht 5 dargestellt. Bei dieser Schicht 5 handelt es sich vorzugsweise um eine Chromschicht. Die Schicht 5 bildet mit der epitaktischen Schicht einen Schottky-Metall-Halbleiterkontakt.
Wie Fig. 7 zeigt, werden auf die wie oben beschriebenen Schichten 4 und 5 die Keimschichten 6 aufgebracht. Vorzugsweise bestehen die Keimschichten 6 aus Silber, Gold oder Nickel und sind deckungsgleich mit den unter ihnen liegenden Schichten.
Fig. 8 zeigt die Isolierschicht, die zunächst auf die gesamte freiliegende Oberfläche der epitaktischen Schicht, auf die in der Aussparung 3 freiliegende Oberfläche des Substrates aus Halbleitermaterial, auf die Oberfläche der Metall- bzw. Legierungsschichten, soweit diese nicht von den über ihnen liegenden
Keimschichten bedeckt sind, und auf die freiliegenden Oberflächen der Keimschichten aufgebracht wird. Die Isolierschicht ist mit dem Bezugszeichen 7 versehen und besteht aus einem elektrisch isolierenden Material. Als solche Materialien werden vorzugsweise SiO2, Si3N4 oder AI2O3 angegeben. Insbesondere kann auch ausgeheizter Fotolack als Isolierschicht dienen, da er eine kleinere Dielektrizitätskonstante besitzt als die obengenannten Isolierschichten.
Anschließend wird die Isolierschicht 7, wie in Fig.9 dargestellt, über den Keimschichten entweder bis auf einen verbleibenden Randbereich der Keimschichten oder vorzugsweise höchstens so weit entfernt, daß die von der Isolierschicht jeweils freigelassene Oberfläche der Keimschicht gleich der gesamten Oberfläche der jeweiligen Keimschicht ist. Die über diesen freigelassenen Oberflächen der Keimschichten liegenden, in der Isolierschicht befindlichen Aussparungen tragen die Bezugszeichen 8 und 9. Die über dem sperrfreien Kontakt liegende Aussparung trägt das Bezugszeichen 8, während die über dem Schottky-Metall-Halbleiterkontakt liegende Aussparung das Bezugszeichen 9 trägt.
Die in Fig. 10 dargestellten, auf der Isolierschicht angebrachten, elektrisch voneinander getrennten Anschlüsse tragen die Bezugszeichsn 10. Vorzugsweise werden die als Anschlüsse vorgesehenen Metallschichten aufgedampft und mit Hilfe eines fotolithografischen Verfahrensschrittes in die erforderlichen Strukturen gebracht. Sie können beispielsweise aus Gold, Silber oder Nickel bestehen. Die Anschlüsse 10 führen, elektrisch voneinander getrennt, auf der Isolierschicht zu den Aussparungen der ihnen jeweils zugeordneten Kontakte.
In Fi g. 11 sind die auf die Keimschichten und auf die Anschlüsse aufgewachsenen Aufwachsschichten dargestellt. Sie tragen das Bezugszeichen 14. Das Aufwachsen der Aufwachsschichten auf die Oberflächen der Keimschichten und auf die Oberflächen der Anschlüsse erfolgt vorzugsweise auf folgende Weise: Durch das Eintauchen der in Fig. 10 schematisch dargestellten Halbleiteranordnung, die an der dem Metall-Halbleiterkontakt und dem Schottky-Metall-Halbleiterkontakt gegenüberliegenden Fläche des Substrathaibleiters mit einem sperrfreien Kontakt 13 versehen ist, in einen Elektrolyten, der das Metall der Keimschicht als Ion enthält, und durch geeignete Polung des Substrates werden mittels Stromfluß zwischen dem Substrat aus Halbleitermaterial und einer Elektrode, vorzugsweise einer Platinelektrode, die Aufwachsschichten 14 auf der Oberfläche der Keimschicht 3 abgeschieden.
Im Verlauf des Aufwachsprozesses gewinnen die zunächst noch in den Keimschichten in der Isolierschicht angebrachten Aussparungen befindlichen Aufwachsschichten an Dicke und erreichen schließlich die Ebene der Isolierschicht. Die Aufwachsschichten 14 gelangen dann in elektrischen Kontakt mit den zu den in der Isolierschicht befindlichen Anschlüssen 10, die zu den Aussparungen führen, die inzwischen durch die Aufwachsschichten aufgefüllt sind, wenn sie die Ebene der Isolierschicht überragen. Sobald dieser elektrische Kontakt zwischen den Aufwachsschichten und den ihnen jeweils zugeordneten Anschlüssen hergestellt ist, beginnen die Aufwachsschichten auch auf den ihnen zugeordneten Anschlüssen aufzuwachsen. Die Anschlüsse 10 werden dadurch verstärkt. Der Aufwachsprozeß wird abgebrochen, wenn die Aufwachsschichten die Anschlüsse 10 in genügender Weise verstärkt haben. Vorzugsweise beträgt die Dicke der Aufwachsschichten auf den Anschlüssen etwa 10 μηι.
In einem weiteren Verfahrensschritt wird, wie in Fig. 12 dargestellt, die Halbleiteranordnung der F i g. 11 vorder- und rückseitig mit ätzresistenten Schichten 12 versehen. Diese ätzresistenten Schichten bestehen vorzugsweise aus SiO2 oder AI2O3. Sie müssen gegen Ätzmittel, die das Halbleitermaterial angreifen, resistent sein. Als Ätzmittel kann vorzugsweise eine Lösung aus H2SO4, H2O2 und H2O dienen, wobei in der Lösung drei Teile H2SO4, ein Teil H2O2 und ein Teil H2O enthalten sind.
Durch einen abschließenden Ätzvorgang werden die nicht durch die ätzresistenten Schichten abgedeckten Teile der Halbleiteranordnung weggeätzt.
Auf diese Weise gelangt man zu dem fertigen, in Fig. 13 schematisch dargestellten beam-lead-HalbleiterbaueleTient, das mit den verstärkten, durch den Ätzschritt außerhalb der ätzresistenten Schichten freigelegten Anschlüssen direkt in Schaltungen eingelötet werden kann. Daher braucht das beam-lead-Halbleiterbauelement nicht gekapselt zu werden. Damit ist es beispielsweise möglich, bei gekapselten Dioden Gehäusekapazitäten zu vermeiden.
Bei dem beschriebenen beam-lead-Halbleiterbauelement handelt es sich um eine beam-Iead-Schottky-Diode. Mit Hilfe des angegebenen Verfahrens können auch andere beam-lead-Halbleiteranordnungen, beispielsweise Varaktordioden und Mixerdioden, hergestellt werden.
Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Halbleiterbauelement mit einem beam-Iead-Anschluß an einem Schottky-Metall-Halbleiterkontakt und an einem weiteren Metallkontakt zum Halbleiter, bei dem sich auf dem Halbleitermaterial eine Isolierschicht befindet, die an wenigstens zwei Stellen mit Aussparungen versehen ist, wobei ein unter einer ersten Aussparung liegendes oberflächennahes Gebiet des Halbleiters mit Dotierstoff des gleichen Typs und mit anderer Konzentration dotiert ist als das unter der anderen Aussparung liegende oberflächennahe Gebiet des Halbleiters, wobei sich im Bereich der Aussparungen der Isolierschicht auf der Oberfläche des Halbleitermaterials Metallkontaktschichten befinden und v/obei auf der Isolierschicht voneinander getrennte Anschlüsse vorhanden sind, die jeweils zu einer der Aussparungen der Isolierschicht führen, dadurch gekennzeichnet, daß sich auf den Metallkontaktschichten (4,5) unterhalb der Oberflächenebene der Isolierschicht (7) jeweils eine Keimschicht (6) befindet, daß die Isolierschicht unmittelbar an die Keimschichten angrenzt, und daß auf den von der Isolierschicht freien Teilen der Keimschichten jeweils eine elektrisch leitende Aufwachsschicht (14) vorhanden ist, welche die Oberflächenebene der Isolierschicht überragt und mit jeweils einem der Anschlüsse elektrisch leitend verbunden ist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das weniger hochdotierte Gebiet als Schicht über dem höher dotierten Gebiet (1) angeordnet ist und daß in dem weniger hochdotierten Gebiet (2) eine Aussparung (3) vorgesehen ist, die wenigstens bis zu dem darunterliegenden höher dotierten Gebiet reicht und daß sich der weitere Metallkontakt und die Keimschicht in dieser Aussparung befindet.
3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der weitere Metallkontakt ein sperrfreier Kontakt ist.
4. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß sich auf einem Halbleitersubstrat (1), das mit einer höheren Konzentration dotiert ist, eine epitaktisch aufgewachsene Schicht (2) befindet, die mit niedrigerer Konzentration dotiert ist.
5. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß für den sperrfreien Kontakt eine Gold-Germanium-Legierungsschicht als Metallkontaktschicht (4) verwendet ist.
6. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, daß für den sperrfreien Kontakt eine Silber-Indium-Germanium •Legierungsschicht als Metallkontaktschicht (4) verwendet ist.
7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zwischen der Metallkontaktschicht und der Keimschicht des weiteren Kontaktes eine Chrom-Schicht vorgesehen ist.
8. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß für den Schottky· Metallhalbleiterkontakt Chrom als Metallkontaktschicht (5) verwendet ist.
9. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Keimschichten aus Gold, Silber oder Nickel bestehen.
10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Isolierschicht aus SiO2, S13N4 oder Al2O3 besteht.
11. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Isolierschicht aus ausgeheiztem Fotolack besteht
12. Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß an der Halbleiteranordnung ätzresistente Abdeckschichten vorhanden sind.
13. Verfahren zur Herstellung eines Halbleiterbauelementes nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, daß auf einem Substrat (1)
aus hochdotiertem Halbleitermaterial eine Schicht (2) aus Halbleitermaterial epitaktisch aufgewachsen wird, daß ein Teilbereich (3) der epitaktischen Schicht und ein Teil des unter diesem Teilbereich liegenden Substrates in weiteren Verfahrensschritten entfernt werden, daß auf die freiliegende Oberfläche des Substrates aus Halbleitermaterial eine Metall- oder Legierungsschicht (4) aufgebracht wird, die mit dem Substrat einen sperrfreien Kontakt bildet, und daß auf einen Teilbereich der epitaktisehen Schicht eine Metallschicht (5) aufgebracht wird, die mit der epitaktischen Schicht den Schottky-Metall-Halbleiterkontakt bildet, daß anschließend auf die freiliegende Metallschicht (5) des Schottky-Metall-Halbleiterkontaktes und auf die freiliegende Legierungsschicht (4) des sperrfreien Kontaktes Keimschichten (6) aufgebracht werden, daß in einem weiteren Verfahrensschritt die Isolierschicht (7) zunächst auf die gesamten freiliegenden Oberflächen der epitaktischen Schicht, des Substrates aus Halbleitermaterial, der Metall- oder der Legierungsschichten und der Keimschichten aufgebracht wird und daß die Isolierschicht (7) anschließend über den Keimschichten (6) wenigstens bis auf jeweils einen verbleibenden Randbereich der Keimschichten oder höchstens so weit entfernt wird, daß die von der Isolierschicht freigelassenen Oberflächen der Keimschichten jeweils gleich der gesamten Oberflächen der Keimschichten sind, daß auf die Oberfläche der Isolierschicht elektrisch voneinander getrennte Anschlüsse (10) aufgedampft werden, die jeweils auf der Isolierschicht zu den freiliegenden Bereichen (8, 9) der Keimschichten führen, daß in einem weiteren Verfahrensschritt zunächst auf die freiliegenden Oberflächen der Keimschichten Aufwachsschichten (14) galvanisch aufgewachsen werden und daß die Aufwachsschichten, wenn sie die Ebene der Isolierschicht überragen und wenn sie mi; den ihnen zugeordneten Anschlüssen elektrisch in Verbindung stehen, auch auf diese aufgewachsen werden, daß der Aufwachsprozeß bei ausreichender Stärke der Anschlüsse abgebrochen wird und daß in einem Verfahrensschritt die Halbleiteranordnung vorder- und rückseitig mit ätzresistenten Schichten (12) versehen wird,
und daß schließlich in einem Ätzvorgang alle nichl von den Schichten (12) abgedeckten Gebiete des Halbleiterbauelementes weggeätzt werden.
DE19712153889 1971-10-28 1971-10-28 Beam-lead-Halbleiterbauelement und Verfahren zu seiner Herstellung Expired DE2153889C3 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
BE790652D BE790652A (fr) 1971-10-28 Composant a semi-conducteurs a connexions portantes
DE19712153889 DE2153889C3 (de) 1971-10-28 Beam-lead-Halbleiterbauelement und Verfahren zu seiner Herstellung
CH1237072A CH546482A (de) 1971-10-28 1972-08-21 Halbleiterbauelement.
GB4756972A GB1359780A (en) 1971-10-28 1972-10-16 Beam-lead semiconductor components
US00299754A US3808470A (en) 1971-10-28 1972-10-24 Beam-lead semiconductor component
NL7214432A NL7214432A (de) 1971-10-28 1972-10-25
JP10636272A JPS5630701B2 (de) 1971-10-28 1972-10-25
IT30953/72A IT969931B (it) 1971-10-28 1972-10-26 Componente a semiconduttori beam lead
LU66376A LU66376A1 (de) 1971-10-28 1972-10-26
CA154,887A CA978660A (en) 1971-10-28 1972-10-26 Beam-lead semiconductor component
SE7213926A SE376115B (de) 1971-10-28 1972-10-27
FR7238203A FR2158019B1 (de) 1971-10-28 1972-10-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19712153889 DE2153889C3 (de) 1971-10-28 Beam-lead-Halbleiterbauelement und Verfahren zu seiner Herstellung

Publications (3)

Publication Number Publication Date
DE2153889A1 DE2153889A1 (de) 1973-05-03
DE2153889B2 true DE2153889B2 (de) 1977-04-28
DE2153889C3 DE2153889C3 (de) 1977-12-08

Family

ID=

Also Published As

Publication number Publication date
JPS4853674A (de) 1973-07-27
FR2158019A1 (de) 1973-06-08
SE376115B (de) 1975-05-05
US3808470A (en) 1974-04-30
JPS5630701B2 (de) 1981-07-16
IT969931B (it) 1974-04-10
NL7214432A (de) 1973-05-02
BE790652A (fr) 1973-02-15
CH546482A (de) 1974-02-28
CA978660A (en) 1975-11-25
DE2153889A1 (de) 1973-05-03
FR2158019B1 (de) 1976-08-20
GB1359780A (en) 1974-07-10
LU66376A1 (de) 1973-01-23

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2120388A1 (de) Verbindungshalbleitervorrichtung
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1640500A1 (de) Verfahren zur Herstellung von Festkoerper-Schaltungsanordnungen
DE2823973A1 (de) Verfahren zur herstellung eines halbleiters und nach diesem verfahren hergestellter halbleiter
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2315710A1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2628381B2 (de) Vorrichtung zum Bohren von Mikrokanälen zwischen zwei einander gegenüberliegenden Flächen eines n-leitenden Halbleiterkörpers
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE1590220A1 (de) Halbleiterwiderstand und Verfahren zu dessen Herstellung
DE2153889C3 (de) Beam-lead-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1614219A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE2153889B2 (de) Beam-lead-halbleiterbauelement und verfahren zu seiner herstellung
DE1941911C3 (de) Druckempfindliche Halbleitereinrichtung
EP0054655A2 (de) Schottky-Diode und Verfahren zu deren Herstellung
DE1123406B (de) Verfahren zur Herstellung von legierten Halbleiteranordnungen
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE1954443C3 (de) Halbleiterbauelement mit einem Schottky-Übergang und Verfahren zu seiner Herstellung
DE2148658C3 (de) Kleinflächiger Metall-Halbleiterkontakt

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee