DE2126206A1 - Datenverarbeitungsgerat - Google Patents
DatenverarbeitungsgeratInfo
- Publication number
- DE2126206A1 DE2126206A1 DE19712126206 DE2126206A DE2126206A1 DE 2126206 A1 DE2126206 A1 DE 2126206A1 DE 19712126206 DE19712126206 DE 19712126206 DE 2126206 A DE2126206 A DE 2126206A DE 2126206 A1 DE2126206 A1 DE 2126206A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- segment
- address
- memory
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/463—Program control block organisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
- Executing Machine-Instructions (AREA)
Description
HiESSEY HANDEL UHD INVESTMENTS AG
6300 Zug, Sohweiz
Gartenstrasse 2
6300 Zug, Sohweiz
Gartenstrasse 2
Datenverar beitu ngs gerät
s Erfindung bezieht sich auf ein Dätenverarbeitungsgerät
und insbeaondere auf ein beim Zeitteilverfahre η (time
sharing system) au verwendendes G«rät, das Adressierungssyateme
onthält, die selbst einen Speicherschutz ergeben·
Bei Computer systemen, riie im Zeit teilverfahre η arbeiten,
muß unbedingt sichergestellt worden, daß ein Anwenderprogramm
bei Pehlerzuständen (entweder in der Hardware oder Software)
keinesfalls das .Systemüberwaohungsprograram oder eines der
anderen Anwenderprogramme at Ort. Ein solcher Schutz wird
durch Einfügen von Speicherschutzvorrichtungen in das Computersystem geschaffen. Solche Speichersohutzvorrichtungen
können entweder in der Hardwar.9- oder in der Saftware
vorgesehen sein.
108850/1676
Professor M»V. Silkes behandelt in seinem 1968 von
Maedonald, London herausgegebenen Buch "Time-Sharing Computer Systems" in Kapitel 4 "Entwurf eines Systems"
die Verwendung von"i'ähigkeitsregister"genannten Hardware-Registern,
in die Segment be zeichnungen eingegeben sind.
Jede Segment be zeichnung besteht aus einem Bais-End- und
Typencode, und sie wird zur Bildung der Startadresse (Basis 6ode) , der Endadresse ( End-Code) uad derArt des erlaubten
Zugriffs (Typen-Code) für jedes Speiohersegaseni; im Systemspeicher
verwendet. Jedes Programm besitzt eine Gruppe von Fähigkeiten, die das Programm und die Datensegmente bildet»
auf die der Zentraleinheit der Zugriff erlaubt wird, wenn diese das Programm durchführt. Das Pähigkeitsregistersystem
ist auf den Seiten 49 bis 59 der zweiten Auflage von 1969 des oben erwähnten Buchs unter dem Titel "Speicherschutz"
im einzelnen näher beschrieben.
Erfindungsgemäß sollen solche Fähigkeitsregister bei der
Bildung eines sehr sicheren SpeicherSchutzsystems verwendet
werden, das beispielsweise in einer im Echtzeitbetrieb arbeitenden M<iprogramraverarbeitungsanlage angewendet
werden kann, die sich beispielsweise für die speicherprogramraierte
Steuerung von Fernwermittlungssystemen wie
Telephon?·, Telegraphie- oder Datenübermittlungssysteme
eignet.
Bei solchen Systemen ist es oft notwendig, (zoeammeßfassend
Informationssegmente genannte) Programm- und Datensegmente
innerhalb der Speicheranlage zu bewegen. Bei großen Systemen kann es tatsächlich notwendig sein, eine Vielfalt von unterschiedlichen
Arten von Speichergeräten vorzusehen, damit der gesamte, zur Steuerung des !ernverraittlungssystems notwendige
Nachrichtenkomplex aufgenommen werden kann. Die Speicheranlage
kann beispielsweise aus einem von Magnetkern-oder Dünnfilm-
109850/1676
speichern mit Schnellzugriff gebildeten Hauptspeicher . '
bestehen, der von-einer Anzahl von Großraumspeichergeräten
wie Magnettrommel- , Magnet band speicher η und großen Magnetkernspeicher^ mit Langsamzugriff unterstützt
wird. Die Zentraleinheiten sind so ausgebildet, daß sie mit Programm- und Datenblöcken (oder Segmenten) in schnellen
Hauptspeicher arbeiten, und die Nachrichtensegmente können
vom Zusatzspeicher abgerufen werden, wenn es erforderlich ist.
Wenn beispielsweise in einem Hauptspeicher modul ein Fehler
auftritt, ist es' außerdem notwendig, unbedingt notwendige Nachrichtensegmente in Bereitschafts-oder andere Speicherraodüle
umzuspeichern, damit die Betriebsbereitschaft des
Pernvermittlungssystems aufrecht erhalten wird. Venn eine \
solche Umspe icherung erfolgt, muß das Speicheradressiersystem
unbedingt dafür sorgen, daß die Verbindungsadressen zu den Nachrichtensegmenten, die bewegt worden sind,
erhalten und in der kürzest möglichen Zeit richtig nachdatiert werden.
Gemäß der Erfindung soll ein Datenverarbeitungsgerät mit
einem Spoicheradressiersystem geschaffen werden, das
Speicherschutzvorrichtungen enthält und das das Umspeichern von Nachrichtensegmenten ermöglicht, ohne daß komplizierte
Verbindungsadressenänderungen durchgeführt werden müssen.
Das nach der Erfindung geschaffene Datenverarbeitungsgerät
für ein im Zeitteilverfahreη arbeitendes Computersystem
enthält eine Zentraleinheit und eine Speichereinheit, wobei
ü ie Information in der Speichereinheit in Segmenten angeordnet
ist und die Zentraleinheit mehrere Fähigkeitsregister enthält, von denen jedes so ausgebildet ist, daß
es eine Segmentbezeichnungsinformation speichert, die
die Basis-und Endadresse eines Nachrichtensegments angibt, und es ist dadurch gekennzeichnet, daß eines derFähigkeitsj.
^ister so ausgebildet ist, daß esjeine Information festhält,
109850/1676
die die Basis-und Endadresse eines Hachrichtensegments
bildet, das eine Segmenthinweisliste, insbesondere auf
das gerade von der Zentraleinheit ausgeführte Programm enthält, und daß ein weiteres der Fähigkeitsregister so
ausgebildet ist, daß es eine Information festhält, die die Basis- und Endadresse eines Nachrichtensegments
festhält, das eine Haupt Fähigkeit si is te enthält,
wobei die Hauptfähigkeitsliste für jedes Nachrichtensegraent
in der Speichereinheit eine Eintragung" enthält, die aus einer die (Basis- und Endadresse eines Segments
bildenden Information zusammengesetzt ist, und die Segraenthinweisliste
eine Liste von Datenwörtern enthält, die als Hinweis zur Bildung.verschiedener Eintragungen in der
Hauptsegmentliste verwendet werden.
Die Schaffung wenigstens einer Segmenthinweisliste für jedes Programm ermöglicht es, dem Überwachungsprogramm,
jedem Programm im Programmladezeitpunkt Segmente zuzuordnen, und es kann daher die Speicherbereiche, innerhalb denen ein
Programm arbeiten kann, genau bezeichnen. Die Verwendung der einzelnen Haupt fähigke it si iaiie' , auf die mit Hilfe
tier Hinweise der Segmenthinweisliste Bezug genommen wird, erleichtert die Schwierigkeiten, die bei der Bewegung von
Nachrichtensegraenten auftreten. Durch die Schaffung einer
Segmenthinweisliste für jedes Programm des Systems kann ein entsprechenderSegmenthinweis in einem Standardplatz
im Speicherbereich eines bestimmten Programms eingeschrieben
werden, und dieser Hinweis kann zur Rekonstruktion des Inhalts der Eähigkeitsregister verwendet werden, wenn das
Programm nach einer Stillegung reaktiviert wird. Dieses Verfahren erleichtert die Schwierigkeiten der Umspeicherung,
wenn llachrichtensegmente im speichersystem herumbewegt werden,
da nur eine oder mehrere entsprechende Vereinbarungen in
der Haupt fähigkeitsliste verändert werden müssen, damit die
109850/1676
Kenntnis ihre3 neuen Speicherplatzes erhalten bleibt.
Es ist nicht notwendig, viele Stufen von Unterprogrammen
und viele Programmspeicherbereich-e zu durchsuchen, um die
Verbindungsadressen zu dem bewegten Segment oder den Segmenten zu verändern. Wenn die Basis- und End information
eines bestimmten Nachrichtensegments einmal gebildet sind,
wird sie immer beim selben Eintrag der Hauptfähigkeitsliste
gehalten, wobei die Hinweise in den Segraenthinweisliaten
stets gültig sind. Der tatsächliche Ort des Segments wird dann natürlich von der von der Hauptfähigkeitsliste abgeleiteten
Basis-und End information geliefert. Wenn ein Fähigkeits- {
register geladen werden soll, das kein solches ist, das die Information für die Segmenthinweisliste und für die Hauptfähigkeitsliste
enthält, muß das Befehlswort 3,ediglich(T) bestimmen, welches F^higkeitsregister geladen werden soll
(II), auswählen, welches Fähigkeitsregister derzeit gerade
die Segmentbetföichnung der Segmenthinweisliste enthält
und (III) die erforderliche nach unten gerichtete Versetzung der Segmenthinweisliste, die den Zugriff zur Hauptfähigkeibs-.
liste an der Eintragung erlaubt,' die dem erforderlichen
Segment entspricht. Nach Empfang dieser Information verwendet die Zentraleinheit das ausgewählte S1 ähigkeitsregister dazu,
die Basisadresse der Segmenthinweisliste abailelten, aa<ter die vom g
Befehl bestimmte Versetzung hinzugefügt wird* Der so bestimmte Speicherplatz in der Segmenthinweisliste wird
dann gelesen, damit ein Hinweis erzeugt wird, der als Versetzung in der Hauptfähigkeitsllste verwendet wird.
.Die Basisadresse aus dem weiteren Pähigkeits register wird
dann mit dem Hinweis verwendet, um den erforderlichen Eintrag in die HauptfähigkeitäListe zu bestimmen. Nun wird ein Zugriff
auf den geforderten Eintrag in der Hauptfähigkeitsliste
durchgeführt, damit die laufende Basis- und End information für das geforderte Segment hergeleitet wird, und diese
109850/1676
Information wird dann zu dem voüj Befehlswort ausgewählten
Fähigkeitsregister geleitet. Zu Schutz zwecken,wird das
weitere Eähigkeits register (nämlich das Register, das
die Segment bezeichnung fund ie Hauptfähigkeitsliste speichert)
am besten so ausgebildet, daß es von einem Befehlswort nicht ausgewählt werden kann, und es wird beispielsweise
bei Systemanlauf bedingungen geladen. Das Miigkeitsregister,
das die Segmentbezeichnung enthält, die die Segmenthinweisliste bildet, kann jedoch von einem Befehlswort adressiert
werden, und es wird geladen, wenn ein Programmwechsel erfolgt.
Gemäß einem Merkmal der Erfindung wird ein Batenverarbeitungsgerät
geschaffen, bei dem jedes der Pähigkeitsregister auch eine Zugriffsartinformation enthält, die
die erlaubte Zugriffsart bezeichnet, die vom Programm auf
das Segment durchgeführt werden kann, das von der darin enthaltenen Segmentbezeichnungsinf orraation bestimmt wird,
wobei jedes der Wörter in der Segmenthinweisliste von einer
Zugriffsart -Information begleitet ist.
Dio Anordnung jedes Eintrags in einer Segmenthinweisliste in zwei Teilen (d.h. den Zugriffsartcode und den Hauptfähigkeitslisten-Versetzcode)
erfordert, daß der Zugriffsartcode getrennt in das ausgewählte Fähigkeitsregister
eingegeben wird und zwar zu einer anderen Zeit als die Basis- und Endadressen. -^as Herausnehmen des Zugriffsartco
§es aus deraHaupt fähigke it slis te neintrag weist jedoch
einen besonderen Vorteil auf, da es ermöglicht, daß auf dasselbe Speichersegment durch zwei oder mehr getrennte
Programme mit verschiedenenZugriffsartcodes einZugriff
•erfolgt. So kann beispielsweise ein Segment für ein Programm
als Pestwertspeicheraegment ausgebildet sein, während
109850-/1676
das gleiche Segment beispielsweise für ein anderes Programm ein I'ese-Schreibspeichersegment sein kann. Auf diese Weise
kann derselbe Eintrag in der Hauptfähigkeitsliste für jede
Fähigkeit verwendet werden, die das Segment benützt, da der Zugriffsartcode jeweils getrennt hergeleitet wird.
Gem?.ß einer Weiterbildung der Erfindung wird ein Datenverarbeitungsgerät
geschaffen, bei dem jeder Eintrag in der Hauptfähigkeitsliste auch einen Segmentbezeichnungs-Prüfcode
enthält, der eine charakteristische Beziehung zur Basisadressen-und Endadresseninforraation desselben
Eintrags aufweist, wobei die Zentraleinheit so ausgebildet "
ist, daß sie bei der Durchführung eines Fähigkeitsregister-Ladevorgangs
aus der Basisadressen-und Endadressen information in dem Fähigkeitsregister unabhängig einen lokalen
Prüfcode berechnet und diesen mit dem Segment beζeichnungs
prüfcode vergleicht.
Die Verwendung eines dritten Elements in jeden Eintrag
in der Haupt fähigkeitsliste erlaubt die Prüfung des
Laüevorgangs des Fähigkeitsregisters, damit das Einstellen der Fähigkoitsregiater garantiert wird. Typischerweise
i3t der Segment be ze ich nungs-Prüf code die Summe der Basisadressen-und
Endaftresseninformation, und er wird im Lade- I Zeitpunkt des Fähigkeitsregisters mit der Summe der Adresseninformation
in dem zuletzt geladenen Fähigkeitsregister unter der Steuerung durch die Rechenschaltungen der Zentraleinheit
(CPU) verglichen. Diese Prüfanordnung dient zwei Zwecken; sie garantiert die Exaktheit der Fähigkeitsrqgister,
wenn sie geladen sind und sie stellt zusätzlich eine Prüfung in einetD großen Bereich des zentralen Verabeitungsgeräts
dar.
109850/1676
Ein Aisführungsbei3piel der Erfindung ist in der Zeichnung
dargestellt. Darin zeigen:
Pig.1 ein vereinfachtes Blockschaltbild der Zentraleinheit
eines Datenverabeitungsgeräts nach der Erfindung,
Fig.2 die Anordnung der Fähigkeitsregister des Datenverarbeitungsgeräts,
Fig.3 eine typische Zuordnungsanordnung für den Zugriffsar-teode
einer Segmentbezeichnung,
Fig.4 die Anordnung eines Befehlswortes,
Fig.5 ein Diagramm der Operationen, die bei der Durchführung
einer Fähigkeit3registcraufladung im Arbeitsspeicher
unter Verwendung der reservierten Segraenthinweisliste
und der Haupt fäiigke its liste aufgeführt werden, und
Fig.6 ein Flußdiagramm des Befehls zur Fähigkeitsregisterladung
im Arbeitsspeicher.
Unter Bezugnahme auf Fig. 1, die aus sswei Seite an Seite
nebeneinander zu legenden Figuren 1a und 1b besteht, wobei Fig.ib rechts liegen soll, erfolgt nun eine
kurze allgemeine Beschreibung der Zentraleinheit (CPTJ), die ein Speicherschutzsystem enthält, auf das sich die
Erfindung bezieht.
Allgemeine Beschreibung -·
Die Zentraleinheit GPU besteht aus einem Befehlsregister
IR, einer Registergruppe aus Akkumulator/Arbe its register
ACC STK, einem Ergebnisregister RES REG, einem Operandenregister OPREG* , einem Mikroprogramm-Leitwerk juPROG,
109850/1676
einem Rechenwerk MILL, einer Datenvergleichsschaltung COMP,
einem Speicherdaten-Eingangsregister SDIREG sowie aus
zwei Speicherschutzregistergruppen BASE STK und.TC/LMT STK.
Typ iseherweise können die drei Registergruppen (ACC STK,
BASE STK und TC/LMT STK) unter Verwendung sogenannter
Zwischenspeichereinheiten aufgebaut sein, und diese.
Ζ w is chets pe icher ei η hei te η sind mit Zeilenauswahl cha It unge η
(SELA, SELB und SELL ) ausgestattet, die die Veründung des
geforderten Registers mit den Eingangs- und Ausgangsleitungen
der Gruppe steuern.
Zur leichteren Darstellung sind die verschiedenen Datenwege j
zwar in Fig.1a und "Fig. 1b zwarals einzelne Leiter dargestellt,
doch ist die Zentraleinheit CHJ für eine Parallelverarbeitung
organisiert· Die Zentraleinheit CPU besitzt eine sogenannte Hauptvielfachleitung MHW, eine Speichereingangs-Vielfachleitung
SIH und eine Speicherausgangsvielfachleitung
SOH. Jede dieser Vielfachleitungen umfaßt typ.i3cherweise 24 Bits entsprechend der Größe eines
gespeicherten Worts. Beide Speichervielfachleitungen enthalten zusätzlich Steueraignal-Vielfachleitungen SIHCS
bzw. SOHCS. Die Speichereinheit ist in Fig.1 nicht dargestellt;
es soll angenommen werden, daß die Zentraleinheit CPiJ über die Speicherausgangs-Vielfachleitung SOH und die
Speichereingangs-Vielfachleitung SIH mit beispielsweise "
einem Feld von Speichermoduln verbunden ist» Auch ist in rien Figuren 1a und 1b nur eine Zentraleinheit CPU dargestellt,
doch kann die hier beschriebene Lehre auch bei einem sogenannten Multiprogrammverarbeitungssystem angewendet
werden, wobei jede Zentraleinheit CPU mit ihrem eigenen Sararaelschienensystem ausgestattet ist und der Zugriff auf
jeden Speichermodul über eine ZyklusVerteilungseinheit erfolgt,
damit gleichzeitige Zugriffe auf den Speicher der
109850/1676
Zentraleinheit CPU aufgelöst·werden.
Den verschiedenen Vielfachleitungen siid mehrere Und-Schaltungen wie G1O (daa sind jene Schaltungen,
die mit der Zahl 2 bezeichnet sind) zugeordnet, die von Mikroprogrammsignalen gesteuert werden. Es sei
bemerkt, daß jede Schaltung in der Praxis aus 24 Schaltungen besteht, wobei für jede Leitung der für 24 Bits
ausgelegten Viel fach leitung eine Schaltung vorgesehen
ist. Diese Schaltungen werden dabei unter der Steuerung durch das Mikroprogramm so aktiviert, daß sie das Einachreiben
von Daten auf den verschiedenen Vielfachleitungen in die ausgewählten Register nach Bedarf erlauben.
Die Und-Verknüpfungsart , beispielsweise in der Und-Schaltung
QfS, ist auch am Ausgang der Register und Registergruppen
vorgesehen, damit ein wahlweises Verbinden der verschiedenen Register mit dem Rechenwerk MILL· ermöglicht
wird. In den Figuren 1a und 1b sind auch mehrere Oder-Schaltungen
(das sind jene Schaltungen, die mit der Zahl 1
bezeichnet sind) dargestellt, die nur zu Trennzwecken verwendet werden, damit zwei oder mehrere Signalwsge über eine
Odar-Vgrknüpfung zu einem Eingangsweg zusammengeführt werden
können.
Diese Zwischenspeichereinheit wird zur Bildung mehrerer
Akkumulatorregister, Maskenregister und Modifizierungs*·
register verwendet, und das geforderte dieser Register kann entweder unter Steuerung durch das Mikroprogramm oder
die Steuerfeld bits eines Befehlsworts ausgewählt werden. In der Akkumulator gruppe ACC STK sind auch ein Befehlszählregister
SCR sowie zusätzliche Register wie ein Zeitplan-Taktregister
und ein Programm-Taktregister enthalten· Diese zuletzt genannte Registergruppe ist nur unter der
1098S0/ 1 676
Steuerung durch das Mikroprogramm oder über einen besonderen
Befehl auswählbar. Das geforderte Register wird dadurch ausgewählt, da 13 ein Auswahlcode zur Zwischenspeicher-Auswahlschaltung
SELA geleitet wird, der das geforderte Register mit den Eingangs- und Ausgangspfaden der Zwischenspeichereinheit
verbindet.
Diese Zwischenspeichereinheit wird dazu verwendet, eine Anzahl von "halben" Fähigkeitsregistern für die Zentraleinheit
CPU zu bilden. Es wurde oben bereits ausgeführt, daß die Speicherschutzanordnung mehrere sogenannte Fähigkeits- λ
register enthält, von denen ;jedes eine Segmentbezeichnung
festhält, die aus einer Basisadresse, einer Endadresse
und einem die erlaubte Zugriffsart angebenden Code besteht. Die Basis registergruppe enthält die Basisadressen aller
in einer Verarbeitungseinheit vorgesehenen Fäliigkeitsregister.
Auf der linken Seite von Pig.2 sind die in dieser Gruppe enthaltenen halben Fähigkeitsregister
dargestellt; sie bestehen aus sogenannten Arbeitsspeicherlähigkeitsregistern
WCRO bis WCR7 und aus einer Anzaftl von sogenannten verdeckten Fähigkeitsregisfceru. Es sind
nur zwei der verdeckten Pähigkeitsregister DCR und MCR
dargestellt, da nur diese zwei für das Verständnis der hier beschriebenen Anordnung von Bedeutung sind. Die Arbeits- I
speieher-Fähigkeitsregister können von Auswahlcodes iro
Befehlswort ausgewählt werden, während die verdeckten Fähigkeitsregister nur über besondere Befehls wortsteuercodes
und über vom Mikroprogramm erzeugte Aus wahl codes ausgewählt werden können.
109850/1676
Die Arbeitaspeicher-F'ihigkeitsregister werden dazu verwendet,
Segment bezeichnungen zu speichern, die die Arbeitsbereiche
des Speichers definieren, auf die der Zugriff dea derzeitigen Zentraleinheitsprograrams erfolgen muß .
Ernes'oder mehrere der Ärbeitsepeicher-Fähigkeitsregister
■wird zum Reichern einer Segmentbezeichnung verwendet, die
als eine reservierte Segment hinweisliste RSPT definiert ist, deren Bedeutung später noch beschrieben wird. Auch kann
das Arbeitsspeicher-Fähigkeitsregister SCR7 beispielsweise
zum Festlegen des laufenden Programmsegments verwendet werden.
Die Register' mit den "verdeckten" Fähigkeiten werden
dazu verwendet, die Segmentbezeichnungen zu speichern, die Verwaltungsbereiche festlegen. Jüypiseherweise speichert
das Fähigkeitsregister DCR die Segmentbezeichnung , die
einen "Programmabzugs"-Bereich festlegt. Das andere Register mit verdeckter. Fähigkeit, das für die hier beschriebene Anordnung
von Bedeutung ist, ist das Hauptfähtgkeitslistenregister
MCR, dessen Verwendung später ersichtlich wird«
Jede Basisadresse eines Fähigkeitsregisters bezeichnet (a) den Speichermodul (8Bits ), in dem sich das Segment
befindet, und (b) : .die Basis- oder Anfangsadresse
dieses Segments (i6Bite).
Zugriffsart-Code/Endadressen-Gruppe TC/LMT S(EK,
Diese Gruppe bildet die andere "Hälfte" der Fähigkeitsregister, und sie ist auf der rechten Seite von Fig.2
dargestellt. Jedes Fähigkeitsregister wird von einer entsprechenden Zeile sowohl in der Basisgruppe als auch
in der Zugriffsart-£ode/Endadressen-Gruppe gebildet.
109850/1676
Jeder Zugriffsart-Code/Endadresaen-Abachnitt eines Fähiglceitsregistera
gibt folgendes an: (a) Die Art dea zuläasigenZugriffs
zu dem Segment (8 Bits) und (b) die Endadresse (16 Bits) des Segments in den von der Basisadrease festgelegten
Speichermoduln.
Fig.5 zeigt eine typische Gruppe von Codes erlaubter Zugriffarten.
Der 8 Bi1a umfassende Zugriffsart-Code ist in drei Abschnitte unterteilt, nämlich(I) in den Abschnitt PS,
der den zulässigen Speicherbetrieb angibt, (II) in den
Abschnitt DT, der die Datenart angibt, und (III), den Abschnitt RTE, der eine Leitinformation enthält.
Der Abschnitt PS , der den zulässigen Speicherbetrieb
angibt, bestimmt typischerweise den reinen Speicherlesebetrieb (STR), de.n reinen Speicherschreibbetrieb (STW)
oder den SpeieherLsae-und Speicherschreibbetrieb (STR/W).
Der Datenartabschnitt DT bestimmt typischerweise,dasß das
Segment aus Daten (D) besteht, daß das Segment aus einem Programm (.P , d. .h. aus Befehlswörtern ) besteht, oder
daß das Segment eine $rogrammreservierte Segmenthinweisliste
PRSP ist. '
Der letzte Abschnitt des Zügriffsartcodes, der Leitabschnitt
RTE , bestimmt die Verwaltungsart des Segments, wobei typischerweise angezeigt wird, daß das Segment (a)
ein normales Speicherbetriebssegment NSO (beispielsweise
eine Datei), (b) ein Warteschlangensegraent Q, das Datenpakete
nach dem Prinzip " zuletzt herifein-zuletzt hinaus"
speichert, (c) ein Programmabzugs bereich DUMP, der im
Falle einer Unterprogrammverschachtelung nach dem Warteschlangenprinzip
betrieben werden kann oder (d) ein internes
109850/1676
Register segment IR ist,
Zur Festlegung der verschiedenen Segmentarten werden gewisse Kombinationen von Segmenten PS der zulässigen
Speicherart ) von Datenartsegmenten DT und Leitsegmenten RTE
verwendet; offensichtlich sind dabei gewisse Kombinatinnen
ungültig. Der Zugriffsartcode wird.in der Mikroprogrammein'heit
nPROG dazu verwendet, die Art der Operation zu prüfen, die bei jedem Speicherzugriff erforderlich ist,
um zu verhindern, daß nicht autorisierte Zugriffe erfolgen. Die Bedeutung gewisser Zugriffsartcodes wird später ersichtlich,
wenn der Vorgang bei einem Befehl zum Laden eines Pähigkeitsregisters beschrieben wird.
Ergebnis register RES REG,:/
Dieses Register wird über Und-Gatter G15 von der Vielfachleitung
MHW dor Zentraleinheit· CPU gespeist, und es kann
zur vorübergehenden Speicherung des Ergebnisses einer
Rechenoperation verwendet werden.
Operandenregister OPREG. ' .
Dieses Register kann entweder über Unä-Schaltungen G2
von der Hau^pt vielfach leitung MHW der !jSgntraleinheit CPU
oder über Und-Schaltungen G12 von der Speicherausgangs-Vie
!fach leitung- SOH gespeist werden, und es kann als
Zwischenregister bei der Bildung einer Speicher zugriffaadresse
verwendet werden. Das Befehls wert wird in dieses Register
eingegeben,wenn ein Befehlswort aus dem Speicher ausgelesen
109850/1676
Befehls register IR -
Dieses Register wird zum Speichern der Steuerbitfelder
eines Befehlsworts verwendet. Jedes Befehlswort besteht aus einer Anzahl von Steuerfeldern und einer Versetzadresse.
Fig.4 zeigt ein typisches! Befehlswort. Die 24 Bits eines Befehlsworts sind in acht Offeetadressenbits
(OS) und in 16 Steuerbits (CF) unterteilt. Die Steuer bits CF sind wiederum in fünf Steuerfeldabschnitte unterteilt.
Die Bits 9 bis 11 bilden ein Arbeitsspeicherauswahlfeld
WCRA für ein Fähigkeitsregister, wobei dieses Aus wahl feld
da3 Fähigkeitsregister festlegt, das die Segmentbezeichnung ä
enthält, auf die sich der Versetz wert des Befehlsworts bezieht. Dieses Auswahlfild ist sowohl in der Basisgruppe BASE
STK als auch in der Zugriffsart-Code/Endadressen-Gruppe der
Zentraleinheit CPU von Fig.1a und 1b aktiv. Die tatsächliche Speicheradresse, die be.i einem Speicherzugrtiffsbefehl
verwendet wird, i3t ein Speicherplatz,dessen Adresse
von dem Versetzwert festgelegt wird, der der Basisadresse in die von den Bits des Auswahlfeldes WCRA
spezifizierten-'. Fähigkeitsregister entnommen ist.
Bits 18 bis 20 bilden ein zweites Registerauswahlfeld
SR, und sie können dazu verwendet werden, eines der Register der Akkumulatorgruppe ACC STK von Fig.1a "
oder ein zweites Arbeitsspeicher-Fähigkeitsregister in der Basisgruppe BASE STK und der ZugriffsartyCode/Endadressen-Gruppe
TC/LMT STK von Fig.1a und 1b festzulegen. Die Bedeutung
der zuletzt genannten Verwendung dieser Bits wird
später noch ersichtlich*.
Die Bits 21 bis 23 bilden ein Modifizierungsauswahlfeld M,
und sie werden dazu verwendet, eines der Register der Akkumulatorgruppe ACC STK festzulegen, dessen Inhalt
a" 3 Adressen modifizierung verwendet werden soll. Der Wert M=O
wird zur Anzeige verwendet, daß keine Modifizierung erforderlih ist. . 109850/1676
Das Bit 24 wird als Diskriminatorbit verwendet, daa beispielsweise
dazu verwendet wirrt, die Versetzadresse als Adresse
oder al3 Buchstabenwert auszuweisen. Dieses Bit h* keine
echte Bedeutung für den Betrieb der Zentraleinheit beim Funktionieren der hier beschriebenen Anordnung, da es
sich im "O"~Zustanä befindet, wenn sich der Versetzwert
auf eine Speicheradressierung bezieht; es wird daher nicht
weiter erörtert.
Die Bits 12 bis 17 bilden den Punktions code PC des Befehlsworts,
und sie werden.zum Adressieren der Mikroprogrammeinheit
nPROG (Pig.1b) verwendet, damit die Zentraleinheit
CPU bei der Ausführung des geforderten Befehls gesteuert wird.
Mikroprogrammeinheit jaPROG-.
DieseEinheit steuert die Ablauffolge, die Registerauswahl
und die Rechenwerkfunktionen, die bei der Ausführung eines Befehls erforderlich sind.Sie liefert zeitlich abgestimmte
und geordnete Steuersignale an die verschiedenen Eingangsund
Ausgangsschaltungen der Register und des Rechenwerks (Leitungen AlIuS) zur Steuerung der Datenübertragung. Die
Segmentbezeichnungscodes werden auch dazu verwendet, die
Mikroprogrammeinheit uPROG überLeitungen CRTC zu adressieren,
damit die Mikroprogramweinheit die Speicherzugriffsoperationen
überprüfen kann. Die Mikroprogrammeinheit kann auch Register aus der Akkumulatorgruppe und der Gruppe
der Pähigkeitsregister auswählen; die Badeutung dieser
Operationen wird später noch ersichtlich. Schließlich werden dem Rechenwerk MILL (über Leitungen AUIS) gewisse
Bedingungssignale entnommen und der Vergleichsschaltung COMP
(über Leitungen CIS) zugeführt, die in der Mikroprograrameinheit
109850/167 6
zur Ausführung der Mikroprogramme jedes Befehls zy kl us
verwendet werden. Die Mikroprogramm-Steuersignale sind in Pig. 1b durch die Leitungen ttPG-CS zusammengefaßt dargestellt.
Typischerweise kann die Mikroprogrammeinheit einen
Pestwertspeicher enthalten, in dem die für jede Befehls-Mikroprogrammoperation
erforderlichen Steuersignale gespeichert s i nd.
Rechenwerk MILL
Dieses Werk ist ein herkömmliches Rechenwert, das parallel Rechenoperationen und logische Operationen mit Datenwörtern
durchführen kann, die itaaan seinen zwei Eingängen zugeführt
werden. Sein Ergebnis wird einem von Mikroprogramm festgelegten Bestimmungsort über die Haupt vielfachleitung MHW
zugeführt. Die eigentlichenOperationen, die vom Rechenwerk
MILL durchgeführt werden, werden von den Rechen werk-Mikroprogrammsteuersigna le n AlUiS festgelegt, die von der Mikroprogrammeinheit
nPROG erzeugt werden.
Vergleichs einheit COMP
Diese Einheit vergleicht die in das Speicherdateneingangsregister
SDIREG- eingegebene Adresse mit den Basis-und Endadressen der Segment bezeichnung bezüglich des Speicherzugriffs,
und sie vergleicht den Zugriffsartcode mit
den Speichersteuersignalen . Die Bedingungsanzeige-Ausgangssignale
CIS, die von der Vergleicheeinheit COMF erzeugt werden, werden als Teil der Rechenwerk-Bedingungssignale AUCS in
die Mikroprogrammeinheit uPROG eingegeben, Die Bedeutung
der Funktion der Vergleichs einheit wird unten noch erkennbar.
109850/1676
Dieses Register wirkt als Aus gangsregister für die
von der Zentraleinheit zum Speicher zu gebenden Daten (Ausgangsregister "Zentraleinheitsinhalt zum Speicher"),
und die zur übertragung zura Speicherwerk bestimmten
Daten werden in diesem Register vor ihrer Übertragung zum Speicher über die Speichereingangsvielfachleitung SIH
gesammelt.
Es erfolgt nun eine Beschreibung eines Ausführungsbeispiels
der Anordnung bei der Durchführung eines Befehls "Ladearbeit
sspe icher fähigkeits register".
Die zur Durchführung dieser Befehls operation erforderlichen
Prozeduren werden im Zusammenhang mit den Figuren 5 und
beschrieben; die von der Zentraleinheit GPU ausgeführten tatsächlichen Vorgänge werden im Zusammenhang mit den
Figuren la und 1b beschrieben.
Unter Bezugnahme auf Fig.5 erfolgt zunächst eine grobe
Übersicht über die wesentlichen Operationen des Befehls "Lade Arbeitsspeicherfähigkeitsregister" (LD WCR). Das
Format des Befehlsworts IW für den Befehl LD WGR ist
in Fig.5 oben äar gestelltes Befehlswort IW enthält
folgende Informationen:
Bits 1 bis 8 bezeichnen die Yersetzwerte (X), die sich
auf die Hinweis liste RSPT der reservierten Segmente beziehen,
Bits 9 bis 11 bezeichnen das Fähigkeitsregister (WGRA),
das die Segmentfeezeichnung für die Hinweiallste
der reservierten Segmente enthält,
109850/1676
Bits 12 bis 17 bezeichnen den Έunktions code des Befehls
"Lade Arbeitsspeicherfähigkeitsregister",
Bits 18 bis 20 bezeichnen das zu laäende Arbe its sfpe lohe r-
fähigkeitsregister (WCRB),
Bits 21 bi3 23 bezeichnen äa3 Modifizierungsregister.«y
dessen Inhalt zur Modifizierung des Versetzwertes
X verwendet wird, wenn es erforderlich ist und
Bit 24 bezeichnet die Speicher- oder Direktadres
sierung , und es sei angenommen, daß das Bit 24 den Wert "0" hat, der anzeigt, daß '
der Wert von "X" a-ls der Versetz wert der
Basisadresse angesehen werden soll, die in dem bezeichneten Fähigkeitsregister enthalten
ist.
Die Ablauffolge des Befehls LD WCR beginnt mit einer Modifizierung des Versetzwerts X und der Bildung der
xidr^sse der Hinweisli3te der reservierten Segmente
durch Addition des Basiswerts avä dem Arbeitsspeicherfähigkeitsregister
WCRB (das beispielsweise das IPähigkeitsregisters
WCR6 sein kann). Die Hinweisliste RSPT der
reservierten Segmente enthält eine Liste von einzelnen έ
Worteintragungen, die für das laufende Programm reservierten Segmentbezeichnungen bestimmen. Jeder Eintrag besteht aus
zwei Teilen, nämlich (I) dem Zugriffsartcode TC und (II) einem Wert Y, der als Hinweis auf ein reserviertes Segment
bezeichnet wird. Der Zugriffsartcode TC'wird in das zu
laäende Arbeitsspeicherfähigkeitsregister (beispielsweise WCR2)
eingegeben, und der Wert Y wird als Versetz si-gnal für eine
109850/ 1676
nach unten erfolgende Versetzung der Haupt fähigke it si is te
verwendet. Die Segne nt be zeichnung für die Hauptfähigkeitsliste
ist im Register MGR mit der "verdeckten" Fähigkeit enthalten, das unter Steuerung durch das Mikroprogramm ausgewählt
wird. Der Versetzwerf Y wird daher zur Basisadresse der HauptfäMgkeitsliste addiert, und der Zugriff auf
die erforderliche -Eintragung ist erfolgt. Jede Eintragung in der Hauptfähigkeit si iste MCT besteht aus drei Wörtern,
nämlich (I) derAdresse BASE der Segmentbezeichnung,(II)
der Endadresse LIMIT derSegment be zeichnung und (III) dem
Prüfcode CHECK für die Segment be zeichnung. Diese drei
Wörter werden nacheinander aus der MGT-Eintragung herausgelesen,
und die Basisadresse BASE und die Efjdadresse LIMIT werden in das zu ladende Arbeitsspeicherfähigkeitsregieter
WCR2 eingegeben.
Mit Bezugnahme auf Fig.6, wo ein Flußdiagramm der unter der
Steuerung durch die Mikroprogrammeinheit erfolgenden Befehls-Ablauffolge
und der eigentlichen Ablauffolge der von der Zentraleinheit von Fig.1a und 1b aufgeführten Operationen
dargestellt ist, erfolgt nun eine Beschreibung dee Befehls "Laie Arbeitsspeicherfähigkeitsregister". Alle in Fig. 6
dargestellten Schritte werden von verschiedenen Anordnungen eines Verarbeitungsgeräts unter Steuerung durch Steuersignale
durchgeführt, die von der Mikroprogrammeinheit uPROG durch Aktivieren von Und-Schaltungen zu geforderten
Zeitpunkten und durch Zuführen von Mikroprogrammsteuersignalen zu den verschiedenen Anordnungen erzeugt.werden.
Dieser Schritt würde eigentlich als organisatorische Operation
am Ende des Befehls unmittelbar vor dem Befehl LD WCR ausgeführt, jedoch ist er in Fig.6 aufgenommen worden, um die
Operation der Zentraleinheit CPU und der Spe icherschutzanordnung vollständiger zu zeigen.
109850/1676
Bei der Steuerung der Durchführung dieses Schritts gibt die Mikroprogramraeinheit uPROG von Fig. 1b Steuersignale ab,
damit zunächst das Befehlszählregister in der Akkumulatorgruppe ACC STK über Leitungen RSEL ausgewählt wird und
Und-Schaltungen G1 geöffnet werden, wodurch der Befehlszählregiateratand
, der zur Zeit gerade das Befehlswort des im laufenden Programm soeben ausgeführten Befehls bildet,
zum Rechenwerk MHL hingeführt wird. Dem Rechenwerk MILL
•wird der Befehl erteilt, den Wert "1" zum Befehlszählregisterstand
zu addieren, und durch Öffnen der Und-Schaltungen G-2" wird der erhöhte Befehlszählisegistersta nd über
die Hauptvielfachleitung MHW der Zentraleinheit CPU zum Operandenregister OP REG- übertragen. Die Mikroprogrammeinheit *
uPBQG wählt nun über die Leitungen CRSEL die Basisadressenhälfte
des Programmfähigkeitsregisters WCR7 (Pig.2) aus, das die Basisadresse der Segment be zeichnung für das laufende
Programmsegment enthält. In diesem Zeitpunkt werden die Und-Schaltungen
G3 zusammen mit den Und-Schaltungen G4 ebenfalls
geöffnet, wodurch die Basisadresse des Programrasegments und
der erhöhte Bafehlszählregisterstand zu den Eingängen des Rechenworks MILL geführt werden. D^s Rechenwerk MILL erhält
den Befehl, die zwei Datenwörter zu addieren, und das Ergebnis (d.h. die Summe der Basisadresse des Programmsegmeuts
und desehöhten Befehlszählregisterstandes )wird
durch Öffnen der Und-Schaltungen G5 für die Eingabe in das Speicherwerfe bereit,in das Speicherdateneingangsregister
SDI REG eingegeben.
Im Zeitpunkt der Auswahl der Basisadressenhälfte, des
Fähigkeitsregisters WCR7 wird auch die andere Adressenhälfte in der Zugriffsartcode-Endadressen-Gruppe TC/LMT STK
ebenfalls ausgewählt. Nachdem die nächste Befehlsadresse in das Speicherdateneingangsregister SDIREG eingegeben worden ist,
109850/1676
werden die Und-Schaltungen G 3 und G6 geöffnet, so daß
die Vergleichseinheit COMP die nächste Befehlsadresse mit den Endadressen des Programrasegments und den von den
Eingangsleitungen SIHCS der SpeichereingangsVielfachleitung
spezifizierten geforderten Speicherzugriff mit dem Zugriffsartcode für das Programm vergleichen kann.
In diesem Zeltpunkt sind auch die Und-Schaltungen G7
geöffnet, wodurch der Zugriffsartcode des Prograramsegraents
über leitungen CRTG der Mikroprogrammeinheit uPPtOG zur Verwendung als zusätzliche Adresse η in forma ti ο η für die
weitere Ablauffolge der Operationen zugeführt wird.
Unter der Annahme, daß die nächste Befehlsadresse gültig ist,(I.h. innerhalb der Programrasegmentgrenzen liegt),
öffnet die Mikroprogrammeinheit tfPROG die Und-Schaltungen G9
und veranlaßt das Speicherwerk, eine lese operation durchzuführen.
Die Leseoperation wird von Steuersignalen an den Leitungen SIHCS bestimmt, und eine dieser Leitungen
wird als Zeitgeberleitung verwendet, die in aktiviertem
Zustand dem Speicherwerk anzeigt, daß an der Spe icherei ngangsvielfachleitung
Adressierungsdaten anliegen. Der Speicher liest daher die nächste 3efehlswortadresse. Gleichzeitig
mit dieses Operation !Öffnet die Mikroprogrammeinheit aPROG .nach Auswahl des Befehlszählregisters SCR'In der Akkumulatorgruppe
ACC STK über die Leitungen RSEL die Und-Schaltungen G4
und G8, und sie ermöglicht die Zuführung des erhöhten Inhalts des Befehlszählregisters SCR über das Rechenwerk MILL
und' die Haupt vielfach leitung MHW in das Befehlszählregister
SCR.
Das Plußdiagraram von Fig.6 wird nun angehalten, bis das
Speicherwerk das nächste Befehlswort an der Speicherausgangsvielfaohleitung
SOH erzeugt. Das Anlegen des Befehlsworts an der Vielfachleitung SCH wird von Steuersignalen auf der
mitgeführten SteuersignalVielfachleitung SOHGS angezeigt.
109850/1676
Wenn das Speicherwerk das nächste Befehlswort gelesen und der Sammelschiene, an die die Zentraleinheit CPU
angeschlossen ist, zugeführt hat, bewirkt die Mikroprogrammeinheit uPROG von Fig.1b das Öffnen der Und-Schaltungen
G-1O und G-11 zusammen mit den Und-Schaltungen
G-12. Das nächste Befehlswort wird in das Befehlsregister IR (nur Bits 9 bis 24) und in das Operanden register
(Bits 1 bis 24) eingelesen. Man kann auf diese Weise erkennen, daß das Steuerfeld (*Bits 9 bis 24) in das
Befehlregister IR eingegeben wird, während da3 gesarate Befehlswort in das Operandenregister OPREG eingegeben ä
wird. Der Funktionscode PC, derjin diesem ITaIl natürlich
eine Operation LD WCR ("Lada Arbeitsspeicherfähigkeitsregister") bezeichnet, wird zur Adressierung der Mikroprogrammeinheit
tiPROG über die Leitungen ECL verwendet, damit die Befehlsfolge gesteuert wird.
Bei diesem Schritt wird der Zustand der Bits des Modifizierungsfeldes von der . Mikroprogramraeinheit uPROG
über die Leitungen ML abgefragt, damit erkannt wird,' ob eine Modifizierung des Versetzwerts X des Befehlsworts
erforderlich iat. Wenn eine Modifizierung erforderlich "
ist, wird der Schritt S3 durchgeführt. ·
Bei diesem Schritt sind die Ünd-Schaltungen G13, G1 und G4
geöffnet, damit (I) das erforderliche Modifizierungsregister in die Akkumulatorgruppe ACC STK , wie es durch die Modifizierungssteuerfeldbits
M festgelegt ist, ausgewählt wird,
109850/ 1 676
(II) der so definierte Modifizierungswert einem Eingang
des Rechenwerks MIIL eingegeben wird (III) der Versetzwert
X in den anderen Eingang des Rechenwerks MILL eingegeben wird.
Das Rechenwerk MILL erhält dann den Befehl, einen Addiervorgang auszuführen, und durch Öffnen derUnd-Schaltungen G 2
gelangt der modifizierte Versetz wert (X + M) vom Rechenwerk
MILL über die Hauptvielfachleitung MHW zum Operandenregister OPREG- und überschreibt den vorherigen Inhalt, dieses
Registers.
Nach Vollendung des Schritts S3 oder wenn im Schritt S2 M = ist, geht das Mikroprogramm zum Schritt S4 von Fig.6.
Bei diesem Schritt wi<rd der Versetzwert (oder der im Schritt
S3 erhaltene Wert), der derzeit im Operandenregister OPREG von Fig.1b enthalten ist, zur Bildung der Eintragungsadresse
für die Hinweisiis be RSPT der reserviertenSegmente
verwendet, indem die Und-Schaltungen GM4» G3 und G4
geöffnet werden( Bits 1 bis 8, wenn der Schritt S3 nicht durchgeführt worden ist, oder Bits 1 bis 24, wenn er durchgeführt
worden ist). Das Öffnen der Und-Schaltungen G14
bewirkt die Auswahl der Basisadressenhälfte des von den
Steuerfeldbits WA bestimmten Fähigkeitsregisters. Die Bezugnahme auf Fig.5 zeigt, daß dieses Arbeitsspeicherfähigkeits
register als das Register WCR6 angenommen wird und daß der Auswählcode als WCRA gewählt ist. F0IgIiCh bewirkt das
Öffnen der Und-Schaltungen G3 und G4 von Fig. 1a und Fig. 1b die Zuführung der Basisadresse der Hinweisliste RSP zu
einem Eingang des Rechenwerks MILL und die Zuführung des Versetzwerts X + (M) im Operandenregister OPREG zum anderen
Eingang des Rechenwerks MILL. Das Rechenwerk MILL erhält
109850/1676
nun den.Befehl' , eine Addieroperation durchzuführen, und
die Und-Schaltungen G5 werden dann geöffnet, damit die
gebildete Eintragungsadresse der Hinweialiste RSP in
das Speicherdateneingangsregister SDIREG eingegeben wird.
Schritt
S3 -
Zugriff erlaubt ?
Bei diesem Schritt werden die Und-Schaltungen G14, G6 und G7
von Fig.1a und 1b geöffnet, damit der Zugriffsartcode für
die Segmentbezeichnung der Hinweisliste RSP über die Leitungen CRl1G geführt wird, so daß der im Schritt S7
durchzuführende geforderte Zugriff auf da3 Speicherwerk
gegen den izuläasigen Zugriffsartcode für das Segment durch
die Vergleiohaeinheit COMP geprüft werden kann. Der tatsächliche Zugriffsartcode ist natürlich derjenige einer
Hinweisliste für reservierte Segmente, und Fig.3 zeigt, daß (I) der Speicher nur gelesen werden kann (d.h. PS = 10),
(II) daß die Datenart eine Hinweisliste RSP ist (d.h. DT =01) und (III) daß die Leitanweisung eine normale
Speicheroperation ist (d.h. RTE « 1000). Nachdem die geforderten Zugriffsarten überprüft worden sind, wird der
Schritt S6 von Fig.6 ausgeführt, wenn der geforderte Zugriff
erlaubt ist.
Schritt S6 - Grenzen überschritten ?
Bei diesem Schritt öffnet die Mikroprogramme!nheit uPROG
vor Fig.1b die Und-Schaltungen G14, G3 und G6. Sie gibt
der Vergleichseinheit den Befehl, die Eintragungsadresse
der Hinweistabelle für die reservierten Segmente im Speicherdateneingangsregister SDIREG bezüglich der Basis-
und Endadressen der Segmentbezeichnungen der Hinweisliste
RSP im Fähigkeitsregister WCR6 zu überprüfen. Wenn die
Grenzen nicht überschritten worden sind, wird der Schritt S7
109850/1676
von Fig.6 ausgeführt.
Schritt S7 - Zugriff auf ate Hinweist iste RSP; Einlesen
de3 Hinweisworts der Hinweisliste RSP; Hinweisliatenauszug
Dieser Schritt besteht aus drei bestimmten Teilen (nämlich I,
dem Speicheraugriff, damit die geforderte Eintragung in der Hinweisliste der reservierten Segmente gelesen wird (II)
der Eingabe des gelesenen Hinweisworts und (III) dem Auszug der Hinv.'eisliste der reservierten Segmente.
(I) Speicherzugriff: Dieser Teil des Schritts S7 wird durch Anlegen eines Zeitsteuersignals an die Steuersignalvielfachleitung
SIHGS und durch Öffnen der Und-Sehaltungen G9
in U1Ig. 1b durchgeführt, wodurch die im'Schritt S4 gebildete
Eintragungsadresse der Hinweialiste für die reservierten Segmente von einem Lesesteuersignal begleitet über die
Speichereingangsvielfachleitung SIH auf die SteuersignalvieLfachleitung
SIHCS gegeben wird.
(II) Eingabe des Hinweislistenworts: Dieser Teil des
Schritt3 S7 erfolgt, wenn das im Teil (I) gelesen Hinweiswort über die Speicherausgangsvielfachleitung SOH der
Zentraleinheit GPU zugeführt ist. Die Mikroprogrammeinheit
uPRQP bewirkt das Öffnen derUnd-Schaltungen G10, G12,
G16 und G17. Das Hinweiswort, das nach Pig,5 aus zwei Abschnitten
, nämlich einem Zugriffsartcode (TG) und einem Versetzwert (Y) besteht, wird vollständig in das Operandenregister
OPREG eingegeben, und der Zugriffsartcode wird in das ausgewählte Arbeitsspeicherfähigkeitsregister in
der Gruppe TO/LMT STK eingegeben, (d.*h. in das durch WB
im Befehlswort gezeichnete Register, das in Fig.5 als
Register WCR2 angenommen ist).
109850/167S
(III) Hinweislistenauszug.
In diesem Teil dea Schritts S7 wird der im Teil (II) gefundene Hinweis, der in das Operandenregiater OPREG
eingeschrieben worden iat, in einen bestimmten Speicherplatz
im Auszugsbereich des laufenden Programms eingeschrieben. Der im Auszugsbe reich tatsächlich verwendete
Speicherplatz ist einer, der dem Arbeitaspeieherfähigkeitsregiater,
das geladen wird (d.h. WCR2) , zugeordnet ist. Die tatsächliche Adresse dieses Sneicherplataes wird
dadurch gebildet, daß unter der Steuerung durch das Mikroprogramm
aus der Basisgruppe BASE STK die Basisadresse der Auszugssegmentbezeichnung (d.h. des Registers DCR
mit verdeckter Fähigkeit von Fig.2) heraufgezogen wird
und daß dazu ein Versetzwert addiert wird, der entsprechend dem zu ladenden Arbeitsspeicherfähigkeitsregister vom
Mikroprogramm oraeugt wird. Der vom Mikroprogramm erzeugte
Versetzwert wirä über die Leitungen GOS zu einem Eingang des Rechenwerks MILIi geleitet, während die Basisadresse
des AB3ugsbereichssegment3 mittels des geforderten Codes
an den Leitungen CRSEL und der Öffnung der Und-Schaltungen
G3 aus dem Register DCR herausgezogen wird. Das Ausgangssignal
dee Rechenwerks MIIL wird dann zum Speicherdaten-Mngangsregister
SDI REG (durch Öffnen der Und-8chaltungen G5) geleitet, und nachdem der Zugriff und die Grenzprüfungen
(in derselben Weise wie bei den Schritten S5 und S6) I durchgeführt worden sind, erfolgt ein Speicherzugriff für
eine Schreiboperation.
Das Speicherwerk zeigt schließlich über Idle Steuersignalvielfachleitung
SOHCS an, daß es für die Schreiboperation bereit ist und die Mikroprogrammeinheit tiPROG reggiert darauf
durch Öffnen der Und-Schaltungen G4, G5 und G9, wodurch die
im Schritt S7 aufgezeichnete Eintragung in der Hinweisliate für die reservierten Segmente über das Rechenwerk MILL
109850/1676
und die üauptvie!fachleitung MHW zum Speieherdateneingangsregiater
SDIREG- und von da aus über die Speichereingangsvielfachleitung
zum Speicher gelangen kann. Nach Vollendung dieser Operation schaltet das Mikroprogramm von Fig.6 zum
Schritt S8 'weiter.
Schritt S8 - Bilde die erste Adresse der Eintragung in der Haupt fähigke it allste MGT ,
Bei diesem Schritt wird der im vorhergehenden Schritt empfangene und nun im Operandenregister OPREG gespeicherte
Yersetzwert Y zur Bildung der Adresse des ersten Worts der geforderten Eintragung in die Hauptfähigkeitsliste MGT
verwendet. Die Mikroprogrammeinheit kiPROG·' von Fig. 1b
veranlaßt die Leitungen CRSEL, ein Steuerfeld zu übertragen, das die Zeilenwähler SELB und GELL veranlaßt, das Hauptfähigkeitsrsgiater
MOE auszuwählen, das die Segmentbezeichnung für die Hauptfähigkeitsliste des Systems enthält.
Gleichzeitig werden die Und-Schaltungen G 3 und G4 geöffnet,
und das Rechenwerk MILL erhält den Befehl, die Datenwörter an Beinen Eingängen zu addieren. Das Rechenwerk MILLerzeugt
.daher ein Datenwort (Basisadresse von MOT + Y), das dann durch öffnen der Und-Schaltungen G5 in das Speioherdateneingangsregister
SDI REG eingegeben wird. Gleichzeitig werden fflio Und-Schaltungen G15 geöffnet, damit die erste Adresse
der Hauptfähigkeitsliste MCT im Ergebnisregister RES REG
festgehalten wird.
Der Zugriff3artcode der Segmentbezeichnung für die Haupt
$Lhigkeitsliste wird bezüglich der in diesem ..Schritt geforderten
Speicheroperation überprüft, und der Schritt S1O wird aufgenommen, wenn der Zugriff erlaubt ist. Die Und-Schaltung
G6 wird aktiviert , und die Leitungen CRSEL werden
109850/1676
in einen aolchen Zuatana versetzt, daß das Haupt fähigke it sregiater
MCR bei diesem Schritt zur Festlegung des Zugriffsartcodes " ausgewählt wird.
Dieser Schritt gleicht dem oben erwähnten Schritt S6,
jedoch sind die Basis- und Endwerte in diesem Pail jene
der Segmentbezeiehnung der Hauptfähigkeitsliste aus
dem Register MCR mit verdeckter Fähigkeit.
Unter der Annahme, daß in den Schritten S9 und S10 kein '
Fehle rzustand festgestellt worden ist, erfolgt nun ein
Eintritt in den Schritt S11.
Schritt 311 - Zugriff auf die Hauptfähigkeitstabelle MOT;
Einlesen des ersten MCT-Worta■
Dieser Schritt erfolgt in zwei Teilen, nämlich (I) dom
Zugriff auf den Speicher zum Durchführen einer Leseoperation an der ersten Adresse der geforderten Eintragung
der Haupt fähigke its lis te und (II) dem Einlesen des ersten Worts der Hauptfähigkeitsliateneintragung in die Zentraleinheit
G?U (d.h. des Summenprüfcodes CHECK der Segmentbezeichnung
von Fig.5).
(I) Lesen des ersten MCT Ein feragungs worts: Dieser Teil
des Schritts S11 wird ausgeführt, indem die Mikroprograrameinheit
uPROG von Fig.1 die Und-Schaltungen G9 öffnet
und den "Lese"-Code an die Steuersignalvielfachleitung SIHCS
legt. Nach Empfang der Adresse des ersten Worts der MCT-Eint ragung liest der Speicher den Summenprüf code und schiokt
ihn mit dem begleitenden Code auf der Speioherausgangs-Steueraignalvielfachleitung
SOHCS über die Leitungen SOH zur
109850/1676
Zentraleinheit CPU.
(II) Eingabe des ersten MCT-W0rta: Die MikroprogrammeinheituPROG
spricht auf den Empfang des ersten Worts der MCT-Eintragung derart an, daß die Und-Schaltungen
G10 und G12 geöffnet werden, wodurch der Summenprüfcode
OHEGK in das Operandenregiater OPREG eingegeben wird,
und dessen Inhalt überschreibt.
Bei diesem Schritt wird die Adresse des ersten Worts der
MCT-Eintragung , die im Schritt S8 in das Ergebnisregister
RES BEG eingeschrieben worden ist, um den Wert 1 erhöht,
damit die Adresse des zweiten Worts der MGI-Eintragung
gebildet wird. Dieser Vorgang erfolgt durch Öffnung der Und-Schaltungen G18 (i'ig.ia) und durch Aktivieren des
Rechenwerks MILL zur Durchführung einer "+ 1"-Operation
unter der Steuerung durch das Mikroprogramm. Wenn das
Rechenwerk MIiL diese Operation beendet hat, werden die Und-Schaltungen G5 geöffnet, damit die erhöhte Adresse
in das Speicherdateneingangsregister SDIREG eingelesen wird.
Gleichzeitig mit der Öffnung- ' der Und-Schaltungen G5 werden
- \ auch die Und-Schaltungen geöffnet, die es der erhöhten
MCT-Eintragungsadresse ermöglichen, in das Ergebnisregister
RES REG eingegeben zu werden.
Dieser Schritt ist der gleiche wie Schritt S9.
Schritt SU - Grenzen überschritten ?
Dieser Schritt gleicht dem Schritt S1O, wobei geprüft wird,
ob die Adresse des zweiten Worts der MOT Eintragung innerhalb
der Grenzen liegt.
1098B0/167S
Schritt-S15 - Zugriff auf die Hauptfähigkeitaliste MGT;
Einleaen des zweiten MCT-Worts.
Dieser Schritt, der dem Schritt S11 sehr ähnlich ist,
wird in zwei Teilen durchgeführt, nämlich (I) dem Adressieren
des Speichers zum Auslesen des zweiten Worts der MCT-Eintragung und (II) dem Einlesen dea zweiten· Worts
in -die Zentraleinheit CPU.
(I) Lesen des zweiten Worts der MCT-Eintragung : Dieser
Teil de3 Schritts 15 wird durchgeführt, indem die Mikroprogramraeinheit tiPROG von Eig.ib die Und-Schaltungen
G9 öffnet und den "Lese"-Code an die Steuersignalvielfachleitung
SIHCS anlegt. Nach Empfang der zweiten Adresse aer MCT-Eintragung liest der Speicher die Basisadresse BASE
(Fig.5) der ausgewählten Segmentbezeichnung, aie in das
Arbeitaapeicherfähigkeitsregiater WGR2 eingegeben weraen
a oll, unä überträgt sie mit aem begleitenden G cd ο auf
der Steuersignalvielfachleitung SOHGS über die Speicheraus
gangs vielfach leitung SOH zur Zentraleinheit BPU.
(II) Eingabe des zweiten Worts der MCT-Eintragung: Die
Mikroprogrammeinheit uPROG von Pig.1b spricht auf den
Empfang des zweiten Worts der MCT-Eintragung derart an, daß sie die Und-Schaltungen G10 und G19 nach dem
Öffnen der Und-Schaltungen G17 öffnet, wodurch aie Basisadresse der ausgewählten Segmentbezeichnung in
äie Basishälfte aes 3?ähigke its registers eingegeben weraen kann, das von dem WB-Steuerfeia des Befehlsworts
(d.h. in das Fähigkeitsregister WCR2) eingegeben werden kann.
109850/1678
Schritt S16 - B-tlde die dritte Adresse der MOT-Eintragung -
Die Mikroprogrammeinheit uEROG öffnet die Und -Schaltungen
G17 und aktiviert daa Rechenwerk MILL· zur Durchführung
einer "+1"-Operation vor der Aktivierung der Und-Schaltungen
G5 in diesem Schritt. Dadurch wird die Adresse des zweiten Worts der MO T-E in tragung, die im Schritt S12 in das
Ergebnisregister RES REG- eingegeben worden ist, um den Wert 1 erhöht, damit die Adresse des dritten Worts der
MCT-Eint ragung gebildet wird. Durch das Öffnen der Und-Schaltungen
G5 kann die so erzeugte Adresse des dritten Worts in das Speicherdateneingangsregister SDIREG eingeschrieben
werden.
Schritt S17 - Zugriff erlaubt ?
Dieser Schritt ist «ler gleiche wie die Sohritte S13 und
S9.
Schritt S18 - Grenzen überschritten ?
Dieser Schritt gleicht den Schritten SH und S1O, wobei
die im Schritt S16 erzeugte Adresse des dritten Worts
auf Grenzüberschreitung überprüft wird.
Der Eintritt in den Schritt S19 erfolgt, wenn in den Schritten
S17 und S18 kein Fehlerzustand festgestellt worden ist.
Schritt S19 - Zugriff auf die Hauptfähigkeitsliste MOT;
Einlesen des dritten MQT-Worts
Dieser Schritt, der auch wieder den Schritten S15 und S11
sehr ähnlich ist, wird in zwei Teilen ausgeführt, nämlich (I) dem Lesen des dritten Worts der MCT-Eint ragü ng und
(IIJ dem Einlesen des dritten Worts in die Zentraleinheit CPU,
109850/1676
(I) Lesen des dritten Worts : Dieser Teil des Schritts S19
wird durch Öffnen der Und-Schaltungen G9 und durch Senden
des "Lese'^Codes auf der Steuersigna !vielfachleitung SIHCS
durchgeführt. Der Speicher liest daher, die Endadresse LIMIT der ausgewählten Segment bezeichnung.
(II) Einlesen des dritten Worts: Dieser Teil des Schritts S19 '
bewirkt, daß das dritte Wort der MCT-Eintragung in die Zugriffsart/Endcode-Gruppe
TC/LIM STK eingegeben wird, damit die Endadresse in den erforderlichen Bereich der zweiten
Hälfte de3 Arbe it sspe icher fähigke it sregister a WCR2 gelangt.
Unter der Steuerung durch das Mikroprogramm werden die . . ,
Und-Schaltungen G17 , G1O und G16 geöffnet. "
In diesem Stadium der Ablauffolge ist das Arbeitsspeicherfähigkeitsregister
WCR2 durch die geforderte Segmentbezeichnung aufgefüllt worden, die vom Befehlsw©rt-Versetzwert
bestimmt ist. Der Schritt &7 führte den Zugriffsartcode TC ein, der Schritt S15 führte die
Basisadresse BASE ein, während der Schritt S19 die
Endadresse LIMIT einführte. Nun muß lediglich noch geprüft werden, daß das Arbeitsspeicherfähigkeitsregister
WCR2 korrekt mit den Segment bezeichηungs-Grenzwerte η
(d.h. mit BASE und LIMIT ) geladen worden ist. Dieser Vorgang wird in den Schritten S20 und S21 von PIg»6
durchgeführt, und er umfaßt die Verwendung des Summenprüfcodes
CHECK, der aus dem ersten Wort der ausgewählten MCT-Eintragung in das Operandenregister OPREG im Schritt
S11 eingelesen worden ist.
Schritt S2O - Bilde eine - selbständige Prüfgröße«,
In diesem Schritt bewirkt die Mikroprogrammeinheit uPROG
von Pig.1b , daß die Basisadresse und die Endadresse des geladenen Arbe itsspeicherfäigkeitsregistera (d.h. des
Registers WCR2 )über getrennte Eingänge zum Rechenwerk MILL
übertragen und zur Bildung einer selbständigen Summen prüf-
109850/1676
größe addiert werden.' In diesem Schritt sind die ünd-Schaltungen
G17 und G 3 und G6 geöffnet und das Rechenwerk MHL wird in den Zustand versetzt, in dem es eine Addieroperation
durchführt. Nun werden die Und-SchaItungeη 615
geöffnet, damit das Ergebnis aus dem Rechenwerk MILIi
über die Vielfach leitung. MHW in das Ergebnis register RES REG
eingelesen wird. . -
Mit der obigen Operation wurde ein selbständiges Summenpriifwort
im Ergebnis register berechnet, und nun muß dieses Wort nur noch mit den Daten im Operandenregister verglichen
werden. Dies wird im Schritt S21 von Fig.6 durchgeführt.
Die Und-Schaltungen G4 und G18 werden bei diesem Schritt
geöffnet, damit das Rechenwerk MILL die zwei Datenwörter vergleichen kann.Typischerweise kann das Rechenwerk MILL
so ausgebildet sein, daß es ein Wort vom anderen subtrahiert und feststellt, ob das Ergebnis Null ist. Wenn das Ergebnis
Null ist, wird der Befehlsayklue verlassen und in eine
ausgewählte nächste organisatorische Befehls phase einge*- tröifen, während in ein Fehlermikroprogramm eingetreten
wird, wenn das Ergebnis nicht gleich Null ist.
Aus der obigen Beschreibung kann man erkennen, daß jede Segmentbözeichnung in einer Hauptfähigkeitsliste
enthalten ist, und daß eine Hinweistabelle für reservierte
Segmente dazu verwendet wird, Zugriff zu einer erforderlichen
Segmentbezeichnung zu erhalten. Beim Laden eines Arbeitespeioherfähigkeitsregisters
wird der verwendete Hinweis in einem Auszugsbereichssegment an einen bestimmten Speicherplatz
gespeichert. Wenn also das Programm nach dem Laden des Arbeitsspeicherfähigkeitsregisters unterbrochen wird,
und das Segment, auf das es sich bezieht, während der
109850/1676
Programmunterbrechung umgespeichert wird, kann die Segmentbezeichnung für dieses Fähigke its register daher
aber trotzdem wiedergewonnen werden, wenn das Programm wieder abgefahren wird, da die neuen Speicherplätze
de3 umgespeicherten Segments in die Hauptfähigkeits liste
im Zeitpunkt der TTmspeicherung dieses Segments eingegeben
werden.
Dadurch, daß der Zugriffsartcode der Segmentbezeichnung
in die Eintragung der Hinweisliste für die reservierten Segmente eingefügt wird, kann«zwei oder mehr Programmen
die Fähigkeit verliehen werden,mit unterschiedlichen
Zugriffsarten einen Zugriff auf das gleiche Segment auszuführen.Es
sei bemerkt, daß nicht die gesamte Zugriffs- ' art-Godeinformation in die Hinweisliste der reservierten
Segmente eingefügt werden muß, da ein Teil dieser Infor~ tnation, beispielsweise die Datenartinforraation (DT)
oder die Leitinformation (RTE) , allen Bezugnahmen
gemeinsam wäre, so daß dieser Teil beispielsweise in der Haupt fähig keitsl is te enthalten sein kann. Es ist
dann notwendig, den Zugriffsartcode der Hinweisliste der reservierten Segmente und den Zugriffsartcode der
Hauptfähigkeitsliste miteinander zu vermischen, wenn der
Zugriffsartcodeabschnitt des Fäbjgkeitsregisters geladen
wird.
Schliesslich hat die Anwendung der Addition eines Summenprüfcodes in den Eintragungen der Hauptfähigkeitsliste
den wichtigen Vorteil, daß die Zentraleinheit die Genauigkeit der Ladung der Fähigkeitsregister und dadurch
der Genauigkeit der gespeicherten Daten in der Haupt-; fähigkeitsliste und ebenso einige seiner eigenen Hardware
Funktionen überprüfen kann. Man kann erkennen, daß jede Eintragung in der Hauptfähigkeitsliste drei getrennte
Eintragungen enthält, dies bringt einen zusätzlichen Vorteil mit sich, da von sich aus ein Schutz gegen einzelne
109850/1876
Bitfehler bei der Speicherplatzadressierung gebildet
wird. Die obigen Beschreibung hat zwar auf die Verwendung eines "Summenprüf"-Codes Bezug genommen, doch kann man
leicht erkennen, daß auch andere Prüfcodes beispielsweise ein "£xklu3'iv-0der"-Prüfcode der zwei Worte verwendet
werden könnte.
Die oben beschriebeneAnordnung" kann innerhalb ihres
Rahmens leicht abgewandelt werden. So istbeispielsweise die Verwendung von Zwischenspeichereinheiten für die
verschiedenen Register nur ein typisches Beispiel, jedes Register könnte' leicht.auch aus einzelne.. Einheit hergestellt
3ein. Es ist auch angenommen worden, daß dag Speicherwerk von der Zentraleinheit GPU entfernt ist,
und es wird vorgeschlagen, daß es in Modulform hergestellt
und von einer Anzahl von Zentraleinheiten mit jeweils eigenen Saffimelschienensystemen angesprochen
werden kann. Man kann jedoch erkennen, daß die oben beschriebene Anordnung auch bei einem System angewendet
werden kann, bei dem nur eine einzige Zentraleinheit vorgesehen ist, die ein eigenes, ihr zugeordnetes Speicherwerk
besitzt«
109660/1676
Claims (1)
- TJatenveTarbeitungsgerät für einen Betrieb im Zeit teilverfahren mit einem Information in Segmenten speichernden zentralen Speicher und wenigstens einer Datenverarbeitungseinheit, die mehrere Fähigkeitsregister enthält, die jeweils so ausgebildet sind, daß sie eine Segment bezeiohnungsinformation speichern, die die Basis- und Endspeicheradressen eines Informationssegraents angibt, dadurch gekennzeichnet, daß ein erstes Fähigkeitsregisber derart ausgebildet ist, daß es eine erste Segment be zeichnung speichert, die sich auf ein Informationssegment bezieht, das eine einen gerade von der Dqtenverarbeitungseinheit ausgeführten Pro gramm zugeordnete Hinweisliste für reservierte Segmente enthält, und daß ein zweites Fähigkeitsregister derart "ausgebildet ist, daß es eine zweite Segmentbezeichnung enthält, die sich auf ein Informationssegment bezieht, das eine Hauptfähigkeits Ilste enthält, die für jedes In"-f ormationosegraent in dem zentralen Speicher eine Eintragung besitzt, während jede Eintragung eine die Basis- und Endspsicheradressen eines entsprechenden Segments bildende Information enthält, während die Hinweistabelle für (reservierte Segmente eine Liste von Datenwörtern enthält, die als Hinweise zur Bestimmung verschiedener Eintragungen in derHauptfähigkeitsliste verwendet werden.Datenverarbeitungsgerät naoh Anspruch 1, dadurch gekenn- fzeichnet, daß jedes der Fähigkeitsregister auch eine Zugrtffaartlnformation enthält, die die zulässige Zugriffsart angibt, mit der ein Zugriff auf das von der darin enthaltenen Segmentbezeichnung definierte Segment erfolgen kann, und das jedes der Wörter in der Segmenthinweisliste von einer Zugriffsartinformation begleitet ist.109850/1676Datenyerarbeitungsgerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Eintragung in der Hauptfähigkeitsliste einen Segmentbezeiehnungs-Prüfcode enthält, der eine charakteristische Beziehung zu der die Basis-und End Speicheradressen der gleichen Eintragung bildenden Information aufweist.Dace nve rar be it u ngs ge rät nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet,daß jedes F^higkeitsregister über dar Steuerung eines Befehls "Lade Ühigkeitsregi3ter" mit einer Segment bezeichnung geladen wird, wobei das Befehlswort dieses Befehls eine Information enthält, die (a) ein zu ladendes Tähigkeitsregister, (b) das Eähigkeitsregister, in dem sich die erste Segmentbezeichnung befindet und (c) eine mit der Basisadresse der Hinweisliste der reservierten Segmente in Beziehung stehende Versetzgröße bestimmt.Datenverarbeitungsgerät nach Anspruch 4, dadurch gekennzeichnet, daß der Befehl "lacfc J&higkeitsregister" derart ausgeführt wild, daß (I) eine Adresse eines Hinweisworts in derHinweisliate der reservierten Segmente ausgewählt wird, indem eine erste Versetzgröße zu der in dem ersten Fähigkeitsregister enthaltenen Basisadresse addiert wird, (II) ein Datenwort aus der Adresse in der Hinweistabelle der reservierten Segmente ausgelesen wird, (III) in der Hauptfähigkeitsliste eine Eintragungsadresse gebildet wird, indem das Hinweiswort zu der in dem zweiten Fähigkeitsregister enthaltenen Basisadresse addiert wird und (IV) die Basia-und End information aus der Adressierten Eintragung in der Hauptfähigkeitsliste heraus und in das zu ladende Fähigkeitsregister eingelesen wird.109850/1676Datenverarbeitungsger.pt nach Anspruch 5, dadurch gekennzeichnet., daß jede Eintragung in der Hauptfähigkeitsliste aus drei Wörtern besteht, wobei das erste Wort den Summenprüfcode, das zweite Wort die Basisadresse und das dritte Wort die Endadresse bildet, und daß der Befehl "Lada Fähigkeitsregister" außerdem Operationen zur Bildung eines selbständigen Suramenprüfcodes enthält, der die Basig- und Endadressen umfaßt, die In das zu ladende Eähigkeitsregister eingegeben worden sind, und der mit d§m ersten, aus der Eintragung * der Hauptfähigkeitsliste entnommenen Wort verglichen wird.Datenverarbeitungsgerät nach Anspruch 6, dadurch gekennzeichnet, daß der Befehl zum Laden des Γähigkeitsregisters Operationen umfaßt, bei denen das aus der gewählten Adresse in der Hinweistabelle der reservierten Segmente herausgelesene Hinweiswort in ein zum Programm gehöriges Auszugsbereichssegment an einem Speicherplatz eingeschrieben wird, der dem zu ladenden Fähigkeitsregister zugeordnet ist.109850/1676Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2524570 | 1970-05-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2126206A1 true DE2126206A1 (de) | 1971-12-09 |
DE2126206B2 DE2126206B2 (de) | 1979-12-20 |
DE2126206C3 DE2126206C3 (de) | 1980-09-11 |
Family
ID=10224567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2126206A Expired DE2126206C3 (de) | 1970-05-26 | 1971-05-26 | Datenverarbeitungseinrichtung mit Speicherschutzanordnung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3787813A (de) |
JP (1) | JPS5232213B1 (de) |
CA (1) | CA926018A (de) |
DE (1) | DE2126206C3 (de) |
GB (1) | GB1329721A (de) |
NL (1) | NL7107280A (de) |
SE (1) | SE449668B (de) |
ZA (1) | ZA713254B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2303596A1 (de) * | 1972-01-26 | 1973-08-02 | Plessey Handel Investment Ag | Datenverarbeitungsanordnung |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2230258A5 (de) * | 1973-05-16 | 1974-12-13 | Honeywell Bull Soc Ind | |
US4025903A (en) * | 1973-09-10 | 1977-05-24 | Computer Automation, Inc. | Automatic modular memory address allocation system |
USRE31318E (en) * | 1973-09-10 | 1983-07-19 | Computer Automation, Inc. | Automatic modular memory address allocation system |
FR2258112A5 (de) * | 1973-11-30 | 1975-08-08 | Honeywell Bull Soc Ind | |
SE378690B (de) * | 1973-12-13 | 1975-09-08 | Ellemtel Utvecklings Ab | |
US3949378A (en) * | 1974-12-09 | 1976-04-06 | The United States Of America As Represented By The Secretary Of The Navy | Computer memory addressing employing base and index registers |
US4104718A (en) * | 1974-12-16 | 1978-08-01 | Compagnie Honeywell Bull (Societe Anonyme) | System for protecting shared files in a multiprogrammed computer |
US4351024A (en) * | 1975-04-21 | 1982-09-21 | Honeywell Information Systems Inc. | Switch system base mechanism |
US4024508A (en) * | 1975-06-19 | 1977-05-17 | Honeywell Information Systems, Inc. | Database instruction find serial |
US4130867A (en) * | 1975-06-19 | 1978-12-19 | Honeywell Information Systems Inc. | Database instruction apparatus for determining a database record type |
US4025901A (en) * | 1975-06-19 | 1977-05-24 | Honeywell Information Systems, Inc. | Database instruction find owner |
US4044334A (en) * | 1975-06-19 | 1977-08-23 | Honeywell Information Systems, Inc. | Database instruction unload |
US4042912A (en) * | 1975-06-19 | 1977-08-16 | Honeywell Information Systems Inc. | Database set condition test instruction |
US4173783A (en) * | 1975-06-30 | 1979-11-06 | Honeywell Information Systems, Inc. | Method of accessing paged memory by an input-output unit |
GB1548401A (en) * | 1975-10-08 | 1979-07-11 | Plessey Co Ltd | Data processing memory space allocation and deallocation arrangements |
US4038645A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Non-translatable storage protection control system |
US4037214A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
US4084227A (en) * | 1976-09-24 | 1978-04-11 | Sperry Rand Corporation | Virtual address translator |
ZA79113B (en) * | 1978-01-24 | 1980-03-26 | Plessey Handel Investment Ag | Real-time data processing system for processing time period commands |
JPS559260A (en) * | 1978-07-03 | 1980-01-23 | Nec Corp | Information processing system |
JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
US4251860A (en) * | 1978-10-23 | 1981-02-17 | International Business Machines Corporation | Virtual addressing apparatus employing separate data paths for segment and offset portions of a virtual address and utilizing only the offset portion to calculate virtual address |
US4280176A (en) * | 1978-12-26 | 1981-07-21 | International Business Machines Corporation | Memory configuration, address interleaving, relocation and access control system |
GB2060225B (en) * | 1979-09-29 | 1983-05-25 | Plessey Co Ltd | Multi-programming data processing system process suspension |
GB2059652B (en) * | 1979-09-29 | 1983-08-24 | Plessey Co Ltd | Memory protection system using capability registers |
US4328542A (en) * | 1979-11-07 | 1982-05-04 | The Boeing Company | Secure implementation of transition machine computer |
DE3174927D1 (en) * | 1980-05-23 | 1986-08-21 | Ibm | Enhancements in system/370 type of data processing apparatus |
US4445170A (en) * | 1981-03-19 | 1984-04-24 | Zilog, Inc. | Computer segmented memory management technique wherein two expandable memory portions are contained within a single segment |
US4428045A (en) | 1981-09-11 | 1984-01-24 | Data General Corporation | Apparatus for specifying and resolving addresses of operands in a digital data processing system |
FR2528196B1 (fr) * | 1982-06-07 | 1988-05-27 | Fortune Systems Corp | Appareil de protection de programmes d'ordinateur |
US4972338A (en) * | 1985-06-13 | 1990-11-20 | Intel Corporation | Memory management for microprocessor system |
US5136706A (en) * | 1987-04-30 | 1992-08-04 | Texas Instruments Incorporated | Adaptive memory management system for collection of garbage in a digital computer |
US4858117A (en) * | 1987-08-07 | 1989-08-15 | Bull Hn Information Systems Inc. | Apparatus and method for preventing computer access by unauthorized personnel |
US5023773A (en) * | 1988-02-10 | 1991-06-11 | International Business Machines Corporation | Authorization for selective program access to data in multiple address spaces |
US5220669A (en) * | 1988-02-10 | 1993-06-15 | International Business Machines Corporation | Linkage mechanism for program isolation |
US4945480A (en) * | 1988-02-10 | 1990-07-31 | International Business Machines Corporation | Data domain switching on program address space switching and return |
US4979098A (en) * | 1988-02-10 | 1990-12-18 | International Business Machines Corporation | Multiple address space token designation, protection controls, designation translation and lookaside |
EP0367702B1 (de) * | 1988-10-31 | 1995-11-08 | International Business Machines Corporation | Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung |
IE910553A1 (en) * | 1991-02-19 | 1992-08-26 | Tolsys Ltd | Improvements in and relating to stable memory circuits |
US5339406A (en) * | 1992-04-03 | 1994-08-16 | Sun Microsystems, Inc. | Reconstructing symbol definitions of a dynamically configurable operating system defined at the time of a system crash |
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3546677A (en) * | 1967-10-02 | 1970-12-08 | Burroughs Corp | Data processing system having tree structured stack implementation |
NL6815506A (de) * | 1968-10-31 | 1970-05-04 |
-
1970
- 1970-05-26 GB GB2524570A patent/GB1329721A/en not_active Expired
-
1971
- 1971-05-19 ZA ZA713254A patent/ZA713254B/xx unknown
- 1971-05-21 CA CA113676A patent/CA926018A/en not_active Expired
- 1971-05-24 US US00146334A patent/US3787813A/en not_active Expired - Lifetime
- 1971-05-25 SE SE7106757A patent/SE449668B/xx unknown
- 1971-05-26 NL NL7107280A patent/NL7107280A/xx unknown
- 1971-05-26 JP JP46036193A patent/JPS5232213B1/ja active Pending
- 1971-05-26 DE DE2126206A patent/DE2126206C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2303596A1 (de) * | 1972-01-26 | 1973-08-02 | Plessey Handel Investment Ag | Datenverarbeitungsanordnung |
Also Published As
Publication number | Publication date |
---|---|
JPS5232213B1 (de) | 1977-08-19 |
ZA713254B (en) | 1972-01-26 |
DE2126206C3 (de) | 1980-09-11 |
GB1329721A (en) | 1973-09-12 |
NL7107280A (de) | 1971-11-30 |
SE449668B (sv) | 1987-05-11 |
US3787813A (en) | 1974-01-22 |
CA926018A (en) | 1973-05-08 |
DE2126206B2 (de) | 1979-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2126206A1 (de) | Datenverarbeitungsgerat | |
DE2645537C2 (de) | ||
DE1524101C3 (de) | Mehrfach rechnende Datenverarbeitungsanlage | |
DE2303596A1 (de) | Datenverarbeitungsanordnung | |
DE1218761B (de) | Datenspeidbereinrichtung | |
DE3508291A1 (de) | Realzeit-datenverarbeitungssystem | |
DE2350884A1 (de) | Datenverarbeitungssystem | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE3338345A1 (de) | Vektor prozessor | |
DE1424732A1 (de) | Elektronische Ziffernrechenmaschine | |
DE2332734A1 (de) | Datenverarbeitungssystem | |
DE2237672A1 (de) | Fehlerpruef- und fehlerdiagnoseeinrichtung in einer elektronischen datenverarbeitungsanlage und verfahren zu deren betrieb | |
DE1189294B (de) | Datenverarbeitungsanlage | |
DE1499206B2 (de) | Rechenanlage | |
DE2063195C2 (de) | Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern | |
DE2144051A1 (de) | Programm Unterbrechungsanordnung für eine Datenverarbeitungsanlage | |
DE2914678A1 (de) | Pruefgeraet zum pruefen digitaler schaltungen | |
DE2558417A1 (de) | Datenverarbeitungssystem | |
DE2245284A1 (de) | Datenverarbeitungsanlage | |
DE1180171B (de) | Zahlenrechner | |
DE1774053A1 (de) | Digitaldaten-UEbertragungssystem | |
DE2537360A1 (de) | Elektronische datenverarbeitungsanlage | |
DE1474018A1 (de) | Datenverarbeitungssystem zur Steuerung von Programmablaeufen durch Listenregelungsworte | |
DE2349590A1 (de) | Vorrichtung zur datenverarbeitung | |
DE2845218B1 (de) | Mikroprogrammgesteuerte Ein-/Ausgabeeinrichtung und Verfahren zum Durchfuehren von Ein-/Ausgabeoperationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB |
|
8328 | Change in the person/name/address of the agent |
Free format text: PRINZ, E., DIPL.-ING. HAUSER, G., DIPL.-CHEM. DR.RER.NAT. LEISER, G., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |