DE2126206B2 - Datenverarbeitungseulrichtung mit Speicherschutzanordnung - Google Patents
Datenverarbeitungseulrichtung mit SpeicherschutzanordnungInfo
- Publication number
- DE2126206B2 DE2126206B2 DE2126206A DE2126206A DE2126206B2 DE 2126206 B2 DE2126206 B2 DE 2126206B2 DE 2126206 A DE2126206 A DE 2126206A DE 2126206 A DE2126206 A DE 2126206A DE 2126206 B2 DE2126206 B2 DE 2126206B2
- Authority
- DE
- Germany
- Prior art keywords
- register
- memory
- segment
- address
- capability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/463—Program control block organisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Quality & Reliability (AREA)
- Storage Device Security (AREA)
- Executing Machine-Instructions (AREA)
Description
(a) eine erste Adressierungseinrichtung (IR, G 14, SELB, (MCRX G 3, MILL, OPREG, G 4, MILL,
GS, SDlREG, G 9, SlH) \n der Datenverarbeitungseinheit,
die einen Speicherplatz in einer für einen von der Datenverarbeitungseinheit auszuführenden
Prozeß reservierten Scgmenthinweistabelle durch Bildung der Adresse dieses Speicherplatzes aus einer in dem ersten der
vorhandenen Fähigkeitsregister gespeicherten Basis-Speicheradresse und aus einem im Befehlsregister
enthaltenen Indexwert adressiert,
(b) eine zweite Adressierungseinrichtung (\iPROG,
G 14, SELB, (WCR 6), G 3, MILL OPREG, G 4,
MILL, G 5, SDIREG, G 9, SIH) in der
Datenverarbeitungseinheit, die eine Hauptfähigkeitsiabelle (MCT) mit Eintragungen zur
Festlegung der Segmentgrenzen für jedes Informationssegment im Speicher durch Bildung
der Adresse einer Eintragung aus der Basässpeicheradresse in einem Hauptfähigkeitsregister
und einem von der ersten Adress-ierungscinriehtung aus der Segmenthinweistabelle
gelesenen Indexwert adressiert, wobei das Hauptfähigkeitsregister die Basis- und Endspeicheradresse
der Hauptfähigkeitstabelle enthält und
(c) eine Fähigkeitsregister-Ladeeinrichtung (IR, G 17, SELB, SDH, GlO, G 19, C 16) in der
Datenverarbeitungseinheit, die beim Auftreten eines Fähigkeitsregister-Ladebefehls die von
der zweiten Adressierungseinrichtung adressierte Information in das von einer im
Fähigkeitsregister-Ladebefehl enthaltenen Identitätsinformation angegebene Fähigkeitsregister (WCR 2) lädt.
Die Erfindung bezieht sich auf eine Datenverarbeitungseinrichtung gemäß dem Gattungsbegriff des
Patentanspruchs.
In »Electrical Communication«, Vol.42, Nr. 2, 19(57,
Seiten 193 bis 203 ist eine Datenverarbeitungseinrichtung beschrieben, in der eine Speicherschutzanordnung
verwendet wird, die von Registern Gebrauch macht, die obere und untere Grenzen von Speicherbereichen
festlegen, die jeweils einem Programm zugeordnet sind. Wenn bei der Ausführung eines Befehls ein Speicherzugriff
ausgeführt werden muß, wird die Adresse automatisch mit dem Inhalt der die Speicherbereichsgrenzen festlegenden Register verglichen. Die
Speicherschutzanordnung ist dabei so aufgebaut, daß bei der Verschiebung von Programmsegmenten zahlreiche
Refer- lzadressen geändert werden müssen, um einen ungehinderten weiteren Betrieb wie vor der
Verschiebung zu gewährleisten.
In »Spring Joint Computer Conference« 1968, Seiten
245 bis 251 ist ein Datenverarbeitungseinrichtung beschrieben, in der jedem durchzuführenden Job ein
Stapel zugeordnet ist; diese Stapel sind nach Art einer Baumstruktur organisierL
Für eine solche Struktur ist es typisch, daß bei einer Verschiebung von Informationen und von Informationsstapeln
eine Nachdatierung aller an der Baumstruktur beteiligten Adressen notwendig ist, damit die verschobene
Information innerhalb der Baumstruktur nach der Verschiebung wieder aufgefunden wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungseinrichtung gemäß dem Oberbegriff des Anspruchs 1 so auszugestalten, daß eine Umspeicherung von jeweils einem bestimmten Prozeß zugeordneten Informationssegmenten ermöglicht wird, ohne daß ein Änderung zahlreicher Referenzadressen erforderlich ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungseinrichtung gemäß dem Oberbegriff des Anspruchs 1 so auszugestalten, daß eine Umspeicherung von jeweils einem bestimmten Prozeß zugeordneten Informationssegmenten ermöglicht wird, ohne daß ein Änderung zahlreicher Referenzadressen erforderlich ist.
Erfindungsgemäß wird diese Aufgabe durch die im Kennzeichen des Patentanspruchs angegebenen Merkmale
gelöst.
In der erfindungsgemäßen Datenverarbeitungseinrichtung
enthält eines der Fähigkeitsregister eine Information, die die Basis- und Endadresse eines
Informationssegments angibt, das eine Segmenthinweistabelle enthält, die sich speziell auf den von der
Datenverarbeitungseinrichtung durchzuführenden Prozeß bezieht. Γύη zweites Fähigkeitsregistcr enthält eine
Informat'on, die die Basis- und Endadressen eines Informationssegements angibt, das eine Hauptfähigkeitstabelle
enthält. Diese Hauptfähigkeitstabelle enthält die Definitionen für die Informationssegemente im
Speicher, was im Gegensatz zur Segmenthinweistabelle steht, die eine Liste von Datenwörtern enthält, die als
Hinweise zur Angabe verschiedener Eintragungen in der Hauplfähigkeitstabelle benutzt werden. Die Verwendung
einer einzigen Hauptfähigkeitstabelle, auf die mit Hilfe von Hinweiscodegruppen aus den einzelnen
Segmenthinweistabellen Bezug genommen wird, verringert die Schwierigkeiten, die durch Informationssegmentverschiebungen
hervorgerufen. Durch eine Änderung einer entsprechenden Eintragung in der Hauptfähigkeitstabelle
kann die Verschiebung eines Informationssegments in vollem Umfang berücksichtigt werden.
Die neue Eintragung in der Hauptfähigkeitstabelle legt dann die Segmentgrenzen für das ve'rschobene Informationssegment
fest. Weitere Adressenänderungen sind
to nicht erforderlich.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Darin zeigt
F i g. 1 ein vereinfachtes Blockschaltbild der Zentraleinheit einer Datenverarbeitungseinrichtung nach der
Erfindung,
Fig. 2 die Anordnung der Fähigkeitsregister der Datenverarbeitungseinrichtung,
F i g. 3 eine typische Zuordnungsanordnung für den Zugriffsartcode einer Speichersegment-Bezeichnungsinformation,
F i g. 4 den Aufbau eines Befehlsworts,
Fig. 5 ein Diagramm der Operationen, die beim Laden eines Fähigkeitsregisters im Arbeitsspeicher unter Verwendung der Segmenthinweistabelle für reservierte Speichersegmente und der Hauptfähigkeitstabelle ausgeführt werden, und
Fig. 5 ein Diagramm der Operationen, die beim Laden eines Fähigkeitsregisters im Arbeitsspeicher unter Verwendung der Segmenthinweistabelle für reservierte Speichersegmente und der Hauptfähigkeitstabelle ausgeführt werden, und
Fig. 6 ein Flußdiagramm des Befehls zum Laden eines Fähigkeitsregisters im Arbeitsspeicher.
In der nachfolgenden Beschreibung werden Begriffe verwendet, die folgendermaßen definiert sind:
Der Begriff »Speichersegment-Bezeichnungsinformation« wird für eine Informationsgröße benutzt, die
Jie Grenzadressen, also die Basisadresse und Endadresse eines Speichersegments sowie eine Zugriffsart-Codegruppe
angibt, die anzeigt, welche Zugriffsart, (beispielsweise
nur Lesen, Lesen und Schreiben) bei dem von begleitenden Adressen angegebenen Segment zulässig
ist.
Der Begriff »Fähigkeilsregister« bezeichnet ein für
Speicherschutzzwecke benutztes Register in der Datenverarbeitungseinrichtung,
das eine Speichersegment-Bezeichnungsinformation speichert und zur Steuerung der Datenverarbeitungseinrichtung beim Zugriff auf das
Speichersegment benutzt wird.
Eine »Hauptfähigkeitstabelle« ist eine Liste, die für jedes Informationssegment im Speicher eine Eintragung
enthält; jede dieser Eintragungen enthält ihrerseits Basis- und Endadressen des entsprechenden Informationssegments.
Ferner enthält jede Eintragung eine Prüfcodegruppe mit einer charakteristischen Beziehung
zu den Basis- und Endadressen der Eintragung.
Eine »Segmenthinweistabelle für reservierte Segmente« ist eine Tabelle mit einer Anzahl von
Einwort-Eintragungen, von denen jede aus einer Hinweis-Codegruppe und einer Zugriffsart-Codegruppe
besteht. Die Hinweis-Codegruppe definiert einen Indexwert, der auf die Basisadresse des Speichorsegments
bezogen ist, in dem die Hauptfähigkeitsi. belle
gespeichert ist. Für jedes Programm ist wenigstens eine Hinweistabelle auf reservierte Segmente vorhanden;
jede Hinweistabelle stellt praktisch eine Liste alle Segmente dar, auf die ein bestimmtes Programm einen
Zugriff ausüben darf.
Unter Bezugnahme auf Fig. 1, die aus zwei Seite an
Seite nebeneinander zu liegenden Fig. la und Ib besteht, wobei Fig. Ib rechts liegen soll, erfolgt nun
eine kurze allgemeine Beschreibung der Zentraleinheit (CPU) der zu beschreibenden Datenverarbeitungseinrichtung.
Allgemeine Beschreibung
Die Zentraleinheit CPU besteht aus einem Befehlsregister IR, einer Registergruppe aus Akkumulator/Arbeitsregister
ACCSTK, einem Ergebnisregister RES REG, einem Operandenregister OPREG, einem
Mikroprogramm-Leitwerk \lPROG, einem Rechenwerk MILL, einer Datenvergleichsschaltung COMP, einem
Speicherdaten-Eingangsregister SDIREG sowie aus zwei Speicherschutzregistergruppen BASESTK und
TC/LMTSTK. Typischerweise können die drei Registergruppen (ACCSTK, BASESTK und TC/LMTSTK)
unter Verwendung sogenannter Zwischenspeichereinheiten aufgebaut sein, und diese Zwischenspeichereinheiten
sind mit Zeilenauswahlschaltungen (SELA, SELB und SELL) ausgestattet, die die Verbindung des
geforderten Registers mit den Eingangs- und Ausgangsleitungen der Gruppe steuern.
Zur leichteren Darstellung sind die verschiedenen Datenwege in Fig. la und Fig. Ib als einzelne Leiter
dargestellt, doch ist die Zentraleinheit CPU für eine Parallelverarbeitung organisiert. Die Zentraleinheit
CPU besitzt eine sogenannte Hauptvielfachleitung MHW, eine Speichereingangs-Vielfachleitung SlH und
eine Speicherausgangsvielfachleitung SOH. Jede dieser Vielfachleitungen umfaßt typischerweise 24 Bits entsprechend
der Größe eines gespeicherten Worts. Beide Speichervielfachleitungen enthalten zusätzlich Steuersignal-Vielfachleitungen
SlHCS bzw. SOHCS. Die Speichereinheit ist in Fig. 1 n>cht dargestellt; es soll
angenommen werden, daß die Zentraleinheit CPU über die Speicherausgangs-Vielfachleitung 5OW und die
Speichereingangs-Vielfachleitung SIH mit beispielsweise einem Feld von Speichermoduln verbunden ist. Auch
ist in den Fig. la und Ib nur eine Zentraleinheit CPU
dargestellt, doch kann die hier beschriebene Lehre auch
ίο bei einem sogenannten Multiprogrammverarbeitungssystem angewendet werden, wobei jede Zentraleinheit
CPU mit ihrem eigenen Sammelschieiiensystem ausgestattet
ist und der Zugriff auf jeden Speichermodul über eine Zyklusverteilungseinheit erfolgt, damit gleichzeiiige
Zugriffe auf den Speicher der Zentraleinheit CPU aufgelöst werden.
Den verschiedenen Vielfachleitungen sind mehrere Und-Schaltungen wie G 10 (das sind jene Schaltungen,
die mit der Zahl 2 bezeichnet sind) zugeordnet, die von Mikroprogrammsignalen gesteuert werden. Es sei
bemerkt, daß jede Schaltung in der Praxis aus 24 Schaltungen besteht, wobei für jede Leitung der tür 24
Bits ausgelegten Vielfachleitung eine Schaltung vorgesehen ist. Diese Schaltungen werden dabei unter der
Steuerung durch das Mikroprogramm so aktiviert, daß sie das Einschreiben von Daten auf den verschiedenen
Vielfachleitungen in die ausgewählten Register nach Bedarf erlauben. Die Und-Verknüpfung, beispielsweise
in der Und-Schaltung G 6, ist auch am Ausgang der
Register und Registergruppen vergesehen, damit ein wahlweises Verbinden der verschiedenen Register mit
dem Rechenwerk MILL ermöglicht wird. In den Fig. la
und Ib sind auch mehrere Oder-Schaltungen (das sind jene Schaltungen, die mit der Zahl 1 bezeichnet sind)
J5 dargestellt, die nur zu Trennzwecken verwendet
werden, damit zwei oder mehrere Signalwege über eine ODER-Verknüpfung zu einem Eingangsweg zusammengeführt
werden können.
4() Akkumulatorgruppe ACCSTK
Diese Zwischenspeichereinheit wird zur Bildung mehrerer Akkumulatorregister, Maskenregister und
Modifizierungsregister verwendet, und das geforderte dieser Register kann entweder unter Steuerung durch
4r) das Mikroprogramm oder die Steuerfeldbits eines
Befehlsworts ausgewählt werden. In der Akkumulatorgruppe ACCSTK sind auch ein Befehlszählregister
SCR sowie zusätzliche Register wie ein Zeitplat-Taktregister
und ein Programm-Taktregister enthalten. Diese zuletzt genannte Registergruppe ist nur unter der
Steuerung durch das Mikroprogramm oder über einen besonderen Befehl auswählbar. Das geforderte Register
wird dadurch ausgewählt, daß ein Auswahlcode zur Zwischenspeicher-Auswahlschaltung SELA geleitet
wird, der das geforderte Register mit den Eingangs- und Ausgangspfaden der Zwischenspeichereinheit verbindet.
Basisregistergruppe BASESTK
Diese Zwischenspeichereinheit wird dazu verwendet, eine Anzahl von »halben« Fähigkeitsregistern für die
Zentraleinheit CPU zu bilden. Als Speicherschutzanordnung sind mehrere Fähigkeitsregister vorgesehen, von
denen jedes eine Segmentbezeichnung festhält, die aus einer Basisadresse, einer Endadresse und einer die
erlaubte Zugriffsart angebenden Codegruppe besteht. Die Basisregistergruppe enthält die Basisadressen aller
in einer Verarbeitungseinheit vorgesehenen Fähigkeits-
register. Auf der linken Seite von Fig. 2 sind die in
dieser Gruppe enthaltenen halben Fähigkeitsregister dargestellt; sie bestehen aus sogenannten Arbeitsspeicherfähigkeitsregistern
WCR 0 bis WCR 7 und aus einer Anzahl von Registern mit verdeckter Fähigkeit. F.s
sind nur zwei dieser Register mit verdeckter Fälligkeit, nämlich die Register DCR und MCR, dargestellt, da nur
diese zwei für das Verständnis der hier beschriebenen Anordnung von Bedeutung sind. Die Arbeitsspeicher-Fähigkeitsregister
können von Auswahlcodes im Befehlswort ausgwählt werden, während die Register mit
verdeckter Fähigkeit nur über besondere Befehlswortsteuercodes und über vom Mikroprogramm erzeugte
Auswahlcodes ausgewählt werden können.
Die A.rbeitsspeicher-Fähigkeitsregister werden dazu verwendet, Speichersegment-Bezeichnungsinformationen
zu speichern, die die Arbeitsbereiche des Speichers definieren, auf die der Zugriff des derzeitigen Zentraleinheitsprogramms
erfolgen muß. Eines oder mehrere der Arbeitsspeicher-Fähigkeitsregister wird zum Speichern
einer Bezeichnungsinformation verwendet, die als eine Segmenthinweistabelle RSPT für reservierte
Segmente definiert ist, deren Bedeutung später noch beschrieben wird. Auch kann das Arbeitsspeicher-Fähigkeitsregister
SCR 7 beispielsweise zum Festlegen des laufenden Programmsegments verwendet werden.
Die Register mit verdeckter Fähigkeit werden dazu verwendet, die Segment-Bezeichnungsinformationen zu
speichern, die Verwaltungsbereiche festlegen. Typischerweise speichert das Fähigkeitsregister DCR die
Bezeichnungsinformation, die einen Programmauszugs-Bereich festlegt. Das andere Register mit verdeckter
Fähigkeit, das für die hier beschriebene Anordnung von Bedeutung ist, ist das Hauptfähigkeitstabellenregister
MCR, dessen Verwendung später ersichtlich wird.
Jede Basisadresse eines Fähigkeitsregisters bezeichnet mit 8 Bits den Speichermodul, in dem sich das
Segment befindet, und mit 16 Bits die Basis- oder Anfangsadresse diesen Segments.
Zugriffsart-Code/Endadressen-Gruppe TC/LMTSTK
Diese Gruppe bildet die andere Hälfte der Fähigkeitsregister, und sie ist auf der rechten Seite von F i g. 2
dargestellt. Jedes Fähigkeitsregister wird von einer entsprechenden Zeile sowohl in der Basisgruppe als
auch in der Zugriffsart-Code/Endadressen-Gruppe gebildet. Jeder Zugriffsart-Code/Endadressen-Abschnitt
eines Fähigkeitsregisters gibt folgendes an: (a) Die Art des zulässigen Zugriffs zu dem Segment (mit 8
Bits) und (b) die Endadresse (mit 16 Bits) des Segments in den von der Basisadresse festgelegten Speichermoduln.
Fig.3 zeigt typische Codegruppen für erlaubte Zugriffarten. Die 8 Bits umfassende Zugriffsart-Codegruppe
ist in drei Abschnitte unterteilt, nämlich (I) in den Abschnitt PS, der den zulässigen Speicherbetrieb angibt,
(II) in den Abschnitt DT, der die Datenart angibt, und (III), den Abschnitt RTE, der eine Leitinformation
enthält.
Der Abschnitt PS, der den zulässigen Speicherbetrieb angibt, bestimmt typischerweise den reinen Speicherlesebetrieb
(STRX den reinen Speicherschreibbetrieb (STW) oder den Speicherlese- und Speicherschreibbetrieb
(STR/W).
Der Datenartabschnitt DT bestimmt typischerweise,
daß das Segment aus Daten (D) besteht, daß das Segment aus einem Programm (P, d. h. aus Befehlswörtern)
besteht, oder das das Segment eine für ein Programm reservierte Segmenthinweistabelle PRSPisi
Der letzte Abschnitt der Zugriffsart-Codegruppe dei
Leitabschnitt RTE, bestimmt die Verwaltungsart de:
Segments, wobei typischerweise angezeigt wird, daß da:
Segment (a) ein normales Speicherbetriebssegmen
NSO (beispielsweise eine Datei), (b) ein Warteschlan gensegment Q, das Datenpaktet nach dem Prinzip
»zuletzt herein — zuletzt hinaus« speichert, (c) eir Programniauszugsbereich DUMP, der im Falle einei
ίο Unterprogrammverschachtelung nach dem Warte
schlangcnprinzip betrieben werden kann oder (d) eir internes Registersegment //? ist.
Zur Festlegung der verschiedenen Segmentarter werden gewisse Kombinationen von Segmenten PS dei
ι <j zulässigen SoeicherarO von DHtenartse^menien DTua\c
Leitsegmenten RTE verwendet; offensichtlich sine dabei gewisse Kombinationen ungültig. Die Zugriffsart
Codegruppen werden in der Mikroprogrammeinheil \iPROG dazu verwendet, die Art der Operation zi
prüfen, die bei jedem Speicherzugriff erforderlich ist, un zu verhindern, daß nicht autorisierte Zugriffe erfolgen
Die Bedeutung gewisser Zugriffsart-Codegruppen wire später ersichtlich, wenn der Vorgang bei einem Befeh
zum Laden eines Fähigkeitsregisters beschrieben wird.
Ergebnisregister RES REG
Dieses Register wird über Und-Gatter G 15 von der
Vielfachleitung MHw der Zentraleinheit CPU gespeist und es kann zur vorübergehenden Speicherung des
Ergebnisses einer Rechenoperation verwendet werden.
Operandenregister OPREG
Dieses Register kann entweder über Und-Schaltungen G 2 von der Hauptvielfachleitung MHW dei
is Zentraleinheit CPU oder über Und-Schaltungen G U
von der Speicherausgangs-Vielfachleitung SOH ge
speist werden, und es kann als Zwischenregister bei dei Bildung einer Speicherzugriffsadresse verwendet wer
den. Das Befehlswort wird in dieses Register eingegeben. wenn es aus dem Speicher ausgelesen wird.
Befehlsregister IR
Dieses Register wird zum Speichern der Steuerbitfelder eines Befehlsworts verwendet. Jedes Befehlswon
besteht aus einer Anzahl von Steuerfeldern und einen" Indexwert. Fig.4 zeigt ein typisches Befehlswon. Die
24 Bits eines Befehlsworts sind in acht Indexbits (OS1
und in 16 Steuerbits (CF) unterteilt. Die Steuerbits CF
sind wiederum in fünf Steuerfeldabschnitte unterteilt.
Die Bits 9 bis 11 bilden ein Arbeitsspeicherauswahlfeld
WCRA für ein Fähigkeitsregister, wobei dieses Auswahlfeld das Fähigkeitsregister festlegt, das die
Segment-Bezeichnungsinformation enthält, auf die sich der Indexwert des Befehlsworts bezieht. Dieses
Auswahlfeld ist sowohl in der Basisgruppe BASESTK
als auch in der Zugriffsart-Code/Endadressen-Gruppe der Zentraleinheit CPU von Fig. la und Ib aktiv. Die
tatsächliche Speicheradresse, die bei einem Speicherzugriffsbefehl
verwendet wird, ist ein Speicherplatz dessen Adresse von dem Indexwert festgelegt wird, dei
der der Basisadresse in die von den Bits des Auswahlfeldes WCRA spezifizierten Fähigkeitsregistei
entnommen ist.
Die Bits 18 bis 20 bilden ein zweites Registerauswahlfeld
SR, und sie können dazu verwendet werden, eine« der Register der Akkumulatorgruppe ACCSTK vor
Fig. la oder ein zweites Arbeitsspeicher-Fähigkeitsregister
in der Basisgruppe BASESTK und der Zugriffs-
art-Code/Endadressen-Gruppe TC/LMTSTK von Fig. la und Ib festzulegen. Die Bedeutung der zuletzt
genannten Verwendung dieser Bits wird später noch ersichtlich.
Die Bits 21 bis 23 bilden ein Modifizierungsauswahlfeld M. und sie werden dazu verwendet, eines der
Register der Akkumulatorgruppe ACCSTK festzulegen, dessen Inhalt als Adressenniodifizierung verwendet
werden soll. Der Wert M=O wird zur Anzeige verwendet, daß keine Modifizierung erforderlich ist.
Das Bit 24 wird als Diskriminatorbit verwendet, das beispielsweise dazu verwendet wird, dem Indexwert als
Adresse oder als Buchstabenwert auszuweisen. Dieses Bit hat keine echte Bedeutung für den Betrieb der
Zentraleinheit beim Funktionieren der hier beschriebenen Anordnung, da es sich im »(!«-Zustand befindet,
wenn sich der Indexwert auf eine Speicheradressierung bezieht; es wird daher nicht weiter erörtert.
Die Bits 12 bis 17 bilden den Fnnktionscode FC des
Befehlsworts, und sie werden zum Adressieren der Mikrop-ogrammeinheit \iPROG (Fig. Ib) vewendei,
damit die Zentraleinheit CPU bei der Ausführung des geforderten Befehls gesteuert wird.
Mikroprogrammeinheit \iPROG
Diese Einheit steuert die Ablauffolge, die Registerauswahi und die Rechenwerkfunktionen, die bei der
Ausführung eines Befehls erforderlich sind. Sie liefert zeitlich abgestimmte und geordnete Steuersignale an
die verschiedenen Eingangs- und Ausgangsschaltungen der Register und des Rechenwerks (Leitungen AU\iS)
zur Steuerung der Datenübertragung. Die Segmenl-Bezeichnungsinfoi
mationcn werden auch dazu verwendet, die Mikroprogrammeinheit \iPROG über Leitungen
CRTCzu adressieren, damit die Mikroprogrammeinheit
die Speicherzugriffsoperationen überprüfen kann. Die Mikroprogrammeinheit kann auch Register aus der
Akkumulatorgruppe und der Gruppe der Fähigkeitsregister auswählen; die Bedeutung dieser Operationen
wird später noch ersichtlich. Schließlich werden dem Rechenwerk Mil.I. (über Leitungen ALIlS) gewisse
Bedingungssignale entnommen und der Vergleichsschaltung COMf(UbCr Leitungen CIS) zugeführt, die in
der Mikroprogrammeinheit zur Ausführung der Mikroprogramme jedes Befehlszyklus verwendet werden. Die
Mikroprogramm-Steuersignale sind in Fig. Ib durch die Leitungen \iPGCS zusammengefaßt dargestellt.
Typischerweise kann die Mikroprogrammeinheit einen Festwertspeicher enthalten, in dem die für jede
Befehls-Mikroprogrammoperation erforderlichen
Steuersignale gespeichert sind.
Rechenwerk MILL
Dieses Werk ist ein herkömmliches Rechenwerk, das parallel Rechenoperationen und logische Operationen
mit Datenwörtern durchführen kann, die ihm an seinen zwei Eingängen zugeführt werden. Sein Ergebnis wird
einem vom Mikroprogramm festgelegten Bestimmungsort über die Hauptvielfaehleitung MHW zugeführt.
Die eigentlichen Operationen, die vom Rechenwerk MILL durchgeführt werden, werden von den
Rechenwerk-Mikroprograrrimsteuersignalen A U\iS
festgelegt, die von der Mikroprogrammeinheit \iPROG
erzeugt werden.
Vergleichseinheit COMP
Diese Einheit vergleicht die in das Speicherdateneingangsregister
SDlREG eingegebene Adresse mit den Basis- und Endadressen der Segment-Bezeichnungsinformationen
bezüglich des Speicherzugriffs, und sie vergleicht die Zugriffsart-Codegruppe mit den
Speichersteuersignalen. Die Bedingungsanzeige-Ausgangssignale CIS, die von der Vergleichseinheit COMP
erzeugt werden, werden als Teil der Rechenwerk-Bedingungssignale AUCS in die Mikroprogrammeinheit
nPROG eingegeben. Die Bedeutung der Funktion der Vergleichseinheit wird unten noch erkennbar.
Speicherdateneingangsregister SDI REG
Dieses Register wirkt als Ausgangsregister für die von der Zentraleinheit zum Speicher zu gebenden
Daten, und die zur Übertragung zum Speicherwerk bestimmten Daten werden in diesem Register vor ihrer
Übertragung zum Speicher über die Speichereingangsvielfachleitung S/Hgesammelt.
Es erfolgt nun ein Beschreibung eines Ausführungsbeispiels der Anordnung bei der Durchführung eines
Ladebefehls für ein Arbeitsspeicher-Fähigkeitsregister.
Befehl »Lade Arbeitsspeicher-Fähigkeitsregister«
Die zur Durchführung dieser Befehlsoperation erforderlichen Prozeduren werden im Zusammenhang
mit den Fig. 5 und 6 beschrieben; die von der Zentraleinheit CPiiausgeführten tatsächlichen Vorgänge
werden im Zusammenhang mit den Fig. la und Ib
beschrieben.
Unter Bezugnahme auf F i g. 5 erfolgt zunächst eine Übersicht über die wesentlichen Operationen des
Befehls »Lade Arbeitsspeicher-Fähigkeitsregister« (LD WCR). Das Format des Befehlsworts IW für den
Befehl LD WCR ist in F i g. 5 oben dargestellt. Das Befehlswort /Wenthäh folgende Informationen:
Bits 1 bis 8 bezeichnen die Indexwerte (X), die sich
auf die Hinweistabelle RSPT für reservierte Segemente beziehen,
Bits 9 bis 11 bezeichnen das Fähigkeitsregister
(WCRA), das die Segment-Bezeichnungsinformation für die Hinweistabelle für
reservierte Segmente enthält,
Bits 12 bis 17 bezeichnen die Funktionscodegruppe des
Befehls »Lade Arbeitsspeicher-Fähig
keitsregister,
Bits 18 bis 20 bezeichnen das zu ladende Arbeitsspeicher-Fähigkeitsregister
(WCRB),
Bits 21 bis 23 bezeichnen das Modifizierungsregister, dessen Inhalt zur Modifizierung des
Indexwertes X verwendet wird, wenn es erforderlich ist und
Bit 24 bezeichnet die Speicher- oder Direkt
adressierung, und es sei angenommen, daß das Bit 24 den Wert »0« hat, der
anzeigt, daß der Wert von »X« als der Indexwert der Basisadresse angesehen werden soll, die in dem bezeichneten
Fähigkeitsregister enthalten ist.
Die Ablauffolge des Befehls LD WCR beginnt mit
einer Modifizierung des Indexwerts X und der Bildung
der Adresse der Hinweistabelle für reservierte Segmente
durch Addition des Basiswerts aus dem Arbeils-Speicherfähigkeitsregister
WCRB (das beispielsweise das Fähigkeitsregister WCR 6 sein kann). Die Hinweistabelle RSPT für reservierte Segmente enthält eine
Liste von einzelnen Worteintragungen, die für das
laufende Programm reservierten Segmentbe/.eichnungen bestimmen. Jeder Eintrag besteht aus zwei Teilen,
nämlich (I) der Zugriffsart-Codegruppe TC und (II) einem Wert Y, der als Hinweis auf ein reserviertes
Segment bezeichnet wird. Die Zugriffsart-Codegruppe TC wird in das zu ladende Arbeitsspeicher-Fähigkeitsregister
(beispielsweise WCR 2) eingegeben, und der Wert Y wird als Indexwert für eine nach unten
erfolgende Versetzung der Hauptfähigkeitstabelle verwendet. Die Segmentbezeichnungsinformation für die
Hauptfähigkeitstabelle ist im Register MCR mit der verdeckten Fähigkeit enthalten, das unter Steuerung
durch das Mikroprogramm ausgewählt wird. Der Indexwert Y wird daher zur Basisadresse der Hauptfähigkeitstabelle
addiert, und der Zugriff auf die erforderliche Eintragung ist erfolgt. Jede Eintragung in
der Hauptfähigkeitstabelle MCT besteht aus drei Wörtern, nämiich (i) der Adresse BASE der Segment-Bezeichnungsinformation,
(II) der Endadresse LIMIT der Segmentbezeichnung und (111) dem Prüfcode
CHECK für die Segmentbezeichnung. Diese drei Wörter werden nacheinander aus der MCT-Eintragung
herausgelesen, und die Basisadresse BASE und die Endadresse LIMIT werden in das zu ladende Arbeitsspeicherfähigkeitsregister
WCR 2 eingegeben.
Mit Bezugnahme auf Fig. 6, wo ein Flußdiagramm
der unter der Steuerung durch die Mikroprogrammeinheit erfolgenden Befehls-Ablauffolge und der eigentlichen
Ablauffolge der von der Zentraleinheit von K i g. la und Ib ausgeführten Operationen dargestellt ist,
erfolgt nun eine Beschreibung des Befehls »Lade Arbeitsspeicher-Fähigkeitsregister«. Alle in Fig. 6
dargestellten Schritte werden von verschiedenen Anordnungen einer Verarbeitungseinheit unter Steuerung
durch Steuersignale durchgeführt, die von der Mikroprogrammeinheit \iPROG durch Aktivieren von
Und-Schaltungen zu geforderten Zeitpunkten und durch Zuführen von Mikroprogrammsteuersignalen zu
den verschiedenen Anordnungen erzeugt werden.
Schritt 50-Wähle nächsten Befehl
Dieser Schritt würde eigentlich als organisatorische Operation am Ende des Befehls unmittelbar vor dem
Befehl LDWCR ausgeführt, jedoch ist er in Fig. 6
aufgenommen worden, um die Operation der Zentraleinheit CPU und der Speicherschutzanordnung vollständiger
zu zeigen.
Bei der Steuerung der Durchführung dieses Schritts gibt die Mikroprogrammeinheit [iPROG von Fig. Ib
Steuersignale ab, damit zunächst das Befehlszählregister in der Akkumulatorgruppe ACCSTK über
Leitungen RSEL ausgewählt wird und Und-Schaltungen G 1 geöffnet werden, wodurch der Befehlszählregisterstand,
der zur Zeit gerade das Befehlswort des im laufenden Programm soeben ausgeführten Befehls
bildet, zum Rechenwerk MILL hingeführt wird. Dem Rechenwerk MILL wird der Befehl erteilt, den Wert »1«
zum Befehlszählregisterstand zu addieren, und durch öffnen der Und-Schaltungen G 2 wird der erhöhte
Befehlszählregisterstand über die Hauptvielfachleitung MHW der Zentraleinheit CPU zum Operandenregister
OPREG übertragen. Die Mikrogrogrammeinheit \lPROG wählt nun über die Leitungen CRSEL die
Basisadressenhälfte des Programmfähigkeitsregisters WCR 7 (F i g. 2) aus, das die Basisadresse der Segment-Bezeichnungsinformation
für das laufende Progammsegment enthält In diesem Zeitpunkt werden die
Und-Schaltungen G 3 zusammen mit den Und-Schaltungen G4 ebenfalls geöffnet, wodurch die Basisadresse
des Programmsegments und der erhöhte Befehlszählregisterstand
zu den Eingängen des Rechenwerks MILL geführt werden. Das Rechenwerk MILL erhält den
Befehl, die zwei Datenwörter zu addieren, und das
Ergebnis (d. h. die Summe der Basisadresse des Programmsegments und des erhöhten Befehlszählregisterstandes)
wird durch öffnen der Und-Schaltungen C5 für die Eingabe in den Speicher bereit, in das
ίο Speicherdateneingangsregister SDI REG eingegeben.
Im Zeitpunkt der Auswahl der Basisiidressenhälfte
des Fähigkeitsregisters WCR 7 wird auch die andere Adressenhälfte in der Zugriffsartcode'Endadressen-Gruppe
TC/LMTSTK ebenfalls ausgewählt. Nachdem
is die nächste Befehlsadresse in das Speicherdateneingangsregister
SDIREG eingegeben worden ist, werden die Und-Schaltungen G 3 und C 6 geöffnet, so daß die
Vergieiehseiriheil COMB die nächste Befeiilsadresse
mit den Endadressen des Programmsegments und den von den Eingangsleitungen SIHCS der Speichereingangsvielfachleitung
spezifizierten geforderten Speicherzugriff mit der Zugriffsart-Codegruppe für das
Programm vergleichen kann. In diesem Zeitpunkt sind auch die Und-Schaltungen Gl geöffnet, wodurch die
Zugriffsart-Codegruppe des Programmsegments über Leitungen CRTC der Mikroprogrammeinheit
>j.PROG zur Verwendung als zusätzliche Adresseninformation
für die weitere Ablauffolge der Operationen zugeführt wird.
so Unter der Annahme, daß die nächste Befehlsadresse
gültig ist, (d. h. innerhalb der Programmsegmentgrenzen liegt), öffnet die Mikroprogrammeinheit [iPROG die
Und-Schaltungen C 9 und veranlaßt den Speicher, eine
Leseoperation durchzuführen. Die Leseoperation wird von Steuersignalen an den Leitungen SIHCS bestimmt,
und eine dieser Leitungen wird als Zeitgeberleitung verwendet, die in aktiviertem Zustand dem Speicher
anzeigt, daß an der Speichereingangsvielfachleitung Adressierungsdaten anliegen. Der Speicher liest daher
4'J die nächste Befehiswortadresse. Gleich/eilig inii dieser
Onprnt'on öffnet die Mikroprograrnmeinheii \iPROG
nach Auswahl des Befehlszählregisters SCR in der Akkumulatorgruppe ACCSTK über die Leitungen
RSEL die Und-Schaltungen G 4 und C 8, und sie ermöglicht die Zuführung des erhöhten Inhalts des
Befehlszählregisters SCR über das Rechenwerk MILL und die Hauptvielfachleitung MH W in das Befehlszählregister
5CR
Das Flußdiagramm von Fig. 6 wird nun angehalten,
so bis der Speicher das nächste Befehlswort an der Speicherausgangsvielfachleitung SOH erzeugt. Das
Anlegen des Befehlsworts an der Vielfachleitung SOH wird von Steuersignalen auf der mitgeführten Steuersignalvielfachleitung
5OHC5angezeigt.
Schritt 51 — Befehlsworteingabe
Wenn der Speicher das nächste Befehlswort gelesen und der Sammelschiene, an die die Zentraleinheit CPU
angeschlossen ist, zugeführt hat bewirkt die Mikropro-
grammeinheit \iPROG von Fig. Ib das öffnen der
Und-Schaltungen G10 und GIl zusammen mit den
Und-Schaltungen G YL. Das nächste Befehlswort wird in das Befehlsregister IR (nur Bits 9 bis 24) und in das
Operandenregister (Bits 1 bis 24) eingelesen. Man kann auf diese Weise erkennen, daß das Steuerfeld (Bits 9 bis
24) in das Befehlsregister IR eingegeben wird, während das gesamte Befehlswort in das Operandenregister
OPREG eingegeben wird. Die Funktions-Codegruppe
/7C, die diesem Fall natürlich eine Operation LD WCR
(»Lade Arbeitsspeicher-Fähigkeitsregister«) bezeichnet,
wird zur Adressierung der Mikroproganinieinheit \iPROC über die Leitungen FCI verwendet, damit die
Befehlsfolge gesteuert wird.
Schritt 52- M=O?
Bei diesem Schritt wird der Zustand der Bits des Modifizierungsfeldes von der Mikroprogrammeinheit
[iPROC über die Leitungen ML abgefragt, damit m erkannt wird, ob eine Modifizierung des Indexwerts X
des Befehlsworts erforderlich ist. Wenn eine Modifizieru.ig
erforderlich ist, wird der Schritt 53 durchgeführt.
Schritt 53 — Modifizierung des Indexwerts
Bei diesem Schritt sind die Und-Schaltungen G 13,
Gl und G 4 geöffnet, damit (I) das erforderliche Modifizierungsregister in die Akkumuiaiorgruppe
ACCSTK, wie es durch die Modifizierungssteuerfeldbits M festgelegt ist, ausgewählt wird, (II) der so 2(1
definierte Modifizierungswert einem Eingang des Rechenwerks MILL eingegeben wird (III) der Indexwert X in den anderen Eingang des Rechenwerks MILL
eingegeben wird.
Das Rechenwerk MILL erhält dann den Befehl, einen -r>
Addiervorgang auszuführen, und durch Öffnen der Und-Schaltungen G 2 gelangt der modifizierte Indexwert (X+M) vom Rechenwerk MILL über die
Hauptvielfachleitung MHW zum Opeandenrcgister OPREG und überschreibt den vorherigen Inhalt dieses !"
Registers.
Nach Vollendung des Schritts 53 oder wenn im Schritt 52M=O ist, geht das Mikroprogramm zum
Schritt 54 von F i g. 6.
r>
Schritt 54 - Bilde die /?5Pr-Adresse;
speichere die /?5P-Adresse
speichere die /?5P-Adresse
Bei diesem Schritt wird der Indexwert (oder der im Schritt 53 erhaltene Wert), der drezeit im Operandenregister
OPREG von Fig. Ib enthalten ist, zur Bildung Al)
der Ciniragungsadressc für die Hmweisiabeiie RSFTiür
reservierte Segmente verwendet, indem die Und-Schaltungen G 14, G 3 und C 4 geöffnet werden (Bits 1 bis 8,
wenn der Schritt 53 nicht durchgeführt worden ist, oder Bits 1 bis 24, wnn er durchgeführt worden ist). Das 4'
öffnen der Und-Schaltungen ο 14 bewirkt die Auswahl der Basisadressenhälfte des von den Steuerfeldbits WA
bestimmten Fähigkeitsregisters. Die Bezugnahme auf F i g. 5 zeigt, daß dieses Arbeitsspeicher-Fähigkeitsregister
als das Register WCR6 angenommen wird und daß l(1
der Auswählcode als WCRA gewählt ist. Folglich bewirkt das Öffnen der Und-Schaltungen C3 und G 4
von Fig. la und F i g. 1 b die Zuführung der Basisadresse
der Hinweisliste RSP zu einem Eingang des Rechenwerks MILLund die Zuführung des Indexwerts X+(M) 1^
im Operandenregister OPREG zum anderen Eingang des Rechenwerks MILL Das Rechenwerk MILL erhält
nun den Befehl, eine Addieroperation durchzuführen, und die Und-Schaltungen G 5 werden dann geöffnet,
damit die gebildete Eintragungsadresse der Hinweistabelle RSP in das Speicherdateneingangsregister SDI-
REG eingegeben wird.
Schritt 55 - Zugriff erlaubt?
Bei diesem Schritt werden die Und-Schaltungen G 14, b5
G 6 und G 7 von F i g. 1 a und 1 b geöffnet, damit die Zugriffsart-Codegruppe für die Segment-Bezeichnungsinformation
der Hinweistabelle RSPüber die Leitungen CRTC geführt wird, so daß der im Schritt 57
durchzuführende gerorderte Zugriff auf das Speicherwerk
gegen die Codegruppe für die zulässige Zugriffsart für das Segment durch die Vergleichseinheit COMP
geprüft werden kann. Die tatsächliche Zugriffsart-Codegruppe ist natürlich diejenige einer Hinweistabelle für
reservierte Segmente, und F i g. 3 zeigt, daß (I) der Speicher nur gelesen werden kann (d.h. P5=10), (II)
daß die Datenart eine Hinweistabelle RSP ist (d. h. D7"=01) und (III) daß die Leitanweisung eine normale
Speicheroperation ist (d.h. RTE= 1000). Nachdem die geforderten Zugriffsarten überprüft worden sind, wird
der Schritt 56 von Fig.6 ausgeführt, wenn der geforderte Zugriff erlaubt ist.
Schritt 56 — Grenzen überschritten?
Bei diesem Schritt öffnet die Mikroprogrammeinheit
Bei diesem Schritt öffnet die Mikroprogrammeinheit
)iriws\*j vuii rig. IU uic UIiU-JL iiuiiuiigcii *_/ i·», yj j
und G6. Sie gibt der Vergleichseinheit den Befehl, die
Eintragungsadresse der Hinweistabelle für die reservierten Segmente im Speicherdateneingangsregister
SDIREG bezüglich der Basis- und Endadressen der Segment-Bezeichnungsinformationen der Hinweistabelle
RSP\m Fähigkeitsregister WCR6 zu überprüfen.
Wenn die Grenzen nicht überschritten worden sind, wird der Schritt 57 von Fig. 6 ausgeführt.
Schritt 57 -
Zugriff auf die Hinweistabelle RSP;
Einlesen des Hinweisworts der Hinweistabelle RSP:
Hinweistabellenauszug
Dieser Schritt besteht aus drei bestimmten Teilen (nämlich 1, dem Speicherzugriff, damit die geforderte
Eintragung in der Hinweistabelle für reservierte Segemenie gelesen wird (II) der Eingabe des gelesenen
liinweiswerts und (111) dem Auszug der Hinweistabelle
für reservierte Segmente.
(I) Speicherzugriff: Dieser Teil des Schritts 57 wird
durch Anlegen eines Zeitsteuersignals an die Steuersignalvielfachleitung SIHCS und durch Öffnen der
Und-Schaliungen G 9 in F i g. 1 b durchgeführt, wodurch
die im Schritt 54 gebildete Eintragungsadresse der Hinweistabelle für die reservierten Segmente von einem
Lesesteuersignal begleitet über die Speichereingangsvielfachleitung
SIH auf die Stuersignalvielfachleitung 5/HC5gegebcn wird.
(II) Eingabe des Hinweislistenworts: Dieser Teil des Schritts 57 erfolgt, wenn das im Teil (1) gelesene
Hinweiswort über die Speicherausgangsvielfachleitung SOH der Zentraleinheit CPLJ zugeführt ist. Die
Mikroprogrammeinheit \iPROPbewirkt das öffnen der
Und-Schaltungen G 10, G 12, C 16 und G 17. Das Hinweiswort, das nach Fig. 5 aus zwei Abschnitten,
nämlich einer Zugriffsart-Codegruppe (TC) und einem Indexwert (Y) besteht, wird vollständig in das
Operandenregister OPREG eingegeben, und die Zugriffsart-Codegruppe wird in das ausgewählte Arbeitsspeicher-Fähigkeitsregister
in der Gruppe TC/ LMTSTK eingegeben, (d.h. in das durch WB im Befehlswort gezeichnete Register, das in Fig.5 als
Register WCR 2 angenommen ist).
(Ill) Hinweistabellenauszug
In diesem Teil des Schritts 57 wird der im Teil (II)
gefundene Hinweis, der in das Operandenregister OPREG eingeschrieben worden ist, in einen bestimmten
Speicherplatz im Auszugsbereich des laufenden Programms eingeschrieben. Der im Auszugsbereich tat-
sächlich verwendete Speicherplatz ist einer, der dem
Arbeitsspeicher-Fähigkeitsregister, das geladen wird (d. h. WCR 2), zugeordnet ist. Die tatsächliche Adresse
dieses Speicherplatzes wird dadurch gebildet, daß unter der Steuerung durch das Mikroprogramm aus der
Basisgruppe BASESTK die Basisadresse der Auszugssegmentbezeichnung
(d. h. des Registers DCR mit verdeckter Fähigkeit von F i g. 2) entnommen wird und
daß dazu ein Indexwert addiert wird, der entsprechend dem zu ladenden Arbeitsspeicher-Fähigkeitsregister
vom Mikroprogamm erzeugt wird. Der vom Mikroprogramm
erzeugte Indexwert wird über die Leitungen COS zu einem Eingang des Rechenwerks MILL
geleitet, während die Basisadresse des Auszugsbereichssegments mittels der geforderten Codegruppe an den
Leitungen CRSEL und der Öffnung der Und-Schaltungen C 3 aus dem Register DCR entnommen wird. Das
Ausgangssignal des Rechenwerks MILL wird dann zum Speicherdateneingangsregister SDI REG (durch Öffnen
der Und-Schaltungen G5) geleitet, und nachdem der
Zugriff und die Grenzprüfungen (in derselben Weise wie bei den Schritten S5 und 56) durchgeführt worden sind,
erfolgt ein Speicherzugriff für eine Srhreibopcration.
Das Speicherwerk zeigt schließlich über die Steuersignalvielfachleitung
SOHCS an, daß es für die Schreiboperation bereit ist und die Mikroprogrammeinheit
\iPROG reagiert darauf durch öffnen der Und-Schaltungen
G 4, C 5 und G 9, wodurch die im Schritt 57 aufgezeichnete Eintragung in der Hinweistabcllc für die
reservierten Segmente über das Rechenwerk MILL und die Hauptvielfachleitung MHW zum Speicherdateneingangsregister
SDIREG und von da aus über die Speichereingangsvielfachlcitung zum Speicher gelangen
kann. Nach Vollendung dieser Operation schaltet das Mikroprogramm von F' i g. 6 zum Schritt 58 weiter.
Schritt 58-
Bilde die erste Adresse der Eintragung
in der Hauptfähigkeitslabelle MCT
in der Hauptfähigkeitslabelle MCT
Bei diesem Schritt wird der im vorhergehenden Schritt empfangene und nun im Operandenregister
OPREG gespeicherte Indexwert Y zur Bildung der Adresse des ersten Worts der geforderten Eintragung in
die Hauptfähigkeitstabelle MCTverwendet. Die Mikroprogrammeinheit \iPROG von Fig. Ib veranlaßt die
Leitungen CRSEL, ein Steuerfeld zu übertragen, das die
Zeilenwähler SELB und SELL veranlaßt, das Hauptfähigkeitsregister MCR auszuwählen, das die Segmentbezeichnung
für die Hauptfähigkeitslabelle des Systems enthält. Gleichzeitig werden die Und-Schaltungen G 3
und G 4 geöffnet, und das Rechenwerk MILL erhall den
Befehl, die Datenwörter an seinen Eingängen zu addieren. Das Rechenwerk MILL erzeugt daher ein
Datenwort (Basisadresssc von MCT+ Y). das dann durch öffnen der Und-Schaltungen G 5 in das
Speicherdateneingangsregister SDI REG eingegeben wird. Gleichzeitig werden die Und-Schaltungen G 15
geöffnet, damit die erste Adresse der Hauptfähigkcitstabelle
MCT im Ergebnisregister RES REG festgehalten wird.
Schritt 9 - Zugriff erlaubt?
Die Zugriffsart-Codcgruppc der Segnienl-Bezeiehnungsinforniation
für die Hauptfähigkeitstabcllc wird bezüglich der in diesem Schritt geforderten Speicheroperation
überprüft, und der Schritt 510 wird aufgenommen, wenn der Zugriff erlaubt ist. Die
Und-Schaltung G6 wird aktiviert, und die Leitungen
CRSEL werden in einen solchen Zustand versetzt, dal das Hauptfähigkeitsregister MCR bei diesem Schritt zu
Festlegung der Zugriffsart-Codegruppe ausgewähl wird.
Schritt 10 — Grenzen überschritten
Dieser Schritt gleicht dem oben erwähnten Schrit
56, jedoch sind die Basis- und Endwerte in diesem FaI jene der Segment-Bezeichnungsinformation der Haupt
ίο fähigkeitstabelle aus dem Register MCR mit verdecktei
Fähigkeit.
Unter der Annahme, daß in den Schritten 59 und 5 K kein Fehlerzustand festgestellt worden ist, erfolgt nur
ein Eintritt in den Schritt 511.
Schritt 511 -
Zugriff auf die Hauptfähigkeitstabellc MCT,
Einlesen des ersten MCT-Worts
Einlesen des ersten MCT-Worts
Dieser Schritt erfolgt in zwei Teilen, nämlich (I) den Zugriff auf den Speicher zum Durchführen eine
Leseoperation an der ersten Adresse der gefordertei Eintragung dei Hauptfähigkeitstabelle und (H) den
Einlesen des ersten Worts der Hauptfähigkeitstabellen eintragung in die Zentraleinheit CPU (d.h. de
Summenprüf-Codegruppe CHECK der Segment-Be Zeichnungsinformation von F i g. 5).
(1) Lesen des ersten MCT-Eintragungsworts: Diese
Teil des Schritts 511 wird ausgeführt, indem die Mikroprogrammeinheit μ PR OG von Fig. 1 die Und
Schaltungen G 9 öffnet und die »Lese«-Codegruppe ai die Steuersignalvielfachleitiing SIHCS legt. Nacl
Empfang der Adresse des ersten Worts der MCT-Em tragung liest der Speicher die Summenprüf-Codegruppt
und schickt sie mit der begleitenden Codegruppe auf dei Speichcrausgangs-Steuersignaivielfachleitung SOHC'
über die Leitungen SOH zur Zentraleinheit CPLI.
4(i (II) Eingabe des ersten MCT-Worts: Die Mikropro
grammcinheit \vPROG spricht auf den Empfang de:
ersten Worts der AiCT-Eintragung derart an, daß di(
Und-Schaltungen G 10 und G12 geöffnet werden wodurch die Summenprüf-Codegruppe CHECK in da:
Vt Operandenregister OPREG eingegeben wird unc
dessen Inhalt überschreibt.
Schritt 512-Bildc die zweite Adresse der AiC'T-Eintragung
Bei diesem Schritt wird die Adresse des ersten Wort:
der MCT-Eintragung, die im Schritt 58 in da:
F.rgebnisregister RES REG eingeschrieben worden ist um den Wert 1 erhöht, damit die Adresse des zweiter
Worts der AfCT-Eintragung gebildet wird. Diese
Vorgang erfolgt durch öffnung der Und-Schaltunger G 18 (Fig. la) und durch Aktivieren des Rechenwerk:
MILL zur Durchführung einer »+!«-Operation unte
ti» der Steuerung durch das Mikroprogramm. Wenn da:
Rechenwerk MILL diese Operation beendet hat werden die I Ind-Schaluingcn G 5 geöffnet, damit di(
erhöhte Adresse in das Speicherdatencingangsrcgiste SDIREG eingelesen wird. Gleichzeitig mit der öffnunj
ir) der Und-Schaltungen GS werden auch die Und-Schal
Hingen geöffnet, die es der erhöhten MCT-Eintragungs
adressi; ermöglichen, in das Ergebnisregislcr RES RIX
eingegeben zu werden.
Dieser Schritt gleicht dem Schritt 510, wobei geprüft
wird, ob die Adresse des zweiten Worts der MCT-Eintragung innerhalb der Grenzen liegt.
Schritt 515-
Zugriff auf die Hauptfähigkeitstabelle MCT;
Einlesen des zweiten AfCT-Worts
Dieser Schritt, der dem Schritt 511 sehr ähnlich ist,
wird in zwei Teilen durchgeführt, nämlich (I) dem Adressieren des Speichers zum Auslesen des zweiten
Worts der MCT-Eintragung und (II) dem Einlesen des zweiten Worts in die Zentraleinheit CPU.
(I) Lesen des zweiten Worts der MCT-Eintragung: Dieser Teil des Schritts 15 wird durchgeführt, indem die
Mikroprogrammeinheit ^PROG von Fig. 1 b die Und-Schaltungen G 9 öffnet und die »Lese«-Codegruppe an
die Steuersignalvielfachleitung SlHCS anlegt Nach Empfang der zweiten Adresse der AiCT-Eintragung
liest der Speicher die Basisadresse BASE (Fig.5) der
ausgewählten Segmentbezeichnung, die in das Arbeitsspeicherfähigkeitsregister WCR 2 eingegeben werden
soll, und überträgt sie mit der begleitenden Codegruppe
auf der Steuersignalvielfachleitung SOHCS über die Spcichsrausgangsvielfachleitung SOH zur Zentraleinheit CPU.
(II) Eingabe des zweiten Worts der AfCT-Eintragung: Die Mikroprogrammeinheit \iPROG von Fig. Ib
spricht auf den Empfang des zweiten Worts der AfCT-Eintragung derart an, daß sie die Und-Schaltungen G10 und G19 nach dem öffnen der Und-Schaltungen G17 öffnet, wodurch die Basisadresse der
ausgewählten Segment-Bezeichnungsinformation in die Basishälfte des Fähigkeitsregisters eingegeben werden
kann, das von dem WS-Steuerfeld des Befehlsworts (d.h. in das Fähigkeitsregister WCR2) eingegeben
werden kann.
Schritt 516-Bilde die dritte Adresse der MCT-Eintragung
Die Mikroprogrammeinheit \lPROG öffnet die
Und-Schaltungen G17 und aktiviert das Rechenwerk
MILL zur Durchführung einer » +1 «-Operation vor der Aktivierung der Und-Schaltungen G 5 in diesem Schritt.
Dadurch wird die Adresse des zweiten Worts der AfCT-Eintragung, die im Schritt 512 in das Ergebnisregister RES REG eingegeben worden ist, um den Wert 1
erhöht, damit die Adresse des dritten Worts der AfCT-Eintragung gebildet wird. Durch das öffnen der
Und-Schaltungen G 5 k»an die so erzeugte Adresse des
dritten Worts in das Speicherdateneingangsregister SDIREG eingeschrieben werden.
Dieser Schritt ist der gleiche wie die Schritte 513 und
59.
Dieser Schritt gleicht den Schritten 514 und 510,
wobei die im Schritt 516 erzeugte Adresse des dritten Worts auf Grenzüberschreitung überprüft wird.
Der Eintritt in den Schritt 519 erfolgt, wenn in den
Schritten 517 und 51· kein Fehlerzustand festgestellt
worden ist.
Schritt 519-
Zugriff auf die Hauptfähigkeitstabelle MCT;
Einlesen des dritten AfCT- Worts
Dieser Schritt, der auch wieder den Schritten 515 und
511 sehr ähnlich ist, wird in zwei Teilen ausgeführt,
nämlich (I) dem Lesen des dritten Worts der MCT-Eintragung und (II) dem Einlesen des dritten
Worts in die Zentraleinheit CPU.
ίο (I) Lesen des dritten Worts: Dieser Teil des Schritts
519 wird durch öffnen der Und-Schaltungen G 9 und durch Senden der »Lese«-Codegruppe auf der Steuersignalvielfachieitung SIHCS durchgeführt. Der Speicher
liest daher die Endadresse LIMIT der ausgewählten
(II) Einlesen des dritten Worts: Dieser Teil des Schritts 519 bewirkt, daß das dritte Wort der
AfCT-Eintragung in die Zugriffsart/Endcode-Gruppe TC/LIMsi K eingegeben wird, damit die Endadresse in
den erforderlichen Bereich der zweiten Hälfte des Arbeitsspeicher-Fähigkeitsregisters WCR 2 gelangt.
Unter der Steuerung durch das Mikroprogramm werden die Und-Schaltungen G17, GlO und G16
geöffnet
In diesem Stadium der Ablauffolge ist das Arbeitsspeicher-Fähigkeitsregister WCR 2 durch die geforderte Segmentbezeichnung aufgefüllt worden, die vom
Befehlswort-Indexwert bestimmt ist Der Schritt 57 führte die Zugriffsart-Codegruppe TC ein, der Schritt
515 führte die Basisadresse BASE ein, während der Schritt 519 die Endadresse LIMIT einführte. Nun muß
lediglich noch geprüft werden, daß das Arbeitsspeicher-Fähigkeitsregister WCR 2 korrekt mit den Segmentbezeichnungs-Grenzwerten (d. h. mit BASE und LIMIT)
geladen worden ist Dieser Vorgang wird in den Schritten 520 und 521 von F i g. 6 durchgeführt, und er
umfaßt die Verwendung der Summenprüf-Codegruppe CHECK, die aus dem ersten Wort der ausgewählten
MCT-Eintragung in das Operandenregister OPREG im
Schritt 5 20-Bilde eine selbständige Prüfgröße
[iPROG von Fig. Ib, daß die Basisadresse und die
Endadresse des geladenen Arbeitsspeicher-Fähigkeitsregisters (d. h. des Registers WCR 2) über getrennte
Eingänge zum Rechenwerk MILL übertragen und zur Bildung einer selbständigen Summenprüfgröße addiert
so werden. In diesem Schritt sind die Und-Schaltungen
G17 und G 3 und G 6 geöffnet und das Rechenwerk
MILL wird in den Zustand versetzt, in dem es eine Addieroperation durchführt Nun werden die Und-Schaltungen G15 geöffnet, damit das Ergebnis aus dem
Rechenwerk MILL übe ι die Vielfachleitung MHW in das Ergebnisregister RES REG eingelesen wird.
Mit der obigen Operation wurde ein selbständiges Summenprüfwort im Ergebnisregister berechnet, und
nun muß dieses Wort nur noch mit den Daten im
Operandenregister verglichen werden. Dies wird im
Schritt 521 von F i g. 6 durchgeführt.
Schritt 5 21-Selbständiges Prüfwort = erstes AfCT-Wort?
Die Und-Schaltungen G 4 und G18 werden bei diesem Schritt geöffnet damit das Rechenwerk MILL
die zwei Datenwörter vergleichen kann. Typischerweise kann das Rechenwerk MILL so ausgebildet sein, daß es
ein Wort vom anderen subtrahiert und feststellt, ob das
Ergebnis Null ist Wenn das Ergebnis Null ist, wird der
Befehlszyklus verlassen und in eine ausgewählte nächste organisatorische Befehlsphase eingetreten, während in
ein Fehlermikroprogramm eingetreten wird, wenn das Ergebnis nicht gleich Null ist
Aus der obigen Beschreibung kann man erkennen, daß jede Segment-Bezeichnungsinformation in einer
Hauptfähigkeitstabelle enthalten ist, und daß eine Hinweistabelle für reservierte Segmente dazu verwendet
wird, den Zugriff auf eine erforderliche Segment-Bezeichnungsinformation zu erhalten. Beim Laden eines
Arbeitsspeicher-Fähigkeitsregisters wird der verwendete Hinweis in einem Auszugsbereichssegment an einem
bestimmten Speicherplatz gespeichert Wenn also das Programm nach dem Laden des Arbeitsspeicher-Fähigkeitsregisters
unterbrochen wird, und das Segment, auf das es sich bezieht, während der Programmunterbrechung
umgeäpeichert wird, kann die Segment-Bezeichnungsinformation für dieses Fähigkeitsregister daher
aber trotzdem wiedergewonnen werden, wenn das Programm
wieder ausgeführt wird, da die neuen Speicherplätze des umgespeicherten Segments in die Hauptfähigkeitstabelle
im Zeitpunkt seiner Umspeicherung eingegeben werden.
Dadurch, daß die Zugriffsart-Codegruppe der Segment-Bezeichnungsinformation
in die Eintragung der Hinweistabelle für die reservierten Segmente eingefügt wird, kann zwei oder mehr Programmen die Fähigkeit
verliehen werden, mit unterschiedlichen Zugriffsarten einen Zugriff auf das gleiche Segment auszuführen. Es
sei bemerkt, daß nicht die gesamte Zugriffsart-Codeinformation in die Hinweistabelle für die reservierten
Segmente eingefügt werden muß, da ein Teil dieser s Information, beispielsweise die Datenartinformation
(DT) oder die Leitinformation (RTE), allen Bezugnahmen gemeinsam wäre, so daß dieser Teil beispielsweise
in der Hauptfähigkeitstabelle enthalten sein kann. Es ist dann notwendig, die Zugriffsart-Codegruppe der
Hinweistabelle für die reservierten Segmente und die Zugriffsart-Codegruppe der Hauptfähigkeitstabelle zu
vereinigen, wenn der Zugriffsartcodeabschnitt des Fähigkeitsregisters geladen wird.
Schließlich hat die Anwendung der Addition einer
is Summenprüf-Codegruppe in den Eintragungen der
Hauptfähigkeitstabelle den wichtigen Vorteil, daß die Zentraleinheit die Genauigkeit der Ladung der Fähigkeitsregister
und dadurch der Genauigkeit der gespeicherten Daten in der Hauptfähigkeitstabelle und ebenso
einige seiner eigenen Hardware-Funktionen überprüfen kann. Man kann erkennen, daß jede Eintragung in der
Hauptfähigkeitstabeile drei getrennte Eintragungen enthält, dies bringt einen zusätzlichen Vorteil mit sich,
da von sich aus ein Schutz gegen einzelne Bitfehler bei der Speicherplatzadressierung gebildet wird. Die obige
Beschreibung hat zwar auf die Verwendung einer »Summenprüf«-Codegruppe Bezug genommen, doch ist
zu erkennen, daß auch andere Prüfcodegruppen beispielsweise eine »Exklusiv-Oder«-Prüfcodegruppe
mit zwei Wörtern verwendet werden könnte.
Hierzu 5 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Datenverarbeitungseinrichtung mit einem Speicher, der Informationen in Form von Informationssegementen enthält, mit wenigstens einer Datenverarbeitungseinheit, die mit dem Speicher zusammenarbeitet und ein Befehlsregister sowie eine Speicherschutzanordnung mit mehreren Fähigkeitsregistern enthält, die jeweils eine Speichersegment-Bezeichnungsinformation speichern, die Basis- und End-Speicheradressen eines Informationssegments angibt, gekennzeichnet durch
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB2524570 | 1970-05-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2126206A1 DE2126206A1 (de) | 1971-12-09 |
DE2126206B2 true DE2126206B2 (de) | 1979-12-20 |
DE2126206C3 DE2126206C3 (de) | 1980-09-11 |
Family
ID=10224567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2126206A Expired DE2126206C3 (de) | 1970-05-26 | 1971-05-26 | Datenverarbeitungseinrichtung mit Speicherschutzanordnung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3787813A (de) |
JP (1) | JPS5232213B1 (de) |
CA (1) | CA926018A (de) |
DE (1) | DE2126206C3 (de) |
GB (1) | GB1329721A (de) |
NL (1) | NL7107280A (de) |
SE (1) | SE449668B (de) |
ZA (1) | ZA713254B (de) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1410631A (en) * | 1972-01-26 | 1975-10-22 | Plessey Co Ltd | Data processing system interrupt arrangements |
FR2230258A5 (de) * | 1973-05-16 | 1974-12-13 | Honeywell Bull Soc Ind | |
US4025903A (en) * | 1973-09-10 | 1977-05-24 | Computer Automation, Inc. | Automatic modular memory address allocation system |
USRE31318E (en) * | 1973-09-10 | 1983-07-19 | Computer Automation, Inc. | Automatic modular memory address allocation system |
FR2258112A5 (de) * | 1973-11-30 | 1975-08-08 | Honeywell Bull Soc Ind | |
SE378690B (de) * | 1973-12-13 | 1975-09-08 | Ellemtel Utvecklings Ab | |
US3949378A (en) * | 1974-12-09 | 1976-04-06 | The United States Of America As Represented By The Secretary Of The Navy | Computer memory addressing employing base and index registers |
US4104718A (en) * | 1974-12-16 | 1978-08-01 | Compagnie Honeywell Bull (Societe Anonyme) | System for protecting shared files in a multiprogrammed computer |
US4351024A (en) * | 1975-04-21 | 1982-09-21 | Honeywell Information Systems Inc. | Switch system base mechanism |
US4024508A (en) * | 1975-06-19 | 1977-05-17 | Honeywell Information Systems, Inc. | Database instruction find serial |
US4130867A (en) * | 1975-06-19 | 1978-12-19 | Honeywell Information Systems Inc. | Database instruction apparatus for determining a database record type |
US4025901A (en) * | 1975-06-19 | 1977-05-24 | Honeywell Information Systems, Inc. | Database instruction find owner |
US4044334A (en) * | 1975-06-19 | 1977-08-23 | Honeywell Information Systems, Inc. | Database instruction unload |
US4042912A (en) * | 1975-06-19 | 1977-08-16 | Honeywell Information Systems Inc. | Database set condition test instruction |
US4173783A (en) * | 1975-06-30 | 1979-11-06 | Honeywell Information Systems, Inc. | Method of accessing paged memory by an input-output unit |
GB1548401A (en) * | 1975-10-08 | 1979-07-11 | Plessey Co Ltd | Data processing memory space allocation and deallocation arrangements |
US4038645A (en) * | 1976-04-30 | 1977-07-26 | International Business Machines Corporation | Non-translatable storage protection control system |
US4037214A (en) * | 1976-04-30 | 1977-07-19 | International Business Machines Corporation | Key register controlled accessing system |
US4084227A (en) * | 1976-09-24 | 1978-04-11 | Sperry Rand Corporation | Virtual address translator |
ZA79113B (en) * | 1978-01-24 | 1980-03-26 | Plessey Handel Investment Ag | Real-time data processing system for processing time period commands |
JPS559260A (en) * | 1978-07-03 | 1980-01-23 | Nec Corp | Information processing system |
JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
US4251860A (en) * | 1978-10-23 | 1981-02-17 | International Business Machines Corporation | Virtual addressing apparatus employing separate data paths for segment and offset portions of a virtual address and utilizing only the offset portion to calculate virtual address |
US4280176A (en) * | 1978-12-26 | 1981-07-21 | International Business Machines Corporation | Memory configuration, address interleaving, relocation and access control system |
GB2060225B (en) * | 1979-09-29 | 1983-05-25 | Plessey Co Ltd | Multi-programming data processing system process suspension |
GB2059652B (en) * | 1979-09-29 | 1983-08-24 | Plessey Co Ltd | Memory protection system using capability registers |
US4328542A (en) * | 1979-11-07 | 1982-05-04 | The Boeing Company | Secure implementation of transition machine computer |
DE3174927D1 (en) * | 1980-05-23 | 1986-08-21 | Ibm | Enhancements in system/370 type of data processing apparatus |
US4445170A (en) * | 1981-03-19 | 1984-04-24 | Zilog, Inc. | Computer segmented memory management technique wherein two expandable memory portions are contained within a single segment |
US4428045A (en) | 1981-09-11 | 1984-01-24 | Data General Corporation | Apparatus for specifying and resolving addresses of operands in a digital data processing system |
FR2528196B1 (fr) * | 1982-06-07 | 1988-05-27 | Fortune Systems Corp | Appareil de protection de programmes d'ordinateur |
US4972338A (en) * | 1985-06-13 | 1990-11-20 | Intel Corporation | Memory management for microprocessor system |
US5136706A (en) * | 1987-04-30 | 1992-08-04 | Texas Instruments Incorporated | Adaptive memory management system for collection of garbage in a digital computer |
US4858117A (en) * | 1987-08-07 | 1989-08-15 | Bull Hn Information Systems Inc. | Apparatus and method for preventing computer access by unauthorized personnel |
US5023773A (en) * | 1988-02-10 | 1991-06-11 | International Business Machines Corporation | Authorization for selective program access to data in multiple address spaces |
US5220669A (en) * | 1988-02-10 | 1993-06-15 | International Business Machines Corporation | Linkage mechanism for program isolation |
US4945480A (en) * | 1988-02-10 | 1990-07-31 | International Business Machines Corporation | Data domain switching on program address space switching and return |
US4979098A (en) * | 1988-02-10 | 1990-12-18 | International Business Machines Corporation | Multiple address space token designation, protection controls, designation translation and lookaside |
EP0367702B1 (de) * | 1988-10-31 | 1995-11-08 | International Business Machines Corporation | Mehrfachverarbeitungssystem und Verfahren für gemeinsame Speichernutzung |
IE910553A1 (en) * | 1991-02-19 | 1992-08-26 | Tolsys Ltd | Improvements in and relating to stable memory circuits |
US5339406A (en) * | 1992-04-03 | 1994-08-16 | Sun Microsystems, Inc. | Reconstructing symbol definitions of a dynamically configurable operating system defined at the time of a system crash |
US5513337A (en) * | 1994-05-25 | 1996-04-30 | Intel Corporation | System for protecting unauthorized memory accesses by comparing base memory address with mask bits and having attribute bits for identifying access operational mode and type |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3546677A (en) * | 1967-10-02 | 1970-12-08 | Burroughs Corp | Data processing system having tree structured stack implementation |
NL6815506A (de) * | 1968-10-31 | 1970-05-04 |
-
1970
- 1970-05-26 GB GB2524570A patent/GB1329721A/en not_active Expired
-
1971
- 1971-05-19 ZA ZA713254A patent/ZA713254B/xx unknown
- 1971-05-21 CA CA113676A patent/CA926018A/en not_active Expired
- 1971-05-24 US US00146334A patent/US3787813A/en not_active Expired - Lifetime
- 1971-05-25 SE SE7106757A patent/SE449668B/xx unknown
- 1971-05-26 NL NL7107280A patent/NL7107280A/xx unknown
- 1971-05-26 JP JP46036193A patent/JPS5232213B1/ja active Pending
- 1971-05-26 DE DE2126206A patent/DE2126206C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5232213B1 (de) | 1977-08-19 |
ZA713254B (en) | 1972-01-26 |
DE2126206C3 (de) | 1980-09-11 |
GB1329721A (en) | 1973-09-12 |
NL7107280A (de) | 1971-11-30 |
SE449668B (sv) | 1987-05-11 |
US3787813A (en) | 1974-01-22 |
CA926018A (en) | 1973-05-08 |
DE2126206A1 (de) | 1971-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2126206C3 (de) | Datenverarbeitungseinrichtung mit Speicherschutzanordnung | |
DE2717702C2 (de) | Speicher-Zugriff-Steuersystem | |
DE69915243T2 (de) | Speicherplattenanordnung-Steuerungsvorrichtung | |
DE2725718C2 (de) | Datenverarbeitungsanordnung zum Übersetzen von virtuellen Adressen | |
DE2227882C2 (de) | Virtuelle Speicheranordnung | |
DE2350884C2 (de) | Adreßumsetzungseinheit | |
EP0600112A1 (de) | Datenverarbeitungsanlage mit virtueller Speicheradressierung und schlüsselgesteuertem Speicherzugriff | |
DE2303596A1 (de) | Datenverarbeitungsanordnung | |
DE1549522B1 (de) | Datenverarbeitungsanlage mit simultanverarbeitung mehrerer programme mittels mehrerer rechner | |
DE2431520A1 (de) | Datenverarbeitungsanlage mit virtuellem kanalprogramm | |
DE1549468A1 (de) | Speicheranordnung fuer ein programmgesteuertes Datenverarbeitungssystem | |
CH615521A5 (de) | ||
DE2054830A1 (de) | Informationsverarbeitungssystem mit wortstrukturiertem Speicher und Verfahren fur einen Zugriff zu einem derar tigen Speicher | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
EP0500973A1 (de) | Initialisierungsroutine im EEPROM | |
DE2063195C2 (de) | Verfahren und Einrichtung zur Operationssteuerung einer Anzahl von externen Datenspeichern | |
DE1524788A1 (de) | Schaltungsanordnung zur Erkennung und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern | |
DE2144051A1 (de) | Programm Unterbrechungsanordnung für eine Datenverarbeitungsanlage | |
DE1922304A1 (de) | Datenspeichersteuergeraet | |
DE69812257T2 (de) | Verfahren zur Datenübertragung zwischen Rechnern über ein Speichersubsystem | |
DE2539929A1 (de) | Rechnersystem mit busstruktur | |
DE1549486A1 (de) | Verfahren zur Datenuebertragung zwischen mindestens einer zentralen Recheneinheit und mehreren externen Speichern | |
CH495584A (de) | Datenverarbeitungsanlage | |
DE2355814C2 (de) | Kanalzugriffseinrichtung für eine hierarchische Speicheranordnung | |
DE2034423B2 (de) | Verfahren zur Fehlersuche in einem programmgesteuerten Vermittlungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PLESSEY OVERSEAS LTD., ILFORD, ESSEX, GB |
|
8328 | Change in the person/name/address of the agent |
Free format text: PRINZ, E., DIPL.-ING. HAUSER, G., DIPL.-CHEM. DR.RER.NAT. LEISER, G., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |