DE2537360A1 - Elektronische datenverarbeitungsanlage - Google Patents

Description

Elektronische Datenverarbeitungsanlage

Die Erfindung bezieht sich auf einen elektronischen Computer mit einer zentralen Datenverarbeitungseinheit (CPU) des nanoprogrammierten Typs. Bekanntlich gibt es zwei Arten von Zentraleinheiten. Die erste dieser beiden Arten verwendet eine Polgeschaltmatrix (sequence logic matrix) zur Erzeugung der Signale, die die Mikrobefehle ausführen.

Die zweite Art hat einen Festspeicher (ROM), der den Code des Mikrobefehls zum Adressieren eines Nanoprogrammes benutzt, das zur Lieferung der Signale geeignet ist, die auf die Verknüpfungsgruppen zur Ausführung der durch den Mikrobefehl erforderlichen Verarbeitungsschritte einwirken.

Die im nachfolgenden beschriebene Zentraleinheit ist von der zweiten Art. Der Vorteil der Nanoprogr aminierung liegt

60 9 810/0879

BERLIN: TELEFON (030) 8 31 20 88 KABEL: PROPINDUS - TELEX 01 84 057

MÜNCHEN: TELEFON (O89) 22 55 85 KABEL: PROPINDUS · TELEX 05 24 244

-2- 253736Ü

in der Möglichkeit einer größeren Flexibilität in der Erzeugung der Reihe von Mikrobefehlen. Tatsächlich kann durch eine Veränderung des Inhaltes des Nanospeichers (ROM) die Reihe von Mikrobefehlen verändert v/erden, ohne daß hierzu die Schaltkreise der Maschine abgewandelt werden müssen.

Eine Zentraleinheit einer nanoprogr aminiert en Art ist bekannt, in der jeder Mikrobefehl einen entsprechenden Nanobefehl adressiert. Dieser Fanobefehl wird auf eine Schalteinheit übertragen, die ihn in eine bestimmte Anzahl von Bitgruppen von vorbestimmten Längenaufteilt. Die erste Gruppe ist während der Ausführung des Nanobefehls fixiert und sie wird nacheinander jeder der anderen Gruppen zugeordnet. Die Ausführung des Nanobefehls wird durch die aufeinanderfolgende Verwendung der Bitgruppenpaare erreicht, die von Zeit zu Zeit zugeordnet werden. Daraus ergibt sich, daß die Ze.it der Ausführung eines Nanobefehls festgelegt ist und der Zeitsumme gleich ist, die für die Ausführung der Befehle verwendet wird, die durch jedes der Paare erzeugt wird. Dies hat den Nachteil, daß alle Nanobefehle eine festgelegte Dauer haben, die nachträglich nicht auf— teilbar ist.

Das Ziel der Erfindung ist es, für die Dauer des Nanobefehls die Möglichkeit zu schaffen, daß diese gemäß der Komplexität der durch den Nanobefehl ausgeführten Operation veränderbar gemacht wird. Die Erfindung ermöglicht insbesondere das zeitliche Abstimmen jedes auf die besondere Reihenfolge der erzeugten Befehle angepassten Mikrobefehls *

Gemäß der Erfindung ist ein elektronischer Computer geschaffen, mit einem ersten Speicher zur Aufzeichnung von

609810/0879

Befehlen und zu verarbeitenden Daten, mit einem zweiten Speicher zur Aufzeichnung von Mikrobefehlen und adressierbar durch die Befehle zur Herstellung einer Folge von Mikrobefehlen, die jedem der Befehle zugeordnet wird, mit einem dritten Speicher zur Aufzeichnung einer Anzahl von Worten und adressierbar durch die Mikrobefehle zur Herstellung wenigstens eines Jedem der Mikrobefehle zugeordneten Wortes, mit einer Schalteinheit und einer Mehrzahl von Registern, die mit der Schalteinheit und mit den Speichern zur Verarbeitung der Daten verbindbar ist, wobei zwei Signalgruppen in den Worten zur Steuerung der Operationen der Schalteinheit und der Register enthalten sind, und der Computer hat Mittel, die betätigt werden können, um in der Reihenfolge die in der zweiten Gruppe enthaltenden Signale an die Register für eine zeitliche Abstimmung in der Reihenfolge der durch die erste Gruppe von Signalen ausgewählten Operationen zu übertragen.

Die Erfindung ist im einzelnen an Hand eines Ausführungsbeispieles beschrieben, das in der Zeichnung dargestellt ist. In der Zeichnung sind:

Fig.1 ein Blockschaltbild eines die Erfindung enthaltenden Computers,

Fig.2 ein Blockschaltbild der CPU des Computers,

Fig.3a und 3b ein detailliertes Diagramm der CPU der Fig.2,

Fig.3c ein Diagramm dejs NROM-3,

Fig.4a die Bits des CROM-25,

Fig.4-b die Bits des TROM-26,

6098 1 0/0879

Fig.4c die Bits.des VROM-27, Fig.5a der CROM-25, Fig.5b der TROM-26, Fig.5c und 5d der VROM-27*

Fig.6 die Signale für die zeitliche Abstimmung der Nanomaschine 4,

Fig.7 der die Taktsignale OSC1O und OSCBO erzeugende Schaltkreis,

Fig.8a der Fluß eines Mikrobefehles,

Fig.8b der Schaltkreis zum Schalten zwischen der Phase ALFA und der Phase BETA,

Fig.8c ein Diagramm der Signale des Schaltkreises der Fig.8b,

Fig.9 der RESET Mikrobefehl und seine zeitliche Abstimmung,

Fig.10 der Datenfluß des Nanobefehls der Fig.9,

Fig.11 der Datenfluß des Mikrobefehls ALFA,

Fig.12 der Mikrobefehl ALFA und seine zeitliche Abstimmung,

Fig.13 der Datenfluß des Mikrobefehls SEDl,

Fig.14 der Mikrobefehl SEDI und seine zeitliche Abstimmung,

6098 10/087

Fig. 15a und 15b der Datenfluß des Mikrobefehls AMP,

Fig.16a der Mikrobefehl AMIP,

Fig.16b die zeitliche Abstimmung des Mikrobefehls AMIP,

Fig.17a der Mikrobefehl AMI und

Fig.17b die zeitliche Abstimmung des Mikrobefehls AMI.

Allgemeine Beschreibung

In Verbindung mit Fig.1 erfolgt nachfolgend eine kurze Beschreibung eines Computers, bei dem eine erfindungsgemäße Zentraleinheit Verwendung findet. Der Computer besteht aus einer Zentraleinheit 1 (CPU), die der Reihe nach einen Speicher 2, der Programme(RAM) und Mikroprogramme (MROM) enthalten kann, und einen Speicher 3 (NROM) hat, der die für die Operation der CPU 1 erforderliche Kommandos erzeugen kann. Insbesondere steuern die durch den NROM 3 erzeugten Kommandos den Informationsfluß innerhalb einer Schaltkreisgruppe, die allgemein mit Nanomaschine 4- bezeichnet ist. Tatsächlich gibt es also einen ersten Speicher RAM, einen zweiten Speicher MROM 2 und einen dritten Speicher NROM 3.

Es können also in dem Computer daher drei Maschinenniveaus unterschieden werden. Das erste ist das Niveau, das sich auf die Befehle der Programme des Benutzers bezieht und das der als RAM bezeichnete Speicherteil und die gesamte Elementenbaugruppe der CPU 1 hat, die zur Ausführung der Befehle erforderlich ist.

Das zweite Niveau hat der MROM-2 und alle Schaltkreise

609810/0879

zum Lesen der Mikrobefehle aus dem MROM-2. Die Ausführung der Mikroprogramme durch das zweite Maschinenniveau wird durch die Befehle gesteuert, die von Zeit zu Zeit dia dem MROM-2 zugeordneten Mikroprogramme adressieren.

Das dritte Maschinenniveau hat der NEOM 3 und alle Schaltkreise, die die Operationen ausführen, die durch die Mikrobefehle erforderlich sind.

Die Nanomaschine 4 ist darüber hinaus mit einer Gruppe von periphären Einheiten 5 für alle Dateneingabe- und Datenausgabeoperationen verbunden. Weiterhin ist die Nanomaschine mit einem Bedienungspult 10 ausgerüstet ,das einen Schlüssel 11 zur Initialisierung der Nanomaschine in der Weise hat, die im nachfolgenden beschrieben ist. Die in dem RAM-2 aufgezeichneten Befehle rufen aus dem MROM-2 Mikroprogramme ab, die sie ausführen. Die Mikrobefehle, aus denen sich die Mikroprogramme zusammensetzen, rufen ihrerseits aus dem ITROM-3 die Nanobefehle ab, die sie ausführen, und führen der Nanomaschine 4-die Kommandos zu, die für den Datenfluß erforderlich sind.

Im nachfolgenden ist in Verbindung mit Fig.2 die Nanomaschine im einzelnen beschrieben.

Die Nanomaschine hat zwei Elementengruppen, die jeweils durch die Buchstaben A und B bezeichnet sind und die jede Bytes von acht parallelen Bits führen.

Im einzelnen besteht die Gruppe auf der rechten Seite aus: einer Baugruppe von sechzehn Betriebs- oder Arbeitsregistern AR-6 (scratch pad),
einem Rechen- und Schaltwerk UA-7,
einem Schalt- und Verschiebenetzwerk NA-8 und

609810/0879

einem Verstärker- oder Pufferregister BA-9, das die Daten enthält, die entweder in eines der sechzehn Register RA-6 geschrieben werden sollen oder die zu den periphären Einheiten 5 oder zu dem RAM übertragen werden sollen.

In gleicher V/eise enthält die Gruppe auf der linken Seite das RB-16, das UB-17, das NB-18 und das BB-19. Die Gruppe der Hardwareeinheiten der Fig.2 sind funktionell verdoppelt (Gruppe A und B) zur Bildung getrennter Datenwege für die acht bedeutsamsten Bits (B) und die acht weniger bedeutsamen Bits (Gruppe B) und für die Erleichterung einer
Wechselwirkung zwischen diesen Gruppen durch die Schaltnetzwerke NÄ-8 und NB-18.

Darüber hinaus hat die Nanomaschine 4- noch die nachfolgend aufgeführten Elemente:

den Datenausgabekanal BM-20 des RAM-2, der mit dem Netzwerk NA-8 verbunden ist,

eine Gruppe von acht Flip-Plop-genannten Schaltelementen
DI-21, die besondere innere Zustände speichern, wobei sie auch mit dem Netzwerk NA-8 verbunden sind,
einen Adressierer BC-22 des Speichers 2, der die Adressen aus den Betriebsregistern RA-6 und RB-16 erhält und
einen mit den Registern BA-9 und BB-19 verbundenen Kanalschalter EXT-23* der den Datenfluß zwischen der Nanomaschine 4-, dem Speicher 2 und den periphären Einheiten 5
handhabt.

Die Ausführung jedes Mikrobefehls entspricht unzweideutig einem bestimmten Datenfluß durch die in Fig.2 gezeigten
Elemente. Die möglichen Flüsse können in zwei Gruppen gemäß den enthaltenden Elementen aufgeteilt werden.

Genauer gesagt ist es möglich, von einem Kreisfluß der

609810/0879

Daten zu sprechen, falls von den Registern RA-6 und/oder R3-16 beginnend die Daten durch das UA-7, das NA-8, das BA-9 und/oder UB-17, NB-18 bzw. BB-19 gehen und in RA-6 und/oder RB-16 wieder geschrieben werden. Dies ist beispielsweise der Fall bei Rechen- und Schaltoperationen, bei denen die in den Registern RA-6 und RB-16 gespeicherten Datenteile durch UA-7,UB-17 verarbeitet werden und die Ergebnisse in RA-6 und RB-16 wieder geschrieben werden.

Darüber hinaus ist ein Datenfluß möglich, der zusätzlich zu den in dem Kreisfluß verwendeten Elementen auch den Datenausgabekanal BM-2,0 und den Adressierer BC-22 des Speichers 2 umfaßt. Dieser Fluß wird bei Operationen verwendet, die den Speicher 2 einbeziehen.

Schließlich ist ein dritter Datenfluß möglich, der zusätzlich zu den durch die beiden vorgenannten Datenflüsse ver·»· wendeten Elementen auch den Kanalschalter EXT-23 einbezieht.

Dieser dritte Datenfluß kann natürlich entweder von der Nanomaschine durch das BA-9 und BB-19 sowie durch den Kanal ECD nach außen auch von der Außenseite zu der Nanomaschine durch die Kanäle EXT+ und EXT- geleitet werden.

Alle diese vorbeschriebenen Datenflüsse müssen durch die Kommandos gehandhabt werden, die von dem NROM-3 in Übereinstimmung mit dem ausgewählten Mikrobefehl kommen. Genauer gesagt müssen diese Kommandos die zugehörigen Elemente in dem ausgewählten Datenfluß steuern und für jedes dieser Elemente müssen die Kommandos nur die zugehörige Eingabe mit dem zu erzielenden Datenfluß auswählen.

Ö09810/0879

Eine detaillierte Beschreibung einer Anzahl von Flüssen, die sich auf bestimmte Mikrobefehle beziehen, ist im nachfolgenden in Verbindung mit den Fig.10,11,I3»i5a und I5"b beschrieben.

Im nachfolgenden ist in Verbindung mit den Fig.3a, 3b und 3c dieNanomaschine beschrieben und für jedes Element werden alle zugehörigen Signale, d.h. die Eingabesignale, die Ausgabesignale und die Kommando- und Zeitabstimmsignale erläutert.

Wie oben erwähnt enthält der Speicher 2 sowohl die Programme als auch die Mikroprogramme. Genauer gesagt sind die Programme und die zu verarbeitenden Daten von der Adresse 0000 bis zu der Adresse 3FE¹F (diese Adressen bilden den ersten Speicher) enthalten, während die Mikroprogramme von der Adresse 4000 fortschreitend aufgezeichnet sind, die den zweiten Speicher bildet. Natürlich können sowohl die gesamte Kapazität des Speichers als auch der Punkt, an dem die Aufteilung durchgeführt wird, gemäß den besonderen Erfordernissen abgewandelt werden. Die Ausgabe des Speichers 2 wird immer durch sechzehn Bits ME00-ME15 gebildet, die in ein Ausgaberegister R0-24- mit einer Kapazität von sechzehn Bits eingegeben werden. Die Bedeutung der fünften Eigenschaft bei den Bit-Bestimmungen, wie sie in den Figuren dargestellt ist, wird später erläutert. Diese Bits können in das Datenregister BM-20 mit einer 8-Bitkapazität eingegeben werden, in die die acht bedeutsamsten oder weniger bedeutsamen Bits gemäß dem Verknüpfungsniveau des Signals BBPBMO eingegeben werden können. Das Signal BPBMO und alle anderen Zustande signale in den Fig. 3a und ~$b werden durch Schaltkreise erzeugt, die im einzelnen später beschrieben sind. Es ist nur die durch diese Signale ausge-

B09810/0879

führte Funktion angegeben. Die Art und Weise der Eingabe in das Register RO-24 ist durch die links davon angegebenen Signale und durch das von dem Speicher kommende Signal ΜΞ15 bestimmt.

Die Bits R0080 bis R014-0 des Registers RO-24 werden zur Adressierung des NROM-3 verwendet. Diese Adresse entspricht dem Code des Mikrobefehls, der in dem Register RO-24- gespeichert ist.

Der NROM-5 hat eine Parallelität von 32 Bits und kann als in drei Speicher aufgeteilt betrachtet werden, und zwar in den CROM-25, den TROM-26 und den VROM-27, die jeweils die Steuersignale CROOO-CRO^O, die Signale TROOO-TRO7O, die ein Schreiben in die Register ermöglichen, und letzt-, endlich die Zeitabstimmsignale VROOO-VR070 enthalten. Die durch den NROM-3 ausgegebenen Signale wirken sowohl direkt als auch indirekt auf die Elemente der Nanomaschine 4. Ein von dem ITROM-3 geliefertes Wort kann zwei verschiedene Arten von Signalen von einer ersten Gruppe, nämlich als erste Art ein Steuersignal von dem CROM-26 und als zweite Art ein Steuersignal von dem TROM-26 und ebenfalls ein Signal von einer zweiten Gruppe, nämlich ein Zeitabstimmsignal von dem VROM-27,enthalten.

Insbesondere wirken die Signale CROOO-CRO^-O (Fig.4a) auf die Schaltelemente DI-21 zur Bestimmung ihrer Tätigkeit.

Das Signal CR050 wählt eine der zwei möglichen Eingaben des Registers 3B-1.9 aus. Die Signale CR060-CR080 wählen eine der möglichen Eingaben der Netzwerke NA-8 und NB-18 aus.

609810/0879

Die Signale CRO9O-CR13O bestimmen eine der möglichen Funktionen der Rechenwerke UA-7 und UB-17· Zum Schluß steuern die Signale CR14O und CRI50 die Adressierung einer der jeweiligen sechzehn Betriebsregister RA-6 und/oder RB-16. Die Signale CROOO-CRO^-O werden durch einen Decodierer 28 entschlüsselt, der die acht Signale CCOOO-CC11O erzeugt, die auf die Schaltkreise der Nanomaschine 4 in der gleichen Weise wie die Signale CROOO-CRI5O wirken. Die anschließende Entschlüsselung der Steuersignale erfolgt zur Verringerung der Parallelität des CROM-25·

Die durch den TROM-26 ausgegebenen Signale, d.h. TROOO-TRO7O wirken nicht direkt auf die Schaltkreise der Nanomaschine, sondern sie werden mit den Zeitabstimmsignalen zur Erzeugung der Leitsignale kombiniert, die ein Schreiben in ,die Register, so wie dies erforderlich ist, ermöglichen oder verhindern. Gemäß Fig.4b steuern die Signale TROOO und TRO1O das Schreiben in dem Register RA-6, die Signale TR020 und TRO3O das Schreiben in dem Register RB-16, das Signal TRO50 steuert das Schreiben in dem Register BC-22, das Signal TR060 steuert das Schreiben in den Schaltelementen DI-21 und letztlich verhindert das Signal TRO7O das Schreiben in dem Register RB-16. Das Signal TR040 wird zur Anzeige der Dauer des Mikrobefehls benutzt. Es wird darauf hingewiesen, daß zur Ausführung jedes Mikrobefehls zwei Phasen erforderlich sind, und zwar eine mit ALFA bezeichnete Lesephase, in der der Mikrobefehl von dem MROM-2 gelesen und an das Register RO-24- übertragen wird, und eine mit BETA bezeichnete Ausführungsphase, in der der Mikrobefehl ausgeführt wird. Sowohl die Phase ALFA als auch die Phase BETA werden durch Nanobefehle ausgeführt. Während die Phase ALFA durch einen einzelnen Nanobefehl ausgeführt wird, kann die Phase BETA einen oder zwei Kanobefehle erfordern. Das Bit TR04-0 bestimmt genau die Dauer

609810/0879

der Phase BETA, d.h. mit TR04-0=1 wird diese Phase mittels eines einzelnen Nanobefehls ausgeführt, während mit TRO4O=O die Phase in zwei Nanobefehlen ausgeführt wird. Dieser Mechanismus wird im nachfolgenden in Verbindung mit den Schaltkreisen des NROM-J erläutert.

Die durch den VROM-27 ausgegebenen Signale werden durch einen Reihengeber 29 (serializer) in eine Reihe gebracht. Die Zeitpunkte, in denen das Lesen der Signale VRAO-VRA30 und VRBOO - VRB30 ermöglicht werden, werden durch einen Oszillator OSC-30 mit einer Schwingungsperiode von 50 ns bestimmt. Das von dem Reihengeber 29 ausgegebene Signal VROMO kopiert daher die Signale VRA00-VRB30 und bringt sie in eine Reihe. Die sich ergebende binäre Reihenfolge wird zur zeitlichen Abstimmung des Fanobefehls verwendet. Dieser Mechanismus wird an Hand der Schaltkreise des VROM-27 erläutert.

Aus den bisherigen Ausführungen ergibt sich, wie die durch den CROM-25 ausgegebenen Signale die Elemente der Nanomaschine 4- auswählen, die bei der Ausführung eines bestimmten Mikrobefehles beteiligt sind, und wie die Signale für jedes Element deren Operation festsetzen. Die von dem TROM-26 ausgegebenen Signale ermöglichen andererseits das Schreiben oder Lesen in diesen Elementen, wie dies erforderlich ist. Die von dem VROM-27 ausgegebenen Signale legen zeitlich den Datenfluß durch die Elemente der Nanomaschine und der Speicher fest.

Die Betriebsregister RA-6 und RB-16 sind durch acht weniger bedeutsame Bits des Mikrobefehles adressiert, die in dem Register RO-24- enthalten sind. Gemäß Fig.3a erfolgt die Auswahl zwischen den Gruppen der Bits ROOOO-ROOJO und R0040-R0070

bO98 10/0879

durch das Signal CR14O für das RA-6 und durch das Signal CRI50 für das RB-16. Darüber hinaus ermöglichen die Signale WEAKIT, WRAI³N₅WRBM und WRBPN, daß das Schreiben wahlweise in dem am bedeutsamsten Semibyte (WR-PN) und in dem weniger bedeutsamen Semibyte (WR-MN) der Register RA-6 und RB-16 ausgeführt wird. Diese Steuersignale werden aus den Bits TROOO-TRO3O erzielt, die mit den durch den VROM-27 ausgegebenen Zeitabstimmsignalen VROMO kombiniert werden. Die Register RA-6 und RB-16 werden darüber hinaus durch die Signale DIMEO bzw. DIRBO blockiert.

Die Rechenwerke UA-7 und UB-17 werden durch die Signale CRO9O-CRI3O gesteuert. Insbesondere unterscheidet das Signal CR13O zwischen Rechen- und Verknüpfungsoperationen,während die Signale CR090-CR120 die auszuführende bestimmte Rechenoder Verknüpfungsoperation bestimmt. Palis die CRO9O-CRI3O alle "1" sind, werden die Daten aus dem RA-6 und RB-16 unverändert durch das UA-7 und UB-17 übertragen.

Die Signale CR000-CR04-0 steuern die Schaltelemente DI-21, die, wie oben erwähnt, durch acht Plip-Flops DIOOO-DIO7O gebildet sind. Die ersten drei DI000-DI020 werden durch das UA-7 und U3-17 zur Speicherung bestimmter Zustände verwendet, die den ausgeführten Rechen- und Verknüpfungsoperationen zugeordnet sind. Diese Zustände werden durch einen Decodierer 36 wiedererkannt, der die Ausgaben der UA-7 und UB-17 als Eingabe hat. Darüber hinaus können die Schaltelemente DI-21 mit den durch das UA-7 ausgegebenen Bits belastet werden. Der Weg, in dem die Schaltelemente belastet werden, ist durch ROOOO-ROO7O, ROO9O und R0100, CROOO-CRO^-O bestimmt. Die Ausgaben aus den Schaltelementen DI-21 können zu dem Netzwerk NA-8 geleitet werden. Die in die Schaltelemente DI-21 eingegebenen Signale werden zu dem Zeitpunkt auf die Plip-Flops DIOOO-DIO7O übertragen,

.6 09810/0879

der durch, das ein Schreiben ermöglichende Signal VDION bestimmt ist, das aus dem Bit TR060 kombiniert mit den durch den VROM-27 ausgegebenen Zeitabstimm Signalen erzielt wird.

Die Signale CR060-CR080 wählen eine der acht Eingaben des Netzwerkes NA-8 aus. Genauer gesagt haben diese Eingaben eine Parallelität von acht und bestehen aus:

den weniger bedeutsamen Bits EXT-, die aus dem Kanalschalter EXT-23 kommen,

den aus dem Rechenwerk UB-I7 kommenden Bits, den aus dem Dstenausgabekanal BM-20 kommenden Bits, den aus dem Rechenwerk UA-7 kommenden Bits, den aus dem Rechenwerk UA-7 kommenden Bits, die um vier Plätze gedreht sind (ROTA),

den aus dem Rechenwerk UA-7 kommenden Bits, die um einen Platz nach links verschoben sind (SHS), den aus dem Rechenwerk UA-7 kommenden Bits, die um einen Platz nach rechts verschoben sind (SHD) und den aus den Schaltelementen DI-21 kommenden Bits.

Bei dem Verschieben nach links oder rechts kann das weniger bedeutsame bzw. das am meisten bedeutsame Bit durch die Inhalte der Schaltelemente D1000 oder Null ersetzt werden.

Die Signale GR060 und CR070 wählen eine der vier Eingaben des Netzwerkes NB-18 aus. Diese Eingaben haben eine Parallelität von acht und sie setzen sich zusammen aus: den aus dem Kanalschalter EXT-23 kommenden bedeutsamsten Bits EXT+,

den aus dem Rechenwerk UB-I7 kommenden Bits, den aus dem Rechenwerk UA-7 kommenden Bits und einer Kombination von aus dem Speicher 2 (MEO8O-ME15O) kommenden Bits mit den aus den Betriebsregistern EB-16

609810/08 7 9

kommenden Bits R3O5O-RBO7O sowie mit den aus dem Register RO-24- kommenden Bit RO15O. Diese Kombination wird durch das aus dem CROM-25 durch den Decodierer 28 kommende Signal CC02N bestimmt.

Es wird darauf hingewiesen, daß sowohl' die Netzwerke NA-8 und NB-18 sowie die Rechenwerke UA-7 und UB-17 reine kombinatorische Netzwerke sind und daher keine Schaltsignale (TROOO-TRO7O)benötigen. Das heißt mit anderen Worten, daß die Signale bei ihrer Eingabe als Ausgabe nach einer Zeit zur Verfügung steht, die der Übertragungszeitcharakteristik des betreffenden kombinatorischen Netzwerkes gleich ist.

Das aus dem CROM-25 durch den Decodierer 28 kommende Signal CCO7N wählt eine von zwei Eingaben des Pufferregisters BA-9 aus. Diese Eingaben sind entweder die Ausgaben NAOOO-NAO7O oder die aus dem Bedienungspult 10 der 3?ig.1 kommenden Bits CÖNOO-CON7O. Das Signal CRO5O ermöglicht dem Pufferregister BB-19,als Eingabe die Bits NAOOO-NAO7O oder N3000-N3070 aus zuwählen.

Beide Register BA-9 und BB-19 sind normalerweise in der Lage, das Signal WBAON zu schreiben. Ihre Blockierung wird im Gegensatz zu den Signalen der anderen Register durch das Signal VROMO erzielt.

Das Register BA-9 nimmt als Eingabe die Daten auf, die aus dem Bedienungspult 10 und über das Netzwerk NA-8 aus den Schaltelementen DI-21, den Rechenwerken UA-7 und UB-17, dem Speicher 2 durch das Register BM-20 und von den periphären Einheiten durch den Kanalschalter EXT-23 kommen.

Das Register BB-19 nimmt als Eingabe zusätzlich zu den

609810/0 879

aus dem Netzwerk NA-8 kommenden und vorstehend aufgeführten Signalen ebenso wie aus dem Netzwerk NB-18 kommende Signale, d.h. von dem Kanalschalter EXT-23» dem Rechenwerk UB-17, dem Rechenwerk UA-7 und dem Speicher 2 durch die Bits ΜΞΟ8Ο-ΜΕ15Ο, auf.

Die Ausgänge der Register BA-9 und BB-19 sind mit den Betriebsregietern RA-6 bzw. RB-16 und mit dem Kanalschalter EXT-23 verbunden.

Die von dem Decodierer 28 kommenden Signale CCO4-N, CCO9N und CC11N steuern den Betrieb des Kanalschalters EXT-23. Wie oben erwähnt wird der Kanalschalter EXT-23 durch ein kombinatorisches Netzwerk gebildet, der den Datenfluß sowohl von dem Speicher 2 als auch von den periphären Einheiten zu der Nanomaschine 4 und umgekehrt handhabt. Darüber hinaus aktiviert der Kanalschalter EXT-23 das Mikroprogramm mit der höchsten Priorität unter denen, die eine Mikrounterbrechung erzeugt haben. Hierzu werden alle in dem MROM-2 aufgezeichneten Mikroprogramme in vier Prioritätsniveaus aufgeteilt, von denen jedes dazu bestimmt ist, bestimmte Unterbrechungsklassen zu verarbeiten. Im einzelnen verarbeitet die Priorität mit dem niedrigsten Niveau (Niveau 4·) alle Operationen, die durch die in dem RAM-2 aufgezeichneten Programme des Benutzers erforderlich sind» die lediglich den Speicher 2 und die Nanomaschine 4 betreffen. Die Niveaus 1, 2 und 3 sind für alle Operationen reserviert, die die periphären Einheiten einbeziehen in Übereinstimmung mit der Geschwindigkeit, mit der der Wechsel von Daten und Kommandos stattfindet. Zu jedem Mikroprogrammniveau gehört ein spezielles 16-Bitadressierungsregister _x das den Betriebsregistern RA-6 und RB-16 zugeordnet ist.

Anforderungen für MikroUnterbrechungen durch die peri-

609810/0879

phären Einheiten 5 werden durch die Signale EPR1N (Niveau 1), EPR2N (Niveau 2), EPRAN und EPRBN (Niveau 3) verschlüsselt, die in zwei Bits LV12O und LV140 enthalten sind, die in Pig.3a durch LIV angegeben sind, der Auswahl des Adressierungsregisters des dazu gehörenden Mikroprogramms.

Wie im nachfolgenden näher erläutert ist, werden die beiden Bits LIV direkt in die Stellen ROOOO-ROOJO des Registers RO-24 eingegeben und werden von dem Register zum Auswählen des entsprechenden Adressierungsregisters verwendet. Zusätzlich zu dem die Niveaubits LIV liefernden Kanalschalter EXT-23 erzeugt es für jedes aktivierte Niveau die Zustimmungen ECCtO (Niveau 1), ECC20 (Niveau 2), ECCAO und ECCBO (Niveau 3). Diese Zustimmungen informieren die unterbrechende periphäre Einheit, daß die MikroUnterbrechung durch die Nanomaschine 4- angenommen worden ist. Zusätzlich zu den Zustimmungen erzeugt der Kanalschalter EXT-23 die Abtastsignale ECM1O (Niveau 1), ECM20 (Niveau 2) und ECM3O (Niveau 3)» die dazu dienen, die von den periphären Einheiten 5 kommenden Unterbrechungsanforderungen mit der Zeitabstimmung der Nanaomaschine 4- zu synchronisieren. Diese Abtastsignale werden zyklisch am Ende Jedes Mikrobefehls erzeugt, soweit der Mikrobefehl die unterbreehbare Grundfunktion in sich enthält. Die Signale ECM10, ECM20 und ECM30 treten bei dem Verknüpfungsniveau "1" auf, wenn sich die Nanomaschine 4 auf dem Niveau 4 befindet und sie ermöglichen dementsprechend die möglichen MikroUnterbrechungen der Niveaus 1, 2 und 3- Venn andererseits irgendeines der drei Niveaus aktiviert wird, ist das entsprechende Abtastsignal und solche von geringerer Priorität durch die Ausführung des aktivierten Mikroprogammes blockiert. Falls beispielsweise ein Mikroprogramm des Niveaus 2 ausgeführt wird, werden ECM2 und ECM3 inaktiviert, während ECM1 zur

609810/0879

Synchronisation möglicher Mikrounterbrechungen des Niveaus "1" aktiviert bleibt. Während der Ausführung der Mikrounterbrechungen sendet der Kanalschalter EXT-23 an die betreffenden periphären Einheiten 5 spezielle Synchronisierungssignale ECOG, ECOT, ECOS, ECOF und ECOR.

Die durch die ITanomaschine 4 ausgegebenen und an den Ausgabekanälen 37 i^nd 38 der Register BA-9 bzw. BB-19 vorhandenen Daten werden direkt von dem Kanalschalter EXT-23 auf den 16-Bitkanal ECD-39 entweder zu den periphären Einheiten 5 oder zu dem RAM-2 geleitet. Die von den periphären Einheiten 5 kommenden Daten werden auf drei Kanäle EPIT-AO, EPT-4-1 und EPD-4-2 geleitet. Genauer gesagt wird der Kanal EPN-4-0 dazu benutzt, den Namen der unterbrechenden periphären Einheit, der Kanal EPT—4-1 die Art der periphären Unrerbrechung und der Kanal EPD-42 die Daten zu tragen, die von der periphären Einheit kommen. Der Kanal EPT-4-1 ist über den Kanalschalter EXT-23 direkt mit dem Kanal EXT+ verbunden, der, wie oben erwähnt, einen der Eingänge des Schaltnetzwerkes NB-18 bildet. Die Kanäle EPN-A-O und -ilPD-4-2 können auf der anderen Seite abwechselnd durch den Kanalschalter EXT-23 mit dem Kanal EXT- verbunden sein, der einen der Eingänge des Schaltnetzwer.tes NA-8 bildet.

Alle Operationen des Kanalschalters EXT-23 werden durch die Signale gesteuert, die auf der linken Seite des Kanalschalters in Fig.3 angegeben sind und die im nachfolgenden im einzelnen beschrieben sind.

Das Adressierungsregister BC-22 des Speichers 2 kann entweder direkt durch eines der Register RA-5 und R3-16 oder aus dem Register RB-16 und aus dem Schaltnetzwerk NRA-42 beschickt werden, das als Eingänge das Netzwerk NA-8 oder

6098 10/0879

die Betriebsregister RA-6 hat.

Das Schaltnetzwerk NRA-4-2 wird durch das von dem Decodierer 28 (Fig.3c) kommende Signal CC08N gesteuert. Das Adressierungsregister BC-22 wird darüber hinaus durch das von dem Register RO-24- kommende Signal'RO140 gesteuert. Dieses Signal zeigt bei einem Verknüpfungsniveau "1" an, daß die vorhandene Adresse an den Eingängen ohne Veränderung in das BC-22 geschickt werden muß. Andererseits zeigt R0i40=0 an, daß die vorhandene Adresse als Eingabe an das Register BC-22 auf zwei aufgeteilt werden muß, d.h. eine Verschiebung um einen Platz nach rechts mit einer Einsetzung von "Null" nach links. Dies wird ausgeführt, da der Speicher 2, obwohl er eine 16-Bitparallelität hat, sowohl als ROM (mit einer 16-Bitparallelität) als auch als RAM (mit einer 8-Bitparallelität) verwendet wird, und 'es daher bei jeder Lese- und Schreiboperation erforderlich ist, die Parallelität zu bestimmen, mit der der Speicher arbeiten soll. Genauer gesagt ist es bei einem Bit R0140=0 (8-Bitparallelität) erforderlich, .das weniger bedeutsame Bit der Adresseneingabe an das Register BC-22 festzustellen. Falls diese Adresse ungerade ist, ist es erforderlich, das Lesen oder Schreiben des weniger bedeutsamen Bytes des Wortes in dem adressierten Speicher (16-Bit) zu ermöglichen. Falls andererseits diese Adresse gerade ist, ist dies ein Zeichen für ein am meisten bedeutsames Byte. Eine Analyse der geraden oder ungeraden Natur der Adresse erfolgt durch einen Schaltkreis 4-3, der wahlweise die Signale

WK3MN und VMBPIT erzeugt, falls das Schreiben des weniger bedeutsamen Bytes oder des am meisten bedeutsamen Bytes ermöglicht wird. Der Schaltkreis 4-3 erzeugt darüber hinaus das Signal BPBMO zur Ermöglichung des Lesens des weniger oder am meisten bedeutsamen Bytes aus dem Speicher 2 und des Übertragens dieses Bytes auf den Datenkanal BM-20. Der

609810/0879

Schaltkreis 4-3 ist für einen- Betrieb durch das Signal RO14-O=O (Lesen aus dem RAM) geeignet, da in dem Fall des Lesens aus dem ROM (RO14-O=1 ) das gesamte Wort von 16 Bits, das adressiert ist, gelesen wird. Hieraus ergibt sich, daß jede adressierbare Stelle des Speichers 2 (16-Bitparallelität) ein einziges Wort enthält, falls die Operation in dem ROM (RO14O=1) ausgeführt wird oder sie enthält zwei Worte von acht Bits, falls die Operation in dem RAM (RO14O=1 ) ausgeführt wird. Falls es erwünscht ist, die Worte in dem RAM bei Adressen 500 und 501 zu lesen, wird es erforderlich, den Speicher 2 mit der absoluten Adresse 250 zu adressieren und aufeinanderfolgend das bedeutsamste Byte bzw. das weniger bedeutsame Byte zu lesen.

Zum Schluß sei bemerkt, daß das Adressierungsregister BC-22 durch das Signal WBCOlT zum Schreiben in der Lage ist, das durch das Entschlüsseln der Bits des TROM-26 in der Weise erzielt wird, wie dies später beschrieben ist.

1. Detaillierte Beschreibung

2. Nanobefehl Speicher NROM-3 (Fig.5a-5d)

Wie oben erwähnt wird der NROM-3 durch die Bits R0080-R0140 des Registers R0-24- adressiert. Daher ist die Anzahl der Stellen, die mit dem Code des Mikrobefehls adressierbar sind , 128. In dem hier dargestellten Ausführungsbeispiel kann jeder Mikrobefehl durch einen oder zwei Nanobefehle in Übereinstimmung mit dem Wert des Bits TROA-O der TROM-26 ausgeführt werden. Dieses Bit schaltet das Flip-Flop 54 lim, falls sich dieses auf dem Niveau "0" befindet. Das bedeutet, daß das Signal STCRO auf "1" gebracht wird.

Das Signal STCRO bildet zusammen mit den Bits R0080-R0140

609810/0879

Die Adresse des NROM-J. Jedoch werden alle 128 Speichersteilen mit ungeraden Adressen (d.h. STCRO-1) nur in dem Fall benutzt, in dem ein Mikrobefehl für eine Ausführung zwei Nanobefehle (TR(M-O=O) erfordert. Zusammenfassend wird ausgeführt, daß der NROM-3 durch 256 adressierbare Stellen gebildet ist, von denen die ungeraden Stellen durch den Code des Mikrobefehls (R0080-R0140) mit STCRO=O zugänglich sind, während jede ungerade Stelle ausschließlich von der geraden Stelle zugänglich ist, die ihr vorangeht,und zwar nur falls der entsprechende Mikrobefehl dies so erfordert (TR04-0=0). Natürlich ist dies nur ein Beispiel, da falls mehr als ein Bit des TROM-26 verwendet wird, die Anzahl der erforderlichen Nanobefehle für jeden Mikrobefehl festgelegt werden kann. Wenn beispielsweise zwei Bits des TROM-26 verwendet werden, kann jeder Mikrobefehl mittels eines Nanoprogramms ausgeführt werden, das höchstens durch vier Nanobefehle gebildet ist. In dem Beispiel der Fig.5a bedingt das Bit TR04-N beide Eingaben des Flip-Flops 54, so daß bei einem Niveau "1" dieses Bits (2 Nanobefehle) der Ausgang STCRO»1 erzielt wird und daß dementsprechend die vorhandene Adresse um eine zu dem Zeitpunkt erhöht wird, der durch die Hinterflanke des Signals CPO1O bestimmt ist, was das Ende eines Nanobefehls zeigt.

Wenn andererseits TR04-N=0 ist, so wird der Ausgang STCRO=O erzielt, so daß die Adresse nicht erhöht wird und der entsprechende Mikrobefehl abgeschlossen ist.

Die Adresse des nachfolgenden Nanobefehls wird natürlich gerade sein, sofern STCRO am Ende jedes Mikrobefehls immer gleich Null ist. Falls ein Mikrobefehl durch zwei Nanobefehle ausgeführt wird, ist das Bit TR040 des ersten der beiden Nanobefehle gleich Null, während das Bit TR04-0 des zweiten gleich Eins ist.

609810/0879

2.1 Steuerabschnitt CROM-25, Pig.5a, Tabelle 1

Der CROM-25 setzt sich aus vier Paketen 55-58 des MOS-LSI Typs zusammen, der am Markt verfügbar ist. Jedes Paket hat eine Kapazität von 256 χ M- Bits und wird adressiert durch die Bits R0080-R0140 und STCRO.

Die Ausgänge der Pakete 55 - 58 sind die Bits GR000-GR030, CR040-CR070, CR080-CR0110 bzw. CR0120-CR0150. Schließlich werden die Bits CROOO-CRO^-O als Eingang zu dem Decodierer 28 von bekannter Art geleitet, der als Ausgang die Kommandos CC02N, CGOA-R,GG05l·! und CCOTJJ-CCI11T liefert. Der Decodierer 28 verwendet die Bits CR030 und CR04-0 als mögliche Eingänge. Das bedeutet, daß die Ausgänge des Decodierers gemäß der Form der Bits CR000-CR020 aktiviert werden, und zwar ausschließlich nur falls CßO3O=1 und GR04-0=0 ist. Der Decodierer 28 wird darüber hinaus durch die Vorderflanke des Signals FAR1O gesteuert. Die wahre Datentabelle des Decodierers 28 ist in der nachfolgenden Tabelle 1 dargestellt. Dieses anschließende Decodieren erfolgt zur Vergrößerung der Parallelität der Nanobefehle ohne Vergrößerung der Abmessungen der CROM-25·

Tabelle 1

FARIO .	•	. O .	-	0	0	1	0	1	0	1	0	Λ	Λ .	X ,	X
CRÖÄÖ			1 . .	0	0	1	1	0	0	1	Λ	X	1	X
CRO 50			0	0	0	0	1	1	1	3	X	X	0
-ι r λ /λ. <-> r\		X	X	X
GRGIO	X	X	X
CR020	X	X	X

609810/0879

Portsetzung der Tabelle 1

CC11N .	O	1 ,	1	1	1	, 1	1	1	1	1	1
CCO2N		O	1	1	1	1 .		1	1		1
CCCAN	1	1	0	1	1	1	1	1	1	1	1
CCO 5N	1	1	1	0	1	1	1	1	1	1	1
CC1ON	1	1	1	1	O	1	1	1	1	1	1
GCO7N	1	1	1	1	1	O	O	1	1	1	1
CCOSJJ	1	1	1	1	1	1	1	1	1	1	1
CCO9N	1	1	1	1	1	1	O	1	1	1

2.2 Steuerabschnitt TROM-26, Fig.5b

Der TROM-26 setzt sich aus zwei Paketen 61 und 62 von je 256 χ 4- Bits des NOS-LSI Typs zusammen. Jedes dieser Pakete wird adressiert durch die Bits R0080-R014-0 des Registers RO-24- und durch das Bit STCRO, wie dies oben erwähnt worden ist.

Die Ausgänge des Paketes 61 sind die Bits TROOO-TR030, während die Ausgänge des Paketes 62 die Bits TR040-TR070 sind. Das Bit TROOO wird zusammen mit dem Zeitabstimmsignal CP010 und dem Signal AB1LN als Eingang zu dem NAND-Element 63 geführt, das das Signal WRAMN als Ausgang erzeugt. Dieses Signal bildet wie oben erwähnt gemäß Fig.4a das Schreibkommando der vier weniger bedeutsamen Bits (RA000-RAÖ30) des Betriebsregisters EA-6. Das Signal WRAMN hat nur dann das Verknüpfungsniveau "0", wenn alle Eingaben das Verknüpfungsniveau "1"

609810/0879

haben. Der Zustand WRAMN = O wird daher dann erzielt, wenn:

1) die Betriebsregister geschaltet sind (TROOO=I),

2) das Zeitabstimmsignal CP010 vorhanden ist und

3) die durch die besonderen Mikrobefehle erforderlichen und in den Schaltelementen DI-21 gespeicherten Zustände realisiert sind, d.h. daß das Signal AB1LN=1 ist. In gleicher Weise erzeugen die NAND-Elemente 64-66 die Kommandos WRAPN, WRBMIT bzw. WRBPN von den Bits TR010-TR0J0 und von den Signalen CP010 und AB1LN. Diese Kommandos ermöglichen die nachfolgenden Aktionen:

WRAPN ermöglicht die vier Bits RA040-RA070 der Register RA-6, WRBMlT ermöglicht die vier Bits RBOOO-RBO3O der Register RB-16

WR3PN ermöglicht die vier Bits RB040-RB070 der Register RB-16.

Wie dies vorher bei der Erläuterung der Adressierung des NROK-3 erwähnt worden ist, stellt das Bit TR040 fest, ob der Mikrobefehl einen oder zwei Nanobefehle für die Ausführung erfordert. Diese Funktion wird durch das Flip-Flop 54 ausgeführt, das das Signal STCRO erzeugt. Das Bit TRO5O wird zusammen mit dem Zeitabstimmsignal CPOOO dem Eingang des NAND-Elementes 67 zugeleitet. Dieses NAND-Element 67 erzeugt als Ausgang das Signal WBCON, das dazu dient, das Schreiben in dem Register BC-22, d.h. den Speicher 2 zu adressieren, zu steuern. Das Bit TR060 erzeugt in gleicher Weise wie das Bit TRO5O durch das NAND-Element 68 das Signal WD10N, das das Schreiben in den Schaltelementen DI-21 steuert. Das Bit TRO7O blockiert andererseits das Schreiben in den Betriebsregistern RB-16.

2.3 Zeitabstimmabschnitt VROM-27, Fig.5c und 5d

Der VROM-27 setzt sich aus zwei Paketen 71 und 72 des- MOS-LSI Typs von Je 256 χ 4 Bits zusammen. Jedes dieser Pakete wird

609810/0879

durch die Bits R0080-R0140 des Registers RO-24 und durch das Signal STUAO im Falle des Paketes 71 und durch das Signal STU30 im Falle des Paketes 72 adressiert, wobei die Signale die gleiche Funktion wie das Signal STGRO im Falle der Abschnitte CROM-25 und TROM-26 haben. Die beiden Signale STUAO und STUBO werden durch die Flip-Flops 73 bzw. 74- erzeugt, die vom J-K Typ sind. Die Eingänge S, J und K dieser Flip-Flcps sind dauernd auf einem Verknüpfungsniveau verbunden. Der direkte Eingabesatz G wird durch das Signal FAR1IT gesteuert, das später beschrieben ist. Die Zeitabstimmeingabe T wird durch das Signal TOOJN im Falle des Flip-Flops 73 und durch das Signal T0030 im Falle des Flip-Flops 74 gesteuert. Die Signale TOO3O und T003N bilden die Ausgänge des Flip-Flops 75 des J-K Typs. Das Flip-Flop 75 bildet zusammen mit den beiden Flip-Flops 76 und 77 gemäß Fig.^d eine Zähleinrichtung für acht. Der direkte Ausgang T0010 des Flip-Flops 77 wird zu den Eingängen J und K des Flip-Flops 76 geleitet und der direkte Ausgang T0020 des Flip-Flops 76 wird zusammen mit TOOiO zu dem AZID-Element 78 geleitet. Der Ausgang T0120 des A27D-Elementes 73 wird an die Eingänge J und K des Flip-Flops geführt. Die direkten Eingabesätze S der drei Flip-Flops 75

76 und 77 sind dauernd auf einem Verknüpfungsniveau verbunden. Schließlich werden die direkten Uhstelleingaben G und die Zeitabstimmeingaben T durch die Signale FAR1N bzw. 0SG30 gesteuert, während die Eingaben J und K des Flip-Flops

77 dauernd auf einem Verknüpfungsniveau verbunden sind. Dementsprechend bilden die Bits T0010, T0020 TOO3O bei jedem Zyklus T = 50 nsec des Signals 03CB0 und insbesondere während seiner Hinterflanke im binären System die Zahlen null bis sieben.

Ö098 10/0879

Die Ausgänge des Paketes 71 werden durch, die Signale VRAOO-VRAJO gebildet, während die Ausgänge des Paketes 72 durch, die Signale VRBGO-VRB3O gebildet werden. Diese Ausgänge werden zu den acht Eingängen des Multiplexers 79 geleitet, deren Auswahleingaben durch die Bits ΊΌΟΙΟ-ΤΟΟ3Ο gebildet werden, während die Steuereingabe durch das Signal FRA10 gesteuert wird. Dementsprechend erscheinen beim Umschalten des FRA10 von "1" auf "O" die Signale VRAOO-VRA3O und VRBOO-VHB3O der Reihe nach an dem Ausgang VROMO des Multiplexers 79 bei jedem Zyklus T = 50 nsec in Übereinstimmung mit der Gestalt der Bits TOOIO-TOO3O.

Aus dem Vorstehenden ergibt sich, wie der Multiplexer 79 zusammen mit den Flip-Flops 75» 76 "und 77 einen Reihengeber mit einer Periode von 50 nsec für die in dem VROM-27 aufgezeichneten Bits bildet.

Die Ausgänge VROMO und VROMN des Multiplexers 79 sind mit den Eingängen J bzw. K des Flip-Flops 80 verbunden, dessen Ausgang CPOOO mit dem Eingang J eines Flip-Flops 81 verbunden ist. Die direkten Einstelleingänge S der Flip-Flops 80 und 81 sind dauernd an das Niveau "1" angeschlossen. Die Unsteileingänge C sind an das Signal FARON angeschlossen und schließlich werden die Eingänge T durch das dem Signal OSCBO gleichen Signal 0SC10 gesteuert. Der Eingang K des Flip-Flops 81 wird durch das Signal VROMN gesteuert, während der Ausgang das Signal CP010 ist. Die Signale CPOOO und CPOIO bilden die Zeitabstimmtaktsignale der Nanomaschine 4-, Aus dem Schaltkreis der Fig.6 ergibt sich, daß das Signal CPOOO das Signal VROMO kopiert, das eine Verzögerung von 50 nsec einleitet, während das Signal CP010 sich auf das Verknüpfungsniveau "1" 50 nsec nach dem Signal CPOOO anhebt und gleichzeitig mit diesem auf null zurückkehrt. Die Form

6098 10/0879

YEOMO=O, CPOOO=I wird verwendet, um das Ende des Nanobefehles anzuzeigen. Tatsächlich wird dieses Ende in dem VROK-27 durch das letzte Bit auf dem Verknüpfungsniveau "1" signalisiert. Hieraus ergibt sich, daß jeder Nanobefehl ein Zeitintervall hat, das dem ganzzahligen Vielfachen von 50 nsec entspricht, das für seine Ausführung erforderlich ist. Diese Eigenschaft stellt eines der Ziele der Erfindung dar und wird im einzelnen in Verbindung mit den Fig,8b und 8c beschrieben.

3. Der die Taktsignale 0SC10 und OSCBO erzeugende Schaltkreis. Fig.7

Der Oszillator 86 erzeugt das Signal 0SC10 mit einer Periode von 50 nsec. Das Signal 0SC10 wird zusammen mit den Blockierungssignalen BL01N und BL02N dem AND-Schaltkreis 87 zugeleitet, dessen Ausgang das Signal OSCBO erzeugt. Während das Signal 0SC10 stets vorhanden ist, wird das Signal OSCBO nur erzeugt, wenn keine Blockierung vorhanden ist, d.h. bei BLO1IT=BLQ21T=1. Das Signal OSCIO wird allen diesen Schaltkreisen der Nanomaschine 4 zugeleitet, die nicht die Konditionierung der Blockierungssignale erfordern, während das Signal OSCBO den Schaltkreisen zugeleitet wird, die während der asynchronen Operation einiger Teile (Speicher oder Bedienungspult 10) inaktiv bleiben müssen. Die Blockierung der Zeitabstimmung kann entweder von dem Bedienungspult, BLOIN=O, oder von dem Speicher 2, BL02N=0, kommen. Das Blockierungssignal BLOIlJ=O wird beispielsweise während der stufenweisen Ausführung eines Programmes benutzt, während das Blockierungssignal BL02N=0 während der den Speicher 2 betreffenden Operationen verwendet wird.

Das Bedienungspult 10 veranlaßt die Blockierung des Oszillators durch die Aktivierung des Signals BTOOO. Diese Blockierungsaufforderung wird nur am Ende des laufenden Mikrobefehls

609810/0879

angenommen, die gemäß Fig.5d durch die Signale TR04-0, CPOOO, VROI-ΐΝ charakterisiert ist, die sich alle auf dem Verknüpfungsniveau "1" befinden. Es wird daran erinnert, daß das Bit TR040=1 anzeigt,, daß der laufende Nanobefehl der letzte ist, der für die Beendigung des Mikrobefehls erforderlich ist.

Der Zustand von BTOOO, TR040, GPOOO und VROMiI auf dem Verknüpfungsniveau "1" bringt den Ausgang JBL10 des A^-ND-Schaltkreises 88 auf das Verknüpfungsniveau "1". Dieser Ausgang ist mit dem Eingang J des Flip-Flops 89 verbunden, dessen Eingang K BTOON, dessen Eingang T 0SC10, dessen Eingang S immer bei "1" und dessen Eingang C das Signal ALFAN ist. Das Signal ALFAN=I zusammen mit JBL10=1 zeigt an, daß die Nanomaschine die Ausführung eines Mikrobefehls abgeschlossen hat und bereit ist, den Code des nachfolgenden Mikrobefehles aus dem ROM-2 zu lesen.

Zusammenfassend wird darauf hingewiesen, daß beim Vorhandensein einer Blockierung aus dem Bedienungspult, BTOOO=I, dies die Blockierung der Zeitabstimmung (OSCBO=O) nur veranlaßt, falls der laufende Mikrobefehl abgeschlossen worden ist (JBL1O=1.und ALFAN verändert sich von 0 zu 1).

Während der Ausführung der den Speicher 2 betreffenden Mikrobefehle und insbesondere während des Zeitintervalls zwischen dem Beginn und dem Ende des Lesens aus oder des Schreibens in den Speicher 2 muß das Signal OSCBO auf dem Verknüpfungsniveau "0" gehalten werden. Der Grund hierfür ■ist die Notwendigkeit zur Inaktivierung aller Elemente der Nanomaschine insoweit als es zur Fortsetzung der Mikrobefehle erforderlich ist, daß die laufende Operation mit dem Speicher abgeschlossen werden muß. Die Blockierung der

609810/0879

Nanomaschine erfolgt durch das Signal BLO2N=O, das durch den von den beiden Flip-Flops 90 und 91 gebildeten Schaltkreis erzeugt wird. Das Flip-Flop 90 hat einen Eingang S, dessen Signal WBCON beim Verknüpfungsniveau "1" anzeigt, daß der Speicher 2 die Adresse aus dem Register DC-22 erhalten hat. Der Eingang T des Flip-Flops 90 wird durch das von dem Speicher 2 erzeugte Signal MEOCO gesteuert. MEOCO=I wird erzielt, wenn das Lesen der durch 3C-22 adressierten Zelle abgeschlossen ist, das bedeutet, daß die Date oder der Befehl als Ausgang aus dem Speicher zur Verfügung steht. Das Zeitintervall zwischen dem Beschicken der Adresse in den Speicher (WBCON=I) und dem Lesen der adressierten Zelle (MEOCO=I) hängt natürlich von der Zugriffszeit des Speichers 2 ab. Wenn sich MEOCO von null nach eins verändert, ergibt sich, daß der Ausgang R1MEN des Flip-Flops 90 sich auf dem Niveau "1" befindet,und dementsprechend befindet sich der Ausgang BL02N des Flip-Flops 91 auf dem Niveau "1". Dies veranlaßt das Entblocken des Oszillators 86 (0SC30=0SC10). Andererseits wird während der Zeit, in der MEOCO=O ist, (Speicherbetrieb) das Signal R1MEN .auf null gebracht, so daß 3L02N=0 und dementsprechend die Zeitabstimmung blockiert ist (OSCBO=O) für alle die Schaltkreise, die das Signal OSCBO benutzen.

4·. Ausführung der Mikrobefehle, Fig.8a, 8b und 8c

Alle Mikrobefehle werden durch die Nanomaschine 4 in zwei getrennten Phasen, nämlich in der Phase ALFA und in der Phase BETA ausgeführt. Die Phase ALFA wird durch einen Nanobefehl ausgeführt und ihr geht eine Phase RO-ALFA zur Beschickung des Registers R0-24- mit einer bestimmten Form voraus. Der Phase BETA geht ebenfalls eine Phase RO-BETA zur Beschickung des Registers RO-24- mit dem Code des aus dem Speicher 2 kommenden und auszuführenden Mikrobefehls voraus.

609810/0879

In der Pliase RO-ALFA wird in das Register RO-24 die bestiiu-iite Adresse des NROM-J geschickt, bei der der ilanobefehl aufgezeichnet wird, der sie ausführt und dabei wird das Niveau ausgesucht, das zu dem auszuführenden Mikroprogramm gehört. Die Wirkung dieses Nanobefehls liegt; in der Beschickung der Adresse des Mikrobefehls in das Register BC-22, was in der Phase BETA ausgeführt wird, wobei diese Adresse durch den Mikroprogrammadressierer gelesen wird, der zu dem vorher ausgesuchten Niveau gehört.

An Ende der Phase ALFA beinhaltet das Register RO-24 den Code des auszuführenden Mikrobefehls. In der Phase RO-BETA wird dieser Code zum Adressieren des NROM-J benutzt. Am Ende der Phase RO-BETA steuert der NROM-3 die Elemente der Nanomaschine zur Ausführung der durch den BETA-Strombefehl erzeugten Kommandos. Die Ausführung dieser Kommandos ist durch das Signal VROMO zeitlich abgestimmt, das durch die Reihengebung der Bits VRAOO-VRA30 und VR300-VR330 erzielt wird, die von dem VROM-27 kommen, wie dies in Verbindung mit den Fig.5c und 5d oben angegeben ist.

An Ende der Phase BETA schreitet die Nanomaschine für den Fall des Bits TR040=1 fort,die Phase RO-ALFA auszuführen, die sich auf den folgenden Mikrobefehl bezieht. Wenn andererseits TR04-0=0 ist, wird die Adresse des NROM-3 um eine Einheit (STCRO=I) erhöht und eine neue sich auf den gleichen Mikrobefehlstrom beziehende Phase BETA wird ausgeführt. Am Ende dieser zweiten Phase BETA zeigt das Bit TRö40=1 an, daß der Mikrobefehl beendet ist, woraufhin die Nanomaschine fortfährt, die Phase RO-ALFA des folgenden Mikrobefehls auszuführen.

Der Schaltkreis, der diese Reihenfolge ausführt, wird im

609810/0879

nachfolgenden in Verbindung mit. den Fig.8b und 8c beschrieben. Dieser Schaltkreis umfaßt vier Flip-Flops 90, 91,92 und 93 des J-K-Typs und drei NAND-Elemente 94-,95 und 96. Das NAND-Element 94- hat die Signale HTO)¹AO, TR04-0, CPOOO und VROKIi als Eingänge. Die letzten drei Signale zeigen für den Fall des Verknüpfungsniveaus "1", wie dies vorher erwähnt ist, an, daß der Mikrobefehl beendet ist. HTFAO=I zeigt an, daß von dem Bedienungspult keine Blok-

kierung vorhanden ist, d.h. BTOOO=O. Diese Zustände geben kurz gesagt an, daß die Nanomaschine von der Phase BETA zur nächsten Phase RO-ALFA übergeht. Tatsächlich drückt der Ausgang JFBIN=O des NAND-Element es 94- den Ausgang R1PAN des Flip-Flops 90 beim Vorhandensein der Hinterflanke des 0SC10 nach ITuIl.

Die Signale R1PAN, JF31N und RES 1IT drücken, wenn sie alle auf dem Verknüpfungsniveau "0" sind, den Ausgang JFA10 des ITAITD-Elementes 95 nach eins. Es sei bemerkt, daß das Signal RES 1IT auf dem Verknüpfungsniveau Null sich befindet, da das Signal RESEN=O ist. Das Signal RESEN=O wird durch das Bedienungspult bei der Betätigung des allgemeinen Umnchaltschlüssels erzeugt, der direkt mit dem direkten Eingangssatz (S) des Flip-Flops50 verbunden ist. Das Signal JFA1O=1 drückt den Ausgang FAROO des Flip-Flops 91 auf "1" bei der Ankunft der ersten Hinterflanke des 0SC30 (Fig.8b und Fig.8c). In gleicher Weise drückt FAROO=I den Ausgang FAS10 des Flip-Flops 92 auf "1" bei der Ankunft der zweiten Hinterflanke des nachfolgenden Signals OS030. Bei der dritten Hinterflanke des OSCBO schickt die Bedingung JFA1O=FARI0=1 den Ausgang FAROO auf Null. Während dieses Abfalls des Signals FAROO schaltet das Flip-Flop 93 seinen Ausgang ALFAN von "1" auf "0". Es sei bemerkt, daß in der Umschaltphase ALFAN direkt durch das Signal RESEN auf Null gebracht wird, wobei das Signal

609810/0879

RESEN zu dem direkten Eingangssatz des Flip-Flops 93 geleitet wird, so daß die Nanomaschine 4- dazu gebracht wird, in der Phase RO-BETA zu arbeiten. Schließlich wird an der vierten Hinterflanke des OSCBO FARIO=O erzielt. Das Zeitintervall zwischen der Vorderflanke des FAROO und der Hinterflanke des FAR10 bildet bei der Anwesenheit von ALFAN, das sich von "1" auf ¹¹O" ändert, die Phase RO-ALFA. In dieser Phase wird die Form 1111,0000,MEO7Ο-ΜΕΟ4Ό, LIV in das Register RO-24 gedrückt. Wie erwähnt werden die Bits R0080-R0140 (d.h. die Form 1111, 0000) zur Adressierung des NROM-3 verwendet, während die Bits R0000-R0030 (LIV) verwendet werden, das Betriebsregister RA-6, RB-16 auszuwählen, das als Mikroprogrammadressierer benutzt wird.

Während der nachfolgenden Phase ALFA adressieren die Signale des CROM, TROM und VROM, die bei den Adressen 1111, 0000 aufgezeichnet sind, den Speicher 3 mit den Inhalten der Register RA, RB, die durch die Bits LIV ausgewählt sind und erhöht diese. Dies ist im nachfolgenden bei der Behandlung des Nanobefehls ALFA beschrieben.

Das NAND-Element 96 synchronisiert die asynchrone Bedienungspultblockierung BTOOO=I mit dem Beginn der Phase RO-ALFA (ALFAN=I). Diesem Zustand entspricht ein neues LIV (extern gesteuert), auf Grund dessen die Nanomaschine fortfährt, ein alternatives Mikroprogramm auszuführen (Unterbrechungsmechanismus).

Die gleichen Zustände, die auf das NAND-Element 94- beim Erzeugen von JFBIN=O wirken, treten am Ende des Nanobefehls auf, der die Phase ALFA ausführt. Hieraus folgt der Übergang zur Phase RO-BETA, die durch die gleichen Signalniveaus wie in der Phase RO-ALFA mit Ausnahme des

609810/0879

Signals ALFAN gekennzeichnet ist.

Dementsprechend sind an den Ausgängen ROOOO-ROI^-O die Bits ME000-ME140 vorhanden, während RO15O=1 ist. Dies sind die sechzehn Bits des in der vorhergehenden Phase ALFA adressierten Mikrobefehls, die aus dem Speicher gelesen werden. Die Bits R0080-R0140 werden wie vorher zum Adressieren des NROM-3 in dem Augenblick benutzt, der durch den Anstieg von FAR1O bestimmt ist. Von dem durch die Hinterflanke des FAR1O bestimmten Augenblick beginnt die Ausführung der Phase BETA des Mikrobefehls.

Es wird darauf hingewiesen, daß am Ende der Phase BETA, falls das Bit TR04O=1 ist, die Nanomaschine in der Phase RO-ALFA des nachfolgenden Mikrobefehls fortfährt, während bei TR04-0=0 eine neue Phase BETA ausgeführt wird insoweit als JFB1N sich nicht ändert, d.h. bei dem Niveau "1" bleibt, JFA1 bei dem Niveau "O" bleibt und dementsprechend FAROO und FAR10, die wie vorerwähnt die Phase RO-ALFA bestimmen, nicht erzeugt werden. Darüber hinaus veranlaßt die Beharrung des TR040=0 (d.h. TR04N=1 gemäß Fig.6a) den Ausgang STCRO des Flip-Flops5^ umzuschalten. Dies entspricht der Erhöhung der Adresse des NROM-3 um eins und daher führen die neuen Signale an den Ausgängen der CROM und TROM die neue Phase BETA aus.

5- Gruppe von Mikrobefehlen

Im nachfolgenden soll dargelegt werden, daß die Hardware der Nanomaschine 4·nicht an eine besondere Gruppe von Mikrobefehlen gebunden ist. Tatsächlich kommen im allgemeinen die Kommandos, die auf die Elemente der Nanomaschine 4 einwirken, wie dies bereits vorstehend beschrieben

609810/0879

ist, von dem NROM-3· Daher ist es durch eine Veränderung der Inhalte des NROM-3 möglich, verschiedene Kombinationen der Steuersignale zu erzielen und daher die Ausführung unterschiedlicher Mikrobefehle. Die durch diese Hardware auf die Gruppe von Mikrobefehlen ausgeübten Beschränkungen sind einmal die Länge des Mikrobefehls entsprechend sech zehn Bits, wobei diese Beschränkung oder Bindung durch die Parallelität des ROM bedingt ist, und zum anderen der Funktionscode des Mikrobefehls, der durch die acht bedeutsamsten Bits gebildet wird. Diese Bits werden in die Stellen ROO8O-RO15O geschickt, die für die Adressierung desNROM-3 verwendet werden. Es wird jedoch darauf hingewiesen, daß in dem beschriebenen Ausführungsbeispiel das fünfzehnte Bit des Mikrobefehles nicht zur Adressierung des NROM-3 benutzt wird, da dieser durch 128 durch den Mikrobefehl adressierbare Stellen gebildet wird. Dies gilt jedoch nur im allgemeinen soweit die Mikrobefehle, die die Schaltelemente DI-21 und den Speicher 2 benutzen, jeweils durch die Bits ROO9O, RO1OO und die Bits R0120 und R0140 gebunden sind. Dementsprechend ergibt sich hieraus eine dritte Beschränkung oder Bindung für die Gruppe der Mikrobefehle, und zwar handelt es sich hier um die Beibehaltung der Bedeutung für diese Bits, die diese für die Elemente besitzen, die diese Bits direkt benutzen. Diese Bindung besteht jedoch nur scheinbar insofern, als dies ein bestimmter Ausdruck durch die entsprechende Anweisung der Adressen des NROM-3 entsprechend zu den gebundenen Mikrobefehlen ist.

Eine Anzahl von Ausführungsbeispielen bestimmter Mikrobefehle sind im nachfolgenden zur Erläuterung des Betriebes der Nanomaschine 4 dargelegt.

609810/0879

6. Mikrobefehlrückstellung (RESET), Fig.9

Die Mikrobefehlrückstellung ist eine spezielle Art, da sie nicht aus den Mikroprogrammen abrufbar ist, sondern direkt. aus dem Bedienungspult durch den Riickstelldruckknopf eingegeben wird.

Die !Punktion dieses Mikrobefehles ist es, das System durch Abrufen des interpretierenden Mikroprogramms, das unter der Adresse "4000" in hexadezimaler Schreibweise gespeichert ist und durch den Programmadressierer L-01 abgerufen wird (d.h. RA-01 und RB-01 werden als einzelnes Register angesehen), zu starten.

Die Betätigung des Ruckstelldruckknopfes bringt das Signal RESEN und das Signal RES1N zu Null. Das Signal RESIN=O drückt die Form "0101, 0000, ME070-ME040, LIV" in das Register RO-24. Die vier Bits LIV werden durch das Signal RES1N in die Form "001" überführt. Die Bits "0101, 0000" bilden gemäß Fig.5a, 5b und 5c die Adresse des NROM-3 unter der der in Fig.9 gezeigte Ruckstellnanobefehl aufgezeichnet wird.

Die Beschickung des Registers RO-24 mit der vorgenannten Form findet an der ersten Hinterflanke des 0SC10 bei der Anwesenheit des Signals RESEN=I statt und erfolgt durch die Vorderflanke von FAR10 gemäß Fig.9.

Im vorliegenden Fall ist die durch RO-24 eingeleitete Verzögerung 32 nsec, so daß von diesem Augenblick die Gestalt an dem Eingang des NROM-3 gemäß Fig.5a - 5d. vorhanden ist. Die eingeleitete Verzögerung durch das letztere ist 60 nseö und daher sind an der Hinterflanke

609810/0879

des FAR1O die Bits TEOM, CROM und VROM an den Ausgängen des NROM-3 stabil.

Gemäß der Fig.5c und 5d bestimmt die Hinterflanke des FAR10 das Starten des Multiplexers 79 und somit die Erzeugung des Signales VROMO, das in Fig.9 gezeigt ist.

Im nachfolgenden soll analysiert werden, wie die Bits der CROM, TROM und VROM angeordnet sein müssen, so daß der durch die Mikrobefehlrückstellung erforderliche Datenfluß, der in Fig. 10 in strichpunktierten Linien gezeigt ist, erzeugt werden kann.

Die auszuführenden Grundschritte sind:

1. Befehl des Rechenwerks UA-7 die hexadezimale Form A-OOO (0100, 0000, 0000,0000) in NA-8 und NB-18 einzubringen,

2. Übertragung dieser Form auf BA-9 und* BB-19 und

3· Schreiben dieser Form in dem Register L01 der Register RA-6 und RB-16, was durch die Bits ROOOO-ROO3O des Registers RO-24- ausgewählt wird.

Zur Durchführung des Sehrittes 1 reicht es aus, die Bits CRO9O-CR13O in die Form "00111" zu bringen und darüber hinaus die Bits CR060-CR080 in die Form "010" zu bringen. Tatsächlich bringen die Bits CRO9O-CR13O die Ausgänge des UA-7 auf Null, während die Bits CR060-CR080 die Ausgänge des UA-7 verändert (die Veränderung hat keine Bedeutung, da alle Bits bei Null sind) in NA-8 und die Ausgänge des UA-7 mit dem Bit NB060 beim Niveau "1" in NB-18 bringen.

Das Signal NB060 ist gleich UAÖ6Ö . ROI5O ^d ^da UA060=R0150»0 ist, befindet sich dieses Signal auf dem Niveau "1". Das Signal RO15O wird direkt durch das Signal RES1N auf Null gebracht.

98 10/087

Zur Ausführung des Schrittes 2 ist es erforderlich, als Eingang für BA-9 und BB-19 die Ausgänge des NA-8 bzw. NB-18 auszuwählen und daher genügt es, CRO50=0 und CC07=1 einzustellen, wozu auf Tabelle 1 verwiesen wird. Das Schreiben ist durch das Signal WBAON zeitlich abgesitmmt, wie dies später beschrieben ist.

Zur Ausführung des Schrittes 3 ist es erforderlich, CR140= CR15O=1 zu setzen und dies entspricht der Auswahl von RA-7 und BB-17 mit den Bits ROOOO-ROOJO, d.h. mit den Bits "0001" (Adressierer des Niveaus 3)· Das Schreiben in die ausgewählten. Register wird durch die Signale WR—N gesteuert, die nachfolgend beschrieben sind. Die Signale CROOO-CRO^-O, selbst wenn diese sich auf dem Niveau "1" befinden, werden nicht benutzt, da die Schaltelemente nicht betroffen sind.

Die Signale WBAON und WRAMN, WRAPN, WRBMN und WRBPN sind eine Kombination der Bits von TROM-26 und VROM-27, wie dies aus Fig.5b hervorgeht. Da es erforderlich ist, BA-9 und BB-19 sowie das lange Register L01 zum Schreiben zu steuern, ist es erforderlich, die Bits TROOO-TRO3O auf das Niveau "1" zu setzen (Fig.4b). Natürlich befinden sich die Bits TRO5O-TRO7O auf dem Niveau "0", da das Register BC-22 und die Schaltelemente DI-21 am Schreiben gehindert sind.

7. Berechnung der Bits des VROM-27

Zur Berechnung der Zeitabstimmbits ist der Anfangszeitpunkt die Hinterflanke des FARIO (dargestellt durch (1) in Fig.9). Zu diesem Zeitpunkt sind alle Bits des CROM und TROM an den Eingängen der betreffenden Schaltkreise vorhanden. Vom Zeitpunkt (1) ist es erforderlich, die Summe der

6 0 9 8 10/0879

durch die "betreffenden Schaltkreise in dem Fluß, der den Registern vorausgeht, in denen die Daten gespeichert werden, eingeleiteten Verzögerungen zu berechnen.

In diesem Fall ist es erforderlich, die durch das Netzwerk UA-7 (48 nsec) und NA-8, NB-18 (29 nsec) eingeleiteten Verzögerungen aufzuaddieren,und daher muß das Signal WBAON wenigstens 77 nsec nach dem Fall des FAE1O vorhanden sein.

Das Signal WBAON kopiert OSC1N (Fig.9) und steuert darüber hinaus die Register BA-9 und BB-19 zyklisch zum Schreiben mit seiner Hinterflanke. Es ist daher erforderlich, daß die letzte Hinterflanke des Signals WBAON wenigstens 77 nsec nach dem Fall von FAR10 erzeugt wird, wonach es erforderlich wird, die Umschaltung von WBAON zur Verhinderung des Schreibens von nicht erforderlichen Daten in diese Register zu blockieren. Die letzte Hinterflanke des Signals W3A0N, die durch (2) in Fig.9 angegeben ist, muß daher 125 nsec · nach dem Zeitpunkt (1) erzielt sein. Zur Blockierung des Umschalters nach diesem Zeitpunkt von WBAON reicht es aus, CPOON 150 nsec nach dem Zeitpunkt (1 ) auf Null zu bringen.

Da das Verhältnis zwischen CPOOO und dem Signal VHOMO gemäß Fig.pd und 6 starr ist, d.h. daß CPOOO 50 nsec nach dem Anstieg von VROMO auftritt, reicht es aus, die ersten zwei Bits des VROM auf Null, VRA00^VRA10=0 und VRA20= VRA3O=1 zu setzen. Dementsprechend erscheint CPOOO nach 150 nsec nach dem Zeitpunkt (1).

Die durch die Register BA-9 und BB-19 vom Zeitpunkt (2) eingeleitete Verzögerung ist 32 nsec und daher werden die Daten an den Eingängen der Register RA-6 und RB-16 32 nsec nach dem Zeitpunkt (2) zur Verfügung stehen. Es reicht

609810/0879

daher aus, daß der Fall des Signals VRA-N wenigstens 32 nsec nach, dem Zeitpunkt (2) stattfindet.

Gemäß Fig.9, 5b und 5c veranlaßt der Anstieg des Signals CPO1O die Umschaltung der Signale VE—N und daher das Schreiben in den Registern RA-6 und RB-16. Der Anstieg von CPO1O findet zu dem in Fig.9 mit (3) angegebenen Zeitpunkt statt, d.h. 75 nsec nach dem Schreiben in BA-9 und BB-19 im Hinblick auf das starre Phasenverhältnis von 50 nsec, das zwischen CPOOO und CP010 besteht.

Zur Erzielung des Ausgangssignales CP010 muß CPOON wenigstens 100 nsec dauern. Diese Dauer wird durch die Bits VRA20» YRA30=1 gemäß Fig. 5e bestimmt. Andererseits verhindert dieForm VRA20=1 und VRA30=0 den Anstieg von CP010, und somit die Inaktivierungsschreibung in den Registern RA-6 und RB-16. Dies steuert die Dauer des zu optimierenden Nanobefehls immer dann, wenn das Ergebnis nicht in RA-6, RB-16 geschrieben werden soll. Durch das Setzen eines einzigen Bits von VROM auf das Niveau "1" dauert CPOOO wenigstens 50 nsec. Hieraus ergibt sich, daß das Signal CP010 nicht erzeugt wird. Eine zweite Alternative ist die, daß die Dauer des CPOOO gleich 100 nsec belassen wird und daß das Schreiben in die Register RA-6 und RB-16 durch das Setzen der Bits TR000-TB030 zu Null verhindert wird. Das Signal CP010 wird daher durch diese Bits überdeckt. Diese Alternative optimiert nicht die Ausführungszeit des Nanobefehls und diese dauert 50 nsec mehr als erforderlich.

Vie dies sich aus den Fig.8b und 8c ergibt, zeigt die gleichzeitige Anwesenheit von CPOOO=CPOI0=TR040=1 das Ende des Nanobefehls an, was den Anstieg von FAROO veranlaßt, was die Phase RO-ALFA des nachfolgenden Mikrobe-

609810/0879

fehles einleitet. In dem vorliegenden Fall tritt dies bei der Aufzeichnung mit der Adresse "0100,0000,0000, 0000" auf.

Es sei bemerkt, daß im vorliegenden Fall die Bits VRBOO-VRB30 des VROM, die alle das Niveau 0 haben, nicht zur Zeitabstimmung der Mikrobefehlrückstellung verwendet werden. Dieser Mikrobefehl endet mit der Reihengebung des Bits VRA30.

Hieraus ergibt sich, wie die Zeitabstimmung eines Mikrobefehls ausdrücklich für den erforderlichen, besonderen Datenfluß gekennzeichnet werden kann.

Insbesondere ergibt sich hieraus, wie die Zeitabstimmung in einzelnen Intervallen optimiert werden kann, die Vielfache von 50 nsec sind.

Darüber hinaus ist es durch diese Anordnung der Zentraleinheit möglich, die Dauer des Mikrobefehles einfach durch die Veränderung der Reihenfolge der in dem VROM-27 aufgezeichneten Bits zu verändern. Diese Veränderung wird erforderlich, falls beispielsweise aus technischen Gründen es erwünscht ist, die Elemente der Nanomaschine 4- zu ersetzen.

Aus dem vorstehenden ergibt sich, daß bei der Benutzung schnellerer logischer Schaltkreise es möglich ist, die Dauer des Nanobefehls zu verringern, beispielsweise bei logischen Schaltkreisen, die eine geringere Verzögerung von dem Augenblick an einleiten, zu dem ein. Eingangswert erscheint, bis zu dem Augenblick, zu dem der Wert als Ausgang verfügbar ist.

6 09810/0879

Falls die Summe der durch das Rechenwerk und die Schaltwerke NA-8 und NB-18 bedingten Verzögerungen nicht 77 nsec, sondern beispielsweise 48 nsec betragen, reicht es aus, in dem VROM-27 das Bit VRAOO=O und VRA10=VRA20=1 zu speichern, und daher würde der Nanobefehl 50 nsec weniger dauern als der, der gerade erwähnt worden ist. Falls darüber hinaus eine aus Schaltkomponenten gebildete Zentraleinheit verfügbar ist, die mit einem Maschinenzyklus von weniger als 50 nsec arbeiten kann, ist der vorhin beschriebene Programmiermechanismus für die Dauer der Nanobefehle automatisch durch den neuen Maschinenzyklus optimiert, da dies automatisch die Dauer eines Nanobefehls auf ein ganzes Vielfaches der Maschinenzyklen annähert.

8. Mikrobefehl ALFA, Fig.11.

Dieser Mikrobefehl ist wie der vorhergehende nicht von einem Mikroprogramm abrufbar und er wird am Ende jedes Mik rob e f ehls ausgewählt.

Die durch den Mikrobefehl ALFA ausgeführte Funktion besteht in dem Lesen des durch das Adressierregister des Mikroprogrammes zugehörig zu dem möglichen Niveau adressierten Mikrpbefehles aus dem ROM-2, dem Eingeben dieses Mikrobefehles in das Register RO-24 und in dem Erhöhen des benutzten Adressierregisters.

Das Ende eines Mikrobefehles wird durch das Signal ALFAO=O und durch den Anstieg des FAROO charakterisiert. Die Signale ALFAO=O und RESUT=I (Abwesenheit eines allgemeinen RESET) veranlassen die Eingabe der Form "1111, 0000, ME110-ME080, LIV" oder "1111, 0000, ME070-ME040, LIV" in das Register RO-24, je nachdem, ob ME150=0 oder ME150=1 ist.

609810/0879

Diese Formen sind äquivalent, da sie die gleiche Stelle- in dem NROM-3 durch die Bits 1111, OOOO und das gleiche Adressierregister durch die Bits LIV adressieren. Die verbleibenden Bits, die von dem Speicher kommen, werden nicht verwendet.

Die Grundschritte, die dieser Mikrobefehl ausführen muß, sind:

1 .übertragung der Inhalte des langen Registers der RA-6 und BB-16, das durch LIV adressiert wird, an UA-7 und ÜB-17 und seine Erhöhung um eine Einheit. 2.Eingabe der Inhalte des UA-7 und ÜB-17 in die Register BA-9 und BB-19 und gleichzeitig Eingabe der Inhalte des langen Registers des RA-6 und RB-16, das durch LIV in das Register BC-22 adressiert wird, und Beginn des Lesezykluses des ROM.

3· Eingabe der in Stufe 1 erhöhten Adresse in das durch LIV adressierte lange Register und Eingabe des in das Register RO-24 gelesenen Mikrobefehls am Ende des Speicherzykluses.

Diese Schritte sind in Fig.11 im einzelnen dargestellt.

Zur Ausführung des Schrittes 1 reicht es aus, alle Bits CR090-0R130 auf das Niveau Null und die Bits CR14O=CR15O=1 zu bringen.

Zur Ausführung des Schrittes 2 ist es erforderlich, daß die Daten als Eingang an den Registern BA-9 und BB-19 vorhanden sind.

Durch die Bits CR060=CR080=1 und CR070*=0 werden die Ausgänge der UA-7 und UB-17 nach NAr-8 bzw. NB-18 übertragen. Andererseits ermöglichen die Bits CR050=0 und CC07N=1 die

609810/0879

übertragung der Ausgänge der NA-8 und NB-18 an die Register BA-9 bzw. BB-19. Die Bits CROOO-CRO3O mit dem Niveau "1" werden nicht benutzt. Das Bit RO14Q=1 wählt die Bits RAOOO-RAO7O und RBOOO-RBO7O als Eingänge für das Register BC-22 aus. Die Bits TROOO-TRO5O des TROM haben alle das Niveau "1", da es gemäß Fig.4b zum Schreiben in RA-6,RB-16,BC-22 erforderlich ist und darüber hinaus wird der Mikrobefehl durch einen einzelnen Nanobefehl ausgeführt.

Der Zeitraum, der dazu erforderlich ist, die Daten als Eingang für die Register BA-9 und BB-19 zur Verfügung zu haben, beträgt 77 + 62 = 139 nsec, da 62 nsec die durch Ra-6 und RB-16 eingeleitete Verzögerung ist. Diese Zeit ist von dem Fall FAR10 berechnet.

Schließlich erfordert die durch RA-6 und RB-16 bedingte Verzögerung zwei Perioden von 50 nsec mehr im Hinblick auf den RESET Mikrobefehl (Mikrobefehlrückstellung), der in dem vorigen Ausführungsbeispiel behandelt wurde.

Daher wird die Form von VROM-27 VRBOO-VRB10=1 . sein und alle anderen Bits werden gleich Null sein, so daß das Signal CPOOO 25O nsec nach dem Fall von FAR10 erzeugt wird.

Die Vorderflanke von CPOOO veranlaßt den Fall von WBCON und überdeckt WBAON.

Das Signal WBCON veranlaßt das Schreiben der Inhalte des Mikroprogrammadressierungsregisters in das Register BC-22 und startet darüber hinaus den Lesezyklus des Speichers.

Das Signal WBAON wird auf dem Niveau ^M1" gehalten, so

609810/08 7 9

daß es die vorher erhöhte Adresse in den Registern BA-9 und BB-19 stabilisiert. Der Schritt 3 wird durch das Signal CPO1O ausgeführt, das den Fall von WR—N veranlaßt, was das Schreiben der vorher erhöhten und in den Registern BA-9 und BB-19 in dem durch die Bits LIV adressierten langen Registers vorhandene Adresse ermöglicht.

Darüber hinaus blockiert das Signal WBCON (Fig.7) das Signal OSCBO auf dem Niveau "1", wobei die ZeitabStimmung unterbrochen wird. Tatsächlich blockiert das Signal OSCBO=I (Fig.5c) das Verschieben der Bits des VROM, wobei der Multiplexer 79 inaktiviert wird. Darüber hinaus blockiert es gemäß Fig.8b und 8c FAROO=FAR1O=O und ALFAO=I für die Dauer des Speicherzykluses. Diese Blοckierungswirkungen dauern an, während das Signal MEOCO das Niveau "0" hat. Das Signal MEOCO=I wird durch den Speicher am Ende des Lesezykluses erzeugt und reaktiviert OSCBO. Die Reaktivierung von OSCBO leitet den Schritt 4 ein, wobei der während des Speicherzykluses unwirksam gemachte Synchronismus wieder aufgenommen wird. Insbesondere veranlaßt OSCBO den Anstieg von FAROO und FAR10, die in das Register RO-24 mit dem vorher aus dem ROM-2 gelesenen Mikrobefehl eingeben. Danach beginnt die bereits oben in Verbindung mit Fig.8c beschriebene Phase RO-BETA. Alle vorstehend beschriebenen Zeitabstimmsignale sind in Fig.12 dargestellt.

Es sei bemerkt, daß bei TR040=1 das Signal STCRO gemäß Fig.5a sich immer auf dem Niveau "0" befindet und daher ergibt sich keine Erhöhung der Adresse des CROM-25 und TROM-26, wodurch angezeigt wird, daß der Mikrobefehl beendet ist. Das Signal STUAO wird andererseits durch die Vorderflanke des Signals TOO3O (Fig.5c) nach "1" geändert,

609810/0879

soweit die Adresse des Paketes 71 um eine Einheit erhöht werden muß, müssen alle vier Bits VRAOO-30 benutzt werden. Das Signal STUBO bleibt andererseits auf dem Niveau "0", da nur zwei Bits (VRBOO und VRB1O) des Paketes 72 benutzt werden. :

Dieser Mechanismus ermöglicht einen neuen Block von vier Bits des VROM immer dann vorzubereiten, wenn die Benutzung eines vorhergehenden Blockes abgeschlossen worden ist.

9. Mikrobefehl SEDI, Fig.13 und 14.

Dieser Mikrobefehl ist einer der einfachsten, die in dem von dem in Frage stehenden Computer verwendeten Satz vorhanden sind.und er hat daher eine sehr kurze Dauer. Er ist von dem Mikroprogramm abrufbar und er wird daher während einer Phase BETA (Fig.8c) ausgeführt. Die_Ndurch den Mikrobefehl SEDI ausgeführte Funktion besteht in dem Einstellen, d.h. in dem Einstellen auf das Verknüpfungsniveau "1", eines oder mehrerer Schaltelemente (Flip-Flops) der Gruppe DI-21.

Wie oben erwähnt besteht die Funktion dieser Schaltelemente DI-21 im Speichern von für das Ausführen des Programmes bedeutsamen Zuständen und daher löst der Mikrobefehl eine Anzahl von Zuständen aus, die nachher durch die Ergebnisse der Prozeßabläufe abgewandelt werden können. Da dieser Mikrobefehl in der Phase BETA ausgeführt wird, wird während der Phase RO-BETA ALFAO=I, RES1N=1 und ME15O=1 erzielt. Der Zustand ME150=1 ist durch den Code des Mikrobefehls SEDI bedingt. Dies ist darüber hinaus bereits zu dem Zeitpunkt der Eingabe in das Register fiO-24 (Vorderflanke von FAR10)

60981 0/0879

_ 46 -

verfügbar, da das letztere mit der Zeitverzögerung gegenüber dem Anstieg des Signals MEOCO phasenverschoben ist, wie dies aus den Fig.7 und 8b hervorgeht. Dementsprechend wird das Register RO-24 mit der Form-KEOOO-MEI40 und RO15O=1 beschickt, d.h. mit der in Fig.14 gezeigten Form.

Dieser Mikrobefehl wird in einem einzelnen Schritt ausgeführt, der in der genauen Eingabe der in Fig.14 durch MASK angegebenen acht Bits ROOOO-ROO7O in die Schaltelemente DI-21 besteht.

Die Bits des CROM-25 zeigen durch CR040=0 an, daß die Auswahl der einzustellenden Schaltelemente DI-21 durch die Bits ROOOO-ROO7O erfolgt ist, während das Bit TR060=1 anzeigt, daß die Schaltelemente DI-21 zum Schreiben bereit sind. Wie oben erwähnt zeigt TR040=1, daß ein einzelner Nanobefehl zur Ausführung des Mikrobefehles ausreicht. Da die übrigen Bits des TROM-26 alle gleich null sind, hemmen sie die anderen Elemente der Nanomaschine 4, wobei sie die verbleibenden Bits ohne Bedeutung der CROM-25 weitergeben.

Die eingeleitete Verzögerung ist Null, da die Bits ROOOO-ROO7O direkt in die Schaltelemente DI-21, ohne daß sie verarbeitet werden müssen, eingegeben werden. Beim Fall des FAR10 sind die Bits des RO-24 und die des TROM-26 sowie des CROM-27 alle in den Schaltelementen DI-21 vorhanden.

Das Bit VRAOO=I zeigt, daß das Signal CPOOO 50 nsec nach dem Fall von FAR10 auf das Niveau "1" gebracht werden wird.

Das Signal CPOOO=I zusammen mit TR060=1 verursacht durch das NAND-Element 68 (Fig.5b) den Fall des Signals WD1ON,

609810/&879

das das Schreiben der Schaltelemente DI-21 befiehlt.

Der Mikrobefehl ist daher in nur 100 nsec von dem Fall des FAR10 beendet. Diese Dauer ist das Minimum, das in diesem speziellen Ausführungsbeispiel der Erfindung möglich ist.

10. Mikrobefehl AMIP, Fig. 15 und 16.

Dieser Mikrobefehl führt die Funktion einer Übertragung des in einem der Register RA-6 enthaltenen Bytes an den Speicher bei der durch den Mikrobefehl selbst bestimmten Adresse durch, wobei das Register ebenfalls durch den Mikrobefehl und daher durch die Erhöhung der verwendeten Speicheradresse um Eins bestimmt ist. Der Mikrobefehl wird verwendet, wenn es erwünscht ist, eine bestimmte Anzahl von Eigenschaften an ein Speicherfeld von vorbestimmter Länge zu geben. In diesem Fall reicht es aus, N-MaI aufeinanderfolgend zur Durchführung der Übertragung den Mikrobefehl abzurufen soweit es der Mikrobefehl selbst ist, der für die Erhöhung der Adresse vorgesehen ist. Das Register RO-24 wird in gleicher Weise,wie für den Mikrobefehl SEDI beschrieben, mit der in Fig.i6a gezeigten Form beschickt.

In dieser Figur wählen die vier Bits L das lange Register aus, das die Adresse der Speicherzelle enthält, in die das Informationsbyte geschrieben wird. Dieses Byte wird in dem Register des RA-6 aufgezeichnet, das durch die durch A angegebenen Bits ausgewählt wird.

Der Mikrobefehl wird durch zwei Nanobefehle des BETA-Typs ausgeführt, die in den nachfolgenden Schritten ausgeführt werden:

609810/0879

erster Nanobefehl:

Dieser Nanobefehl wird in drei Schritten, ähnlich denen der vorerwähnten Phase ALPA ausgeführt, wobei sich diese jedoch durch die nachfolgenden Merkmale unterscheiden: die Auswahl des Registers des RA-6 und RB-16 erfolgt durch die Bits R0040-R0070 und nicht durch das Niveau der Bits. Dies hat zur Folge, daß das Bit CR14O=CR150=0 ist und nicht auf dem Niveau "1", während alle anderen Bits des CROM gleich denen der Phase ALFA sind. Das Bit RO14O=O zeigt, daß die von dem RA-6 und RB-16 kommenden Daten um einen Platz nach rechts geschoben werden müssen und daß das Bit BC15O auf Null gebracht werden muß. Das am wenigsten bedeutsame Bit NRAOO wirkt andererseits auf den Schaltkreis 43 zur Erzeugung des Schreibsignales VMBMN oder WMBPN (Fig.3b), Je nachdem, ob das Bit NRAOO Null bzw. Eins ist.

Das Bit TR040 zeigt, daß der Mikrobefehl durch zwei Nanobefehl e ausgeführt worden ist.

Die verbleibenden Bits des TROM-26 sind identisch, wie dies auch die ersten sechs Bits des VROM-27 sind.

Hieraus ergibt sich, daß die Analogität der Bits des NROM-3 zwischen den beiden Nanobefehlen durch die wesentliche Identität des Datenflusses bedingt ist, der durch sie ausgeführt wird. Dies ergibt sich auch aus dem Vergleich der Fig.11 und 15a· Zusammenfassend kann festgestellt werden, daß am Ende des ersten Nanobefehls die Speicheradresse, bei der die Daten geschrieben werden, in dem Register BC-22 gespeichert wird und ein Speicherzyklus begonnen worden ist. Der Speicherzyklus beginnt mit der Vorderflanke des WBCOO, die mit dem Anstieg von CPOOO übereinstimmt. Bei der nachfolgenden Hinterflanke 0SC10 wird die Blockierung der Zeitabstimmung durch

609810/0879

_ 49 -

BL020=1 (Pig.7) ausgeführt. Dementsprechend bleiben die Signale TOOiO=O, T0020=1, T0030=1 in dieser Form über den Speicherzyklus umgewandelt. Diese Form wählt das Bit VRB20 (Fig.5c und 5d) aus, das das erste des nachfolgenden Nanobefehls ist.

zweiter Nanobefehl

Der zweite Nanobefehl beginnt mit der Vorderflanke des STCHO, die, wie erwähnt, die Adresse des NEOM-J erhöht. Das Signal STCRO wechselt im Fall von CP010 bei der Anwesenheit von TR040=0 (Fig.5a).
Die Schritte, die der Nanobefehl ausführt, sind:

1. Übertragung der Inhalte des Registers von RA-6, das durch die durch A in Fig.16 angegebenen Bits adressiert ist, an die Register BA-9 und BB-19.

2. Beibehaltung der zu schreibenden Daten auf dem Kanal ECD für 150 nsec nach dem durch MEOCO=I angezeigten Ende des Speicherzykluses.

Der Schritt 1 beginnt 100 nsec nach dem Anstieg von STCRO, d.h. mit der ersten Hinterflanke des 0SC10, die 62 nsec nach der durch den NROM-3 eingeleiteten Verzögerung folgt. Die Bits des zweiten Wortes des CROM (Fig.16) haben die folgenden Funktionen. CR14O=CR15O=1 ermöglicht die Auswahl in RA-6 und RB-16 des durch die Bits A von RO-24 angezeigten Registers. Die alle sich auf dem Niveau "1" befindlichen Bits CRO9O-CR13O ermöglichen einen unveränderten Durchgang von RA-6 nach UA-7·

Die Bits CR060=CR080=1 und CR070=0 erlauben eine Übertragung von UA-7 nach NA-8. Das Bit CR050=1 erlaubt eine Übertragung des NA-8 nach BA-9 und BB-19. Die übrigen Bits werden nicht verwendet.

Die Bits des TROM befinden sich alle auf dem Niveau "0" mit

609810/0879

Ausnahme yon TRO7O=1, das die Register RB-16 hemmt und des Bits TR04-0=1 zur Anzeige des Endes des Mikrobefehles.

Im vorstehenden ist dargelegt, daß dieser Schritt vollständig ohne eine Verwendung der Bits des VROM ausgeführt wird, die gehemmt sind, da die Blockierung aus dem Speicher, die durch das Signal BL020=1 ausgeführt wird, aktiviert ist. Dies ist insofern möglich, als die betreffenden Elemente nicht benötigt werden, das Schreiben abhängig von OSCPO zu ermöglichen. Die einzige Möglichkeit zum Schreiben, die erforderlich ist, wird durch das Signal WBAON geschaffen, das von 0SC10 abhängt.

Der zweite Schritt beginnt mit dem Entsperren der Zeitabstimmung, d.h. mit BL020=0. Von diesem Zeitpunkt an beginnt das Lesen der nachfolgenden Bits des VROM, das sindVRB20, VRB30 und VRAOO. Da VRAOO=I, VRAIO=O und TR040=1 sind, folgt, daß CPOOO=I ist, was das Ende des Mikrobefehls mit seiner Hinterflanke angibt. Es ist die Möglichkeit dargelegt worden, durch Mittel des durch den Computer gemäß der Erfindung verwendeten Zeitabstimmsystems eine Reihenfolge von für den zeitlich abzustimmenden Mikrobefehl angepassten Zeitabstimmsignalen zu erzielen, die um einen Betrag von weniger als 50 nsec langer ist als die theoretischen Zeiten. Das bedeutet, daß die Zeit für die Ausführung eines Nanobefehls sofort bei dem Vielfachen von 50 nsec oberhalb der theoretischen Zeit abgestoppt wird.

Es soll darüber hinaus dargelegt werden, wie die Möglichkeit eines Abstoppens dieser Zeitabstimmsignale am Ende eines Nanobefehls (CPOOO=I. und TROA-O=O und TR050=0) zusammen mit der Möglichkeit einer Fortführung dieser Signale

609810/08 7 9

von dem AbstoppZeitpunkt (BL020=0) eine wesentliche Optimierung der Zeiten der Ausführung der Mikrobefehle bildet.

Dieses System ermöglicht es, die Dauer der Nanobefehle in Abhängigkeit von der durch den Speicher 2 verwendeten Technologie zu modifizieren. Falls der Speicher 2 einen Zyklus von geringerer Dauer hat, wird der Nanobefehl kurzer sein.

11. Mikrobefehl AMI,. Pig. 17

Der Mikrobefehl AMI führt die Funktion des Schreibens des Inhaltes einer der Register RA in den Speicher bei der durch den Mikrobefehl selbst bestimmten Adresse aus, wobei das Register in gleicher Weise durch den Mikrobefehl bestimmt ist, jedoch ohne Erhöhung dieser Adresse.

Der Mikrobefehl wird in dem Fall verwendet, in dem eine Übertragung eines einzelnen Zeichens in den Speicher erwünscht ist.

Wie dies sich leicht ergibt, ist dieser Mikrobefehl sehr ähnlich dem Mikrobefehl AMIP, von dem er sich lediglich durch das Nichtvorhandensein des in der Fig.15a angegebenen Zykluses unterscheidet. Dieser Unterschied zeigt sich in einer geringeren Gesamtzeit der Ausführung und daher wird eine geringere Anzahl von Bits des VROM verwendet.

Diese Verringerung der theoretischen Zeit der Ausführung macht es möglich, einfach darzulegen, wie das erfindungsgemäße System unabhängig die Bits der Worte des VROM an die Worte des TROM und CROM anpassen kann.

609810/0879

Während der Mikrobefehl AMP alle Bits des ersten Wortes des VROM und das erste Bit des zweiten Wortes des VROM (Fig.16) verwendet, verwendet der Mikrobefehl AMI nur die ersten fünf Bits des ersten Wortes (Fig.17)·

Andererseits sind zwei CROM-und TROM-Worte für beide Mikrobefehle vorhanden.

Genauer gesagt sind diese Worte mit Ausnahme der ersten vier Bits des TROM identisch. Die ersten vier Bits des TROM befinden sich auf dem Niveau Null zur Verhinderung eines Schreibens in die Betriebsregister RA-6 und RB-16. Dies verhindert die Ausführung des in Fig.15a gezeigten Zykluses und dementsprechend ist die Notwendigkeit zur Verzögerung der 200 nsec ausgeschaltet (d.h. VRAOO-VRA30 sind alle gleich Null).

Dementsprechend endet der erste Nanobefehl 150 nsec nach dem Fall von FAR10. Das Signal STUAO wird daher beim Lesen des VRA30 auf "1" geändert. Trotz dieser Tatsache werden die -Bits VRA00-VRA30 des zweiten Wortes nicht gelesen, da der zweite Nanobefehl mit dem, Lesen des VRBOO=I endet.

12. Abschließende Bemerkungen

Aus dem Vorstehenden ergibt sich, wie es möglich ist, die Ausführung jedes Nanobefehles oder Wortes in dem elektronischen Computer gemäß der Erfindung zeitlich abzustimmen.

Dies erfolgt durch die Aufteilung jedes Wortes in zwei Gruppen von Signalen. Die erste Gruppe (CROM und TROM) wird direkt an die Verknüpfungsschaltkreise (Rechenwerk

6 09810/0879

UA-9 und UB-19, Schaltnetzwerk NA-8 und NB-18) übertragen, während die zweite Gruppe (VROM) in eine Reihe gebracht wird und an die Register (RA-6 und RB-16, BA-9 und BB-19, BC-22 und RO-34) übertragen wird.

Auf diese Weise wird der gesamte Informationsfluß, der durch die Reihe gesteuert wird, in der die Register zum Schreiben in der Lage sind, durch die Signale der zweiten Gruppe zeitlich abgestimmt.

Die Signale der ersten Gruppe sind von einer ersten Art (CROM) und einer zweiten Art (TROM).

Die Signale der ersten Art (CROM) wählen die Operationen aus, die durch die Verknüpfungseinheit, die Schaltnetzwerke und durch Eingabemultiplexer der Register, welche dieses erfordern, ausgeführt werden sollen. Dementsprechend wählen sie unter all den Elementen der Maschine diese aus, die durch das entsprechende Wort benutzt werden. Mit anderen Worten ist die Wirkung der CROM-Signale eine Auswahl eines Datenflußes unter all diesen möglichen, wobei jeder Datenfluß einem Wort (oder einem Nanobefehl) entspricht. -

Die Signale der zweiten Art sind den entsprechenden Registern zur Ermöglichung oder Vermeidung eines Schreibens in diese Register zugeordnet. Das Ermöglichen eines Schreibens erfolgt bei gleichzeitiger Anwesenheit der Signale des TROM und VROM. Genauer gesagt werden die Signale des VROM an alle Register übertragen und sie haben nur auf diese Register eine Wirkung, die durch die entsprechenden Signale des TROM dazu in die Lage versetzt werden.

609810/08 7 9

Schließlich wird ein Signal des TROM (TR040) zur Anzeige verwendet, ob das augenblickliche Wort das letzte bezogen auf den auszuführenden Mikrobefehl ist.

Das Endsignal (TR040) wirkt auf das Ausgangsregister (RO-24) des ROM-2 oder zweiten Speichers, um alternativ eine feste Adresse oder eine aus dem zweiten Speicher gelesene Adresse einzugeben. Die feste Adresse wird zum Beginnen der Ausführung der ersten Phase oder Phase ALS¹A eingegeben, die mit der Eingabe in das gleiche Register RO-24 des Codes des auszuführenden Mikrobefehles endet. Die Eingabe dieses Codes entspricht dem Anfang der zweiten Phase oder der Phase BETA und wird durch das Endsignal (TR040) der vorhergehenden Phase ALFA erzeugt.

Die Abwesenheit des Endsignales TR040 veranlaßt die Erhöhung der Adresse des NROM-3 oder dritten Speichers um eine Einheit, um auf diese Weise das Lesen eines neuen Wortes oder die Phase BETA bezogen auf den auszuführenden Mikrobefehl zu erzeugen.

In das Ausgangsregister RO-24 des zweiten Speichers wird darüber hinaus eine zweite feste Form in dem Fall eingegeben, in dem eine Initialisierung oder ein RESET-Signal durch das Bedienungspult erzeugt wird. Diese zweite feste Form entspricht der Adresse eines Wortes, das das Lesen in dem zweiten Speicher des Uberwachungsmikroprogrammes veranlaßt, das den Computer initialisiert.

Das Endsignal TR040 wirkt darüber hinaus auf einen Verzögerungsschaltkreis (Flip-Flip 92) zur Erzeugung eines Signales für den Beginn der Operationen (Fall des FAR10) nach einem festen Zeitintervall. Das letztere aktiviert die Mittel zur Übertragung der Bits in der Reihenfolge

6098 10/0873

(Multiplexer 79) an die Nanomaschine, die aus dem YROM gelesen werden. Diese Verzögerung ermöglicht die Übertragung der Signale der ersten Gruppe an die Verknüpfungsschaltkreise, damit diese Signale vor der Reihengebung der Zeitabstimmsignale bereits ausgeführt sind.

Weitere Verzögerungsmittel (Flip-Flop 80 und 81 und NAND-Elemente 63-66) sind darüber hinaus vorgesehen, die ein erstes Signal (WBAON) zur Ermöglichung des Schreibens in die Ubertragungsregister (BA-9 "und BB-19) erzeugen. Diese Verzögerungsmittel erzeugen darüber hinaus nach einem festen Zeitintervall die Signale WR—N, die ein Schreiben in die Betriebsregister oder Eingaberegister der Verknüpfungseinheit (RA-6 und RB-I6) ermöglichen.

Die Verzögerungsmittel erzeugen darüber hinaus ein drittes Signal W3C0N, das die zu aktivierende Adresse in das Adressenregister BC-22 des ersten und zweiten Speichers eingibt und einen Speicherzyklus startet. Ein Unterbrechungsschaltkreis (90 und 91) wird durch WBGON zum Unterbrechen der Reihengebung der Bits des VROM und zum Reaktivieren der Reihengebung bei der Ankunft eines Aktivierungssignales MEOCO, das durch den ersten oder zweiten Speicher erzeugt wird, gesteuert. Auf diese Weise wird die Reihengebung der Signale des VROM während des gesamten Speicherzykluses unterbrochen.

Die 3its des VROMwerden darüber hinaus in zwei Teile (VRAOO-30 und VRBOO-30) aufgeteilt, deren Adresse unabhängig durch einen Schaltkreis 73 und 7^· erhöht wird.

Hierdurch kann die Adresse jedes Teiles des VROM erhöht werden, wenn das lesen des vorhergehenden Teiles abgeschlossen worden ist.

609810/08 7 9

Aus dem vorher Gesagten ergibt sich das Verfahren zur Bildung der Form der Bits des VROM. Dies erfolgt durch Berechnung der Summe der durch die Eingangsregister RA-6 und RB-16 und durch die Verknüpfungseinheit eingeleiteten Verzögerungen. Diese Summe ist dem ganzen Vielfachen der Perioden, die unmittelbar darüberliegen, angenähert. Die Anzahl der Eingangsnullen der Bits des VROM ist der Anzahl der Perioden gleich, die in diesem Vielfachen enthalten ist. Aus diesem Grund wird die Ermöglichung zum Schreiben in den Übertragungsregistern BA-9 und BB-19 durch das erste Bit bei einem Verknüpfungsniveau ausgeführt, das den in diesem Weg angeordneten Nullen folgt.

Die Anzahl der Bits des VROM auf einem Niveau wird durch Addieren der Dauer der Gültigkeit der Daten in diesem Register zu der durch das Übertragungsregister eingeleiteten Verzögerung berechnet. Da natürlich diese Dauer von der Benutzung abhängt, ist es erwünscht, diese Daten aufzuarbeiten. Tatsächlich hemmen die Bits des VROM auf dem Niveau "1" ein Schreiben in dem Übertragungsregister für so viele Perioden, wie die Bits das Niveau "1" haben.

Patentansprüche:

6098 10/0879

Claims (1)

1. atentanspruche

   Elektronischer Computer mit einem ersten Speicher RAM (2) zur Aufzeichnung von zu verarbeitenden Befehlen und Daten, einem zweiten Speicher ROM (2) zur Aufzeichnung von Mikrobefehlen und adressierbar durch die Befehle zur Schaffung einer Reihenfolge von Mikrobefehlen, die jedem der Befehle zugeordnet ist, einem dritten Speicher (NROM-3) zur Aufzeichnung einer Anzahl von Worten und adressierbar durch die Mikrobefehle zur Schaffung wenigstens eines zu jedem der Mikrobefehle zugeordneten Wortes, mit einer Verknüpfungseinheit (UA-UB, Na-NB) und mit einer Anzahl von mit der Verknüpfungseinheit (UA-UB, NA-NB) und mit den Speichern (RAM-ROM) zur Verarbeitung der Daten verbindbaren Registern (RA-RB, BA-BB, DI, 3g, RO), gekennzeichnet durch zwei Gruppen von Signalen (CROM-TROM, VROM), die in den Worten zur Steuerung der Operationen der Verknüpfungseinheit (UA-UB, NA-NB) und der Register (RA-RB, BA-BB, DI, DC, RO) eingeschlossen sind, und durch Mittel (75-81), die zur Übertragung der in der zweiten Gruppe (VROM) enthaltenen Signale in Reihenfolge an die Register zur zeitlichen Abstimmung in der Reihenfolge der durch die erste Gruppe der Signale ausgewählten Operationen aktiviert weTden können.

   Elektronischer Computer nach Anspruch 1, dadurch gekennzeichnet, daß die Signale (CROM-TROM) der ersten Gruppe Signale eines ersten Typs (CROM) und eines zweiten Typs (TROM) enthalten, wobei die Signale des ersten Typs (CROM) die durch die Ver-

   609810/0879

   knüpfungseinheit auszuführenden Operationen steuern und die Signale der zweiten Art (TROM) die übertragung der Signale der zweiten Gruppe (VROM) ermöglichen, die auf diesem Wege zur zeitlichen Abstimmung der Operationen in den Registern in Reihe gabracht sind.

   Elektronischer. Computer nach Anspruch 2, dadurch gekennzeichnet, daß die Signale der zweiten Art (TROM) und die Signale der zweiten Gruppe (VROM) ein Schreiben der Daten in die Register (RA-RB, BA-BB, Di, BC, RO) ermöglichen.

   Elektronischer Computer nach Anspruch 3, dadurch gekennzeichnet, daß wenigstens eines der Signale der zweiten Art (TROM) einem entsprechenden Register der Register (RA-RB, BA-BB, DI, BC, RO) zugeordnet ist.

   Elektronischer Computer nach einem der Ansprüche 2 bis 4, gekennzeichnet durch Mittel, die durch die Signale der zweiten Gruppe (VROM) und durch wenigstens ein Signal (TR040) der zweiten Art (TROM) zur Erzeugung eines Signales (FAROO) gesteuert werden, das das Ende der Operationen anzeigen kann, und das jedem der Mikrobefehle zugeordnet ist.

   6. Elektronischer Computer nach Anspruch 5 i&it einem Ausgangsregister (RO -24-) des zweiten Speichers (ROM-2), das den dritten Speicher (NROM-3) adressieren kann, dadurch gekennzeichnet, daß das Ausgangsregister (R0-24-) durch das Endsignal (PAROO) zur Speicherung einer vorbestimmten Adresse gesteuert wird, die sich mit einem vorbestimmten Wort

   609810/0879

   des dritten Speichers (NROM-3) verbindet, daß die mit federn der Mikrobefehle verbundenen Opertaionen steuern kann.

   7. Elektronischer Computer nach Anspruch 6, bei dem die Mikrobefehle eine Codekombination haben, die die Mikrobefehle bilden können und bei dem die Mikrobefehle eine erste Phase (ALFA) zur Eingebung der Codekombination in das Ausgangsregister (RO -24) und eine zweite Phase (BETA) zur Steuerung der mit der Codekombination verbundenen Operationen haben, gekennzeichnet durch Mittel (92,93), die durch das Endsignal (PAROO) zur Erzeugung eines die erste Phase (ALFA) identifizierenden Signals (ALFAO) und durch die zweite Phase (BETA) bestimmt sind, und durch Mittel (51» 52, 53)» die durch das 'Identifizierungssignal (ALFAO) zur wahlweisen Speicherung in dem Ausgangsregister (RO-24·) einer ersten, mit der ersten Phase (ALFA) verbundenen konstanten Adresse und einer aus dem zweiten Speicher (ROM-2) gelesenen und mit dem auszuführenden Mikrobefehl verbundenen Adresse gesteuert werden.

   8. Elektronischer Computer nach Anspruch 7» der darüber hinaus Mittel (10,11) enthält, die zur Initialisierung des Computers betätigt werden können und die zur Erzeugung eines Initialisierungssignals (RESEN) geeignet sind, dadurch gekennzeichnet, daß die bestimmten Mittel (92,93) durch das Initialisierungssignal (RESEN) zur Steuerung der gesteuerten Mittel (51, 52, 53) zur Speicherung einer zweiten mit einem korrespondierenden Wort des dritten Speichers (NROM-3) zur Initialisierung des Computers verbundenen zweiten konstanten Adresse in dem Ausgangsregister

   6098 1 0/0879

   (RO-24) gesteuert sind.

   9. Elektronischer Computer nach Anspruch 8, gekennzeichnet durch einen Erhöhungsschaltkreis (54) zur Erhöhung der Adresse des dritten Speichers (NROM-3) um eine Einheit "bei der Abwesenheit des Endsignals (FAROO).

   10. Elektronischer Computer nach Anspruch 9» gekennzeichnet durch einen Verζögerungsschaltkreis (92), der durch das Endsignal (FAROO) zur Erzeugung eines Signals nach einem vorbestimmten Zeitintervall zur Einleitung (FAR10) der mit dem Wort verbundenen Operationen gesteuert wird, wobei die Mittel zur Übertragung in Reihenfolge (79) durch das Anfangssignal (FAR10) aktiviert werden.

   11. Elektronischer Computer nach Anspruch 10, bei dem die Register eine Anzahl von Eingangsregistern (RA-RB) zur Dateneinleitung in die Verknüpfungseinheit (UA-UB, NA-NB) und ein Ubertragungsregister (BA-BB) zur zeitweisen Speicherung der durch die Verknüpfungseinheit (UA-UB, NA-NB) gelieferten Daten hat, gekennzeichnet durch Verzögerungsmittel (80-81, 63-66), die mit den Mitteln zur Übertragung in Reihenfolge (79) verbunden sind und die durch wenigstens ein Signal der zweiten Art (TROOO-TRO3O) und durch die Signale der zweiten Gruppe (VRON) gesteuert sind, die mit der Anzahl von Eingangsregistern (RA-RB) zur Erzeugung in Reihenfolge verbunden und die durch ein vorbestimmtes Zeitintervall mit einem ersten Steuersignal (VBAON) zur Ermöglichung des Schreibens der Daten in das Übertragungsregister (BA-BB) und mit einem zweiten Steuersignal (WR—N) zur Ermöglichung

   6098 1 0/0879

   des Schreibens in dem Eingangsregister (RA-BB) getrennt sind.

   12. Elektronischer Computer nach Anspruch 11, bei dem die Register darüber hinaus ein Adressierungsregister (BC-22) des ersten Speichers (RAM-2) und des zweiten Speichers (ROM-2) haben, dadurch gekennzeichnet , daß die Verzögerungsmittel (67, 80-81) durch wenigstens ein Signal (TRO5O) der zweiten Art (TROM) zur Erzeugung eines dritten Steuersignales (WBCON) und zur Ermöglichung eines Schreibens in dem Adressierungsregister (BC-22) und zur wahlweisen Aktivierung des ersten Speichers (RAM-2) und des zweiten Speichers (ROM-2) und durch einen durch das dritte Signal (WBCON) zum Unwirksammachen der Mittel zur Übertragung in der Reihenfolge gesteuerten Unterbrechungsschaltkreis (90-91) sowie durch ein von dem ersten Speicher (RAM-2) und dem zweiten Speicher (ROM-2) zur Aktivierung der Übertragungsmittel (75-81) erzeugten Aktivierungssignal (MEOOO) gesteuert werden, so daß die Reihengebung der Signale der zweiten Gruppe (VROM) während der Operation des zweiten Speichers (ROM-2) und des dritten Speichers (NROM-3) blockiert ist.

   13· Elektronischer Computer nach Anspruch 12, bei dem die Signale der zweiten Gruppe (VROM) in einen ersten Teil (VRAOO-30) und in einen zweiten Teil (VRBOO-3O) aufgeteilt sind, gekennzeichnet durch einen Zählschaltkreis (75-78), der mit den Mitteln zur Übertragung in Reihenfolge (79) synchronisiert ist und für die Erzeugung eines ersten Signales (TOO3O) und eines zweiten Signales (T003N) in Übereinstimmung mit der Übertragung des letzten Kommandosignals des ersten

   B09810/Ü879

   Teiles (VRAOO-30) bzw. des zweiten Teiles (VHBOO-JQ) geeignet ist, und durch, einen Erhöhungsschaltkreis (71-72-73-74), der durch das erste Signal (T0030) und durch das zweite Signal (TOO31O zur Erhöhung der Adresse des ersten Teiles (VRAOO-30) "bzw. des zweiten Teiles (VRBOO-30) aktiviert wird. ■

   14. Verfahren zur zeitlichen Abstimmung der Ausführung der Operationen eines elektronischen Computers mit einem ersten Speicher (RAM-2) zur Aufzeichnung der zu verarbeitenden Befehle und Daten, einem zweiten Speicher (ROM-2) zur Aufzeichnung von Mikrobefehlen und adressierbar durch die Befehle zur Lieferung einer Reihenfolge von Mikrobefehlen, die jedem der Befehle zugeordnet ist, einem dritten Speicher (NROM-3) zur Aufzeichnung einer Anzahl von Worten und adressierbar durch die Mikrobefehle zur Lieferung wenigstens eines zu jedem der Mikrobefehle zugeordneten Wortes, mit einer Verknüpfungseinheit (UA-UB, NA-NB) und mit einer Anzahl von mit der Verknüpfungseinheit (UA-NB, NA-NB) und mit den Speichern (RAM-2, ROM-2) zur Verarbeitung der Daten verbindbaren Registern (RA-RB, BA-BB, DI, BC, RO), gekennzeichnet durch die Verfahrensschritte einer Aufteilung der Worte in zwei Gruppen von Signalen (CROM-TROM, VROM), einer Übertragung der Signale der ersten Gruppe (CROM-TROM) direkt an die Verknüpfungseinheit (UA-UB, NA-NB) und die Register (RA-RB, BA-BB, DI, BC, RO) und zur Übertragung der Signale der zweiten Gruppe (VROM) in Reihenfolge an die Register (RA-RB, BA-BB, DI, BC, RO) zur zeitlichen Abstimmung der Operationen.

   15· Verfahren zur zeitlichen Abstimmung der Operationen eines elektronischen Computers nach Anspruch

   809810/0879

   der darüber hinaus einen Pulsgenerator (86) mit einer konstanten Periode hat und in dem die Anzahl von Registern (RA-EB, BA-BB, DI, BC, RO) eine erste Gruppe von Eingangsregistern (BA-BB) zur Einleitung von Daten in die Verknüpfungseinheit (UA-UB, NA-NB), eine zweite Gruppe von Registern (RA-RB) zur Speicherung der Daten und ein Ubertragungsregister (BC) zur zeitweisen Speicherung der durch die Verknüpfungseinheit gelieferten Daten hat, wobei die erste Gruppe der Register (BA-BB) und die zweite Gruppe der Register (RA-RB) ein Schreiben durch die gleichzeitige Anwesenheit eines bestimmten Verknüpfungsniveaus eines Steuersignals (TROO-30) und eines Zeitabstimmsignals (V/R—N) ermöglichen, wobei das Ubertragungsregister normalerweise ein Schreiben in jeder der Perioden ermöglicht und durch das vorbestimmte Niveau des Zeitabstimmsignals (WBCON) verhindert, gekennzeichnet durch die Schritte einer Aufteilung der ersten Gruppe von Signalen in einen ersten Teil (CROM) und einen zweiten Teil (TROM), einer Bestimmung der Verknüpfungsschaltkreise der Verknüpfungseinheit, die in jedem der Worte verwendet werden, einer Aufzeichnung der Steuersignale zur Steuerung der Operation der Verknüpfungseinheit (UA-UB, NA-NB) in dem ersten Teil (CROM), einer Bestimmung der verwendeten Register, einer Aufzeichnung der Steuersignale der verwendeten Register in dem zweiten Teil (TROM), einer Berechnung der Summe der durch die Eingangsregister (BA-BB) zur Lieferung der Daten an die Verknüpfungsschaltkreise (UA-UB, NA-NB) erforderlichen Zeiten und der durch jeden Verknüpfungsschaltkreis zur Ausführung der durch die Signale des ersten Teiles (CROM) ausgwählten Operationen erforderlichen Zeiten, einer Bestimmung des minimalen

   609810/0879

   ganzen Vielfachen der Periode, die größer als die oder gleich der Summe ist, einer Aufzeichnung in Reihenfolge einer Anzahl von Zeitabstimmsignalen eines Verknüpfungsniveaus in der zweiten Gruppe (VROM), die dem vorbestimmten Verknüpfungsniveau entgegengesetzt und in der Anzahl der Anzahl in dem Vielfachen enthaltenen Perioden gleich ist, einer aufeinanderfolgenden Aufzeichnung wenigstens eines Signales mit dem vorbestimmten Verknüpfungsniveau in _der zweiten Gruppe (VROM), wodurch die durch die Signale des zweiten Teils (TROM) bestimmten Register zum Schreiben durch die Signale der zweiten Gruppe (VROM) nach der vorbestimmten Zeitperiode in die Lage versetzt werden.

   16. Verfahren nach Anspruch 15» gekennzeichnet durch die Schritte einer Berechnung der durch das Ubertragungsregister (BC) eingeleiteten Verzögerung, einer Berechnung der Dauer, über die die Daten in dem Übertragungsregister (BC) stabil gehalten werden müssen, einer Addierung der Verzögerung zu der Dauer, einer Berechnung des minimalen ganzen Vielfachen der Periode, das größer als die oder gleich der Summe ist, einer Aufzeichnung einer Anzahl von Signalen in der zweiten Gruppe (VROM) des vorbestimmten Niveaus, deren Anzahl der Anzahl der in dem Vielfachen enthaltenen Perioden gleich ist, und einer Aufzeichnung der verbleibenden Zeitabstimmsignale in der zweiten Gruppe (VROM) mit einem Verknüpfungsniveau, das dem vorbestimmten Niveau entgegengesetzt ist, wodurch die Ausführung des Wortes mit dem letzten Zeitabstimmsignal endet, das das vorbestimmte Niveau hat.

   609810/0879

   17· Verfahren nach Anspruch 16, gekennzeichnet durch die Schritte einer Berechnung der Anzahl von Worten, die zur Ausführung jeder ^_er Mikrobefehle notwendig ist, einer Aufzeichnung eines Endsignales eines vorgegebenen Verknüpfungsniveaus zur Adressierung des zweiten Speichers mit der Adresse des nachfolgenden Mikrobefehls in dem zweiten Teil des letzten der Worte und einer Aufzeichnung des Endsignales mit einem Verknüpfung sni ve au, das dem vorbestimmten Niveau zur Steuerung der Mittel für die Erhöhung der Adresse des dritten Speichers (UROM-3) entgegengesetzt ist, in den verbleibenden, mit dem Mikrobefehl verbundenen Worten.

   18. Verfahren zur zeitlichen Abstimmung der Ausführung der Operationen eines elektronischen Computers mit einem Pulsgenerator (86) mit einer konstanten Periode , einem ersten Speicher (RAM-2) zur Aufzeichnung der zu verarbeitenden Befehle und Daten, einem zweiten Speicher (ROM-2) zur Aufzeichnung von Mikrobefehlen und adressierbar durch die Befehle zur Lieferung einer Reihenfolge von Mikrobefehlen, die jedem der Befehle zugeordnet ist, mit einem dritten Speicher (NROM-3) zur Aufzeichnung einer Anzahl von Worten und adressierbar durch die Mikrobefehle zur Lieferung wenigstens eines den Mikrobefehlen zugeordneten Wortes, mit einer Verknüpfungseinheit (UA-UB, NA-NB), mit einer ersten Gruppe von Eingangsregistern (BA-BB) zur Einleitung von Daten in die Verknüpfungseinheit, mit einer zweiten Gruppe von Registern (RA-RB) zur Speicherung der Daten und mit einem Übertragungsregister (BC) zur zeitweisen Speicherung der durch die Verknüpfungseinheit (UA-UB, NA-NB) gelieferten Daten, wobei die erste Gruppe von Registern (BA-BB) und die zweite

   609810/0879

   Gruppe von Registern (RA-RB) zum Schreiben eines vorbestimmten Verknüpfungsniveaus eines Steuersignals (TROO-30) und eines Zeitabstimmsignales (WR—N) in der Lage ist, wobei das Übertragungsregister (BG) normalerweise zum Schreiben in jeder der Perioden in der Lage ist und durch das vorbestimmte Niveau der Zeitabstimmsignale (WBCON) gehemmt wird, g e k e η nzeichnet durch die Schritte einer Aufteilung jedes Wortes des dritten Speichers in drei Gruppen (CROM, TROM, VROM), einer Bestimmung der Verknüpfungsschaltkreise der Verknüpfungseinheit (UA-UB, RA-RB, BA-BB), die in jedem der Worte verwendet werden, einer Bestimmung der durch jeden der Verknüpfungsschaltkreise erforderlichen Operationen, einer Aufzeichnung der Steuersignale zur Steuerung der Operation der den Operationen zugeordneten Verknüpfungseinheit (UA-UB, RA-R3, BA-BB) in der ersten Gruppe (CROM), einer Bestimmung der verwendeten Register, einer Aufzeichnung der Steuersignale des verwendeten Registers in der zweiten Gruppe (TROM), einer Berechnung der Summe der Zeiten, die durch die Eingangsregister zur Lieferung der Daten an die Verknüpfungsschaltkreise erforderlich sind und der Zeiten, die durch jeden Verknüpfungsschaltkreis zur Ausführung der durch die Signale der ersten Gruppe (CROM) ausgewählten Operationen, einer Bestimmung des minimalen ganzen Vielfachen dieser Periode, das größer als die oder gleich der Summe ist, einer Aufzeichnung in Reihenfolge einer Anzahl von Zeitabstimmsignalen des Verknüpfungsniveaus, das dem bestimmten Niveau entgegengesetzt ist und in der Anzahl der Anzahl der in dem Vielfachen enthaltenen Perioden gleich ist, in der dritten Gruppe (VROM), einer Aufzeichnung in Reihenfolge

   609810/08 7 9

   wenigstens eines Zeitabstimmsignals mit dem bestimmten Niveau in der dritten Gruppe (VROM) und einer Übertragung der Signale der dritten Gruppe VROM) in Reihenfolge an die Register, wodurch die durch die Signale der zweiten Gruppe (TROM) bestimmten Register zum Schreiben durch die Zeitabstimmsignale nach einem Zeitintervall in die Lage versetzt werden, das wenigstens gleich der Summe ist.

   19· Verfahren nach Anspruch 18, gekennzeichnet durch die Schritte einer Berechnung der durch das Übertragungsregister (BC) eingeleiteten Verzögerung, einer Berechnung der Dauer,für die die Daten in dem Übertragungsregister (BC) stabil gehalten ' werden müssen, einer Addierung der Verzögerung zu der Dauer, einer Berechnung des minimalen ganzen Vielfachen der Periode, das größer als die oder gleich der Summe ist, einer Aufzeichnung einer Anzahl von Zeitabstimmsignalen mit dem vorbestimmten Niveau und in der Anzahl gleich der Anzahl der in dem Vielfachen enthaltenen Perioden in der dritten Gruppe (VROM) und einer Aufzeichnung der verbleibanden Zeitsbstimmsignale in der dritten Gruppe (VROM) mit einem Verknüpfungsniveau, das dem vorbestimmten Niveau entgegengestetzt ist,wodurch die Ausführung der Worte mit dem letzten Zeitabstimmsignal endet, das das vorbestimmte Niveau hat.

   20. Verfahren nach Anspruch 19, gekennzeichnet durch die Schritte einer Berechnung der Anzahl der Worte, die zur Ausführung jedes Mikrobefehles erforderlich ist, einer Aufzeichnung eines Endsignales eines bestimmten Verknüpfungsniveaus zur Steuerung

   609810/08 7 9

   von Mitteln, die den dritten Speicher (NROK-3) mit der Adresse des nachfolgenden Mikrobefehles adressieren können, in der zweiten Gruppe (TROM) des letzten der Worte und einer Aufzeichnung des Endsignales mit
   einem Verknüpfungsniveau, das dem vorgegebenen Niveau entgegengesetzt ist, zur Steuerung'der Mittel, die die Adresse des dritten Speichers (NROM-3) erhöhen können, in den verbleibenden, mit dem Mikrobefehl
   verbundenen Worten.

   25 805 - Wr/Zl

   609810/08 7 9