DE212021000196U1 - SIC-Halbleiterbauelement - Google Patents

SIC-Halbleiterbauelement Download PDF

Info

Publication number
DE212021000196U1
DE212021000196U1 DE212021000196.3U DE212021000196U DE212021000196U1 DE 212021000196 U1 DE212021000196 U1 DE 212021000196U1 DE 212021000196 U DE212021000196 U DE 212021000196U DE 212021000196 U1 DE212021000196 U1 DE 212021000196U1
Authority
DE
Germany
Prior art keywords
source
dummy
gate
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212021000196.3U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE212021000196U1 publication Critical patent/DE212021000196U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

SiC-Halbleiterbauelement, aufweisend:
ein SiC-Chip mit einer Hauptoberfläche, die eine erste Oberfläche, eine zweite Oberfläche, die in einer Dickenrichtung in einer ersten Tiefe außerhalb der ersten Oberfläche vertieft ist, und eine Verbindungsoberfläche, die die erste Oberfläche und die zweite Oberfläche verbindet, aufweist, und in der eine Mesa durch die erste Oberfläche, die zweite Oberfläche und die Verbindungsoberfläche definiert ist;
eine Transistorstruktur, die an einem innenliegenden Abschnitt der ersten Oberfläche ausgebildet ist, wobei die Transistorstruktur eine Gate-Grabenstruktur, die eine zweite Tiefe aufweist, die geringer ist als die erste Tiefe, und eine Source-Grabenstruktur aufweist, die eine dritte Tiefe aufweist, die größer ist als die zweite Tiefe, und die in einer Richtung an die Gate-Grabenstruktur angrenzt; und
eine Dummy-Struktur, die an einem Umfangsrandabschnitt der ersten Oberfläche ausgebildet ist, wobei die Dummy-Struktur eine Vielzahl von Dummy-Source-Grabenstrukturen aufweist, von denen jede die dritte Tiefe aufweist und die in der einen Richtung aneinandergrenzen.

Description

  • Diese Anmeldung entspricht der japanischen Patentanmeldung Nr. 2020-131043 , die am 31. Juli 2020 beim japanischen Patentamt eingereicht wurde und deren gesamte Offenbarung hier durch Bezugnahme aufgenommen ist. Die vorliegende Erfindung bezieht sich auf ein SiC-Halbleiterbauelement
  • TECHNISCHES GEBIET
  • Patentliteratur 1 offenbart ein Halbleiterbauelement, das ein Halbleitersubstrat, eine auf dem Halbleitersubstrat ausgebildete Gate-Grabenstruktur und eine Source-Grabenstruktur aufweist, die so ausgebildet ist, dass sie an die Gate-Grabenstruktur angrenzt.
  • Hintergrund
  • Liste der Zitierungen
  • Patentliteratur
  • Patentliteratur 1: Veröffentlichung der Patentanmeldung in den Vereinigten Staaten Nr. 2017/0040423
  • Zusammenfassung der Erfindung
  • Technische Aufgabe
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung ist ein SiC-Halbleiterbauelement, das die Zuverlässigkeit verbessern kann.
  • Lösung der Aufgabe
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein SiC-Chip bereitgestellt mit einer Hauptoberfläche, die eine erste Oberfläche, eine zweite Oberfläche, die in einer Dickenrichtung in einer ersten Tiefe außerhalb der ersten Oberfläche vertieft ist, und eine Verbindungsoberfläche, die die erste Oberfläche und die zweite Oberfläche verbindet, aufweist, und in der eine Mesa durch die erste Oberfläche, die zweite Oberfläche und die Verbindungsoberfläche definiert ist, wobei eine Transistorstruktur an einem innenliegenden Abschnitt der ersten Oberfläche ausgebildet ist, die Transistorstruktur eine Graben-Grabenstruktur aufweist, die eine zweite Tiefe hat, die geringer ist als die erste Tiefe, und eine Source-Grabenstruktur, die eine dritte Tiefe hat, die die zweite Tiefe übersteigt, und die an die Gate-Grabenstruktur in einer Richtung angrenzt, und eine Dummy-Struktur, die an einem Umfangsrandabschnitt der ersten Oberfläche ausgebildet ist, wobei die Dummy-Struktur eine Vielzahl von Dummy-Source-Grabenstruktur aufweist, von denen jede die dritte Tiefe hat und die in der einen Richtung aneinandergrenzen.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird ein SiC-Halbleiterbauelement bereitgestellt, das einen SiC-Chip mit einer Hauptoberfläche aufweist, die eine erste Oberfläche, eine zweite Oberfläche, die in einer Dickenrichtung in einer ersten Tiefe außerhalb der ersten Oberfläche vertieft ist, und eine Verbindungsoberfläche, die die erste Oberfläche und die zweite Oberfläche verbindet, aufweist, und bei dem eine Mesa durch die erste Oberfläche, die zweite Oberfläche und die Verbindungsoberfläche definiert ist, wobei eine Transistorstruktur an einem innenliegenden Abschnitt der ersten Oberfläche ausgebildet ist, die Transistorstruktur eine Gate-Grabenstruktur aufweist, die eine zweite Tiefe hat, die geringer ist als die erste Tiefe, und eine Source-Grabenstruktur, die eine dritte Tiefe hat, die die zweite Tiefe übersteigt, und die an die Gate-Grabenstruktur in einer Richtung angrenzt, und eine Dummy-Struktur, die an einem Umfangsrandabschnitt der ersten Oberfläche ausgebildet ist, wobei die Dummy-Struktur eine Dummy-Gate-Grabenstruktur mit der zweiten Tiefe und eine Dummy-Source-Grabenstruktur aufweist, die die dritte Tiefe hat und die an die Dummy-Gate-Grabenstruktur in der einen Richtung angrenzt.
  • Die vorgenannten oder noch weiteren Gegenstände, Merkmale und Wirkungen der vorliegenden Erfindung werden durch die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen verdeutlicht.
  • Figurenliste
    • [1] 1 ist eine Draufsicht auf ein SiC-Halbleiterbauelement gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. [2] 2 ist eine Querschnittsansicht, die einen Querschnitt entlang der in 1 gezeigten Linie II-II zeigt und in der eine Struktur innerhalb eines SiC-Chips weggelassen ist.
    • [3] 3 ist eine Draufsicht, die eine erste Hauptoberfläche des in 1 gezeigten SiC-Chips zeigt und in der die Struktur innerhalb des SiC-Chips weggelassen ist.
    • [4] 4 ist eine Draufsicht, die die in 3 gezeigte erste Hauptoberfläche zeigt und in der eine in den SiC-Chip eingebaute Struktur visuell vereinfacht ist.
    • [5] 5 ist eine vergrößerte Draufsicht auf einen Hauptabschnitt der in 4 dargestellten ersten Hauptoberfläche.
    • [6] 6 ist eine vergrößerte Draufsicht eines Endabschnitts eines in 5 dargestellten Transistorbereichs.
    • [7] 7 ist eine vergrößerte Draufsicht auf einen inneren Teil des in 5 dargestellten Transistorbereichs.
    • [8] 8 ist eine Querschnittsansicht entlang der in 6 gezeigten Linie VIII-VIII.
    • [9] 9 ist eine Querschnittsansicht entlang der in 6 dargestellten Linie IX-IX.
    • [10] 10 ist eine Querschnittsansicht entlang der in 6 gezeigten Linie X-X.
    • [11] 11 ist eine Querschnittsansicht entlang der in 6 gezeigten Linie XI-XI.
    • [12] 12 ist eine Querschnittsansicht entlang der in 7 dargestellten Linie XII-XII.
    • [13] 13 ist eine vergrößerte Draufsicht auf einen Eckbereich eines in 5 dargestellten ersten Umfangsbereichs.
    • [14] 14 ist eine Querschnittsansicht entlang der in 13 dargestellten Linie XIV-XIV.
    • [15] 15 ist eine Querschnittsansicht entlang der in 13 dargestellten Linie XV-XV.
    • [16] 16 ist eine vergrößerte Draufsicht auf einen Endabschnitt des in 5 dargestellten ersten Umfangsbereichs.
    • [17] 17 ist eine vergrößerte Draufsicht auf einen innenliegenden Abschnitt des in 5 dargestellten ersten Umfangsbereichs.
    • [18] 18 ist eine Querschnittsansicht entlang der in 16 dargestellten Linie XVIII-XVIII.
    • [19] 19 ist eine Querschnittsansicht entlang der in 16 dargestellten Linie XIX-XIX.
    • [20] 20 ist eine Querschnittsansicht entlang der in 16 gezeigten Linie XX-XX.
    • [21] 21 ist eine Querschnittsansicht entlang der Linie XXI-XXI in 17.
    • [22] 22 ist eine Querschnittsansicht entlang der in 1 dargestellten Linie XXII-XXII.
    • [23] 23 ist eine Querschnittsansicht entlang der Linie XXIII-XXIII in 1.
    • [24] 24 ist eine Querschnittsansicht entlang der Linie XXIV-XXIV in 1.
    • [25] 25 ist eine Querschnittsansicht entlang der Linie XXV-XXV in 1.
    • [26] 26 ist eine Querschnittsansicht entlang der Linie XXVI-XXVI in 1.
    • [27] 27 ist eine Draufsicht, die den Aufbau einer Hauptoberflächenelektrode beschreibt.
    • [28] 28 ist eine Draufsicht, die den Aufbau einer zweiten anorganischen Isolierschicht beschreibt.
    • [29A] 29A ist eine Querschnittsansicht, die ein Beispiel für ein Herstellungsverfahren des in 1 dargestellten SiC-Halbleiterbauelements zeigt.
    • [29B] 29B ist eine Querschnittsansicht, die einen Schritt nach dem von 29A zeigt.
    • [29C] 29C ist eine Querschnittsansicht, die einen Schritt nach dem von 29B zeigt.
    • [29D] 29D ist eine Querschnittsansicht, die einen Schritt nach dem von 29C zeigt.
    • [29E] 29E ist eine Querschnittsansicht, die einen Schritt nach dem von 29D zeigt.
    • [29F] 29F ist eine Querschnittsansicht, die einen Schritt nach dem von 29E zeigt.
    • [29G] 29G ist eine Querschnittsansicht, die einen Schritt nach dem von 29F zeigt.
    • [29H] 29H ist eine Querschnittsansicht, die einen Schritt nach dem von 29G zeigt.
    • [29I] 29I ist eine Querschnittsansicht, die einen Schritt nach dem von 29H zeigt.
    • [29J] 29J ist eine Querschnittsansicht, die einen Schritt nach dem von 29I zeigt.
    • [29K] 29K ist eine Querschnittsansicht, die einen Schritt nach dem von 29J zeigt.
    • [29L] 29L ist eine Querschnittsansicht, die einen Schritt nach dem von 29K zeigt.
    • [29M] 29M ist eine Querschnittsansicht, die einen Schritt nach dem von 29L zeigt.
    • [29N] 29N ist eine Querschnittsansicht, die einen Schritt nach dem von 29M zeigt.
    • [29O] 29O ist eine Querschnittsansicht, die einen Schritt nach dem von 29N zeigt.
    • [29P] 29P ist eine Querschnittsansicht, die einen Schritt nach dem von 29O zeigt.
    • [29Q] 29Q ist eine Querschnittsansicht, die einen Schritt nach dem von 29P zeigt.
    • [29R] 29R ist eine Querschnittsansicht, die einen Schritt nach dem von 29Q zeigt.
    • [29S] 29S ist eine Querschnittsansicht, die einen Schritt nach dem von 29R zeigt.
    • [29T] 29T ist eine Querschnittsansicht, die einen Schritt nach dem von 29S zeigt.
    • [29U] 29U ist eine Querschnittsansicht, die einen Schritt nach dem von 29T zeigt.
    • [29V] 29V ist eine Querschnittsansicht, die einen Schritt nach dem von 29U zeigt.
    • [30] 30 entspricht 5 und ist eine Draufsicht, die ein SiC-Halbleiterbauelement gemäß einer ersten bevorzugten Referenzausführungsform zeigt.
    • [31A] 31A ist eine Querschnittsansicht, die ein Beispiel für ein Herstellungsverfahren des in 30 gezeigten SiC-Halbleiterbauelements zeigt.
    • [31B] 31B ist eine Querschnittsansicht, die einen Schritt zeigt, der auf den von 31A folgt.
    • [31C] 31C ist eine Querschnittsansicht, die einen Schritt nach dem von 31B zeigt.
    • [31D] 31D ist eine Querschnittsansicht, die einen Schritt nach dem von 31C zeigt.
    • [32] 32 entspricht 6 und ist eine Draufsicht, die ein SiC-Halbleiterbauelement gemäß einer zweiten bevorzugten Referenzausführungsform zeigt.
    • [33] 33 ist eine Querschnittsansicht entlang der in 32 dargestellten Linie XXXIII-XXXIII.
    • [34] 34 entspricht 6 und ist eine Draufsicht, die ein SiC-Halbleiterbauelement gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt.
    • [35] 35 ist eine Querschnittsansicht entlang der in 34 gezeigten Linie XXXV-XXXV.
    • [36] 36 ist eine Querschnittsansicht entlang der in 34 gezeigten Linie XXXVI-XXXVI.
    • [37] 37 ist eine Querschnittsansicht entlang der in 34 gezeigten Linie XXXVII-XXXVII.
    • [38] 38 entspricht 16 und ist eine Draufsicht auf das in 34 dargestellte SiC-Halbleiterbauelement.
    • [39] 39 ist eine Querschnittsansicht entlang der in 38 gezeigten Linie XXXIX-XXXIX.
    • [40] 40 ist eine Querschnittsansicht entlang der in 38 dargestellten Linie XL-XL.
    • [41] 41 ist eine Querschnittsansicht entlang der in 38 dargestellten Linie XLI-XLI.
  • Beschreibung der Ausführungsformen
  • 1 ist eine Draufsicht auf ein SiC-Halbleiterbauelement 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. 2 ist eine Querschnittsansicht, die einen Querschnitt entlang der in 1 gezeigten Linie II-II zeigt und in der eine Struktur innerhalb eines SiC-Chips 2 weggelassen ist. 3 ist eine Draufsicht, die eine erste Hauptoberfläche 3 des in 1 gezeigten SiC-Chips 2 zeigt und in der die Struktur im Inneren des SiC-Chips 2 weggelassen ist.
  • Bezugnehmend auf 1 bis 3 ist das SiC-Halbleiterbauelement 1 ein elektronisches Bauteil, das in dieser bevorzugten Ausführungsform den SiC-Chip 2 aufweist, der aus einem hexagonalen SiC (Siliziumkarbid)-Einkristall gebildet ist. In dieser Ausführungsform ist das SiC-Halbleiterbauelement 1 auch ein Halbleiter-Schaltbauelement, das einen SiC-MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) enthält. Der hexagonale SiC-Einkristall weist eine Vielzahl von Polytypen auf, darunter einen 2H-(Hexagonal)-SiC-Einkristall, einen 4H-SiC-Einkristall, einen 6H-SiC-Einkristall usw. Bei der vorliegenden Ausführungsform wird ein Beispiel gezeigt, in dem der SiC-Chip 2 ein 4H-SiC-Einkristall ist, wobei jedoch andere Polytypen nicht ausgeschlossen sind.
  • Der SiC-Chip 2 hat die Form eines rechteckigen Parallelepipeds. Der SiC-Chip 2 hat eine erste Hauptoberfläche 3 auf einer Seite, eine zweite Hauptoberfläche 4 auf der anderen Seite und erste bis vierte Seitenflächen 5A bis 5D, die die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 verbinden. Die erste Hauptoberfläche 3 ist eine Bauelementfläche, in der ein funktionales Bauelement ausgebildet ist. Die zweite Hauptoberfläche 4 ist eine Bauelement-freie Oberfläche, in der kein funktionales Bauelement ausgebildet wird. Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 sind in der Draufsicht aus ihren Normalenrichtungen Z betrachtet (im Folgenden einfach als „Draufsicht“ bezeichnet) jeweils viereckig ausgebildet. Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 können in der Draufsicht jeweils eine quadratische oder rechteckige Form haben.
  • Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 werden durch c-Ebenen des SiC-Einkristalls gebildet. Die c-Ebenen weisen eine Siliziumebene ((0001)-Ebene) des SiC-Einkristalls und eine Kohlenstoffebene ((000-1)-Ebene) des SiC-Einkristalls auf. Vorzugsweise wird die erste Hauptoberfläche 3 von der Siliziumebene und die zweite Hauptoberfläche 4 von der Kohlenstoffebene gebildet. Die erste Hauptoberfläche 3 und die zweite Hauptoberfläche 4 können einen Off-Winkel aufweisen, bei dem diese Oberflächen in einem vorbestimmten Winkel in einer vorbestimmten Off-Richtung in Bezug auf die c-Ebenen geneigt sind. Vorzugsweise ist die Off-Richtung eine Richtung der a-Achse ([11-20]-Richtung) des SiC-Einkristalls. Der Off-Winkel kann größer als 0° und kleiner oder gleich 10° sein. Vorzugsweise ist der Off-Winkel gleich oder kleiner als 5°. Besonders bevorzugt beträgt der Off-Winkel mindestens 2° und höchstens 4,5°.
  • Die zweite Hauptoberfläche 4 kann eine raue Oberfläche sein, die entweder Schleifspuren oder Glühbehandlungsspuren (konkret: Laserbestrahlungsspuren) oder beides aufweist. Die Glühbehandlungsspuren können amorphes SiC und/oder mit einem Metall (konkret: Si) silizidiertes (legiertes) SiC aufweisen. Vorzugsweise ist die zweite Hauptoberfläche 4 eine ohmsche Fläche, die zumindest Glühbehandlungsspuren aufweist.
  • Die erste Seitenfläche 5A und die zweite Seitenfläche 5B erstrecken sich in einer ersten Richtung X entlang der ersten Hauptoberfläche 3 und weisen in eine zweite Richtung Y, die die erste Richtung X schneidet (konkret, die die erste Richtung X senkrecht schneidet). Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich in der zweiten Richtung Y und sind einander in der ersten Richtung X zugewandt. In dieser Ausführungsform ist die erste Richtung X eine Richtung der m-Achse ([1-100]-Richtung) des SiC-Einkristalls, und die zweite Richtung Y ist eine Richtung der a-Achse des SiC-Einkristalls. Mit anderen Worten, die erste Seitenfläche 5A und die zweite Seitenfläche 5B werden durch eine a-Ebene des SiC-Einkristalls gebildet, und die dritte Seitenfläche 5C und die vierte Seitenfläche 5D werden durch eine m-Ebene des SiC-Einkristalls gebildet. Die ersten bis vierten Seitenflächen 5A bis 5D begrenzen jeweils einen Umfangsrand der ersten Hauptoberfläche 3 und einen Umfangsrand der zweiten Hauptoberfläche 4.
  • Bei den ersten bis vierten Seitenflächen 5Abis 5D kann es sich um geschliffene Flächen handeln, die jeweils durch das Schneiden mit einer Dicing-Schneide entstandene Schliffspuren aufweisen, oder um Spaltflächen, die jeweils eine durch Laserbestrahlung gebildete modifizierte Schicht aufweisen. Im Einzelnen ist die modifizierte Schicht ein Bereich, in dem ein Teil der Kristallstruktur des SiC-Chips 2 in eine andere Eigenschaft verändert wurde. Mit anderen Worten, die modifizierte Schicht ist ein Bereich, in dem die Dichte, der Brechungsindex oder die mechanische Festigkeit (Kristallfestigkeit) oder andere physikalische Eigenschaften so verändert wurden, dass sie sich von der Eigenschaft des SiC-Chips 2 unterscheiden. Die modifizierte Schicht kann mindestens eine der folgenden Schichten aufweisen: eine amorphe Schicht, eine geschmolzene/nachgehärtete Schicht, eine Defektschicht, eine dielektrische Durchbruchsschicht oder eine Schicht mit verändertem Brechungsindex.
  • Handelt es sich bei den ersten bis vierten Seitenflächen 5A bis 5D um Spaltflächen, so können die erste Seitenfläche 5A und die zweite Seitenfläche 5B eine geneigte Fläche bilden, die einen Neigungswinkel aufweist, der auf den Off-Winkel zurückzuführen ist. Wenn die Normalrichtung Z auf 0° eingestellt ist, ist der Neigungswinkel aufgrund des Off-Winkels ein Winkel in Bezug auf diese Normalrichtung Z. Die erste Seitenfläche 5A und die zweite Seitenfläche 5B können eine geneigte Fläche bilden, die sich entlang der c-Achsenrichtung ([0001]-Richtung) des SiC-Einkristalls in Bezug auf die Normalrichtung Z erstreckt.
  • Der Neigungswinkel aufgrund des Off-Winkels ist im Wesentlichen gleich dem Off-Winkel. Der Neigungswinkel, der sich aus dem Off-Winkel ergibt, kann größer als 0° und kleiner oder gleich 10° sein (vorzugsweise nicht kleiner als 2° und nicht größer als 4,5°). Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich in der Off-Richtung (Richtung der a-Achse) und weisen daher keinen Neigungswinkel aufgrund des Off-Winkels auf. Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich eben (planar) in der zweiten Richtung Y (Richtung der a-Achse) und in der Normalrichtung Z. Genauer gesagt, sind die dritte Seitenfläche 5C und die vierte Seitenfläche 5D so ausgebildet, dass sie im Wesentlichen senkrecht zur ersten Hauptoberfläche 3 und zur zweiten Hauptoberfläche 4 sind.
  • Die erste Hauptoberfläche 3 hat eine aktive Fläche 6, eine äußere Fläche 7 und erste bis vierte Verbindungsoberflächen 8A bis 8D. Die aktive Fläche 6, die äußere Fläche 7 und die erste bis vierte Verbindungsoberfläche 8A bis 8D bilden eine aktive Mesa 9 in der ersten Hauptoberfläche 3. Die aktive Fläche 6 wird auch als erste Oberfläche und die äußere Fläche 7 als zweite Oberfläche bezeichnet, und die aktive Mesa 9 wird auch als Mesa bezeichnet.
  • Die aktive Fläche 6 ist eine Oberfläche, in der ein MISFET mit isoliertem Gate-Graben ausgebildet ist. Die aktive Fläche 6 ist in einem Abstand nach innen von dem Umfangsrand (erste bis vierte Seitenfläche 5A bis 5D) der ersten Hauptoberfläche 3 ausgebildet. Die aktive Fläche 6 hat eine ebene Oberfläche, die sich in der ersten Richtung X und in der zweiten Richtung Y erstreckt. Die aktive Fläche 6 hat eine viereckige Form mit vier Seiten, die in der Draufsicht parallel zum Umfangsrand der ersten Hauptoberfläche 3 verlaufen. Bei dieser Ausführungsform ist ein Eckabschnitt der aktiven Fläche 6 zur Seite der äußeren Fläche 7 hin gekrümmt abgeschrägt („chamfered“) (konkret: R-abgeschrägt). Daher ist die aktive Fläche 6 in dieser Ausführungsform viereckig geformt, wobei die vier Ecken in der Draufsicht gekrümmt (abgerundet) sind.
  • Die äußere Fläche 7 befindet sich außerhalb der aktiven Fläche 6 und ist mit einer ersten Tiefe D1 in Dickenrichtung des SiC-Chips 2 (auf der Seite der zweiten Hauptoberfläche 4) von der aktiven Fläche 6 vertieft ausgebildet. Mit anderen Worten, die äußere Fläche 7 befindet sich auf der Seite der zweiten Hauptoberfläche 4 in Bezug auf die aktive Fläche 6. Die äußere Fläche 7 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der aktiven Fläche 6. Genauer gesagt, ist die äußere Fläche 7 ringförmig (konkret: viereckig) ausgebildet und umgibt die aktive Fläche 6 in der Draufsicht.
  • Die äußere Fläche 7 hat eine ebene Oberfläche, die sich in der ersten Richtung X und in der zweiten Richtung Y erstreckt und im Wesentlichen parallel zur aktiven Fläche 6 ausgebildet ist. Die äußere Fläche 7 steht in Verbindung mit den ersten bis vierten Seitenflächen 5Abis 5D. Die erste Tiefe D1 der äußeren Fläche 7 kann vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen. Vorzugsweise beträgt die erste Tiefe D1 5 µm oder weniger. Besonders bevorzugt beträgt die erste Tiefe D1 2,5 µm oder weniger.
  • Die ersten bis vierten Verbindungsoberflächen 8A bis 8D erstrecken sich in der Normalenrichtung Z und verbinden die aktive Fläche 6 und die äußere Fläche 7. Die erste Verbindungsoberfläche 8A befindet sich an der Seite der ersten Seitenfläche 5A, die zweite Verbindungsoberfläche 8B befindet sich an der Seite der zweiten Seitenfläche 5B, die dritte Verbindungsoberfläche 8C befindet sich an der Seite der dritten Seitenfläche 5C und die vierte Verbindungsoberfläche 8D befindet sich an der Seite der vierten Seitenfläche 5D. Die erste Verbindungsoberfläche 8A und die zweite Verbindungsoberfläche 8B erstrecken sich in der ersten Richtung X und sind einander in der zweiten Richtung Y zugewandt. Die dritte Verbindungsoberfläche 8C und die vierte Verbindungsoberfläche 8D erstrecken sich in der zweiten Richtung Y und sind einander in der ersten Richtung X zugewandt. Die erste Verbindungsoberfläche 8A und die zweite Verbindungsoberfläche 8B sind den a-Ebenen des SiC-Einkristalls zugewandt, und die dritte Verbindungsoberfläche 8C und die vierte Verbindungsoberfläche 8D sind den m-Ebenen des SiC-Einkristalls zugewandt.
  • Die ersten bis vierten Verbindungsoberflächen 8A bis 8D können im Wesentlichen senkrecht zur aktiven Fläche 6 und zur äußeren Fläche 7 ausgebildet sein. In diesem Fall wird in der ersten Hauptoberfläche 3 ein viereckig-prismatische aktive Mesa 9 gebildet. Die ersten bis vierten Verbindungsoberflächen 8A bis 8D können von der aktiven Fläche 6 schräg nach unten zur äußeren Fläche 7 geneigt sein. In diesem Fall wird in der ersten Hauptoberfläche 3 eine viereckig-pyramidenförmige aktive Mesa 9 gebildet. Der Neigungswinkel jeder der ersten bis vierten Verbindungsoberflächen 8A bis 8D kann vorzugsweise nicht weniger als 90° und nicht mehr als 135° betragen. Der Neigungswinkel jeder der ersten bis vierten Verbindungsoberflächen 8A bis 8D ist ein Winkel, der zwischen jeder der ersten bis vierten Verbindungsoberflächen 8A bis 8D und der aktiven Fläche 6 bei dem SiC-Chip 2 gebildet wird. Vorzugsweise beträgt der Neigungswinkel jeder der ersten bis vierten Verbindungsoberflächen 8A bis 8D 95° oder weniger.
  • Das SiC-Halbleiterbauelement 1 weist einen ersten n-artigen Halbleiterbereich 10 (erster Leitfähigkeitstyp), der an einem Oberflächenschichtabschnitt der zweiten Hauptoberfläche 4 des SiC-Chips 2 ausgebildet ist, auf. Der erste Halbleiterbereich 10 bildet einen Drain des MISFET. Der erste Halbleiterbereich 10 kann als Drain-Bereich bezeichnet werden. Der erste Halbleiterbereich 10 hat eine n-artige Verunreinigungskonzentration, die in Dickenrichtung im Wesentlichen gleichmäßig ausgebildet ist. Die n-artige Verunreinigungskonzentration des ersten Halbleiterbereichs 10 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1018 cm-3 betragen.
  • Der erste Halbleiterbereich 10 wird an dem Oberflächenschichtabschnitt der zweiten Hauptoberfläche 4 in einem Abstand von der äußeren Fläche 7 auf Seiten der zweiten Hauptoberfläche 4 gebildet. Der erste Halbleiterbereich 10 ist über die gesamte Fläche des Oberflächenschichtabschnitts der zweiten Hauptoberfläche 4 ausgebildet und liegt von der zweiten Hauptoberfläche 4 und von der ersten bis vierten Seitenoberfläche 5A bis 5D frei. Mit anderen Worten, der erste Halbleiterbereich 10 ist die zweite Hauptoberfläche 4 und Teile der ersten bis vierten Seitenflächen 5A bis 5D.
  • Die Dicke des ersten Halbleiterbereichs 10 kann vorzugsweise nicht weniger als 5 µm und nicht mehr als 300 µm betragen. In der Regel beträgt die Dicke des ersten Halbleiterbereichs 10 nicht weniger als 50 µm und nicht mehr als 250 µm. Die Dicke des ersten Halbleiterbereichs 10 wird durch Schleifen der zweiten Hauptoberfläche 4 eingestellt. Bei der vorliegenden Ausführungsform ist der erste Halbleiterbereich 10 ein n-artiges Halbleitersubstrat (SiC-Substrat).
  • Das SiC-Halbleiterbauelement 1 weist einen zweiten n-artigen Halbleiterbereich 11, der an einem Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 des SiC-Chips 2 ausgebildet ist, auf. Der zweite Halbleiterbereich 11 ist elektrisch mit dem ersten Halbleiterbereich 10 verbunden und bildet zusammen mit dem ersten Halbleiterbereich 10 einen Drain des MISFET. Der zweite Halbleiterbereich 11 wird auch als Driftbereich bezeichnet. Der zweite Halbleiterbereich 11 hat eine n-artige Verunreinigungskonzentration, die geringer ist als die n-artige Verunreinigungskonzentration des ersten Halbleiterbereichs 10. Die n-artige Verunreinigungskonzentration des zweiten Halbleiterbereichs 11 kann vorzugsweise nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1018 cm-3 betragen.
  • Der zweite Halbleiterbereich 11 ist über die gesamte Fläche des Oberflächenschichtabschnitts der ersten Hauptoberfläche 3 gebildet und liegt von der ersten Hauptoberfläche 3 und von der ersten bis vierten Seitenoberfläche 5A bis 5D frei. Genauer gesagt, ist der zweite Halbleiterbereich 11 von der aktiven Fläche 6, von der äußeren Fläche 7 und von der ersten bis vierten Verbindungsoberfläche 8A bis 8D freigelegt. Der zweite Halbleiterbereich 11 ist die erste Hauptoberfläche 3 und Teile der ersten bis vierten Seitenflächen 5A bis 5D. Die Dicke des zweiten Halbleiterbereichs 11 kann vorzugsweise nicht weniger als 5 µm und nicht mehr als 20 µm betragen. Die Dicke des zweiten Halbleiterbereichs 11 ist eine Dicke, die auf der aktiven Fläche 6 basiert. Bei der vorliegenden Ausführungsform ist der zweite Halbleiterbereich 11 durch eine n-artige Epitaxieschicht (SiC-Epitaxieschicht) gebildet.
  • Vorzugsweise weist der zweite Halbleiterbereich 11 einen Konzentrationsgradienten auf, bei dem die n-artige Verunreinigungskonzentration von der Seite des ersten Halbleiterbereichs 10 in Richtung der ersten Hauptoberfläche 3 zunimmt (konkret: allmählich zunimmt) . Mit anderen Worten, vorzugsweise hat der zweite Halbleiterbereich 11 einen ersten Konzentrationsbereich 12 (Niedrigkonzentrationsbereich), der auf der Seite des ersten Halbleiterbereichs 10 angeordnet ist und eine vergleichsweise geringe Konzentration aufweist, und einen zweiten Konzentrationsbereich 13 (Hochkonzentrationsbereich), der auf der Seite der ersten Hauptoberfläche 3 angeordnet ist und eine höhere Konzentration als der erste Konzentrationsbereich 12 aufweist.
  • Der erste Konzentrationsbereich 12 befindet sich auf der Seite des ersten Halbleiterbereichs 10 in Bezug auf die äußere Fläche 7 und ist von der ersten bis zur vierten Seitenfläche 5A bis 5D freigelegt. Der zweite Konzentrationsbereich 13 befindet sich auf der Seite der ersten Hauptoberfläche 3 in Bezug auf den ersten Konzentrationsbereich 12 und ist von der aktiven Fläche 6, von der äußeren Fläche 7 und von der ersten bis vierten Verbindungsoberfläche 8A bis 8D aus freigelegt. Die n-artige Verunreinigungskonzentration des ersten Konzentrationsbereichs 12 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1017 cm-3 betragen. Die n-artige Verunreinigungskonzentration des zweiten Konzentrationsbereichs 13 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1018 cm-3 betragen.
  • Bei dem SiC-Chip 2 weist das SiC-Halbleiterbauelement 1 einen dritten n-artigen Halbleiterbereich 14 (Konzentrationsübergangsabschnitt) auf, der zwischen dem ersten Halbleiterbereich 10 und dem zweiten Halbleiterbereich 11 liegt. Der dritte Halbleiterbereich 14 ist elektrisch mit dem ersten Halbleiterbereich 10 und dem zweiten Halbleiterbereich 11 verbunden und bildet zusammen mit dem ersten und zweiten Halbleiterbereich 10 und 11 einen Drain des MISFET. Der dritte Halbleiterbereich 14 kann als Pufferbereich bezeichnet werden. Der dritte Halbleiterbereich 14 weist einen Konzentrationsgradienten auf, bei dem die n-artige Verunreinigungskonzentration von der n-artigen Verunreinigungskonzentration des ersten Halbleiterbereichs 10 in Richtung der n-artigen Verunreinigungskonzentration des zweiten Halbleiterbereichs 11 abnimmt (konkret: allmählich abnimmt).
  • Der dritte Halbleiterbereich 14 befindet sich in dem gesamten Bereich zwischen dem ersten Halbleiterbereich 10 und dem zweiten Halbleiterbereich 11 und ist von der ersten bis zur vierten Seitenfläche 5A bis 5D freigelegt. Mit anderen Worten, der dritte Halbleiterbereich 14 ist Teile der ersten bis vierten Seitenflächen 5A bis 5D. Die Dicke des dritten Halbleiterbereichs 14 kann vorzugsweise nicht weniger als 1 µm und nicht mehr als 10 µm betragen. Bei der vorliegenden Ausführungsform wird der dritte Halbleiterbereich 14 durch eine n-artige Epitaxieschicht (SiC-Epitaxieschicht) gebildet.
  • 4 ist eine Draufsicht, die die in 3 gezeigte erste Hauptoberfläche 3 zeigt und in der eine in den SiC-Chip 2 eingebaute Struktur visuell vereinfacht ist. 5 ist eine vergrößerte Draufsicht auf einen Hauptabschnitt der in 4 dargestellten ersten Hauptoberfläche 3.
  • Wie in 4 und 5 dargestellt, enthält das SiC-Halbleiterbauelement 1 einen Transistorbereich 20, der in die aktive Fläche 6 gesetzt ist. Der Transistorbereich 20 kann als aktiver Bereich bezeichnet werden. Bei der vorliegenden Ausführungsform ist nur ein Transistorbereich 20 in die aktive Fläche 6 eingelassen. Mit anderen Worten, bei der vorliegenden Ausführungsform ist das SiC-Halbleiterbauelement 1 ein diskretes Bauelement mit dem einzelnen Transistorbereich 20. Bei der vorliegenden Ausführungsform befindet sich der Transistorbereich 20 in einem zentralen Abschnitt der aktiven Fläche 6 in einem Abstand nach innen von der ersten Verbindungsoberfläche 8A und der zweiten Verbindungsoberfläche 8B. Der Transistorbereich 20 hat eine viereckige Form mit vier Seiten, die parallel zu den ersten bis vierten Verbindungsoberflächen 8A bis 8D verlaufen.
  • In der aktiven Fläche 6 weisen das SiC-Halbleiterbauelement 1 eine Vielzahl von Umfangsbereichen 21 und 22 auf, von denen jeder in einem Bereich außerhalb des Transistorbereichs 20 liegt. Genauer gesagt, weisen die Umfangsbereiche 21 und 22 einen ersten Umfangsbereich 21 und einen zweiten Umfangsbereich 22 auf. Der erste Umfangsbereich 21 ist bandförmig ausgebildet und erstreckt sich in der ersten Richtung X zwischen der dritten Verbindungsoberfläche 8C und der vierten Verbindungsoberfläche 8D in einem Bereich zwischen der ersten Verbindungsoberfläche 8A und dem Transistorbereich 20. Der erste Umfangsbereich 21 ist dem Transistorbereich 20 in der zweiten Richtung Y zugewandt. Der zweite Umfangsbereich 22 ist bandförmig ausgebildet und erstreckt sich in der ersten Richtung X zwischen der dritten Verbindungsoberfläche 8C und der vierten Verbindungsoberfläche 8D in einem Bereich zwischen der zweiten Verbindungsoberfläche 8B und dem Transistorbereich 20. Der zweite Umfangsbereich 22 ist dem ersten Umfangsbereich 21 zugewandt, wobei der Transistorbereich 20 zwischen dem zweiten Umfangsbereich 22 und dem ersten Umfangsbereich 21 in der zweiten Richtung Y liegt.
  • 6 ist eine vergrößerte Ansicht eines Endabschnitts des in 5 dargestellten Transistorbereichs 20. 7 ist eine vergrößerte Draufsicht auf einen inneren Teil des in 5 dargestellten Transistorbereichs 20. 8 ist eine Querschnittsansicht entlang der Linie VIII-VIII in 6 dargestellt. 9 ist eine Querschnittsansicht entlang der Linie IX-IX in 6 dargestellt. 10 ist eine Querschnittsansicht entlang der Linie X-X in 6. 11 ist eine Querschnittsansicht entlang der Linie XI-XI in 6. 12 ist eine Querschnittsansicht entlang der Linie XII-XII in 7 dargestellt.
  • Unter Bezugnahme auf 6 bis 12 enthält das SiC-Halbleiterbauelement 1 einen p-artigen Body-Bereich (Körperbereich) 23 (zweiter Leitfähigkeitstyp), der an einem Oberflächenschichtabschnitt der aktiven Fläche 6 ausgebildet ist. Der Body-Bereich 23 bildet einen Teil der Body-Diode des MISFET. Die p-artige Verunreinigungskonzentration des Body-Bereichs 23 kann vorzugsweise nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Genauer gesagt, ist der Body-Bereich 23 an einem Oberflächenschichtabschnitt des zweiten Halbleiterbereichs 11 über die gesamte Fläche der aktiven Fläche 6 ausgebildet. Noch genauer gesagt, ist der Body-Bereich 23 an dem Oberflächenschichtabschnitt des zweiten Konzentrationsbereichs 13 ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des ersten Konzentrationsbereichs 12 zwischen dem Body-Bereich 23 und dem ersten Halbleiterbereich 10 liegt.
  • In der aktiven Fläche 6 enthält das SiC-Halbleiterbauelement 1 einen n-artigen Source-Bereich 24, der in einem Oberflächenschichtabschnitt des Body-Bereichs 23 gebildet wird. Der Source-Bereich 24 bildet eine Source des MISFET. Der Source-Bereich 24 hat eine n-artige Verunreinigungskonzentration, die die n-artige Verunreinigungskonzentration des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) übersteigt. Die n-artige Verunreinigungskonzentration des Source-Bereichs 24 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1018 cm-3 betragen.
  • Bei der vorliegenden Ausführungsform wird der Source-Bereich 24 im Oberflächenschichtabschnitt des Body-Bereichs 23 über die gesamte Fläche der aktiven Fläche 6 gebildet. Der Source-Bereich 24 ist in einem Abstand von einem unteren Teil des Body-Bereichs 23 in Richtung der Seite der aktiven Fläche 6 ausgebildet. Der Source-Bereich 24 bildet einen Kanal des MISFET mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) im Body-Bereich 23. Der Source-Bereich 24 muss nicht unbedingt über die gesamte Fläche der aktiven Fläche 6 ausgebildet sein, und in der aktiven Fläche 6 kann der Source-Bereich 24 auch nur in einem Bereich (z. B. im Tran20) ausgebildet sein, in dem ein Kanal gebildet werden soll.
  • Das SiC-Halbleiterbauelement 1 weist eine Transistorstruktur 30, die auf der aktiven Fläche 6 im Transistorbereich 20 (in einem innenliegenden Abschnitt der aktiven Fläche 6) ausgebildet ist. Die Transistorstruktur 30 weist eine mehrere Gate-Grabenstrukturen 31 auf, die auf der aktiven Fläche 6 ausgebildet sind. Die Gate-Grabenstrukturen 31 bilden ein Gate des MISFET. An die Gate-Grabenstruktur 31 wird ein Gate-Potential angelegt. Die Gate-Grabenstrukturen 31 steuern das Ein- und Ausschalten des Kanals im Body-Bereich 23.
  • Die Gate-Grabenstrukturen 31 sind am innenliegenden Abschnitt der aktiven Fläche 6 in einem Abstand von der ersten bis vierten Verbindungsoberfläche 8A bis 8D in der Draufsicht ausgebildet. Die Gate-Grabenstrukturen 31 sind jeweils bandförmig (Rechteckform) ausgebildet, die sich in der Draufsicht in der ersten Richtung X erstreckt, und sind mit Zwischenräumen dazwischen in der zweiten Richtung Y ausgebildet. Die Gate-Grabenstrukturen 31 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X. Vorzugsweise kreuzen die Gate-Grabenstrukturen 31 in der ersten Richtung X eine Linie, die durch den zentralen Abschnitt der aktiven Fläche 6 in der zweiten Richtung Y in der Draufsicht verläuft.
  • Jede der Gate-Grabenstrukturen 31 hat eine erste Breite W1. Die erste Breite W1 ist eine Breite in einer Richtung senkrecht zu einer Richtung, in der sich jede der Gate-Grabenstrukturen 31 erstreckt. Die erste Breite W1 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 3 µm betragen. Vorzugsweise ist die erste Breite W1 nicht kleiner als 0,5 µm und nicht größer als 1,5 µm.
  • Die Gate-Grabenstrukturen 31 sind in der zweiten Richtung Y mit ersten Abständen P1 zueinander angeordnet. Der erste Abstand P1 ist ein Abstand zwischen zwei Trench-Gate-Strukturen 31, die in der zweiten Richtung Y benachbart sind. Vorzugsweise ist der erste Abstand P1 größer als die erste Breite W1 (W1 < PI). Der erste Abstand P1 kann vorzugsweise nicht kleiner als 0,4 µm und nicht größer als 5 µm sein. Vorzugsweise beträgt der erste Abstand P1 nicht weniger als 0,8 µm und nicht mehr als 3 µm.
  • Jede der Gate-Grabenstrukturen 31 hat eine zweite Tiefe D2. Die zweite Tiefe D2 ist geringer als die erste Tiefe D1 der äußeren Fläche 7 (D2 < D1). Die zweite Tiefe D2 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 3 µm betragen. Vorzugsweise beträgt die zweite Tiefe D2 nicht weniger als 0,5 µm und nicht mehr als 2 µm. Vorzugsweise beträgt das Seitenverhältnis D2/W1 jeder Gate-Grabenstruktur 31 nicht weniger als 1 und nicht mehr als 5. Das Seitenverhältnis D2/W1 ist ein Verhältnis zwischen der zweiten Tiefe D2 und der ersten Breite W1. Besonders bevorzugt beträgt das Seitenverhältnis D2/W1 1,5 oder mehr.
  • Jede der Gate-Grabenstrukturen 31 hat eine Seitenwand und eine Bodenwand. Ein Teil der Gate-Grabenstrukturen 31, der eine Längsseite bildet, wird von der a-Ebene des SiC-Einkristalls gebildet. Ein Teil, der eine kurze Seite bildet, der Seitenwand jeder Gate-Grabenstruktur 31 wird von der m-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder Gate-Grabenstruktur 31 wird von der c-Ebene des SiC-Einkristalls gebildet.
  • Jede der Gate-Grabenstrukturen 31 kann in einer vertikalen Form mit einer im Wesentlichen einheitlichen Öffnungsbreite ausgebildet sein. Jede der Gate-Grabenstrukturen 31 kann eine konische (sich verjüngende) Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt (schmaler wird). Vorzugsweise ist die Bodenwand jeder Gate-Grabenstruktur 31 in Richtung der zweiten Oberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand jeder Gate-Grabenstruktur 31 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der Gate-Grabenstrukturen 31 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der Gate-Grabenstrukturen 31 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der Gate-Grabenstrukturen 31 liegt. Bei der vorliegenden Ausführungsform ist jede der Gate-Grabenstrukturen 31 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der Gate-Grabenstrukturen 31 liegt. Die Seitenwand jeder der Gate-Grabenstrukturen 31 steht in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder Gate-Grabenstruktur 31 ist in Kontakt mit dem zweiten Halbleiterbereich 11.
  • Jede der Gate-Grabenstrukturen 31 weist einen Gate-Graben 32, eine Gate-Isolierschicht 33 und eine Gate-Elektrode 34 auf. Die einzelne Gate-Grabenstruktur 31 wird im Folgenden beschrieben. Der Gate-Graben 32 bildet die Seitenwand und die Bodenwand der Gate-Grabenstruktur 31. Die Seitenwand und die Bodenwand bilden eine Oberfläche (Innenwand und Außenwand) des Gate-Grabens 32.
  • Ein Öffnungsrandabschnitt des Gate-Grabens 32 ist von der aktiven Fläche 6 schräg nach unten zum Gattergraben 32 geneigt. Der Öffnungsrandabschnitt ist ein Verbindungsabschnitt zwischen der aktiven Fläche 6 und der Seitenwand des Gate-Grabens 32. Bei der vorliegenden Ausführungsform ist der Öffnungsrandabschnitt in einer gekrümmten, zum SiC-Chip 2 hin vertieften Form ausgebildet. Der Öffnungsrandabschnitt kann in Richtung der Innenseite des Gate-Grabens 32 gebogen sein.
  • Der Gate-Isolierfilm 33 ist in Form eines Films auf der Innenwand des Gate-Grabens 32 ausgebildet und definiert einen vertieften Raum im Gate-Graben 32. Der Gate-Isolierfilm 33 bedeckt den zweiten Halbleiterbereich 11, den Body-Bereich 23 und den Source-Bereich 24 an der Innenwand des Gate-Grabens 32. Der Gate-Isolierfilm 33 weist mindestens einen Siliziumoxidfilm, einen Siliziumnitridfilm oder einen Siliziumoxynitridfilm auf. Bei der vorliegenden Ausführungsform hat der Gate-Isolierfilm 33 eine einschichtige Struktur, die ein Siliziumoxidfilm ist.
  • Der Gate-Isolierfilm 33 weist einen ersten Abschnitt 33a, einen zweiten Abschnitt 33b und einen dritten Abschnitt 33c auf. Der erste Abschnitt 33a deckt die Seitenwand des Gate-Grabens 32 ab. Der zweite Abschnitt 33b deckt die Bodenwand des Gate-Grabens 32 ab. Der dritte Abschnitt 33c deckt den Öffnungsrandabschnitt ab. Bei der vorliegenden Ausführungsform wölbt sich der dritte Abschnitt 33c in gebogener Form zur Innenseite des Gate-Grabens 32 im Öffnungsrandbereich.
  • Die Dicke des ersten Abschnitts 33a kann vorzugsweise nicht weniger als 10 nm und nicht mehr als 100 nm betragen. Der zweite Abschnitt 33b kann eine Dicke aufweisen, die die Dicke des ersten Abschnitts 33a übersteigt. Die Dicke des zweiten Abschnitts 33b kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 200 nm betragen. Der dritte Abschnitt 33c hat eine Dicke, die größer ist als die Dicke des ersten Abschnitts 33a. Die Dicke des dritten Abschnitts 33c kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 200 nm betragen. Selbstverständlich kann auch eine Gate-Isolierschicht 33 mit einer gleichmäßigen Dicke gebildet werden.
  • Die Gate-Elektrode 34 ist in den Gate-Graben 32 eingebettet, wobei die Gate-Isolierschicht 33 zwischen der Gate-Elektrode 34 und dem Gate-Graben 32 liegt. Die Gate-Elektrode 34 ist dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24 zugewandt, wobei die Gate-Isolierschicht 33 zwischen diesen Bereichen und der Gate-Elektrode 34 liegt. Die Gate-Elektrode 34 hat eine Elektrodenoberfläche, die von dem Gate-Graben 32 freiliegt. Die Elektrodenoberfläche der Gate-Elektrode 34 hat eine gekrümmte Form, die zur Bodenwand des Gate-Grabens 32 hin vertieft ist, und wird durch den dritten Abschnitt 33c der Gate-Isolierschicht 33 verjüngt.
  • Das Gate-Potential wird an der Gate-Elektrode 34 angelegt. Die Gate-Elektrode 34 steuert das Ein- und Ausschalten des Kanals im Body-Bereich 23 über den Gate-Isolierfilm 33. Vorzugsweise ist die Gate-Elektrode 34 aus leitfähigem Polysilizium. Die Gate-Elektrode 34 kann n-artiges Polysilizium enthalten, das mit einer n-artigen Verunreinigung dotiert ist, und/oder p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist.
  • Die Transistorstruktur 30 weist eine Vielzahl von ersten Source-Grabenstrukturen 41 auf, die an der aktiven Fläche 6 ausgebildet sind. Den ersten Source-Grabenstrukturen 41 wird ein Source-Potential zugeführt. Bei dem Source-Potential kann es sich um ein Bezugspotential handeln, das als Betriebsstandard dient. Die ersten Source-Grabenstrukturen 41 sind jeweils an der aktiven Fläche 6 so ausgebildet, dass sie in der zweiten Richtung Y an die Gate-Grabenstrukturen 31 angrenzen. Genauer gesagt sind die ersten Source-Grabenstrukturen 41 jeweils in einem Bereich zwischen zwei Gate-Grabenstrukturen 31, die in der aktiven Fläche 6 aneinander angrenzen, in einem Abstand zu jeder der Gate-Grabenstruktur 31 ausgebildet.
  • Die ersten Source-Grabenstrukturen 41 sind jeweils bandförmig ausgebildet, die sich in der Draufsicht in der ersten Richtung X erstrecken, und sind mit Abständen dazwischen in der zweiten Richtung Y so ausgebildet, dass die einzelne Gate-Grabenstruktur 31 dazwischen angeordnet ist. Die ersten Source-Grabenstrukturen 41 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X.
  • Vorzugsweise kreuzen die ersten Source-Grabenstrukturen 41 die Linie, die durch den zentralen Abschnitt der aktiven Fläche 6 in der zweiten Richtung Y in der Draufsicht verläuft, in der ersten Richtung X. Bei der vorliegenden Ausführungsform hat jede der ersten Graben-Grabenstrukturen 41 eine Länge, die größer ist als die Länge jeder der Gate-Grabenstrukturen 31 in Bezug auf die erste Richtung X. Die ersten Graben-Grabenstrukturen 41 kreuzen einen Endabschnitt jeder der Gate-Grabenstrukturen 31 von der Seite der zweiten Richtung Y in der ersten Richtung X in der Draufsicht.
  • Jede der ersten Source-Grabenstrukturen 41 weist einen Bereich auf, der der zweiten Richtung zugewandt ist und in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 (dritte und vierte Verbindungsoberfläche 8C und 8D) und dem Endabschnitt jeder der Gate-Grabenstrukturen 31 in der Draufsicht angeordnet ist. Die ersten Source-Grabenstrukturen 41 sind von mindestens einer der dritten und vierten Verbindungsoberflächen 8C und 8D aus freigelegt. Bei der vorliegenden Ausführungsform sind die Source-Grabenstrukturen 41 sowohl von der dritten als auch von der vierten Verbindungsoberfläche 8C und 8D aus freigelegt. Mit anderen Worten, die ersten Source-Grabenstrukturen 41 gehen durch die dritte und vierte Verbindungsoberfläche 8C und 8D.
  • Jede der ersten Source-Grabenstrukturen 41 hat eine zweite Breite W2. Die zweite Breite W2 ist eine Breite in einer Richtung (d. h. der zweiten Richtung Y), die senkrecht zu einer Richtung verläuft, in der sich jede der ersten Source-Grabenstrukturen 41 erstreckt. Die zweite Breite W2 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 3 µm betragen. Vorzugsweise ist die zweite Breite W2 nicht kleiner als 0,5 µm und nicht größer als 1,5 µm. Die zweite Breite W2 kann größer als die erste Breite W1 (W1 < W2) oder gleich oder kleiner als die erste Breite W1 (W1 ≥ W2) sein. Bei der vorliegenden Ausführungsform ist die zweite Breite W2 im Wesentlichen gleich der ersten Breite W1 (W1 ≈ W2). Vorzugsweise hat die zweite Breite W2 einen Wert, der innerhalb von ±10 % des Wertes der ersten Breite W1 liegt.
  • Jede der ersten Source-Grabenstrukturen 41 hat eine dritte Tiefe D3. Die dritte Tiefe D3 ist größer als die zweite Tiefe D2 der Gate-Grabenstruktur 31 (D2 < D3). Vorzugsweise ist die dritte Tiefe D3 nicht weniger als das 1,5-fache und nicht mehr als das 3-fache der zweiten Tiefe D2. Bei der vorliegenden Ausführungsform ist die dritte Tiefe D3 im Wesentlichen gleich der ersten Tiefe D1 der äußeren Fläche 7 (D1 ≈ D3). Mit anderen Worten, jede der ersten Source-Grabenstrukturen 41 steht mit der äußeren Fläche 7 und mit den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung. Vorzugsweise hat die dritte Tiefe D3 einen Wert, der innerhalb von ±10 % des Wertes der ersten Tiefe D1 liegt.
  • Die dritte Tiefe D3 kann vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen. Vorzugsweise beträgt die dritte Tiefe D3 5 µm oder weniger. Besonders bevorzugt beträgt die dritte Tiefe D3 2,5 µm oder weniger. Vorzugsweise beträgt das Seitenverhältnis D3/W2 jeder der ersten Source-Grabenstrukturen 41 nicht weniger als 1 und nicht mehr als 5. Das Seitenverhältnis D3/W2 ist ein Verhältnis zwischen der dritten Tiefe D3 und der zweiten Breite W2. Besonders bevorzugt beträgt das Seitenverhältnis D3/W2 2 oder mehr.
  • Die ersten Source-Grabenstrukturen 41 sind mit zweiten Abständen P2 zwischen den Gate-Grabenstrukturen 31 und den ersten Source-Grabenstrukturen 41 in der zweiten Richtung Y angeordnet. Der zweite Abstand P2 ist ein Abstand zwischen der einzelnen Gate-Grabenstruktur 31 und der einzelnen ersten Source-Grabenstruktur 41, die in der zweiten Richtung Y aneinandergrenzen. Vorzugsweise beträgt der zweite Abstand P2 nicht weniger als 1/4 des ersten Abstands P1 und nicht mehr als 1/2 des ersten Abstands P1 (1/4×P1 ≤ P2 ≤ 1/2×P1).
  • Der zweite Abstand P2 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 2,5 µm betragen. Vorzugsweise beträgt der zweite Abstand P2 nicht weniger als 0,5 µm und nicht mehr als 1,5 µm.Vorzugsweise ist der zweite Abstand P2 kleiner als die erste Breite W1 der Gate-Grabenstruktur 31 (P2 < W1). Vorzugsweise ist der zweite Abstand P2 kleiner als die zweite Breite W2 der ersten Grabenstruktur 41 (P2 < W2). Selbstverständlich kann der zweite Abstand P2 gleich oder größer sein als die erste Breite W1 und die zweite Breite W2.
  • Jede der ersten Source-Grabenstrukturen 41 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand jeder der ersten Source-Grabenstrukturen 41 wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand jeder der ersten Source-Grabenstrukturen 41 steht mit den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung. Die Bodenwand jeder der ersten Source-Grabenstrukturen 41 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder der ersten Source-Grabenstrukturen 41 steht mit der äußeren Fläche 7 in Verbindung.
  • Jede der ersten Source-Grabenstrukturen 41 kann in einer vertikalen Form mit einer im Wesentlichen einheitlichen Öffnungsbreite ausgebildet sein. Jede der ersten Source-Grabenstrukturen 41 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand jeder der ersten Source-Grabenstrukturen 41 in Richtung der zweiten Oberfläche 4 gekrümmt geformt. Selbstverständlich kann die Bodenwand jeder der ersten Source-Grabenstrukturen 41 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der ersten Source-Grabenstrukturen 41 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der ersten Source-Grabenstrukturen 41 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 gebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der ersten Source-Grabenstrukturen 41 liegt. Bei der vorliegenden Ausführungsform ist jede der ersten Source-Grabenstrukturen 41 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der ersten Source-Grabenstrukturen 41 liegt.
  • Die Seitenwand jeder der ersten Source-Grabenstrukturen 41 ist in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder der ersten Source-Grabenstrukturen 41 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist jede der ersten Source-Grabenstrukturen 41 tiefer als jede der Gate-Grabenstrukturen 31 ausgebildet. Mit anderen Worten, die Bodenwand jeder der ersten Source-Grabenstrukturen 41 befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand jeder der Gate-Grabenstrukturen 31.
  • Jede der ersten Source-Grabenstrukturen 41 weist einen Source-Graben 42, einen Source-Isolierfilm 43 und eine Source-Elektrode 44 auf. Der Source-Graben 42, der Source-Isolierfilm 43 und die Source-Elektrode 44 jeder der ersten Source-Grabenstrukturen 41 können auch als „erster Source-Graben“, „erster Source-Isolierfilm“ bzw. „erste Source-Elektrode“ bezeichnet werden. Die einzelne erste Source-Grabenstruktur 41 wird im Folgenden beschrieben.
  • Der Source-Graben 42 bildet die Seitenwand und die Bodenwand der ersten Source-Grabenstruktur 41. Die Seitenwand und die Bodenwand bilden eine Oberfläche (Innenwand und Außenwand) des Source-Grabens 42. Ein Öffnungsrandabschnitt des Source-Graben 42 ist von der aktiven Fläche 6 schräg nach unten in Richtung des Source-Grabens 42 geneigt. Der Öffnungsrandabschnitt ist ein Verbindungsabschnitt zwischen der aktiven Fläche 6 und der Seitenwand des Source-Grabens 42. Bei der vorliegenden Ausführungsform ist der Öffnungsrandabschnitt in einer gekrümmten, zum SiC-Chip 2 hin vertieften Form ausgebildet. Der Öffnungsrandabschnitt kann in Richtung der Innenseite des Source-Grabens 42 gebogen sein.
  • Der Source-Isolierfilm 43 ist filmförmig auf der Innenwand des Source-Grabens 42 ausgebildet und definiert einen vertieften Raum im Source-Graben 42. Der Source-Isolierfilm 43 bedeckt den zweiten Halbleiterbereich 11, den Body-Bereich 23 und den Source-Bereich 24 an der Innenwand des Source-Grabens 42. Der Source-Isolierfilm 43 weist mindestens einen Siliziumoxidfilm, einen Siliziumnitridfilm oder einen Siliziumoxynitridfilm auf. Bei der vorliegenden Ausführungsform hat der Source-Isolierfilm 43 eine einschichtige Struktur, die ein Siliziumoxidfilm ist.
  • Der Source-Isolierfilm 43 weist einen ersten Abschnitt 43a, einen zweiten Abschnitt 43b und einen dritten Abschnitt 43c auf. Der erste Abschnitt 43a bedeckt die Seitenwand des Source-Grabens 42. Genauer gesagt bedeckt der erste Abschnitt 43a die Seitenwand des Source-Grabens 42 und legt den Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 von der Seitenwand des Source-Grabens 42 in einem Abstand von einem Öffnungsende des Source-Grabens 42 zur Seite der Bodenwand hin in einem beliebigen Bereich (konkret einem Bereich, in dem ein später beschriebener Kontaktbereich 70 gebildet wird) des Source-Grabens 42 frei.
  • Der erste Abschnitt 43a bedeckt den gesamten Bereich der Seitenwand des Source-Graben 42 an der Seite des Umfangsrandabschnitts der aktiven Fläche 6. Der zweite Abschnitt 43b bedeckt die Bodenwand des Source-Grabens 42. Der dritte Abschnitt 33c bedeckt den Öffnungsrandabschnitt des Source-Grabens 42 außerhalb eines Bereichs, in dem der erste Abschnitt 43a ausgebildet ist. Bei der vorliegenden Ausführungsform wölbt sich der dritte Abschnitt 43c in gebogener Form zur Innenseite des Source-Grabens 42 im Öffnungsrandabschnitt.
  • Die Dicke des ersten Abschnitts 43a kann vorzugsweise nicht weniger als 10 nm und nicht mehr als 100 nm betragen. Der zweite Abschnitt 43b kann eine Dicke aufweisen, die die Dicke des ersten Abschnitts 43a übersteigt. Die Dicke des zweiten Abschnitts 43b darf nicht weniger als 50 nm und nicht mehr als 200 nm betragen. Der dritte Abschnitt 43c hat eine größere Dicke als der erste Abschnitt 43a. Die Dicke des dritten Abschnitts 43c kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 200 nm betragen. Selbstverständlich kann ein Source-Isolierfilm 43 mit einer gleichmäßigen Dicke gebildet werden.
  • Die Source-Elektrode 44 ist in den Source-Graben 42 eingebettet, wobei der Source-Isolierfilm 43 zwischen der Source-Elektrode 44 und dem Source-Graben 42 liegt. Die Source-Elektrode 44 ist dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24 zugewandt, wobei der Source-Isolierfilm 43 zwischen diesen Bereichen und der Source-Elektrode 44 liegt. Die Source-Elektrode 44 hat einen oberen Endabschnitt, der von dem Source-Isolierfilm 43 in einem Abschnitt freiliegt, in dem der erste Abschnitt 43a des Source-Isolierfilms 43 gebildet wurde. Der obere Abschnitt der Source-Elektrode 44 definiert eine in Dickenrichtung des SiC-Chips 2 vertiefte Aussparung zwischen dem Source-Graben 42 und dem Source-Isolierfilm 43.
  • Die Source-Elektrode 44 hat eine Elektrodenoberfläche, die von dem Source-Graben 42 freiliegt. Die Elektrodenoberfläche der Source-Elektrode44 ist in einer gekrümmten Form zur Bodenwand des Source-Grabens 42 hin vertieft. Die Elektrodenoberfläche der Source-Elektrode 44 wird durch den dritten Abschnitt 43c des Isolierfilms an der Seite des Umfangsrandabschnitts der aktiven Fläche 6 verjüngt.
  • Das Source-Potential wird an der Source-Elektrode 44 angelegt. Vorzugsweise ist die Source-Elektrode 44 aus leitfähigem Polysilizium. Die Source-Elektrode 44 kann n-artiges Polysilizium aufweisen, das mit einer n-artigen Verunreinigung dotiert ist, und/oder p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Vorzugsweise weist die Source-Elektrode 44 das gleiche leitfähige Material auf wie die Gate-Elektrode 34.
  • Die Transistorstruktur 30 weist eine Vielzahl von zweiten Source-Grabenstrukturen 51 auf. Die zweite Source-Grabenstruktur 51 wird auch als dazwischenliegende Source-Grabenstruktur bezeichnet. Das Source-Potential wird den zweiten Source-Grabenstrukturen 51 zugeführt.
  • Die zweiten Source-Grabenstrukturen 51 sind jeweils in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 und den Gate-Grabenstrukturen 31 ausgebildet. Genauer gesagt sind die zweiten Source-Grabenstrukturen 51 jeweils in einem Bereich zwischen der dritten Verbindungsoberfläche 8C und den Gate-Grabenstrukturen 31 sowie in einem Bereich zwischen der vierten Verbindungsoberfläche 8D und den Gate-Grabenstrukturen 31 in der aktiven Fläche 6 ausgebildet. Die zweiten Source-Grabenstrukturen 51 sind jeweils in einem Abstand von der Gate-Grabenstruktur 31 und von zwei ersten Source-Grabenstrukturen 41 in einem Bereich zwischen diesen beiden ersten Source-Grabenstrukturen 41 ausgebildet, die in der aktiven Fläche 6 benachbart sind.
  • Genauer gesagt sind die zweiten Source-Grabenstrukturen 51 mit Abständen dazwischen in der zweiten Richtung Y so angeordnet, dass die einzelne erste Gate-Grabenstruktur 41 dazwischenliegt, und stehen den Gate-Grabenstrukturen 31 in der ersten Richtung X jeweils eins-zueins gegenüber. Mit anderen Worten, jede der zweiten Source-Grabenstrukturen 51 ist der Gate-Grabenstruktur 31 in der ersten Richtung X zugewandt und der zweiten Source-Grabenstruktur 51 in der zweiten Richtung Y.
  • Außerdem sind die zweiten Source-Grabenstrukturen 51 jeweils in einem Bereich auf der Seite der dritten Verbindungsoberfläche 8C und in einem Bereich auf der Seite der vierten Verbindungsoberfläche 8D so angeordnet, dass sie eine entsprechende Gate-Grabenstruktur 31 von beiden Seiten in der ersten Richtung X einschließen. Die zweiten Source-Grabenstrukturen 51 sind jeweils bandförmig ausgebildet, die sich in der Draufsicht in der ersten Richtung X erstreckt. Die zweiten Source-Grabenstrukturen 51 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X.
  • Die zweiten Source-Grabenstrukturen 51, die auf der Seite der dritten Verbindungsoberfläche 8C positioniert sind, liegen von der dritten Verbindungsoberfläche 8C aus frei, und die zweiten Source-Grabenstrukturen 51, die auf der Seite der vierten Verbindungsoberfläche 8D positioniert sind, liegen von der vierten Verbindungsoberfläche 8D aus frei. Mit anderen Worten: Die zweiten Source-Grabenstrukturen 51 sind so geformt, dass sie gemäß ihrer Anordnung durch eine der dritten und vierten Verbindungsoberflächen 8C und 8D hindurchgehen.
  • Die zweiten Source-Grabenstrukturen 51 haben eine geringere Länge als die Länge der Gate-Grabenstrukturen 31 bezüglich der ersten Richtung X. Unter Berücksichtigung der einzelnen Gate-Grabenstruktur 31 und der beiden zweiten Source-Grabenstrukturen 51, die in der ersten Richtung X angeordnet sind, ist die Gesamtlänge der beiden zweiten Source-Grabenstrukturen 51 geringer als die Länge der einzelnen Gate-Grabenstruktur 31. Die auf diese Weise gebildete Struktur ermöglicht die Sicherung der Kanallänge.
  • Jede der zweiten Source-Grabenstrukturen 51 hat die zweite Breite W2 und die dritte Tiefe D3 (Seitenverhältnis D3/W2) in der gleichen Weise wie die erste Source-Grabenstruktur 41. Auch die zweiten Source-Grabenstrukturen 51 sind mit den zweiten Abständen P2 in der zweiten Richtung Y in der gleichen Weise angeordnet wie die erste Source-Grabenstruktur 41.
  • Die zweiten Source-Grabenstrukturen 51 sind mit dritten Abständen P3 zwischen den Gate-Grabenstrukturen 31 und den zweiten Source-Grabenstrukturen 51 in der ersten Richtung X angeordnet. Der dritte Abstand P3 ist ein Abstand zwischen der einzelnen Gate-Grabenstruktur 31 und der einzelnen zweiten Source-Grabenstruktur 51, die in der ersten Richtung X einander benachbart sind. Vorzugsweise ist der dritte Abstand P3 nicht kleiner als 1/4 des ersten Abstands P1 und nicht größer als der erste Abstand P1 der Gate-Grabenstrukturen 31 (1/4×P1 ≤ P3 < P1). Vorzugsweise ist das dritte Intervall P3 gleich oder kleiner als 1/2 des ersten Intervalls P1 (P3 ≤ 1/2×P1).
  • Der dritte Abstand P3 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 2,5 µm betragen. Vorzugsweise beträgt der dritte Abstand P3 nicht weniger als 0,5 µm und nicht mehr als 1,5 µm. Vorzugsweise ist der dritte Abstand P3 im Wesentlichen gleich dem zweiten Abstand P2 zwischen der Gate-Grabenstruktur 31 und der ersten Source-Grabenstruktur 41 (P2 ≈ P3). Vorzugsweise hat das dritte Intervall P3 einen Wert, der innerhalb von ±10 % des Wertes des zweiten Intervalls P2 liegt.
  • Jede der zweiten Source-Grabenstrukturen 51 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand, die die Längsseite jeder der zweiten Source-Grabenstrukturen 51 bildet, wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die die kurze Seite jeder der zweiten Source-Grabenstrukturen 51 bildet, wird von der m-Ebene des SiC-Einkristalls gebildet. Die Seitenwand jeder der zweiten Source-Grabenstrukturen 51 steht mit einer der dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung. Die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 steht mit der äußeren Fläche 7 in Verbindung.
  • Jede der zweiten Source-Grabenstrukturen 51 kann in einer vertikalen Form mit einer im Wesentlichen einheitlichen Öffnungsbreite ausgebildet sein. Jede der zweiten Source-Grabenstrukturen 51 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 in Richtung der zweiten Hauptoberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der zweiten Source-Grabenstrukturen 51 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der zweiten Source-Grabenstrukturen 51 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 gebildet und dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der zweiten Source-Grabenstruktur 51 liegt. Bei der vorliegenden Ausführungsform ist jede der zweiten Source-Grabenstruktur 51 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der zweiten Source-Grabenstrukturen 51 liegt.
  • Die Seitenwand jeder der zweiten Source-Grabenstrukturen 51 ist in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 ist in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist jede der zweiten Source-Grabenstrukturen 51 tiefer als jede der Gate-Grabenstrukturen 31 ausgebildet. Mit anderen Worten, die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand jeder der Gate-Grabenstrukturen 31.
  • Jede der zweiten Source-Grabenstrukturen 51 weist den Source-Graben 42, den Source-Isolierfilm 43 und die Source-Elektrode 44 in der gleichen Weise auf wie die erste Source-Grabenstruktur 41. Der Source-Graben 42, der Source-Isolierfilm 43 und die Source-Elektrode 44 jeder der zweiten Source-Grabenstrukturen 51 können auch als „zweiter Source-Graben“, „zweiter Source-Isolierfilm“ bzw. „zweite Source-Elektrode“ bezeichnet werden.
  • In jeder der zweiten Source-Grabenstrukturen 51 ist der dritte Abschnitt 43c des Source-Isolierfilms 43 über die gesamte Fläche des Öffnungsrandabschnitts des Source-Grabens 42 ausgebildet. Im Übrigen ist eine Beschreibung des Source-Grabens 42, des Source-Isolierfilms 43 und der Source-Elektrode 44 der ersten Source-Grabenstruktur 41 auf eine Beschreibung des Source-Grabens 42, des Source-Isolierfilms 43 und der Source-Elektrode 44 der zweiten Source-Grabenstruktur 51 anwendbar.
  • 13 ist eine vergrößerte Draufsicht auf einen Eckabschnitt des in 5 dargestellten ersten Umfangsbereichs. 14 ist eine Querschnittsansicht entlang der Linie XIV-XIV in 13. 15 ist eine Querschnittsansicht entlang der Linie XV-XV in 13. 16 ist eine vergrößerte Draufsicht auf einen Endabschnitt des in 5 dargestellten ersten Umfangsbereichs 21. 17 ist eine vergrößerte Draufsicht auf einen innenliegenden Abschnitt des in 5 dargestellten ersten Umfangsbereichs 21. 18 ist eine Querschnittsansicht entlang der Linie XVIII-XVIII in 16.
  • 19 ist eine Querschnittsansicht entlang der Linie XIX-XIX in 16. 20 ist eine Querschnittsansicht entlang der Linie XX-XX in 16. 21 ist eine Querschnittsansicht entlang der Linie XXI-XXI in 17. Eine Struktur auf der Seite des zweiten Umfangsbereichs 22 (Seite der zweiten Verbindungsoberfläche 8B) ist die gleiche wie eine Struktur auf der Seite des ersten Umfangsbereichs 21 (Seite der ersten Verbindungsoberfläche 8A), und daher wird die Struktur auf der Seite des ersten Umfangsbereichs-21 (Seite der ersten Verbindungsoberfläche 8A) im Folgenden als Beispiel beschrieben.
  • Bezugnehmend auf 5 und 13 bis 21 weist das SiC-Halbleiterbauelement 1 eine Dummy-Struktur 60 auf, die im ersten Umfangsbereich 21 (Umfangsrandabschnitt der aktiven Fläche 6) in der aktiven Fläche 6 ausgebildet ist. Die Dummy-Struktur 60 ist ein Transistorbereich, der nicht als MISFET arbeitet und auch als Dummy-Transistorstruktur bezeichnet werden kann. Bei der vorliegenden Ausführungsform weist die Dummy-Struktur 60 eine erste Dummy-Struktur 60A und eine zweite Dummy-Struktur 60B auf.
  • Die erste Dummy-Struktur 60A ist in einem Bereich zwischen dem Umfangsrand (erste Verbindungsoberfläche 8A) der aktiven Fläche 6 und der Transistorstruktur 30 im ersten Umfangsbereich 21 ausgebildet. Die erste Dummy-Struktur 60A ist am Umfangsrandabschnitt (Bereich neben der ersten Verbindungsoberfläche 8A) der aktiven Fläche 6 im ersten Umfangsbereich 21 ausgebildet. Die zweite Dummy-Struktur 60B ist in einem Bereich zwischen der Transistorstruktur 30 und der ersten Dummy-Struktur 60A im ersten Umfangsbereich 21 ausgebildet.
  • Die erste Dummy-Struktur 60A hat eine erste Dummy-Breite WD1 bezüglich der zweiten Richtung Y. Die zweite Dummy-Struktur 60B hat eine zweite Dummy-Breite WD2 bezüglich der zweiten Richtung Y. Vorzugsweise ist die zweite Dummy-Breite WD2 größer als die erste Dummy-Breite WD1 (WD1 < WD2), obwohl die zweite Dummy-Breite WD2 beliebig ist. Vorzugsweise ist die zweite Dummy-Breite WD2 gleich oder weniger als fünfmal so lang wie die erste Dummy-Breite WD1 (WD2 < 5×WD1). Besonders bevorzugt ist die zweite Dummy-Breite WD2 gleich oder weniger als dreimal so lang wie die erste Dummy-Breite WD1 (WD2 < 3×WD1).
  • Es reicht aus, wenn die Dummy-Struktur 60 mindestens eine der ersten Dummy-Struktur 60A und der zweiten Dummy-Struktur 60B aufweist, und es ist nicht unbedingt erforderlich, dass sie gleichzeitig die erste Dummy-Struktur 60A und die zweite Dummy-Struktur 60B aufweist. Die Dummy-Struktur 60 kann eine einzelne Dummy-Struktur aufweisen, die aus der ersten Dummy-Struktur 60A oder der zweiten Dummy-Struktur 60B gebildet ist. Vorzugsweise weist die Dummy-Struktur 60 zumindest die erste Dummy-Struktur 60A auf. Vorzugsweise weist die Dummy-Struktur 60 sowohl die erste Dummy-Struktur 60A als auch die zweite Dummy-Struktur 60B auf.
  • Die erste Dummy-Struktur 60A weist mindestens eine erste Dummy-Source-Grabenstruktur 61 auf, die an der aktiven Fläche 6 ausgebildet ist. Bei der vorliegenden Ausführungsform weist die erste Dummy-Struktur 60A eine Vielzahl von ersten Dummy-Source-Grabenstrukturen 61 auf. Vorzugsweise beträgt die Anzahl der ersten Dummy-Source-Grabenstrukturen 61 nicht weniger als 10 und nicht mehr als 50, wobei die Anzahl der ersten Dummy-Source-Grabenstrukturen 61 beliebig ist. Die erste Dummy-Breite WD1 ist um die Anzahl der ersten Dummy-Source-Grabenstrukturen 61 angepasst. Besonders bevorzugt beträgt die Anzahl der ersten Dummy-Source-Grabenstrukturen 61 25 oder weniger. In diesem Fall ist es möglich, eine Verringerung der Fläche des Transistorbereichs 20 durch den ersten Umfangsbereich 21 zu verhindern.
  • Das Source-Potential wird den ersten Dummy-Source-Grabenstrukturen 61 zugeführt. Die ersten Dummy-Source-Grabenstrukturen 61 sind jeweils in der Draufsicht bandförmig in der ersten Richtung X ausgebildet und in der zweiten Richtung Y mit Abständen hintereinander angeordnet, so dass sie aneinander angrenzen. Die ersten Dummy-Source-Grabenstrukturen 61 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X.
  • Vorzugsweise kreuzen die ersten Dummy-Source-Grabenstrukturen 61 die Linie, die in der Draufsicht in der zweiten Richtung Y durch den zentralen Teil der aktiven Fläche 6 verläuft, in der ersten Richtung X. Bei der vorliegenden Ausführungsform hat jede der ersten Dummy-Grabenstrukturen 61 eine Länge, die größer ist als die Länge jeder der Gate-Grabenstrukturen 31 in Bezug auf die erste Richtung X. Die ersten Dummy-Source-Grabenstrukturen 61 kreuzen den Endabschnitt jeder der Gate-Grabenstrukturen 31 von der Seite der zweiten Richtung Y in der ersten Richtung X in der Draufsicht.
  • Jede der ersten Dummy-Source-Grabenstrukturen 61 weist in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 (dritte und vierte Verbindungsoberflächen 8C und 8D) und dem Endabschnitt jeder der Gate-Grabenstrukturen 31 in der Draufsicht einen Abschnitt auf, der der zweiten Richtung Y zugewandt ist. Die ersten Dummy-Source-Grabenstrukturen 61 sind den Gate-Grabenstrukturen 31, den ersten Source-Grabenstrukturen 41 und den zweiten Source-Grabenstrukturen 51 in der zweiten Richtung Y zugewandt.
  • Die ersten Dummy-Source-Grabenstrukturen 61 sind jeweils von mindestens einer der dritten und vierten Verbindungsoberflächen 8C und 8D freigelegt. Bei der vorliegenden Ausführungsform sind die ersten Dummy-Source-Grabenstrukturen 61 jeweils von der dritten und vierten Verbindungsoberfläche 8C und 8D aus freigelegt. Mit anderen Worten, die ersten Dummy-Source-Grabenstrukturen 61 durchqueren die dritte und vierte Verbindungsoberfläche 8C und 8D auf die gleiche Weise wie die erste Source-Grabenstruktur 41.
  • Jede der ersten Dummy-Source-Grabenstrukturen 61 hat die zweite Breite W2 und die dritte Tiefe D3 (Seitenverhältnis D3/W2) in gleicher Weise wie die erste Source-Grabenstruktur 41. Mit anderen Worten, jede der ersten Dummy-Source-Grabenstrukturen 61 steht mit der äußeren Fläche 7 und den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung.
  • Die ersten Dummy-Source-Grabenstrukturen 61 sind mit vierten Abständen P4 dazwischen in der zweiten Richtung Y angeordnet. Der vierte Abstand P4 ist ein Abstand zwischen zwei ersten Dummy-Source-Grabenstrukturen 61, die in der zweiten Richtung Y aneinandergrenzen. Vorzugsweise beträgt der vierte Abstand P4 nicht weniger als 1/4 des ersten Abstands P1 und nicht mehr als 1/2 des ersten Abstands P1 (1/4×P1 ≤ P4 ≤ 1/2×P1).
  • Der vierte Abstand P4 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 2,5 µm betragen. Vorzugsweise beträgt der vierte Abstand P4 nicht weniger als 0,5 µm und nicht mehr als 1,5 µm. Vorzugsweise ist der vierte Abstand P4 kleiner als die erste Breite W1 der Gate-Grabenstruktur 31 (P4 < W1). Vorzugsweise ist der vierte Abstand P4 kleiner als die zweite Breite W2 der ersten Dummy-Source-Grabenstrukturen 61 (P4 < W2). Selbstverständlich kann der vierte Abstand P4 gleich oder größer sein als die erste Breite W1 und die zweite Breite W2.
  • Vorzugsweise ist der vierte Abstand P4 im Wesentlichen gleich dem zweiten Abstand P2 zwischen der Gate-Grabenstruktur 31 und der ersten Source-Grabenstruktur 41 (P2 ≈ P4) . Vorzugsweise hat der vierte Abstand P4 einen Wert, der innerhalb von ±10 % des Wertes des zweiten Intervalls P2 liegt. Vorzugsweise ist der vierte Abstand P4 im Wesentlichen gleich dem dritten Abstand P3 zwischen der Gate-Grabenstruktur 31 und der zweiten Source-Grabenstruktur 51 (P3 ≈ P4). Vorzugsweise hat der vierte Abstand P4 einen Wert, der innerhalb von ±10 % des Wertes des dritten Intervalls P3 liegt.
  • Jede der ersten Dummy-Source-Grabenstrukturen 61 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 steht mit den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung. Die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 steht mit der äußeren Fläche 7 in Verbindung.
  • Jede der ersten Dummy-Source-Grabenstrukturen 61 kann in einer vertikalen Form mit einer im Wesentlichen gleichmäßigen Öffnungsbreite ausgebildet sein. Jede der ersten Dummy-Strukturen der Source-Grabenstrukturen 61 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 in Richtung der zweiten Hauptoberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der ersten Dummy-Source-Grabenstrukturen 61 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der ersten Dummy-Source-Grabenstrukturen 61 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 gebildet und dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der ersten Dummy-Source-Grabenstrukturen 61 liegt. Bei der vorliegenden Ausführungsform ist jede der ersten Dummy-Source-Grabenstrukturen 61 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der ersten Dummy-Source-Grabenstrukturen 61 liegt.
  • Die Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 ist in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist jede der ersten Dummy-Source-Grabenstrukturen 61 tiefer als jede der Gate-Grabenstrukturen 31 ausgebildet. Mit anderen Worten: Die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand jeder der Gate-Grabenstrukturen 31.
  • Jede der ersten Dummy-Source-Grabenstrukturen 61 weist den Source-Graben 42, den Source-Isolierfilm 43 und die Source-Elektrode 44 in der gleichen Weise auf wie die erste Source-Grabenstruktur 41. Der Source-Graben 42, der Source-Isolierfilm 43 und die Source-Elektrode 44 jeder der ersten Dummy-Source-Grabenstrukturen 61 können als „erster Dummy-Source-Graben“, „erster Dummy-Source-Isolierfilm“ bzw. „erste Dummy-Source-Elektrode“ bezeichnet werden.
  • In jeder der ersten Dummy-Source-Grabenstrukturen 61 ist der dritte Abschnitt 43c des Dummy-Source-Isolierfilms 43 in der gesamten Fläche des Öffnungsrandabschnitts des Source-Grabens 42 ausgebildet. Im Übrigen ist eine Beschreibung des Source-Grabens 42, des Source-Isolierfilms 43 und der Source-Elektrode 44 der ersten Source-Grabenstruktur 41 auf eine Beschreibung des Source-Grabens 42, des Source-Isolierfilms 43 und der Source-Elektrode 44 der ersten Dummy-Source-Grabenstruktur 61 anwendbar.
  • Die zweite Dummy-Struktur 60B weist mindestens eine Dummy-Gate-Grabenstruktur 62 auf, die an der aktiven Fläche 6 ausgebildet ist, und mindestens eine zweite Dummy-Source-Grabenstruktur 63, die an der aktiven Fläche 6 so ausgebildet ist, dass sie an die Dummy-Gate-Grabenstruktur 62 angrenzt. Bei der vorliegenden Ausführungsform weist die zweite Dummy-Struktur 60B eine Vielzahl von Dummy-Gate-Grabenstrukturen 62 und eine Vielzahl von zweiten Dummy-Source-Grabenstrukturen 63 auf.
  • Die Dummy-Gate-Grabenstrukturen 62 und die zweiten Dummy-Source-Grabenstrukturen 63 sind abwechselnd mit Abständen zwischen den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 in der zweiten Richtung Y in einem Zustand angeordnet, in dem zwei Dummy-Gate-Grabenstrukturen 62 als ein Anordnungsstartpunkt bzw. ein Anordnungsendpunkt festgelegt sind. Bei der vorliegenden Ausführungsform ist die zweite Dummy-Struktur 60B durch eine Grabenstruktur-Gruppe definiert, in der zwei Dummy-Gate-Grabenstrukturen 62 als Anordnungsstartpunkt bzw. Anordnungsendpunkt festgelegt sind. Die zweite Dummy-Struktur 60B wird mit dem zweiten Abstand P2 zwischen der ersten Source-Grabenstruktur 41 der Transistorstruktur 30 und der zweiten Dummy-Struktur 60B gebildet und mit dem vierten Abstand P4 (dem zweiten Abstand P2) zwischen der ersten Dummy-Source-Grabenstruktur 61 der ersten Dummy-Struktur 60A und der zweiten Dummy-Struktur 60B gebildet.
  • Vorzugsweise ist die Anzahl der Dummy-Gate-Grabenstrukturen 62 geringer als die Anzahl der Gate-Grabenstrukturen 31, wobei die Anzahl der Dummy-Gate-Grabenstrukturen 62 frei wählbar ist. Die Anzahl der Dummy-Gate-Grabenstrukturen 62 kann vorzugsweise nicht weniger als 10 und nicht mehr als 50 betragen. Vorzugsweise beträgt die Anzahl der Dummy-Gate-Grabenstrukturen 62 25 oder weniger. Vorzugsweise ist die Anzahl der zweiten Dummy-Source-Grabenstrukturen 63 geringer als die Anzahl der ersten Source-Grabenstrukturen 41, wobei die Anzahl der zweiten Dummy-Source-Grabenstrukturen 63 frei wählbar ist. Die Anzahl der zweiten Dummy-Source-Grabenstrukturen 63 kann vorzugsweise nicht weniger als 10 und nicht mehr als 50 betragen. Vorzugsweise beträgt die Anzahl der zweiten Dummy-Source-Grabenstrukturen 63 25 oder weniger.
  • Vorzugsweise ist die Gesamtzahl der Dummy-Gate-Grabenstrukturen 62 und der zweiten Dummy-Source-Grabenstrukturen 63 größer als die Gesamtzahl der ersten Dummy-Source-Grabenstrukturen 61 der ersten Dummy-Struktur 60A. Vorzugsweise beträgt die Gesamtzahl der Dummy-Gate-Grabenstrukturen 62 und der zweiten Dummy-Source-Grabenstrukturen 63 50 oder weniger. In diesem Fall ist es möglich, eine Verringerung der Fläche des Transistorbereichs 20 durch den ersten Umfangsbereich 21 zu verhindern.
  • Die Dummy-Gate-Grabenstrukturen 62 bilden im Gegensatz zur Gate-Grabenstruktur 31 nicht das Gate des MISFETs. Das Source-Potential wird den Dummy-Gate-Grabenstrukturen 62 zugeführt. Daher wird die Kanalbildung durch die Dummy-Gate-Grabenstrukturen 62 gehemmt. Die Dummy-Gate-Grabenstrukturen 62 sind jeweils bandförmig ausgebildet, die sich in der Draufsicht in der ersten Richtung X erstreckt, und sind mit Abständen dazwischen in der zweiten Richtung Y angeordnet. Die Dummy-Gate-Grabenstrukturen 62 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X.
  • Vorzugsweise kreuzen die Dummy-Gate-Grabenstrukturen 62 die Linie, die in der Draufsicht in der zweiten Richtung Y durch den zentralen Teil der aktiven Fläche 6 verläuft, in der ersten Richtung X. Bei der vorliegenden Ausführungsform hat jede der Dummy-Gate-Grabenstrukturen 62 eine Länge, die größer ist als die Länge jeder der Gate-Grabenstrukturen 31 in Bezug auf die erste Richtung X. Die Dummy-Gate-Grabenstrukturen 62 kreuzen den Endabschnitt jeder der Gate-Grabenstrukturen 31 von der Seite der zweiten Richtung Y in der ersten Richtung X in der Draufsicht.
  • Die Dummy-Gate-Grabenstrukturen 62 weisen in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 (dritte und vierte Verbindungsoberflächen 8C und 8D) und dem Endabschnitt jeder der Gate-Grabenstrukturen 31 in der Draufsicht einen Abschnitt auf, der der zweiten Richtung Y zugewandt ist. Die Dummy-Gate-Grabenstrukturen 62 sind den Gate-Grabenstrukturen 31, den ersten Source-Grabenstrukturen 41, den zweiten Source-Grabenstrukturen 51 und den ersten Dummy-Source-Grabenstrukturen 61 in der zweiten Richtung Y zugewandt.
  • Die Dummy-Gate-Grabenstrukturen 62 sind von mindestens einer der dritten und vierten Verbindungsoberflächen 8C und 8D aus freigelegt. Bei der vorliegenden Ausführungsform sind die Dummy-Gate-Grabenstrukturen 62 jeweils von der dritten und vierten Verbindungsoberfläche 8C und 8D aus freigelegt. Mit anderen Worten: Die Dummy-Gate-Grabenstrukturen 62 durchqueren die dritte und vierte Verbindungsoberfläche 8C und 8D auf die gleiche Weise wie die erste Source-Grabenstruktur 41.
  • Jede der Dummy-Gate-Grabenstrukturen 62 hat die erste Breite W1 und die zweite Tiefe D2 (Seitenverhältnis D2/W1) in gleicher Weise wie die Gate-Grabenstruktur 31. Mit anderen Worten: Jede der ersten Dummy-Source-Grabenstrukturen 61 steht mit der dritten und vierten Verbindungsoberfläche 8C und 8D in einem Abstand von der äußeren Fläche 7 zur Seite der aktiven Fläche 6 in Verbindung. Auch die Dummy-Gate-Grabenstrukturen 62 sind mit den ersten Abständen P1 in der zweiten Richtung Y in der gleichen Weise angeordnet wie die Gate-Grabenstruktur 31.
  • Jede der Dummy-Gate-Grabenstrukturen 62 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62 wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62 steht mit den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung. Die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62 steht mit den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung.
  • Jede der Dummy-Gate-Grabenstrukturen 62 kann in einer vertikalen Form mit einer im Wesentlichen einheitlichen Öffnungsbreite ausgebildet sein. Jede der Dummy-Gate-Grabenstrukturen 62 kann in eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand jeder Dummy-Gate-Grabenstruktur 62 in Richtung der zweiten Oberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand jeder Dummy-Gate-Grabenstruktur 62 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der Dummy-Gate-Grabenstrukturen 62 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der Dummy-Gate-Grabenstrukturen 62 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 gebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der Dummy-Gate-Grabenstrukturen 62 liegt.
  • Bei der vorliegenden Ausführungsform ist jede der Dummy-Gate-Grabenstrukturen 62 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der Dummy-Gate-Grabenstrukturen 62 liegt. Die Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62 steht in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62 steht in Kontakt mit dem zweiten Halbleiterbereich 11.
  • Jede der Dummy-Gate-Grabenstrukturen 62 weist den Gate-Graben 32, den Gate-Isolierfilm 33 und die Gate-Elektrode 34 in gleicher Weise auf wie die Gate-Grabenstruktur 31. Der Gate-Graben 32, der Gate-Isolierfilm 33 und die Gate-Elektrode 34 jeder der Dummy-Gate-Grabenstrukturen 62 können auch als „Dummy-Gate-Graben“, „Dummy-Gate-Isolierfilm“ bzw. „Dummy-Gate-Elektrode“ bezeichnet werden. Die Beschreibung des Gate-Grabens 32, des Gate-Isolierfilms 33 und der Gate-Elektrode 34 der Gate-Grabenstruktur 31 ist auf die Beschreibung des Gate-Grabens 32, des Gate-Isolierfilms 33 und der Gate-Elektrode 34 der Dummy-Gate-Grabenstruktur 62 anwendbar.
  • Das Source-Potential wird den zweiten Dummy-Source-Grabenstrukturen 63 zugeführt. Die zweiten Dummy-Grabenstrukturen 63 sind an der aktiven Fläche 6 so ausgebildet, dass sie jeweils in der zweiten Richtung Y an die Dummy-Gate-Grabenstrukturen 62 angrenzen. Genauer gesagt sind die zweiten Dummy-Source-Grabenstrukturen 63 jeweils in einem Bereich zwischen zwei in der aktiven Fläche 6 benachbarten Dummy-Gate-Grabenstrukturen 62 in einem Abstand zu jeder der Dummy-Gate-Grabenstrukturen 62 ausgebildet.
  • Genauer gesagt sind die zweiten Dummy-Source-Grabenstrukturen 63 jeweils bandförmig ausgebildet und erstrecken sich in der Draufsicht in der ersten Richtung X, und sind mit Abständen dazwischen in der zweiten Richtung Y so ausgebildet, dass die einzelne Dummy-Gate-Grabenstruktur 62 dazwischen angeordnet ist. Die zweiten Dummy-Source-Grabenstrukturen 63 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X. Vorzugsweise kreuzen die zweiten Dummy-Source-Grabenstrukturen 63 die Linie, die durch den mittleren Abschnitt der aktiven Fläche 6 in der zweiten Richtung Y in der Draufsicht verläuft, in der ersten Richtung X.
  • Bei der vorliegenden Ausführungsform haben die zweiten Dummy-Source-Grabenstrukturen 63 eine Länge, die größer ist als die Länge jeder der Gate-Grabenstrukturen 31 in Bezug auf die erste Richtung X. Die zweiten Dummy-Source-Grabenstrukturen 63 kreuzen den Endabschnitt jeder der Gate-Grabenstrukturen 31 von der Seite der zweiten Richtung Y in der ersten Richtung X in der Draufsicht. Die zweiten Dummy-Source-Grabenstrukturen 63 weisen einen der zweiten Richtung Y zugewandten Abschnitt in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 (dritte und vierte Verbindungsoberfläche 8C und 8D) und einem Endabschnitt jeder der Dummy-Gate-Grabenstrukturen 62 in der Draufsicht auf. Die zweite Dummy-Source-Grabenstruktur 63 ist den Gate-Grabenstrukturen 31, den ersten Source-Grabenstrukturen 41, den zweiten Source-Grabenstrukturen 51, den ersten Dummy-Source-Grabenstrukturen 61 und den Dummy-Gate-Grabenstrukturen 62 in der zweiten Richtung Y zugewandt.
  • Die zweiten Dummy-Source-Grabenstrukturen 63 sind von mindestens einer der dritten und vierten Verbindungsoberflächen 8C und 8D aus freigelegt. Bei der vorliegenden Ausführungsform sind die zweiten Dummy-Source-Grabenstrukturen 63 jeweils von der dritten und vierten Verbindungsoberfläche 8C und 8D aus freigelegt. Mit anderen Worten: Die zweiten Dummy-Source-Grabenstrukturen 63 gehen durch die dritte und vierte Verbindungsoberfläche 8C und 8D.
  • Jede der zweiten Dummy-Source-Grabenstrukturen 63 hat die zweite Breite W2 und die dritte Tiefe D3 (Seitenverhältnis D3/W2) in gleicher Weise wie die erste Source-Grabenstruktur 41. Mit anderen Worten: Jede der zweiten Dummy-Source-Grabenstrukturen 63 steht mit der äußeren Fläche 7 und den dritten und vierten Verbindungsoberflächen 8C und 8D in gleicher Weise in Verbindung wie die erste Source-Grabenstruktur 41. Auch die zweiten Dummy-Source-Grabenstrukturen 63 sind mit den zweiten Abständen P2 in der zweiten Richtung Y in der gleichen Weise angeordnet wie die erste Source-Grabenstruktur 41.
  • Jede der zweiten Dummy-Source-Grabenstrukturen 63 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 steht mit den dritten und vierten Verbindungsoberflächen 8C und 8D in Verbindung. Die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 steht mit der äußeren Fläche 7 in Verbindung.
  • Jede der zweiten Dummy-Source-Grabenstrukturen 63 kann in einer vertikalen Form mit einer im Wesentlichen gleichmäßigen Öffnungsbreite ausgebildet sein. Jede der zweiten Dummy-Source-Grabenstrukturen 63 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 in Richtung der zweiten Oberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der zweiten Dummy-Source-Grabenstrukturen 63 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der zweiten Dummy-Source-Grabenstrukturen 63 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 gebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der zweiten Dummy-Source-Grabenstrukturen 63 liegt. Bei der vorliegenden Ausführungsform ist jede der zweiten Dummy-Source-Grabenstrukturen 63 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der zweiten Dummy-Source-Grabenstrukturen 63 liegt.
  • Die Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 ist in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist jede der zweiten Dummy-Source-Grabenstrukturen 63 tiefer als jede der Dummy-Gate-Grabenstrukturen 62 ausgebildet. Mit anderen Worten: Die Bodenwand jeder der zweiten Dummy-Source-Grabenstruktur 63 befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62.
  • Jede der zweiten Dummy-Source-Grabenstrukturen 63 weist den Source-Graben 42, den Source-Isolierfilm 43 und die Source-Elektrode 44 auf. Der Source-Graben 42, der Source-Isolierfilm 43 und die Source-Elektrode 44 jeder der zweiten Dummy-Source-Grabenstrukturen 63 können als „zweiter Dummy-Source-Graben“, „zweite Dummy-Source-Isolierschicht“ bzw. „zweite Dummy-Source-Elektrode“ bezeichnet werden.
  • In jeder der zweiten Dummy-Source-Grabenstruktur 63 ist der dritte Abschnitt 43c des Source-Isolierfilms 43 in der gesamten Fläche des Öffnungsrandabschnitts des Source-Grabens 42 ausgebildet. Im Übrigen ist eine Beschreibung des Source-Grabens 42, des Source-Isolierfilms 43 und der Source-Elektrode 44 der ersten Grabenstruktur 41 auf eine Beschreibung des Source-Grabens 42, des Source-Isolierfilms 43 und der Source-Elektrode 44 der zweiten Dummy-Source-Grabenstruktur 63 anwendbar.
  • Wieder bezugnehmend auf 6 bis 12 weist das SiC-Halbleiterbauelement 1 eine Vielzahl von p-artigen Kontaktbereichen 70 auf, die an dem Oberflächenschichtabschnitt der aktiven Fläche 6 des Transistorbereichs 20 ausgebildet sind. Die Kontaktbereiche 70 sind jeweils in einem Bereich entlang der ersten Source-Grabenstrukturen 41 ausgebildet und nicht in einem Bereich entlang der zweiten Source-Grabenstrukturen 51. Jeder der Kontaktbereiche 70 weist eine p-artige Verunreinigung auf, die die p-artige Verunreinigungskonzentration des Body-Bereichs 23 übersteigt. Die p-artig Verunreinigungskonzentration des Kontaktbereichs 70 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1021 cm-3 betragen.
  • Die Kontaktbereiche 70 sind in der Draufsicht jeweils in einer Eins-zu-Viele-Entsprechung zu jeder der ersten Source-Grabenstrukturen 41 ausgebildet. Die Kontaktbereiche 70 sind mit Abständen dazwischen entlang jeder der ersten Source-Grabenstrukturen 41 in der Draufsicht ausgebildet und legen jede der ersten Source-Grabenstrukturen 41 teilweise frei. Bei der vorliegenden Ausführungsform sind die Kontaktbereiche 70 jeweils bandförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X. Vorzugsweise hat jeder der Kontaktbereiche 70 eine Länge, die größer ist als der Abstand zwischen zwei benachbarten Kontaktbereichen 70 in der ersten Richtung X.
  • Bei der vorliegenden Ausführungsform sind die Kontaktbereiche 70, die die einzelne Source-Grabenstruktur 41 abdecken, den Kontaktbereichen 70, die eine andere, benachbarte Source-Grabenstruktur 41 abdecken, in der zweiten Richtung Y eins-zu-eins zugewandt. Mit anderen Worten sind die Kontaktbereiche 70 bei dieser Ausführungsform in der Draufsicht mit Abständen dazwischen in den ersten Richtungen X und den zweiten Richtungen Y als Ganzes angeordnet.
  • Die Kontaktbereiche 70, die die einzelne erste Source-Grabenstruktur 41 abdecken, können um eine halbe Teilung (Pitch) in der ersten Richtung X gegenüber den Kontaktbereichen 70, die eine andere, benachbarte erste Source-Grabenstruktur 41 abdecken, versetzt angeordnet sein. Mit anderen Worten, die Kontaktbereiche 70 können in der Draufsicht in einer gestaffelter Weise mit Abständen in den ersten Richtungen X und den zweiten Richtungen Y als Ganzes versetzt angeordnet sein.
  • Bei der vorliegenden Ausführungsform sind die Kontaktbereiche 70 in einem Abstand vom Umfangsrand der aktiven Fläche 6 (dritte und vierte Verbindungsoberfläche 8C und 8D) in Richtung des innenliegenden Abschnitts der ersten Source-Grabenstruktur 41 in der Draufsicht ausgebildet. Genauer gesagt sind die Kontaktbereiche 70 am innenliegenden Abschnitt der aktiven Fläche 6 so ausgebildet, dass der Abstand zwischen einem Endabschnitt der ersten Grabenstruktur 41 und einem äußersten Kontaktbereich 70 größer ist als der Abstand zwischen zwei benachbarten Kontaktbereichen 70 in der ersten Richtung X.
  • Bei der vorliegenden Ausführungsform sind die Kontaktbereiche 70 nicht an einem den zweiten Source-Grabenstrukturen 51 zugewandten Abschnitt in den ersten Source-Grabenstrukturen 41 ausgebildet. Außerdem sind die Kontaktbereiche 70 nicht in einem Abschnitt ausgebildet, der dem Endabschnitt der Gate-Grabenstrukturen 31 in den ersten Source-Grabenstrukturen 41 zugewandt ist.
  • Die Kontaktbereiche 70 liegen von der aktiven Fläche 6 aus frei. Die Kontaktbereiche 70 sind in einemAbstand von der Gate-Grabenstruktur 31 zur Seite der ersten Source-Grabenstruktur-41 hin ausgebildet. Jeder der Kontaktbereiche 70 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) zur Seite der aktiven Fläche 6 hin ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Kontaktbereiche 70 liegt. Jeder der Kontaktbereiche 70 bedeckt die Seitenwand und die Bodenwand jeder der ersten Source-Grabenstrukturen 41 im zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13). Die Kontaktbereiche 70 sind in der Seitenwand jeder der ersten Source-Grabenstrukturen 41 elektrisch mit dem Body-Bereich 23 verbunden.
  • Das SiC-Halbleiterbauelement 1 weist eine Vielzahl von p-artigen Wannenbereichen (engl.: „well-regions“) 71 auf, die im Oberflächenschichtabschnitt der aktiven Fläche 6 des Transistorbereichs 20 ausgebildet sind. Jeder der Wannenbereiche 71 ist in einem Bereich entlang jeder der ersten Source-Grabenstrukturen 41 ausgebildet. Jeder der Wannenbereiche 71 weist eine p-artige Verunreinigungskonzentration auf, die die p-artige Verunreinigungskonzentration jedes der Kontaktbereiche 70 übersteigt. Vorzugsweise übersteigt die p-artige Verunreinigungskonzentration der Wannenbereiche 71 die p-artige Verunreinigungskonzentration des Body-Bereichs 23. Die p-artige Verunreinigungskonzentration in den Wannenbereichen 71 kann vorzugsweise nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen.
  • Die Wannenbereiche 71 sind jeweils in einer Eins-zu-Eins-Entsprechung zu den ersten Source-Grabenstrukturen 41 ausgebildet. Jeder der Wannenbereiche 71 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang jeder der ersten Source-Grabenstrukturen 41 und wird von den dritten und vierten Verbindungsoberflächen 8C und 8D freigelegt. Jeder der Wannenbereiche 71 ist in einem Abstand von der Gate-Grabenstruktur 31 zur Seite der ersten Gate-Grabenstruktur 41 ausgebildet und legt die Gate-Grabenstruktur 31 frei.
  • Jeder der Wannenbereiche 71 bedeckt die Seitenwand und die Bodenwand jeder der ersten Source-Grabenstrukturen 41. Jeder der Wannenbereiche 71 bedeckt jeden der ersten Source-Grabenstrukturen 41 mit den Kontaktbereichen 70 zwischen jeder der ersten Source-Grabenstrukturen 41 und jedem der Wannenbereiche 71. Mit anderen Worten, jeder der Wannenbereiche 71 weist einen Abschnitt auf, der jede der ersten Source-Grabenstrukturen 41 mit den Kontaktbereichen 70 zwischen jeder der ersten Source-Grabenstrukturen 41 und diesem Abschnitt jedes der Wannenbereiche 71 direkt bedeckt, und einen Abschnitt, der jede der ersten Source-Grabenstrukturen 41 mit den Kontaktbereichen 70 zwischen jeder der ersten Source-Grabenstrukturen 41 und diesem Abschnitt jedes der Wannenbereiche 71 bedeckt. Jeder der Wannenbereiche 71 ist elektrisch mit dem Body-Bereich 23 in der Seitenwand jeder der ersten Source-Grabenstrukturen 41 verbunden.
  • Vorzugsweise übersteigt die Dicke eines Teils, der die Bodenwand jeder der ersten Source-Grabenstrukturen 41 in jedem der Wannenbereiche 71 bedeckt, die Dicke eines Teils, der die Seitenwand jeder der ersten Source-Grabenstrukturen 41 in jedem der Wannenbereiche 71 bedeckt. Die Dicke des Teils, der die Seitenwand jeder der ersten Source-Grabenstrukturen 41 bedeckt, jedes der Wannenbereiche 71 ist die Dicke in der Normalenrichtung der Seitenwand jeder der ersten Source-Grabenstrukturen 41. Die Dicke des Teils jedes der Wannenbereiche 71, der die Bodenwand jeder der ersten Source-Grabenstrukturen 41 bedeckt, ist die Dicke in der Normalenrichtung der Bodenwand jeder der ersten Source-Grabenstrukturen 41.
  • Bei der vorliegenden Ausführungsform wird jeder der Wannenbereiche 71 auch in einem Bereich entlang jeder der zweiten Source-Grabenstrukturen 51 gebildet. Jeder der Wannenbereiche 71 ist in einer Eins-zu-Eins-Entsprechung zu jeder der zweiten Source-Grabenstrukturen 51 ausgebildet. Jeder der Wannenbereiche 71 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang jeder der zweiten Source-Grabenstrukturen 51. Jeder der Wannenbereiche 71 entlang jeder der zweiten Source-Grabenstrukturen 51 auf der Seite der dritten Verbindungsoberfläche 8C ist von der dritten Verbindungsoberfläche 8C aus freigelegt. Jeder der Wannenbereiche 71 entlang jeder der zweiten Source-Grabenstrukturen 51 auf der Seite der vierten Verbindungsoberfläche 8D ist von der vierten Verbindungsoberfläche 8D aus freigelegt.
  • Jeder der Wannenbereiche 71 ist in einem Abstand von der Gate-Grabenstruktur 31 zur Seite der zweiten Gate-Grabenstruktur 51 ausgebildet und legt die Gate-Grabenstruktur 31 frei. Jeder der Wannenbereiche 71 bedeckt die Seitenwand und die Bodenwand jeder der zweiten Source-Grabenstrukturen 51. Jeder der Wannenbereiche 71 bedeckt direkt jede der zweiten Source-Grabenstrukturen 51. Jeder der Wannenbereich 71 ist elektrisch mit dem Body-Bereich 23 in der Seitenwand jeder der zweiten Source-Grabenstrukturen 51 verbunden.
  • Vorzugsweise übersteigt die Dicke eines Teils, der die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 jedes der Wannenbereiche 71 bedeckt, die Dicke eines Teils, der die Seitenwand jeder der zweiten Source-Grabenstrukturen 51 jedes der Wannenbereich 71 bedeckt. Die Dicke des Teils, der die Seitenwand jeder der zweiten Source-Grabenstrukturen 51 eines jeden Wannenbereichs 71 bedeckt, ist die Dicke in der Normalenrichtung der Seitenwand jeder der zweiten Source-Grabenstrukturen 51. Die Dicke des Teils, der die Bodenwand jeder der zweiten Source-Grabenstrukturen 51 bedeckt, jedes der Wannenbereiche 71 ist die Dicke in der Normalenrichtung der Bodenwand jeder der zweiten Source-Grabenstrukturen 51.
  • Jeder der Wannenbereiche 71 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) zur Seite der aktiven Fläche 6 hin ausgebildet und dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Wannenbereiche 71 liegt. Mit anderen Worten: Jeder der Wannenbereiche 71 ist elektrisch mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) verbunden.
  • Vorzugsweise ist der Bodenabschnitt der Wannenbereiche 71 in einer im Wesentlichen gleichmäßigen Tiefe in Bezug auf die Bodenwand der ersten Source-Grabenstrukturen 41 und in Bezug auf die Bodenwand der zweiten Source-Grabenstrukturen 51 ausgebildet. Die Wannenbereiche 71 bilden einen pn-Übergangsabschnitt zum zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) und erweitern eine Verarmungsschicht in Breiten- und Tiefenrichtung des SiC-Chips 2. Die Wannenbereiche 71 bringen den MISFET mit isoliertem Gate in die Nähe der Struktur einer pn-Übergangsdiode und entspannen (lösen) ein elektrisches Feld im SiC-Chip 2.
  • Vorzugsweise sind die Wannenbereiche 71 so ausgebildet, dass die Verarmungsschicht die Bodenwand der Gate-Grabenstruktur 31 überlappt. Der zweite Konzentrationsbereich 13, der sich zwischen den Wannenbereichen 71 befindet, verringert den JFET-(engl.: Junction Field Effect Transistor)-Widerstand. Der zweite Konzentrationsbereich 13, der sich unterhalb der Wannenbereiche 71 befindet, verringert den Stromausbreitungswiderstand. In der so gebildeten Struktur erhöht der erste Konzentrationsbereich 12 die Spannungsfestigkeit des SiC-Chips 2.
  • Das SiC-Halbleiterbauelement 1 weist eine Vielzahl von p-artigen Gate-Wannenbereichen 72 auf, die jeweils in einem Abschnitt entlang der Gate-Grabenstrukturen 31 im Oberflächenschichtabschnitt der aktiven Fläche 6 ausgebildet sind. Die Gate-Wannenbereiche 72 haben eine p-artige Verunreinigungskonzentration, die geringer ist als die p-artige Verunreinigungskonzentration der Kontaktbereiche 70. Vorzugsweise übersteigt die p-artige Verunreinigungskonzentration jedes der Gate-Wannenbereiche 72 die p-artige Verunreinigungskonzentration des Body-Bereichs 23. Die p-artige Verunreinigungskonzentration in jedem der Gate-Wannenbereiche 72 kann vorzugsweise nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Vorzugsweise ist die p-artige Verunreinigungskonzentration in jedem der Gate-Wannenbereiche 72 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration in jedem der Wannenbereiche 71.
  • Die Gate-Wannenbereiche 72 sind jeweils in einer Eins-zu-Eins-Entsprechung in Bezug auf die Gate-Grabenstrukturen 31 ausgebildet. Jeder der Gate-Wannenbereiche 72 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der Gate-Grabenstrukturen 31. Jeder der Gate-Wannenbereiche 72 ist in einem Abstand von der ersten Source-Grabenstruktur 41 zur Seite der Gate-Grabenstruktur 31 hin ausgebildet. Jeder Gate-Wannenbereich 72 deckt die Seitenwand und die Bodenwand jeder Gate-Grabenstruktur 31 ab. Jeder Gate-Wannenbereich 72 ist elektrisch mit dem Body-Bereich 23 in der Seitenwand jeder Gate-Grabenstruktur 31 verbunden.
  • Jeder der Gate-Wannenbereiche 72 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Richtung der Seite der ersten Hauptoberfläche 3 ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Gate-Wannenbereiche 72 liegt. Bei der vorliegenden Ausführungsform ist jeder der Gate-Wannenbereiche 72 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jedem der Gate-Wannenbereiche 72 liegt.
  • Vorzugsweise übersteigt die Dicke eines Teils, der die Bodenwand jeder der Gate-Grabenstrukturen 31 eines jeden Gate-Wannenbereichs 72 bedeckt, die Dicke eines Teils, der die Seitenwand jeder der Gate-Grabenstrukturen 31 eines jeden Gate-Wannenbereichs 72 bedeckt. Die Dicke des Teils, der die Seitenwand jeder der Gate-Grabenstrukturen 31 bedeckt, jedes der Gate-Wannenbereiche 72 ist die Dicke in Normalenrichtung der Seitenwand jeder der Gate-Grabenstrukturen 31. Die Dicke des Teils, der die Bodenwand jeder der Gate-Grabenstrukturen 31 bedeckt, jedes Gate-Wannenbereichs 72 ist die Dicke in Normalenrichtung der Bodenwand der Gate-Grabenstruktur 31.
  • Der Bodenabschnitt der Gate-Wannenbereiche 72 befindet sich an der Bodenwandseite der Gate-Grabenstruktur 31 in Bezug auf den Bodenabschnitt der Wannenbereiche 71. Vorzugsweise ist der Bodenabschnitt der Gate-Wannenbereiche 72 in einer im Wesentlichen gleichmäßigen Tiefe in Bezug auf die Bodenwand der Gate-Grabenstrukturen 31 ausgebildet. Die Gate-Wannenbereiche 72 bilden einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) und dehnen eine Verarmungsschicht in der Breiten- und Tiefenrichtung des SiC-Chips 2 aus. Die Gate-Wannenbereiche 72 bringen den MISFET mit isoliertem Gate in die Nähe der Struktur einer pn-Übergangsdiode und entspannen (lösen) ein elektrisches Feld in dem SiC-Chip 2.
  • Wieder bezugnehmend auf 13 bis 21 weist das SiC-Halbleiterbauelement 1 eine Vielzahl von p-artigen Dummy-Kontaktbereichen 73 auf, die am Oberflächenschichtabschnitt der aktiven Fläche 6 des ersten Umfangsbereichs 21 ausgebildet sind. Die Dummy-Kontaktbereiche 73 werden jeweils in einem Bereich entlang der zweiten Dummy-Source-Grabenstrukturen 63 der zweiten Dummy-Struktur 60B gebildet und nicht in einem Bereich entlang der ersten Dummy-Source-Grabenstrukturen 61 der ersten Dummy-Struktur 60A.
  • Die Dummy-Kontaktbereiche 73 weisen eine p-artige Verunreinigungskonzentration auf, die die p-artige Verunreinigungskonzentration des Body-Bereichs 23 übersteigt. Die p-artige Verunreinigungskonzentration der Kontaktbereiche 73 kann vorzugsweise nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1021 cm-3 betragen. Vorzugsweise übersteigt die p-artige Verunreinigungskonzentration in den Kontaktbereichen 73 die p-artige Verunreinigungskonzentration in den Wannenbereichen 71. Vorzugsweise ist die p-artige Verunreinigungskonzentration in den Dummy-Kontaktbereichen 73 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration in den Kontaktbereichen 70.
  • Die Dummy-Kontaktbereiche 73 sind in der Draufsicht jeweils in einer Eins-zu-Viele-Entsprechung zu jeder der zweiten Dummy-Source-Grabenstrukturen 63 ausgebildet. Die Dummy-Kontaktbereiche 73 sind mit Abständen dazwischen entlang jeder der zweiten Dummy-Source-Grabenstrukturen 63 in der Draufsicht ausgebildet und legen jede der zweiten Dummy-Source-Grabenstrukturen 63 teilweise frei. Bei der vorliegenden Ausführungsform sind die Dummy-Kontaktbereiche 73 jeweils bandförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X. Vorzugsweise haben die Dummy-Kontaktbereiche 73 eine Länge, die größer ist als der Abstand zwischen zwei benachbarten Dummy-Kontaktbereichen 73 in der ersten Richtung X.
  • Bei der vorliegenden Ausführungsform sind die Dummy-Kontaktbereiche 73, die die einzelne zweite Dummy-Source-Grabenstruktur 63 abdecken, den Dummy-Kontaktbereichen 73, die eine andere, benachbarte zweite Dummy-Source-Grabenstruktur 63 abdecken, jeweils in der zweiten Richtung Y eins-zu-eins zugewandt. Mit anderen Worten: Bei dieser Ausführungsform sind die Dummy-Kontaktbereiche 73 in der Draufsicht in den ersten Richtungen X und den zweiten Richtungen Y insgesamt matrixförmig mit Abständen dazwischen angeordnet. Bei der vorliegenden Ausführungsform sind die Dummy-Kontaktbereiche 73 den Kontaktbereichen 70 in der zweiten Richtung Y in der Draufsicht zugewandt.
  • Die Dummy-Kontaktbereiche 73, die die einzelne zweite Dummy-Source-Grabenstruktur 63 abdecken, können um eine halbe Teilung (Pitch) in der ersten Richtung X in Bezug auf die Dummy-Kontaktbereiche 73, die eine andere benachbarte zweite Dummy-Source-Grabenstruktur 63 abdecken, versetzt angeordnet sein. Mit anderen Worten, die Dummy-Kontaktbereiche 73 können in der Draufsicht in gestaffelter Weise in den ersten Richtungen X und den zweiten Richtungen Y insgesamt mit Abständen dazwischen versetzt angeordnet sein. In diesem Fall können die Dummy-Kontaktbereiche 73 den Kontaktbereichen 70 in der zweiten Richtung Y in der Draufsicht zugewandt sein.
  • Bei der vorliegenden Ausführungsform sind die Dummy-Kontaktbereiche 73 in einem Abstand vom Umfangsrand der aktiven Fläche 6 (dritte und vierte Verbindungsoberfläche 8C und 8D) zum innenliegenden Abschnitt der zweiten Dummy-Source-Grabenstrukturen 63 in der Draufsicht ausgebildet. Genauer gesagt sind die Dummy-Kontaktbereiche 73 am innenliegenden Abschnitt der aktiven Fläche 6 so ausgebildet, dass der Abstand zwischen einem Endabschnitt der zweiten Dummy-Source-Grabenstruktur 63 und einem äußersten Dummy-Kontaktbereich 73 größer wird als der Abstand zwischen zwei benachbarten Dummy-Kontaktbereichen 73 in der ersten Richtung X.
  • Bei der vorliegenden Ausführungsform sind die Dummy-Kontaktbereiche 73 nicht in einem Abschnitt ausgebildet, der den zweiten Source-Grabenstrukturen 51 in den zweiten Dummy-Source-Grabenstrukturen 63 zugewandt ist. Außerdem sind die Dummy-Kontaktbereiche 73 nicht in einem Abschnitt ausgebildet, der dem Endabschnitt der Gate-Grabenstrukturen 31 in den zweiten Dummy-Source-Grabenstrukturen 63 zugewandt ist. Mit anderen Worten: Die Dummy-Kontaktbereiche 73 sind entlang der zweiten Dummy-Source-Grabenstruktur 63 in gleicher Weise wie die Kontaktbereiche 70 ausgebildet.
  • Die Dummy-Kontaktbereiche 73 werden von der aktiven Fläche 6 aus freigelegt. Die Dummy-Kontaktbereiche 73 sind in einem Abstand von der Dummy-Gate-Grabenstruktur 62 zur Seite der zweiten Dummy-Gate-Grabenstruktur-63 ausgebildet. Jeder der Dummy-Kontaktbereiche 73 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) zur Seite der aktiven Fläche 6 hin ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Dummy-Kontaktbereiche 73 liegt. Jeder der Dummy-Kontaktbereiche 73 bedeckt die Seitenwand und die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 im zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13). Die Dummy-Kontaktbereiche 73 sind in der Seitenwand der zweiten Dummy-Source-Grabenstrukturen 63 jeweils mit dem Body-Bereich 23 elektrisch verbunden.
  • Das SiC-Halbleiterbauelement 1 weist eine Vielzahl von p-artigen Dummy-Wannenbereichen 74 auf, die im Oberflächenschichtabschnitt der aktiven Fläche 6 des ersten Umfangsbereichs 21 ausgebildet sind. Die Dummy-Wannenbereiche 74 weisen eine p-artige Verunreinigungskonzentration auf, die geringer ist als die p-artige Verunreinigungskonzentration der Dummy-Kontaktbereiche 73. Vorzugsweise übersteigt die p-artige Verunreinigungskonzentration in den Dummy-Wannenbereichen 74 die p-artige Verunreinigungskonzentration des Body-Bereichs 23. Die p-artige Verunreinigungskonzentration der Dummy-Wannenbereiche 74 kann vorzugsweise nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Vorzugsweise ist die p-artige Verunreinigungskonzentration in den Dummy-Wannenbereichen 74 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration in den Wannenbereichen 71.
  • Die Dummy-Wannenbereiche 74 werden in einem Bereich entlang der ersten Dummy-Source-Grabenstrukturen 61 in der ersten Dummy-Struktur 60A gebildet. Die Dummy-Wannenbereiche 74 sind jeweils in einer Eins-zu-Eins-Entsprechung zu den ersten Dummy-Source-Grabenstrukturen 61 ausgebildet. Genauer gesagt, deckt jeder der Dummy-Wannenbereiche 74 eine entsprechende erste Dummy-Source-Grabenstruktur 61 in einem Abstand zu einer benachbarten ersten Dummy-Source-Grabenstruktur 61 ab.
  • Jeder der Dummy-Wannenbereiche 74 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang jeder der ersten Dummy-Source-Grabenstrukturen 61 und ist von den dritten und vierten Verbindungsoberflächen 8C und 8D freigelegt. Jeder der Dummy-Wannenbereiche 74 bedeckt die Seitenwand und die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61. Jeder der Dummy-Wannenbereiche 74 bedeckt direkt jede der ersten Dummy-Source-Grabenstrukturen 61. Jeder der Dummy-Wannenbereiche 74 ist elektrisch mit dem Body-Bereich 23 in der Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 verbunden.
  • Vorzugsweise übersteigt die Dicke eines Teils, der die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 jedes der Dummy-Wannenbereiche 74 bedeckt, die Dicke eines Teils, der die Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 jedes der Dummy-Wannenbereiche 74 bedeckt. Die Dicke des Teils jedes der Dummy-Wannenbereiche 74, der die Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jeder der ersten Dummy-Source-Grabenstrukturen 61. Die Dicke des Teils jedes der Dummy-Wannenbereiche 74, der die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 bedeckt, ist die Dicke in Normalenrichtung der Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61.
  • Bei der vorliegenden Ausführungsform wird jeder der Dummy-Wannenbereiche 74 auch in einem Bereich entlang jeder der zweiten Dummy-Source-Grabenstrukturen 63 in der zweiten Dummy-Struktur 60B gebildet. Die Dummy-Wannenbereiche 74 werden jeweils in einer Eins-zu-Eins-Entsprechung zu den zweiten Dummy-Source-Grabenstrukturen 63 gebildet. Jeder der Dummy-Wannenbereiche 74 bedeckt eine entsprechende zweite Dummy-Source-Grabenstruktur 63 in einem Abstand von der Dummy-Gate-Grabenstruktur 62 zur Seite der zweiten Dummy-Source-Grabenstruktur 63.
  • Jeder der Dummy-Wannenbereiche 74 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang jeder der zweiten Dummy-Source-Grabenstrukturen 63 und ist von den dritten und vierten Verbindungsoberflächen 8C und 8D freigelegt. Jeder der Wannenbereiche 74 bedeckt die Seitenwand und die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63. Jeder der Dummy-Wannenbereiche 74 bedeckt jede der zweiten Dummy-Source-Grabenstrukturen 63 mit den Dummy-Kontaktbereichen 73 zwischen jeder der zweiten Dummy-Source-Grabenstrukturen 63 und jedem der Dummy-Wannenbereiche 74.
  • Mit anderen Worten, jeder der Dummy-Wannenbereiche 74 weist einen Abschnitt auf, der jede der zweiten Dummy-Source-Grabenstrukturen 63 mit den Dummy-Kontaktbereichen 73 zwischen jeder der zweiten Dummy-Source-Grabenstrukturen 63 und diesem Abschnitt jedes der Dummy-Wannenbereiche 74 direkt bedeckt, und einen Abschnitt, der jede der zweiten Dummy-Source-Grabenstrukturen 63 mit den Dummy-Kontaktbereichen 73 zwischen jeder der zweiten Dummy-Source-Grabenstrukturen 63 und diesem Abschnitt jedes der Dummy-Wannenbereiche 74 bedeckt. Jeder der Dummy-Wannenbereiche 74 ist elektrisch mit dem Body-Bereich 23 in der Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 verbunden.
  • Vorzugsweise übersteigt die Dicke eines Teils, der die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 jedes der Wannenbereiche 74 bedeckt, die Dicke eines Teils, der die Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 jedes der Wannenbereiche 74 bedeckt. Die Dicke des Teils, der die Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 eines jeden Wannenbereichs 74 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63. Die Dicke des Teils, der die Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63 bedeckt, jedes der Dummy-Wannenbereiche 74 ist die Dicke in Normalenrichtung der Bodenwand jeder der zweiten Dummy-Source-Grabenstrukturen 63.
  • Jeder der Wannenbereiche 74 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) zur Seite der aktiven Fläche 6 hin ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Wannenbereiche 74 liegt. Mit anderen Worten: Jeder der Wannenbereiche 74 ist elektrisch mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) verbunden. Vorzugsweise ist der Bodenabschnitt der Dummy-Wannenbereiche 74 in einer im Wesentlichen einheitlichen Tiefe in Bezug auf die Bodenwand der ersten Dummy-Source-Grabenstrukturen 61 und die Bodenwand der zweiten Dummy-Source-Grabenstrukturen 63 ausgebildet.
  • Vorzugsweise ist der Bodenabschnitt der Dummy-Wannenbereiche 74 im Wesentlichen in der gleichen Tiefe wie der Bodenabschnitt der Wannenbereiche 71 ausgebildet. Die Dummy-Wannenbereiche 74 bilden einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) und erweitern eine Verarmungsschicht in Breiten- und Tiefenrichtung des SiC-Chips 2. Die Dummy-Wannenbereiche 74 bringen den MISFET mit isoliertem Gate in die Nähe der Struktur einer pn-Übergangsdiode und entspannen (lösen) ein elektrisches Feld in dem SiC-Chip 2. Vorzugsweise sind die Dummy-Wannenbereiche 74 so ausgebildet, dass die Verarmungsschicht die Bodenwand der Dummy-Gate-Grabenstrukturen 62 überlappt.
  • Das SiC-Halbleiterbauelement 1 weist eine Vielzahl von p-artigen Dummy-Gate-Wannenbereichen 75 auf, die jeweils in einem Abschnitt entlang der Dummy-Gate-Grabenstrukturen 62 im Oberflächenschichtabschnitt der aktiven Fläche 6 ausgebildet sind. Die Dummy-Gate-Wannenbereiche 75 weisen eine p-artige Verunreinigungskonzentration auf, die die p-artige Verunreinigungskonzentration des Body-Bereichs 23 übersteigt. Vorzugsweise ist die p-artige Verunreinigungskonzentration in jedem Dummy-Gate-Wannenbereiche 75 geringer als die p-artige Verunreinigungskonzentration in den Dummy-Kontaktbereichen 73. Die p-artige Verunreinigungskonzentration in jedem Dummy-Gate-Wannenbereich 75 kann vorzugsweise nicht weniger als 1×1011 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Vorzugsweise ist die p-artige Verunreinigungskonzentration in jedem der Dummy-Gate-Wannenbereiche 75 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration in jedem der Gate-Wannenbereiche 72.
  • Die Dummy-Gate-Wannenbereiche 75 sind jeweils in einer Eins-zu-Eins-Entsprechung in Bezug auf die Dummy-Gate-Grabenstrukturen 62 ausgebildet. Jeder der Dummy-Gate-Wannenbereiche 75 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang jeder der Dummy-Gate-Grabenstrukturen 62. Jeder der Dummy-Gate-Wannenbereiche 75 ist in einem Abstand von der zweiten Dummy-Source-Grabenstruktur 63 zur Seite der Dummy-Gate-Grabenstruktur 62 ausgebildet. Jeder der Dummy-Gate-Wannenbereiche 75 deckt die Seitenwand und die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62 ab. Jeder der Dummy-Gate-Wannenbereiche 75 ist mit dem Body-Bereich 23 in der Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62 elektrisch verbunden.
  • Jeder der Dummy-Gate-Wannenbereiche 75 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Richtung der Seite der ersten Hauptoberfläche 3 ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Dummy-Gate-Wannenbereiche 75 liegt. Bei der vorliegenden Ausführungsform ist jeder der Dummy-Gate-Wannenbereiche 75 im zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jedem der Dummy-Gate-Wannenbereiche 75 liegt.
  • Vorzugsweise übersteigt die Dicke eines Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62 bedeckt, die Dicke eines Teils, der die Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62 von jedem der Dummy-Gate-Wannenbereiche 75 bedeckt. Die Dicke des Teils eines jeden Dummy-Gate-Wannenbereichs 75, der die Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jeder der Dummy-Gate-Grabenstrukturen 62. Die Dicke des Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jeder der Dummy-Gate-Grabenstrukturen 62 bedeckt, ist die Dicke in der Normalenrichtung der Bodenwand der Dummy-Gate-Grabenstruktur 62.
  • Der Bodenabschnitt der Dummy-Gate-Wannenbereiche 75 befindet sich an der Seite der Bodenwand der Dummy-Gate-Grabenstruktur 62 in Bezug auf den Bodenabschnitt der Dummy-Wannenbereiche 74. Vorzugsweise ist der Bodenabschnitt der Dummy-Gate-Wannenbereiche 75 in einer im Wesentlichen gleichmäßigen Tiefe in Bezug auf die Bodenwand der Dummy-Gate-Grabenstrukturen 62 ausgebildet. Vorzugsweise ist der Bodenabschnitt der Dummy-Gate-Wannenbereiche 75 im Wesentlichen in derselben Tiefe wie der Bodenabschnitt der Gate-Wannenbereiche 72 ausgebildet.
  • Die Dummy-Gate-Wannenbereiche 75 bilden einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) und erweitern eine Verarmungsschicht in der Breiten- und Tiefenrichtung des SiC-Chips 2. Die Dummy-Gate-Wannenbereiche 75 bringen den MISFET mit isoliertem Gate in die Nähe der Struktur einer pn-Übergangsdiode und entspannen (lösen) ein elektrisches Feld in dem SiC-Chip 2.
  • 22 ist eine Querschnittsansicht entlang der Linie XXII-XXII in 1 dargestellt. 23 ist eine Querschnittsansicht entlang der Linie XXIII-XXIII in 1. 24 ist eine Querschnittsansicht entlang der Linie XXIV-XXIV in 1. 25 ist eine Querschnittsansicht entlang der Linie XXV-XXV in 1. 26 ist eine Querschnittsansicht entlang der Linie XXVI-XXVI in 1. 27 ist eine Draufsicht, die den Aufbau (Struktur) einer Hauptoberflächenelektrode 120 beschreibt. 28 ist eine Draufsicht, die die Struktur eines zweiten anorganischen Isolierfilms 150 beschreibt.
  • Das SiC-Halbleiterbauelement 1 weist einen p-artigen äußeren Kontaktbereich 80 auf, der an dem Oberflächenschichtabschnitt der äußeren Fläche 7 ausgebildet ist. Der äußere Kontaktbereich 80 kann eine p-artige Verunreinigungskonzentration von mindestens 1×1018 cm-3 und höchstens 1×1021 cm-3 aufweisen. Der äußere Kontaktbereich 80 weist eine p-artige Verunreinigungskonzentration auf, die die p-artige Verunreinigungskonzentration des Body-Bereichs 23 übersteigt. Vorzugsweise ist die p-artige Verunreinigungskonzentration des äußeren Kontaktbereichs 80 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Kontaktbereichs 70 (Dummy-Kontaktbereich 73).
  • Der äußere Kontaktbereich 80 wird in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 und dem Umfangsrand der äußeren Fläche 7 in einem Abstand vom Umfangsrand der aktiven Fläche 6 (erste bis vierte Verbindungsoberflächen 8A bis 8D) und vom Umfangsrand der äußeren Fläche 7 (erste bis vierte Seitenflächen 5A bis 5D) in der Draufsicht gebildet. Der äußere Kontaktbereich 80 erstreckt sich in der Draufsicht bandförmig entlang der aktiven Fläche 6 (erste bis vierte Verbindungsoberflächen 8A bis 8D) . Bei der vorliegenden Ausführungsform ist der äußere Kontaktbereich 80 ringförmig ausgebildet und umgibt die aktive Fläche 6 in der Draufsicht. Genauer gesagt hat der äußere Kontaktbereich 80 eine viereckige Ringform, deren vier Seiten in der Draufsicht parallel zur aktiven Fläche 6 verlaufen.
  • Der äußere Kontaktbereich 80 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 zu der äußeren Fläche 7 hin ausgebildet. Genauer gesagt ist der äußere Kontaktbereich 80 in einem Abstand von dem Bodenabschnitt des zweiten Konzentrationsbereichs 13 zu der äußeren Fläche 7 hin ausgebildet. Die Gesamtheit des äußeren Kontaktbereichs 80 befindet sich auf der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 in Bezug auf die Bodenwand der Gate-Grabenstrukturen 31 und in Bezug auf die Bodenwand der Dummy-Gate-Grabenstrukturen 62. Der Bodenabschnitt des äußeren Kontaktbereichs 80 befindet sich auf der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 in Bezug auf die Bodenwand der ersten Source-Grabenstruktur 41, die Bodenwand der zweiten Source-Grabenstruktur 51, die Bodenwand der ersten Dummy-Source-Grabenstrukturen 61 und die Bodenwand der zweiten Dummy-Source-Grabenstrukturen 63.
  • Vorzugsweise ist der Bodenabschnitt des äußeren Kontaktbereichs 80 im Wesentlichen an der gleichen Tiefenposition wie der Bodenabschnitt der Kontaktbereiche 70 und der Dummy-Kontaktbereiche 73 ausgebildet. Der äußere Kontaktbereich 80 bildet zusammen mit dem zweiten Halbleiterbereich 11 einen pn-Übergangsabschnitt (konkret: den zweiten Konzentrationsbereich 13). So entsteht eine pn-Übergangsdiode, bei der der äußere Kontaktbereich 80 als Anode und der zweite Halbleiterbereich 11 als Kathode dient. Der äußere Kontaktbereich 80 kann auch als Anodenbereich bezeichnet werden.
  • Das SiC-Halbleiterbauelement 1 weist einen p-artigen äußeren Wannenbereich 81 auf, der an dem Oberflächenschichtabschnitt der äußeren Fläche 7 ausgebildet ist. Die p-artige Verunreinigungskonzentration im äußeren Wannenbereich 81 kann vorzugsweise nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Der äußere Wannenbereich 81 hat eine p-artige Verunreinigungskonzentration, die geringer ist als die p-artige Verunreinigungskonzentration des äußeren Kontaktbereichs 80. Vorzugsweise ist die p-artige Verunreinigungskonzentration des äußeren Wannenbereichs 81 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Wannenbereichs 71 (Dummy-Wannenbereich 74). Vorzugsweise ist die p-artige Verunreinigungskonzentration des äußeren Wannenbereichs 81 im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Gate-Wannenbereichs 72 (Dummy-Gate-Wannenbereich 75).
  • Der äußere Wannenbereich 81 wird in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 (erste bis vierte Verbindungsoberflächen 8A bis 8D) und dem äußeren Kontaktbereich 80 in der Draufsicht gebildet. Der äußere Wannenbereich 81 erstreckt sich in der Draufsicht bandförmig entlang der aktiven Fläche 6 (erste bis vierte Verbindungsoberflächen 8A bis 8D). Bei der vorliegenden Ausführungsform ist der äußere Wannenbereich 81 ringförmig (in dieser Ausführungsform viereckig) ausgebildet und umgibt die aktive Fläche 6 (erste bis vierte Verbindungsoberflächen 8A bis 8D) in der Draufsicht.
  • Bei der vorliegenden Ausführungsform ist der äußere Wannenbereich 81 in der gesamten Fläche eines Bereichs zwischen den ersten bis vierten Verbindungsoberflächen 8A bis 8D und dem äußeren Kontaktbereich 80 ausgebildet. Außerdem erstreckt sich der äußere Wannenbereich 81 von der äußeren Fläche 7 in Richtung der ersten bis vierten Verbindungsoberflächen 8A bis 8D und bedeckt die ersten bis vierten Verbindungsoberflächen 8A bis 8D im SiC-Chip 2. Der äußere Wannenbereich 81 ist elektrisch mit dem Wannenbereich 71, dem Dummy-Wannenbereich 74 und dem Dummy-Gate-Wannenbereich 75 im Oberflächenschichtabschnitt der ersten bis vierten Verbindungsoberflächen 8A bis 8D verbunden. Ein Teil des äußeren Wannenbereichs 81, der die ersten bis vierten Verbindungsoberflächen 8A bis 8D bedeckt, kann als integraler (einstückiger) Wannenbereich angesehen werden, der den Wannenbereich 71, den Dummy-Wannenbereich 74 und den Dummy-Gate-Wannenbereich 75 aufweist.
  • Der äußere Wannenbereich 81 ist mit dem Wannenbereich 71 in einem Abschnitt zusammenhängend, in dem die Bodenwand der ersten Source-Grabenstruktur 41 mit der äußeren Fläche 7 in Verbindung steht. Mit anderen Worten: Der äußere Wannenbereich 81 wird oberflächig und zusammenhängend von einem Teil, der die Bodenwand der ersten Grabenstruktur 41 bedeckt, des Wannenbereichs 71 zur äußeren Fläche 7 herausgeführt. Der äußere Wannenbereich 81 ist mit dem Wannenbereich 71 in einem Abschnitt zusammenhängend, in dem die Bodenwand der zweiten Source-Grabenstruktur 51 mit der äußeren Fläche 7 in Verbindung steht. Mit anderen Worten: Der äußere Wannenbereich 81 wird oberflächig und zusammenhängend von einem die Bodenwand der zweiten Grabenstruktur 51 bedeckenden Teil des Wannenbereichs 71 in Richtung der äußeren Fläche 7 herausgeführt.
  • Der äußere Wannenbereich 81 ist in einem Abschnitt, in dem die Bodenwand der ersten Dummy-Source-Grabenstrukturen 61 mit der äußeren Fläche 7 in Verbindung steht, mit dem Dummy-Wannenbereich 74 zusammenhängend. Mit anderen Worten, der äußere Wannenbereich 81 wird oberflächig und zusammenhängend von einem Teil des Dummy-Wannenbereichs 74, der die Bodenwand der ersten Dummy-Source-Grabenstruktur 61 bedeckt, in Richtung der äußeren Fläche 7 herausgeführt. Der äußere Wannenbereich 81 ist in einem Abschnitt, in dem die Bodenwand der zweiten Dummy-Source-Grabenstrukturen 63 mit der äußeren Fläche 7 in Verbindung steht, mit dem Dummy-Wannenbereich 74 zusammenhängend. Mit anderen Worten, der äußere Wannenbereich 81 wird oberflächig und zusammenhängend von einem Teil des Dummy-Wannenbereichs 74, der die Bodenwand der zweiten Dummy-Source-Grabenstruktur 63 bedeckt, in Richtung der äußeren Fläche 7 herausgeführt.
  • Der äußere Wannenbereich 81 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der äußeren Fläche 7 ausgebildet. Genauer gesagt, ist der äußere Wannenbereich 81 in einem Abstand vom Bodenabschnitt des zweiten Konzentrationsbereichs 13 zur äußeren Fläche 7 hin ausgebildet. Die Gesamtheit des äußeren Wannenbereichs 81 befindet sich auf der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 in Bezug auf die Bodenwand der Gate-Grabenstrukturen 31 und in Bezug auf die Bodenwand der Dummy-Gate-Grabenstrukturen 62.
  • Der äußere Wannenbereich 81 ist elektrisch mit dem äußeren Kontaktbereich 80 in der äußeren Fläche 7 verbunden. Der äußere Wannenbereich 81 ist tiefer ausgebildet als der äußere Kontaktbereich 80. Der Bodenabschnitt des äußeren Wannenbereichs 81 befindet sich auf der Bodenseite des zweiten Halbleiterbereichs 11 in Bezug auf die Bodenwand der ersten Source-Grabenstruktur 41, die Bodenwand der zweiten Source-Grabenstruktur 51, die Bodenwand der ersten Dummy-Source-Grabenstrukturen 61 und die Bodenwand der zweiten Dummy-Source-Grabenstrukturen 63. Vorzugsweise ist der Bodenabschnitt des äußeren Wannenbereichs 81 im Wesentlichen an der gleichen Tiefenposition wie der Bodenabschnitt des Wannenbereichs 71 und der Bodenabschnitt des Dummy-Wannenbereichs 74 ausgebildet.
  • Der äußere Wannenbereich 81 bildet zusammen mit dem äußeren Kontaktbereich 80 einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 (konkret, dem zweiten Konzentrationsbereich 13). Außerdem bildet der äußere Wannenbereich 81 einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 in einem Abschnitt entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D. Mit anderen Worten, ein pn-Übergangsabschnitt wird in dem Abschnitt entlang der ersten bis vierten Verbindungsoberflächen 8Abis 8D im SiC-Chip 2 gebildet.
  • Das SiC-Halbleiterbauelement 1 weist mindestens einen (vorzugsweise nicht weniger als zwei und nicht mehr als zwanzig) p-artigen Feldbereich (e) 82A bis 82E auf, der/die in einem Bereich zwischen dem äußeren Kontaktbereich 80 und dem Umfangsrand der äußeren Fläche 7 (erste bis vierte Seitenflächen 5A bis 5D) im Oberflächenschichtabschnitt der äußeren Fläche 7 ausgebildet ist/sind. Bei der vorliegenden Ausführungsform weist das SiC-Halbleiterbauelement 1 fünf Feldbereiche 82A bis 82E auf. Die fünf Feldbereiche 82A bis 82E weisen einen ersten Feldbereich 82A, einen zweiten Feldbereich 82B, einen dritten Feldbereich 82C, einen vierten Feldbereich 82D und einen fünften Feldbereich 82E auf. Die ersten bis fünften Feldbereiche 82A bis 82E werden in dieser Reihenfolge in einem Abstand von der Seite des äußeren Kontaktbereichs 80 zur Umfangsseite der äußeren Fläche 7 gebildet.
  • Die Feldbereiche 82A bis 82E entspannen (lösen) ein elektrisches Feld auf der äußeren Fläche 7. Die Anzahl, die Breite, die Tiefe, die p-artige Verunreinigungskonzentration usw. der Feldbereiche 82A bis 82E können gemäß dem zu entspannenden elektrischen Feld verschiedene Werte haben. Die p-artige Verunreinigung in den Feldbereichen 82A bis 82E kann vorzugsweise nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1018 cm-3 betragen.
  • Jeder der Feldbereiche 82A bis 82E ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der aktiven Fläche 6. Jeder der Feldbereiche 82A bis 82E ist ringförmig ausgebildet und umgibt die aktive Fläche 6 in der Draufsicht. Genauer gesagt hat jeder der Feldbereiche 82A bis 82E eine viereckige Ringform mit vier Seiten, die in der Draufsicht parallel zur aktiven Fläche 6 verlaufen (erste bis vierte Verbindungsoberflächen 8A bis 8D). Jeder der Feldbereiche 82A bis 82E kann als FLR-(engl.: Field Limiting Ring)-Bereich bezeichnet werden.
  • Bei der vorliegenden Ausführungsform ist der innerste erste Feldbereich 82A mit dem äußeren Kontaktbereich 80 verbunden. Der innerste erste Feldbereich 82A bildet zusammen mit dem äußeren Kontaktbereich 80 einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 (konkret: dem zweiten Konzentrationsbereich 13). Andererseits sind die zweiten bis fünften Feldbereiche 82B bis 82E in einem elektrisch schwebenden Zustand (engl.: „floating“) in einem Abstand zum äußeren Kontaktbereich 80 ausgebildet. Jeder der Feldbereiche 82A bis 82E ist tiefer als der äußere Kontaktbereich 80 ausgebildet. Jeder der Feldbereiche 82A bis 82E ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der äußeren Fläche 7 hin ausgebildet. Genauer gesagt, ist jeder der Feldbereiche 82A bis 82E in einem Abstand vom Bodenabschnitt des zweiten Konzentrationsbereichs 13 zur äußeren Fläche 7 hin ausgebildet.
  • Die Gesamtheit der Feldbereiche 82A bis 82E befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 in Bezug auf die Gate-Grabenstruktur 31 und in Bezug auf die Bodenwand der Dummy-Gate-Grabenstrukturen 62. Der Bodenabschnitt jedes der Feldbereiche 82A bis 82E befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 in Bezug auf die Bodenwand der ersten Source-Grabenstruktur 41, die Bodenwand der zweiten Source-Grabenstrukturen 51, die Bodenwand der ersten Dummy-Source-Grabenstrukturen 61 und die Bodenwand der zweiten Dummy-Source-Grabenstrukturen 63.
  • Bezugnehmend auf die Querschnittsansichten von 6 bis 21 weist das SiC-Halbleiterbauelement 1 einen Hauptoberflächenisolierfilm 90 auf, der die erste Hauptoberfläche 3 bedeckt. Genauer gesagt bedeckt der Hauptoberflächenisolierfilm 90 filmförmig die aktive Fläche 6, die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D. Der Hauptoberflächenisolierfilm 90 weist mindestens einen Siliziumoxidfilm, einen Siliziumnitridfilm oder einen Siliziumoxynitridfilm auf. Bei der vorliegenden Ausführungsform hat der Hauptoberflächenisolierfilm 90 eine einschichtige Struktur, die ein Siliziumoxidfilm ist. Genauer gesagt, weist der Hauptoberflächenisolierfilm 90 einen Siliziumoxidfilm auf, der aus einem Oxid des SiC-Chips 2 gebildet ist. Die Dicke des Hauptoberflächenisolierfilms 90 kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 500 nm betragen.
  • Der Hauptoberflächenisolierfilm 90 bedeckt die aktive Fläche 6 so, dass er mit dem Gate-Isolierfilm 33 der Gate-Grabenstrukturen 31, dem Source-Isolierfilm 43 der ersten Source-Grabenstrukturen 41, dem Source-Isolierfilm 43 der zweiten Source-Grabenstrukturen 51, dem Source-Isolierfilm 43 der ersten Dummy-Source-Grabenstrukturen 61, dem Gate-Isolierfilm 33 der Dummy-Gate-Grabenstrukturen 62 und dem Source-Isolierfilm 43 der zweiten Dummy-Source-Grabenstrukturen 63 zusammenhängt.
  • Mit anderen Worten, der Hauptoberflächenisolierfilm 90 legt die Gate-Elektrode 34 der Gate-Grabenstrukturen 31, die Source-Elektrode 44 der ersten Source-Grabenstrukturen 41, die Source-Elektrode 44 der zweiten Source-Grabenstrukturen 51, die Source-Elektrode 44 der ersten Dummy-Source-Grabenstrukturen 61, die Gate-Elektrode 34 der Dummy-Gate-Grabenstrukturen 62 und die Source-Elektrode 44 der zweiten Dummy-Source-Grabenstrukturen 63 auf der aktiven Fläche 6 frei.
  • Der Hauptoberflächenisolierfilm 90 bedeckt die ersten bis vierten Verbindungsoberflächen 8A bis 8D so, dass er mit dem Gate-Isolierfilm 33 der Gate-Grabenstrukturen 31, dem Source-Isolierfilm 43 der ersten Source-Grabenstrukturen 41, dem Source-Isolierfilm 43 der zweiten Source-Grabenstrukturen 51, dem Source-Isolierfilm 43 der ersten Dummy-Source-Grabenstruktur 61, dem Gate-Isolierfilm 33 der Dummy-Gate-Grabenstrukturen 62 und dem Source-Isolierfilm 43 der zweiten Dummy-Source-Grabenstrukturen 63 zusammenhängt.
  • Mit anderen Worten: Der Hauptoberflächenisolierfilm 90 legt die Gate-Elektrode 34 der Gate-Grabenstrukturen 31, die Source-Elektrode 44 der ersten Source-Grabenstrukturen 41, die Source-Elektrode 44 der zweiten Source-Grabenstrukturen 51, die Source-Elektrode 44 der ersten Dummy-Source-Grabenstrukturen 61, die Gate-Elektrode 34 der Dummy-Gate-Grabenstrukturen 62 und die Source-Elektrode 44 der zweiten Dummy-Source-Grabenstrukturen 63 in den ersten bis vierten Verbindungsoberflächen 8A bis 8D frei. Der Hauptoberflächenisolierfilm 90 ist in einem Abstand nach innen vom Umfangsrand der äußeren Fläche 7 (erste bis vierte Innenbereichsseite 5A bis 5D) ausgebildet und hat eine Umfangsendwand, die den Umfangsrandabschnitt der äußeren Fläche 7 freilegt.
  • Bezugnehmend auf 6 und 8 weist das SiC-Halbleiterbauelement 1 eine Vielzahl von Gate-Kontaktelektroden auf, die die Gate-Elektrode 34 der Gate-Grabenstruktur 31 oberhalb der ersten Oberfläche 3 (konkret: aktive Fläche 6) im Transistorbereich 20 bedecken. In 6 sind die Gate-Kontaktelektroden 91 jeweils durch die dicke gestrichelte Linie dargestellt. Bei der vorliegenden Ausführungsform sind die Gate-Kontaktelektroden 91 nicht in dem ersten Umfangsbereich 21 und dem zweiten Umfangsbereich 22 ausgebildet. Mit anderen Worten, die Gate-Kontaktelektroden 91 sind nicht auf der Gate-Elektrode 34 der Dummy-Gate-Grabenstrukturen 62 ausgebildet.
  • Die Gate-Kontaktelektroden 91 decken jeweils die Gate-Grabenstrukturen 31 ab und sind mit den entsprechenden Gate-Elektroden 34 elektrisch verbunden. Genauer gesagt, sind die Gate-Kontaktelektroden 91 an beiden Endabschnitten der Gate-Grabenstrukturen 31 jeweils in einem Abstand zum innenliegenden Abschnitt der Gate-Grabenstrukturen 31 ausgebildet. Mit anderen Worten, die Gate-Kontaktelektroden 91 sind mit den entsprechenden Gate-Elektroden 34 elektrisch verbunden, und zwar in einem Bereich, der an beide Endabschnitte der Gate-Grabenstruktur 31 angrenzt, und zwar in Bezug auf den innenliegenden Abschnitt der Gate-Grabenstruktur 31.
  • Die Gate-Kontaktelektroden 91 sind jeweils von oberhalb der Gate-Grabenstrukturen 31 auf den Hauptoberflächenisolierfilm 90 herausgeführt. Die Gate-Kontaktelektroden 91 sind in der zweiten Richtung Y in der Draufsicht jeweils in einem Abstand zu den ersten Source- Grabenstrukturen 41 ausgebildet. Die Gate-Kontaktelektroden 91 sind in der Draufsicht jeweils in einem Abstand zu den zweiten Source-Grabenstrukturen 51 in der ersten Richtung X ausgebildet.
  • Die Gate-Kontaktelektroden 91 sind abwechselnd mit den ersten Source-Grabenstrukturen 41 in der zweiten Richtung Y so angeordnet, dass in der Draufsicht die einzelne erste Source-Grabenstruktur 41 dazwischenliegt. Bei der vorliegenden Ausführungsform sind die Gate-Kontaktelektroden 91 jeweils in einer sich in der ersten Richtung X erstreckenden Bandform ausgebildet. Die Gate-Kontaktelektroden 91 sind den zweiten Source-Grabenstrukturen 51 in der zweiten Richtung Y in der Draufsicht nicht zugewandt.
  • Die Gate-Kontaktelektroden 91 haben eine Elektrodenbreite WE, die größer ist als die erste Breite W1 der Gate-Grabenstruktur 31 (W1 < WE) in Bezug auf die erste Richtung X. Die Elektrodenbreite WE ist eine Breite in einer Richtung (zweite Richtung Y) senkrecht zu einer Richtung (erste Richtung X), in der sich die Gate-Kontaktelektrode 91 erstreckt. Die Gate-Kontaktelektroden 91 haben eine geringere Länge als die Länge der Gate-Grabenstruktur 31 in der zweiten Richtung Y.
  • Jede der Gate-Kontaktelektroden 91 hat eine Elektrodenoberfläche 91a, die sich entlang der aktiven Fläche 6 erstreckt. Bei der vorliegenden Ausführungsform sind die Gate-Kontaktelektroden 91 in einer sich konischen Form (viereckig-kegelstumpfförmig) ausgebildet, bei der die Elektrodenbreite WE von der aktiven Fläche 6 zur Elektrodenoberfläche 91a hin schmaler wird. Vorzugsweise ist die Elektrodenoberfläche 91a breiter ausgebildet als die Elektrodenoberfläche der Gate-Elektrode 34 in Bezug auf die zweite Richtung Y. Mit anderen Worten: Vorzugsweise weist die Elektrodenoberfläche 91a einen Abschnitt auf, der der Gate-Elektrode 34 in der Normalenrichtung Z zugewandt ist, und einen Abschnitt, der einem Bereich (d. h. dem Hauptoberflächenisolierfilm 90) außerhalb der Gate-Grabenstruktur 31 in der Normalenrichtung Z zugewandt ist.
  • Vorzugsweise ist jede der Gate-Kontaktelektroden 91 aus leitfähigem Polysilizium. Jede der Gate-Kontaktelektroden 91 kann n-artiges Polysilizium aufweisen, das mit einer n-artigen Verunreinigung dotiert ist, und/oder p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Vorzugsweise ist jede der Gate-Kontaktelektroden 91 aus dem gleichen leitfähigen Material wie jede der Gate-Elektroden 34. Bei der vorliegenden Ausführungsform ist jede der Gate-Kontaktelektroden 91 auf einem Herausführabschnitt (lead-out) gebildet, der von jeder der Gate-Elektroden 34 in einen Raum oberhalb der aktiven Fläche 6 herausgeführt ist. Mit anderen Worten, die Gate-Kontaktelektroden 91 werden von der Gate-Elektrode 34 durch den dritten Abschnitt 33c des Gate-Isolierfilms 33 auf den Hauptoberflächenisolierfilm 90 herausgeführt.
  • Bezugnehmend auf die Draufsicht und die Querschnittsansicht, die den Umfangsrand der aktiven Fläche 6 der 5 bis 21 zeigen, weist das SiC-Halbleiterbauelement 1 eine Seitenwandverdrahtung 100 auf, die oberhalb der äußeren Fläche 7 so ausgebildet ist, dass sie mindestens eine der ersten bis vierten Verbindungsoberflächen 8A bis 8D abdeckt. Die Seitenwandverdrahtung 100 (seitliche Verdrahtung) ist als Seitenwandstruktur (Höhenunterschiedsausgleichsstruktur) ausgebildet, die eine zwischen der aktiven Fläche 6 und der äußeren Fläche 7 gebildete Niveaudifferenz (Höhenunterschied) ausgleicht. Genauer gesagt, ist die Seitenwandverdrahtung 100 auf dem Hauptoberflächenisolierfilm 90 ausgebildet.
  • Vorzugsweise deckt die Seitenwandverdrahtung 100 mindestens eine der dritten und vierten Verbindungsoberflächen 8C und 8D ab. Bei der vorliegenden Ausführungsform ist die Seitenwandverdrahtung 100 bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D. Genauer gesagt ist die Seitenwandverdrahtung 100 ringförmig (konkret: viereckig) um die aktive Fläche 6 herum ausgebildet und erstreckt sich über die gesamte Fläche der ersten bis vierten Verbindungsoberflächen 8A bis 8D.
  • Mit anderen Worten, die Seitenwandverdrahtung 100 erstreckt sich in einer Richtung (erste Richtung X) entlang der Gate-Grabenstruktur 31, der ersten Source-Grabenstruktur 41, der zweiten Source-Grabenstruktur 51, der ersten Dummy-Source-Grabenstruktur 61, der Dummy-Gate-Grabenstruktur 62 und der zweiten Dummy-Source-Grabenstruktur 63 auf der Seite der ersten Verbindungsoberfläche 8A und der zweiten Verbindungsoberfläche 8B. Die Seitenwandverdrahtung 100 erstreckt sich in einer Richtung (zweite Richtung Y), die die Gate-Grabenstruktur 31, die erste Source-Grabenstruktur 41, die zweite Source-Grabenstruktur 51, die erste Dummy-Source-Grabenstruktur 61, die Dummy-Gate-Grabenstruktur 62 und die zweite Dummy-Source-Grabenstruktur 63 auf der Seite der dritten Verbindungsoberfläche 8C und der vierten Verbindungsoberfläche 8D schneidet.
  • Ein Teil, der die vier Ecken (Eckabschnitte der ersten bis vierten Verbindungsoberflächen 8A bis 8D) der aktiven Fläche 6 der Seitenwandverdrahtung 100 abdeckt, ist zur Seite der äußeren Fläche 7 hin gekrümmt geformt. Bei der vorliegenden Ausführungsform ist die Seitenwandverdrahtung 100 daher in einer viereckigen Ringform ausgebildet, deren vier Ecken in der Draufsicht als Ganzes gebogen sind.
  • Die Seitenwandverdrahtung 100 weist einen Abschnitt auf, der sich filmförmig entlang der äußeren Fläche 7 erstreckt und einen Abschnitt, der sich filmförmig entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D erstreckt. Ein Teil der Seitenwandverdrahtung 100, der sich oberhalb der äußeren Fläche 7 befindet, kann die äußere Fläche 7 in einem Bereich auf der Seite der äußeren Fläche 7 in Bezug auf die aktive Fläche 6 abdecken. Der Teil der Seitenwandverdrahtung 100, der sich oberhalb der äußeren Fläche 7 befindet, kann eine geringere Dicke haben als die Dicke (erste Tiefe D1) der aktiven Mesa 9.
  • Ein Teil der Seitenwandverdrahtung 100, der sich an den ersten bis vierten Verbindungsoberflächen 8A bis 8D befindet, ist entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D filmförmig ausgebildet. Der Teil der Seitenwandverdrahtung 100, der sich an den ersten bis vierten Verbindungsoberflächen 8A bis 8D befindet, kann eine äußere Oberfläche aufweisen, die von der aktiven Fläche 6 schräg nach unten zur äußeren Fläche 7 geneigt ist. In diesem Fall kann die äußere Oberfläche der Seitenwandverdrahtung 100 in einer gekrümmten Form ausgebildet sein, die in einer Richtung weg von den ersten bis vierten Verbindungsoberflächen 8A bis 8D vorsteht, oder sie kann in einer gekrümmten Form ausgebildet sein, die zur Seite der ersten bis vierten Verbindungsoberflächen 8A bis 8D vertieft ist.
  • Die Seitenwandverdrahtung 100 ist einem Teil des äußeren Wannenbereichs 81 zugewandt, wobei sich der Hauptoberflächenisolierfilm 90 zwischen dem Teil des äußeren Wannenbereichs 81 und der Seitenwandverdrahtung 100 oberhalb der äußeren Fläche 7 befindet. Außerdem ist die Seitenwandverdrahtung 100 dem äußeren Kontaktbereich 80 zugewandt, wobei sich der Hauptoberflächenisolierfilm 90 zwischen dem äußeren Kontaktbereich 80 und der Seitenwandverdrahtung 100 oberhalb der äußeren Fläche 7 befindet. Bei der vorliegenden Ausführungsform ist die Seitenwandverdrahtung 100 in einem Abstand von den Feldbereichen 82A bis 82E in Richtung der Seite der aktiven Fläche 6 in der Draufsicht ausgebildet und nicht den Feldbereichen 82A bis 82E mit dem Hauptoberflächenisolierfilm 90 zwischen den Feldbereichen 82A bis 82E und der Seitenwandverdrahtung 100 zugewandt.
  • Die Seitenwandverdrahtung 100 ist dem SiC-Chip 2 an den ersten bis vierten Verbindungsoberflächen 8A bis 8D zugewandt, wobei sich der Hauptoberflächenisolierfilm 90 zwischen dem SiC-Chip 2 und der Seitenwandverdrahtung 100 befindet. Mit anderen Worten, die Seitenwandverdrahtung 100 ist einem pn-Übergangsabschnitt (pn-Übergangsabschnitt zwischen dem äußeren Wannenbereich 81 und dem zweiten Halbleiterbereich 11) entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D zugewandt, wobei der Hauptoberflächenisolierfilm 90 zwischen dem pn-Übergangsabschnitt und der Seitenwandverdrahtung 100 liegt.
  • Außerdem bedeckt die Seitenwandverdrahtung 100 den freiliegenden Abschnitt der ersten Source-Grabenstruktur 41, den freiliegenden Abschnitt der zweiten Source-Grabenstruktur 51, den freiliegenden Abschnitt der ersten Dummy-Source-Grabenstruktur 61, den freiliegenden Abschnitt der Dummy-Gate-Grabenstruktur 62 und den freiliegenden Abschnitt der zweiten Dummy-Source-Grabenstruktur 63 auf den ersten bis vierten Verbindungsoberflächen 8A bis 8D. Die Seitenwandverdrahtung 100 ist also elektrisch mit der ersten Source-Grabenstruktur 41, der zweiten Source-Grabenstruktur 51, der ersten Dummy-Source-Grabenstruktur 61, der Dummy-Gate-Grabenstruktur 62 und der zweiten Dummy-Source-Grabenstruktur 63 auf den ersten bis vierten Verbindungsoberflächen 8A bis 8D verbunden.
  • Genauer gesagt ist die Seitenwandverdrahtung 100 mit der Source-Elektrode 44 der ersten Source-Grabenstruktur 41, der Source-Elektrode 44 der zweiten Source-Grabenstruktur 51, der Source-Elektrode 44 der ersten Dummy-Source-Grabenstruktur 61, der Gate-Elektrode 34 der Dummy-Gate-Grabenstruktur 62 und der Source-Elektrode 44 der zweiten Dummy-Source-Grabenstruktur 63 an den ersten bis vierten Verbindungsoberflächen 8A bis 8D elektrisch verbunden. Mit anderen Worten: Die Seitenwandverdrahtung 100 ist oberhalb der äußeren Fläche 7 als Source-Potential-gebende Verdrahtung ausgebildet.
  • Bei der vorliegenden Ausführungsform ist die Seitenwandverdrahtung 100 einstückig mit der Source-Elektrode 44 der ersten Source-Grabenstruktur 41, der Source-Elektrode 44 der zweiten Source-Grabenstruktur 51, der Source-Elektrode 44 der ersten Dummy-Source-Grabenstruktur 61, der Gate-Elektrode 34 der Dummy-Gate-Grabenstruktur 62 und der Source-Elektrode 44 der zweiten Dummy-Source-Grabenstruktur 63 an den ersten bis vierten Verbindungsoberflächen 8A bis 8D ausgebildet.
  • Die Seitenwandverdrahtung 100 hat einen Überlappungsabschnitt 101, der auf dem Randabschnitt der aktiven Fläche 6 von mindestens einer der ersten bis vierten Verbindungsoberflächen 8A bis 8D verläuft. Der Überlappungsabschnitt 101 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang des Randabschnitts der aktiven Fläche 6. Bei der vorliegenden Ausführungsform erstreckt sich der Überlappungsabschnitt 101 auf dem Randabschnitt der aktiven Fläche 6 von allen ersten bis vierten Verbindungsoberflächen 8A bis 8D. Mit anderen Worten: Der Überlappungsabschnitt 101 erstreckt sich in der Draufsicht entlang des Randabschnitts der aktiven Fläche 6 und ist ringförmig ausgebildet, um den innenliegenden Abschnitt der aktiven Fläche 6 zu umgeben.
  • Der Überlappungsabschnitt 101 weist ein Paar von ersten Überlappungsabschnitten 101A und ein Paar von zweiten Überlappungsabschnitten 101B auf. Das Paar der ersten Überlappungsabschnitte 101A ist ein Teil des Überlappungsabschnitts 101, der sich entlang der ersten und zweiten Verbindungsoberflächen 8A und 8B erstreckt, und das Paar der zweiten Überlappungsabschnitte 101B ist ein Teil des Überlappungsabschnitts 101, der sich entlang der dritten und vierten Verbindungsoberflächen 8C und 8D erstreckt. Das Paar der ersten Überlappungsabschnitte 101A und das Paar der zweiten Überlappungsabschnitte 101B haben die gleiche Struktur. Nachfolgend wird die Struktur des ersten Überlappungsabschnitts 101A an der Seite der ersten Verbindungsoberfläche 8A und die Struktur des zweiten Überlappungsabschnitts 101B an der Seite der dritten Verbindungsoberfläche 8C beschrieben.
  • Der erste Überlappungsabschnitt 101A ist der aktiven Fläche 6 zugewandt, wobei sich der Hauptoberflächenisolierfilm 90 zwischen der aktiven Fläche 6 und dem ersten Überlappungsabschnitt 101A befindet, und bedeckt mindestens eine erste Dummy-Source-Grabenstruktur 61, die sich an der äußersten Seite befindet. Bei der vorliegenden Ausführungsform deckt der erste Überlappungsabschnitt 101A die gesamte Fläche der einzelnen ersten Dummy-Source-Grabenstruktur 61 ab, die sich an der äußersten Seite befindet. Der erste Überlappungsabschnitt 101A ist elektrisch mit der Source-Elektrode 44 der äußersten ersten Dummy-Source-Grabenstrukturen 61 oberhalb der aktiven Fläche 6 verbunden.
  • Genauer gesagt ist der erste Überlappungsabschnitt 101A einstückig mit der Source-Elektrode 44 der äußersten ersten Dummy-Source-Grabenstruktur 61 oberhalb der aktiven Fläche 6 ausgebildet. Der erste Überlappungsabschnitt 101A kann die ersten Dummy-Source-Grabenstrukturen 61 abdecken. In diesem Fall ist vorzugsweise die Anzahl der ersten Dummy-Source-Grabenstrukturen 61, die durch den ersten Überlappungsabschnitt 101A abgedeckt sind, geringer als die Anzahl der ersten Dummy-Source-Grabenstrukturen 61, die von dem ersten Überlappungsabschnitt 101A freiliegen.
  • Der zweite Überlappungsabschnitt 101B ist der aktiven Fläche 6 zugewandt, wobei sich der Hauptoberflächenisolierfilm 90 zwischen der aktiven Fläche 6 und dem zweiten Überlappungsabschnitt 101B befindet, und bedeckt den Endabschnitt der ersten Source-Grabenstruktur 41, den Endabschnitt der zweiten Source-Grabenstruktur 51, den Endabschnitt der ersten Dummy-Source-Grabenstruktur 61, den Endabschnitt der Dummy-Gate-Grabenstruktur 62 und den Endabschnitt der zweiten Dummy-Source-Grabenstruktur 63. Der zweite Überlappungsabschnitt 101B ist mit der Source-Elektrode 44 der ersten Source-Grabenstruktur 41, der Source-Elektrode 44 der zweiten Source-Grabenstruktur 51, der Source-Elektrode 44 der ersten Dummy-Source-Grabenstruktur 61, der Gate-Elektrode 34 der Dummy-Gate-Grabenstruktur 62 und der Source-Elektrode 44 der zweiten Dummy-Source-Grabenstruktur 63 oberhalb der aktiven Fläche 6 elektrisch verbunden.
  • Genauer gesagt ist der zweite Überlappungsabschnitt 101B einstückig mit der Source-Elektrode 44 der ersten Graben-Grabenstruktur 41, der Source-Elektrode 44 der zweiten Source-Grabenstruktur 51, der Source-Elektrode 44 der ersten Dummy-Source-Grabenstruktur 61, der Gate-Elektrode 34 der Dummy-Gate-Grabenstruktur 62 und der Source-Elektrode 44 der zweiten Dummy-Source-Grabenstruktur 63 über der aktiven Fläche 6 ausgebildet.
  • Der Überlappungsabschnitt 101 hat eine Überlappungsbreite WO. Die Überlappungsbreite WO ist eine Breite in einer Richtung, die senkrecht zu einer Richtung verläuft, in der sich der Überlappungsabschnitt 101 auf Basis der ersten bis vierten Verbindungsoberflächen 8A bis 8D erstreckt. Vorzugsweise ist die Überlappungsbreite WO kleiner als die erste Tiefe D1 der äußeren Fläche 7 (WO < D1) . Vorzugsweise ist die Überlappungsbreite WO kleiner als die dritte Tiefe der ersten Source-Grabenstruktur 41 (WO < D3). Die Überlappungsbreite WO kann gleich oder größer sein als die zweite Tiefe D2 der Gate-Grabenstruktur 31 (WO ≥ D2), oder sie kann kleiner sein als die zweite Tiefe D2 (WO < D2).
  • Vorzugsweise ist die Seitenwandverdrahtung 100 aus leitfähigem Polysilizium. Die Seitenwandverdrahtung 100 kann n-artiges Polysilizium aufweisen, das mit einer n-artigen Verunreinigung dotiert ist, und/oder p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Vorzugsweise ist die Seitenwandverdrahtung 100 aus demselben leitfähigen Material wie die Gate-Elektrode 34. Außerdem ist die Seitenwandverdrahtung 100 vorzugsweise aus demselben leitfähigen Material wie die Source-Elektrode 44.
  • Das SiC-Halbleiterbauelement 1 weist einen ersten anorganischen Isolierfilm 110 auf, der auf dem Hauptoberflächenisolierfilm 90 gebildet ist. Der erste anorganische Isolierfilm 110 kann als „Zwischenschichtisolierfilm“, „dazwischenliegender Isolierfilm“, „oberer Isolierfilm“ oder „abdeckendes Objekt“ bezeichnet werden. Der erste anorganische Isolierfilm 110 kann eine geschichtete Struktur aufweisen, die eine Vielzahl von Isolierfilmen aufweist, oder eine einschichtige Struktur, die aus einem einzelnen Isolierfilm gebildet ist. Vorzugsweise weist der erste anorganische Isolierfilm 110 mindestens einen Siliziumoxidfilm, einen Siliziumnitridfilm oder einen Siliziumoxynitridfilm auf. Der erste anorganische Isolierfilm 110 kann eine geschichtete Struktur, die eine Vielzahl von Siliziumoxidfilmen, eine geschichtete Struktur, die eine Vielzahl von Siliziumnitridfilmen, oder eine geschichtete Struktur, die eine Vielzahl von Siliziumoxinitridfilmen aufweist, haben.
  • Der erste anorganische Isolierfilm 110 kann eine geschichtete Struktur aufweisen, bei der mindestens zwei von den folgenden Filmen, Siliziumoxidfilm, Siliziumnitridfilm oder Siliziumoxynitridfilm, in beliebiger Reihenfolge geschichtet sind. Der erste anorganische Isolierfilm 110 kann eine einschichtige Struktur haben, die aus einem Siliziumoxidfilm, einem Siliziumnitridfilm oder einem Siliziumoxynitridfilm gebildet ist. Bei der vorliegenden Ausführungsform weist der erste anorganische Isolierfilm 110 eine geschichtete Struktur auf, in der eine Vielzahl von Siliziumoxidfilmen geschichtet ist.
  • Genauer gesagt weist der erste anorganische Isolierfilm 110 eine geschichtete Struktur auf, die einen NSG-Film (nichtdotiertes Silikatglas) und einen PSG-Film (Phosphorsilikatglas) aufweist, die in dieser Reihenfolge von der Seite des Hauptoberflächenisolierfilms 90 aus geschichtet sind. Der NSG-Film ist ein Siliziumoxidfilm, der nicht mit Verunreinigungen dotiert ist. Der PSG-Film ist ein Siliziumoxidfilm, der mit Phosphor dotiert ist. Die Dicke des NSG-Films kann vorzugsweise nicht weniger als 10 nm und nicht mehr als 300 nm betragen. Die Dicke des PSG-Films kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 500 nm betragen. Vorzugsweise ist die Dicke des ersten anorganischen Isolierfilms 110 größer als die Dicke des Hauptoberflächenisolierfilms 90.
  • Der erste anorganische Isolierfilm 110 bedeckt den Transistorbereich 20, den ersten Umfangsbereich 21 und den zweiten Umfangsbereich 22 filmförmig oberhalb der aktiven Fläche 6. Der erste anorganische Isolierfilm 110 bedeckt selektiv die Gate-Grabenstrukturen 31, die ersten Source-Grabenstrukturen 41 und die zweiten Source-Grabenstrukturen 51 im Transistorbereich 20. Der erste anorganische Isolierfilm 110 bedeckt den gesamten Bereich der ersten Dummy-Struktur 60A und den gesamten Bereich der zweiten Dummy-Struktur 60B im ersten und zweiten Umfangsbereich 21 und 22. Mit anderen Worten: Der erste anorganische Isolierfilm 110 bedeckt gemeinsam die ersten Dummy-Source-Grabenstrukturen 61, die Dummy-Gate-Grabenstrukturen 62 und die zweiten Dummy-Source-Grabenstruktur 63.
  • Der erste anorganische Isolierfilm 110 bedeckt die Seitenwandverdrahtung 100 in einem Bereich zwischen der aktiven Fläche 6 und der äußeren Fläche 7 und durchquert die erste bis vierte Verbindungsoberfläche 8A bis 8D von oberhalb der aktiven Fläche 6 und wird auf die äußere Fläche 7 herausgeführt. Der erste anorganische Isolierfilm 110 bedeckt die Seitenwandverdrahtung 100 in Filmform. Der erste anorganische Isolierfilm 110 bedeckt den Hauptoberflächenisolierfilm 90 filmförmig oberhalb der äußeren Fläche 7. Der erste anorganische Isolierfilm 110 ist in einem Abstand nach innen vom Umfangsrand der äußeren Fläche 7 (erste bis vierte Seitenflächen 5A bis 5D) ausgebildet und hat eine Umfangsendwand, die den Umfangsrandabschnitt der äußeren Fläche 7 freilegt. Die Umfangsendwand des ersten anorganischen Isolierfilms 110 definiert eine Kerböffnung 111, die den Umfangsrandabschnitt der äußeren Fläche 7 zusammen mit der Umfangsendwand des Hauptoberflächenisolierfilms 90 freilegt.
  • Bezugnehmend auf 6 und 14 weist der erste anorganische Isolierfilm 110 eine Vielzahl von Gate-Öffnungen 112 auf der Seite der aktiven Fläche 6 auf. Die Gate-Öffnungen 112 befinden sich auf der Seite des Transistorbereichs 20 und legen jeweils beide Endabschnitte der Gate-Grabenstrukturen 31 frei. Die Gate-Öffnungen 112 sind nicht auf der Seite des ersten Umfangsbereichs 21 und auf der Seite des zweiten Umfangsbereichs 22 ausgebildet und legen die Dummy-Gate-Grabenstrukturen 62 nicht frei.
  • Bei der vorliegenden Ausführungsform legen die Gate-Öffnungen 112 die Gate-Kontaktelektroden 91 jeweils in einer Eins-zu-eins-Entsprechung frei. Selbstverständlich können die Gate-Öffnungen 112 jeweils die einzelne Gate-Kontaktelektrode 91 in einer Eins-zu-Viele-Entsprechung freilegen. Bei der vorliegenden Ausführungsform legt jede der Gate-Öffnungen 112 die Elektrodenoberfläche 91a einer entsprechenden Gate-Kontaktelektrode 91 in einem Abstand vom Umfangsrand einer entsprechenden Gate-Kontaktelektrode 91 in der Draufsicht frei.
  • Mit anderen Worten: Jede der Gate-Öffnungen 112 legt nur die Elektrodenoberfläche 91a einer entsprechenden Gate-Kontaktelektrode 91 frei. Bei der vorliegenden Ausführungsform sind die Gate-Öffnungen 112 jeweils bandförmig ausgebildet und erstrecken sich in einer Richtung (erste Richtung X), in der die Gate-Kontaktelektrode 91 verläuft. Die Gate-Öffnungen 112 sind in der Draufsicht als Ganzes streifenförmig ausgebildet. Die ebene Form der Gate-Öffnungen 112 ist beliebig und kann kreisförmig sein.
  • Bezugnehmend auf 11 weist der erste anorganische Isolierfilm 110 eine Vielzahl von Source-Öffnungen 113 auf der Seite der aktiven Fläche 6 auf. Die Source-Öffnungen 113 befinden sich auf der Seite des Transistorbereichs 20 und legen jeweils die ersten Source-Grabenstrukturen 41 frei. Die Source-Öffnungen 113 legen die zweiten Source-Grabenstrukturen 51 nicht frei. Mit anderen Worten: Die zweiten Source-Grabenstrukturen 51 sind von dem ersten anorganischen Isolierfilm 110 bedeckt. Auch sind die Source-Öffnungen 113 nicht auf der Seite des ersten Umfangsbereichs 21 und auf der Seite des zweiten Umfangsbereichs 22 ausgebildet und legen nicht die ersten Dummy-Source-Grabenstrukturen 61 und die zweiten Dummy-Grabenstrukturen 63 frei.
  • Bei der vorliegenden Ausführungsform sind die Source-Öffnungen 113 jeweils in eins-zu-eins-Entsprechung zu den Kontaktbereichen 70 ausgebildet und legen entsprechende erste Source-Grabenstrukturen 41 jeweils an mehreren Stellen frei. Mit anderen Worten, die Source-Öffnungen 113 sind gemäß der Anordnung der Kontaktbereiche 70 in der Draufsicht in den ersten Richtungen X und den zweiten Richtungen Y in einem Matrixmuster oder einem gestaffelten Muster mit Abständen dazwischen angeordnet.
  • Bei der vorliegenden Ausführungsform sind die Source-Öffnungen 113 jeweils bandförmig ausgebildet, die sich in der ersten Richtung X entsprechend der ebenen Form der Kontaktbereiche 70 erstreckt. Die ebene Form der Source-Öffnungen 113 ist beliebig und kann kreisförmig sein. Jede der Source-Öffnungen 113 legt einen entsprechenden Source-Bereich 24 und einen entsprechenden Kontaktbereich 70 zusätzlich zur Source-Elektrode 44 einer entsprechenden ersten Source-Grabenstrukturen 41 frei. Selbstverständlich können die Source-Öffnungen 113 die ersten Source-Grabenstrukturen 41 jeweils in einer Eins-zu-Eins-Entsprechung freilegen. Vorzugsweise sind in diesem Fall die ersten Source-Grabenstrukturen 41 bandförmig ausgebildet, die sich entlang der entsprechenden ersten Source-Grabenstruktur 41 erstreckt.
  • Bezugnehmend auf 10, 13 und 14 weist der erste anorganische Isolierfilm 110 mindestens eine Seitenwandöffnung 114 an der Seite der äußeren Fläche 7 auf. Bei der vorliegenden Ausführungsform weist der erste anorganische Isolierfilm 110 eine einzelne Seitenwandöffnung 114 auf. Die Seitenwandöffnung 114 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der Seitenwandverdrahtung 100. Bei der vorliegenden Ausführungsform ist die Seitenwandöffnung 114 ringförmig (konkret: viereckig) ausgebildet und erstreckt sich in der Draufsicht entlang der Seitenwandverdrahtung 100. Die Seitenwandöffnung 114 legt einen Teil der Seitenwandverdrahtung 100 frei, der die äußere Fläche 7 über den gesamten Umfang bedeckt. Bei der vorliegenden Ausführungsform legt die Seitenwandöffnung 114 auch den äußeren Kontaktbereich 80 über den gesamten Umfang frei.
  • Bezugnehmend auf 22 bis 28 weist das SiC-Halbleiterbauelement 1 eine erste Hauptoberflächenelektrode 120 auf, die auf dem ersten anorganischen Isolierfilm 110 ausgebildet ist. Bei der vorliegenden Ausführungsform ist die erste Hauptoberflächenelektrode 120 nur oberhalb der aktiven Fläche 6 und nicht oberhalb der äußeren Fläche 7 angeordnet. Die erste Hauptoberflächenelektrode 120 weist eine Gate-Hauptoberflächenelektrode 121 auf. Die Gate-Hauptoberflächenelektrode 121 kann als Gate-Pad-Elektrode bezeichnet werden. Die Gate-Hauptoberflächenelektrode 121 ist mit den Gate-Grabenstruktur 31 (Gate-Elektrode 34) elektrisch verbunden und gibt das Gate-Potential (Gate-Signal) von außen an die Gate-Grabenstrukturen 31 (Gate-Elektrode 34) weiter.
  • Die Gate-Hauptoberflächenelektrode 121 ist in der Draufsicht in einem Abstand von der ersten bis vierten Verbindungsoberfläche 8A bis 8D oberhalb des Umfangsrandabschnitts der aktiven Fläche 6 angeordnet. Bei der vorliegenden Ausführungsform ist die Gate-Hauptoberflächenelektrode 121 in einem Bereich angeordnet, der dem zentralen Abschnitt der ersten Verbindungsoberfläche 8A im Umfangsbereich der aktiven Fläche 6 zugewandt ist. Die Gate-Hauptoberflächenelektrode 121 ist zumindest von der äußersten ersten Dummy-Source-Grabenstruktur 61 (Seitenwandverdrahtung 100) in Richtung der Innenseite der aktiven Fläche 6 beabstandet. Die Gate-Hauptoberflächenelektrode 121 hat eine viereckige Form mit vier Seiten, die in der Draufsicht parallel zur aktiven Fläche 6 verlaufen.
  • Die Gate-Hauptoberflächenelektrode 121 ist einem Teil des ersten Umfangsbereichs 21 (Teil der ersten Dummy-Struktur 60A) zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen dem Teil des ersten Umfangsbereichs 21 und der Gate-Hauptoberflächenelektrode 121 liegt. Vorzugsweise ist die Gate-Hauptoberflächenelektrode 121 mindestens einer der ersten Dummy-Source-Grabenstruktur 61 zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen der ersten Dummy-Source-Grabenstruktur 61 und der Gate-Hauptoberflächenelektrode 121 liegt. Bei der vorliegenden Ausführungsform kreuzt die Gate-Hauptoberflächenelektrode 121 die ersten Dummy-Source-Grabenstrukturen 61. Die Gate-Hauptoberflächenelektrode 121 ist durch den ersten anorganischen Isolierfilm 110 elektrisch von den ersten Dummy-Source-Grabenstrukturen 61 getrennt.
  • Die Gate-Hauptoberflächenelektrode 121 wird von der Seite der ersten Dummy-Struktur 60A zur Seite der zweiten Dummy-Struktur 60B herausgeführt und ist einem Teil der zweiten Dummy-Struktur 60B zugewandt, wobei sich der erste anorganische Isolierfilm 110 zwischen dem Teil der zweiten Dummy-Struktur 60B und der Gate-Hauptoberflächenelektrode 121 befindet. Die Gate-Hauptoberflächenelektrode 121 ist entweder der Dummy-Gate-Grabenstruktur 62 oder der zweiten Dummy-Source-Grabenstruktur 63 zugewandt, wobei sich der erste anorganische Isolierfilm 110 zwischen der Struktur 62 (63) und der Gate-Hauptoberflächenelektrode 121 befindet. Bei der vorliegenden Ausführungsform kreuzt die Gate-Hauptoberflächenelektrode 121 alle Dummy-Gate-Grabenstrukturen 62 und die zweiten Dummy-Source-Grabenstruktur 63. Die Gate-Hauptoberflächenelektrode 121 ist durch den ersten anorganischen Isolierfilm 110 von den Dummy-Gate-Grabenstrukturen 62 und von den zweiten Dummy-Source-Grabenstrukturen 63 elektrisch getrennt.
  • Die Gate-Hauptoberflächenelektrode 121 ist von der Seite des ersten Umfangsbereichs 21 zur Seite des Transistorbereichs 20 herausgeführt und einem Teil der Transistorstruktur 30 zugewandt, wobei sich der erste anorganische Isolierfilm 110 zwischen dem Teil der Transistorstruktur 30 und der Gate-Hauptoberflächenelektrode 121 befindet. Die Gate-Hauptoberflächenelektrode 121 ist entweder der Gate-Grabenstruktur 31 oder der ersten Source-Grabenstruktur 41 oder beiden zugewandt. Bei der vorliegenden Ausführungsform kreuzt die Gate-Hauptoberflächenelektrode 121 die Gate-Grabenstrukturen 31 und die ersten Source-Grabenstrukturen 41. Die Gate-Hauptoberflächenelektrode 121 ist durch den ersten anorganischen Isolierfilm 110 von den Gate-Grabenstrukturen 31 und von den ersten Source-Grabenstrukturen 41 elektrisch getrennt. Die Gate-Hauptoberflächenelektrode 121 ist in einem Abstand zu den zweiten Source-Grabenstrukturen 51 angeordnet und auch elektrisch von den zweiten Grabenstrukturen 51 getrennt.
  • Die Gate-Hauptoberflächenelektrode 121 hat eine Gate-Elektrodenseitenwand 121a (Elektrodenseitenwand), die am ersten anorganischen Isolierfilm 110 angeordnet ist. Die Gate-Elektrodenseitenwand 121a hat eine konische Form, die von der Oberfläche der Gate-Hauptoberflächenelektrode 121 schräg nach unten geneigt ist. Die Gate-Elektrodenseitenwand 121a kann in einer gekrümmten, sich konischen Form ausgebildet sein, die in Richtung des ersten anorganischen Isolierfilms 110 gekrümmt ist.
  • Die erste Hauptoberflächenelektrode 120 weist eine Source-Hauptoberflächenelektrode 122 auf. Die Source-Hauptoberflächenelektrode 122 ist auf der aktiven Fläche 6 in einem Abstand von der Gate-Hauptoberflächenelektrode 121 angeordnet. Die Source-Hauptoberflächenelektrode 122 kann auch als Source-Pad-Elektrode bezeichnet werden. Die Source-Hauptoberflächenelektrode 122 ist elektrisch mit den ersten Source-Grabenstrukturen 41 (der Source-Elektrode 44) verbunden und gibt das Source-Potential von außen an die ersten Source-Grabenstrukturen 41 (Source-Elektrode 44) ab.
  • Die Source-Hauptoberflächenelektrode 122 ist auf der aktiven Fläche 6 in einem Abstand von der ersten bis vierten Verbindungsoberfläche 8A bis 8D in der Draufsicht ausgebildet. Bei der vorliegenden Ausführungsform hat die Source-Hauptoberflächenelektrode 122 eine viereckige Form mit vier zur aktiven Fläche 6 parallelen Seiten (erste bis vierte Verbindungsoberflächen 8A bis 8D) in der Draufsicht. Genauer gesagt ist die Source-Hauptoberflächenelektrode 122 polygonal geformt und weist einen konkaven Abschnitt auf, der zur Innenseite der aktiven Fläche 6 hin vertieft ist, so dass er in der Draufsicht mit der Gate-Hauptoberflächenelektrode 121 an einer Seite entlang der ersten Verbindungsoberfläche 8A übereinstimmt.
  • Die Source-Hauptoberflächenelektrode 122 hat eine ebene Fläche, die größer ist als die ebene Fläche der Gate-Hauptoberflächenelektrode 121. Die Source-Hauptoberflächenelektrode 122 ist in einem Abstand von mindestens einer äußersten ersten Dummy-Source-Grabenstrukturen 61 (Seitenwandverdrahtung 100) zur Innenseite der aktiven Fläche 6 angeordnet. Bei der vorliegenden Ausführungsform ist die Source-Hauptoberflächenelektrode 122 in einem Abstand von der ersten Dummy-Struktur 60A zur Innenseite der aktiven Fläche 6 in der Draufsicht angeordnet.
  • Die Source-Hauptoberflächenelektrode 122 weist einen Hauptabschnitt 123, einen ersten Herausführabschnitt 124, einen zweiten Herausführabschnitt 125 und einen dritten Herausführabschnitt 126 auf. Der Hauptabschnitt 123 ist oberhalb des Transistorbereichs 20 angeordnet und der Gate-Hauptoberflächenelektrode 121 in der zweiten Richtung Y zugewandt. Bei der vorliegenden Ausführungsform ist der Hauptabschnitt 123 allen Gate-Grabenstrukturen 31 und allen ersten Source-Grabenstrukturen 41 zugewandt. Der Hauptabschnitt 123 tritt von oberhalb des ersten anorganischen Isolierfilms 110 in die Source-Öffnungen 113 ein und ist elektrisch mit den Source-Bereichen 24, den Source-Elektroden 44 und den Kontaktbereichen 70 verbunden. Das Source-Potential, das an der Source-Hauptoberflächenelektrode 122 anliegt, wird also an die Source-Elektroden 44, an die Source-Bereiche 24 und an die Kontaktbereiche 70 abgegeben.
  • Der erste Herausführabschnitt 124 wird von oberhalb des Transistorbereichs 20 auf die eine Seite (Seite der dritten Verbindungsoberfläche 8C) des ersten Umfangsbereichs 21 herausgeführt und ist der Gate-Hauptoberflächenelektrode 121 in der ersten Richtung X zugewandt. Der zweite Herausführabschnitt 125 wird von oberhalb des Transistorbereichs 20 auf die andere Seite (Seite der vierten Verbindungsoberfläche 8D) des ersten Umfangsbereichs 21 herausgeführt und ist dem ersten Herausführabschnitt 124 zugewandt, wobei die Gate-Hauptoberflächenelektrode 121 zwischen dem ersten Ausführungsabschnitt 124 und dem zweiten Ausführungsabschnitt 125 in der ersten Richtung X liegt.
  • Die ersten und zweiten Herausführabschnitte 124 und 125 sind einem Teil der zweiten Dummy-Struktur 60B zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen dem Teil der zweiten Dummy-Struktur 60B und den ersten und zweiten Abschnitten 124 und 125 liegt. Der erste und der zweite Herausführabschnitt 124 und 125 sind entweder der Dummy-Gate-Grabenstruktur 62 oder der zweiten Dummy-Source-Grabenstrukturen 63 zugewandt. Bei der vorliegenden Ausführungsform sind die ersten und zweiten Abschnitte 124 und 125 sowohl der Dummy-Gate-Grabenstruktur 62 als auch der zweiten Dummy-Source-Grabenstrukturen 63 zugewandt.
  • Die ersten und zweiten Herausführabschnitte 124 und 125 können den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 entsprechend zugewandt sein. Die ersten und zweiten Grabenabschnitte 124 und 125 sind von den Dummy-Gate-Grabenstrukturen 62 bzw. von den zweiten Dummy-Source-Grabenstrukturen 63 mittels des ersten anorganischen Isolierfilms 110 elektrisch getrennt.
  • Bei der vorliegenden Ausführungsform sind die ersten und zweiten Herausführabschnitte 124 und 125 in einem Abstand von der Seite der ersten Dummy-Struktur 60A zur Seite der zweiten Dummy-Struktur 60B hin angeordnet. Daher sind die ersten und zweiten Herausführabschnitte 124 und 125 nicht den ersten Dummy-Source-Grabenstrukturen 61 zugewandt mit dem ersten anorganischen Isolierfilm 110 zwischen den ersten Dummy-Source-Grabenstrukturen 61 und den ersten und zweiten Herausführabschnitten 124 und 125. Die ersten und zweiten Herausführabschnitte 124 und 125 sind durch den ersten anorganischen Isolierfilm 110 von den ersten Dummy-Source-Grabenstrukturen 61 elektrisch getrennt.
  • Selbstverständlich können die ersten und zweiten Herausführabschnitt 124 und 125 von der Seite der zweiten Dummy-Struktur 60B zur Seite der ersten Dummy-Struktur 60A herausgeführt sein und einem Teil der ersten Dummy-Struktur 60A zugewandt sein, wobei sich der erste anorganische Isolierfilm 110 zwischen dem Teil der ersten Dummy-Struktur 60A und den ersten und zweiten Herausführabschnitten 124 und 125 befindet. In diesem Fall können die ersten und zweiten Herausführabschnitte 124 und 125 mindestens einer ersten Dummy-Source-Grabenstruktur 61 zugewandt sein, wobei der erste anorganische Isolierfilm 110 zwischen der ersten Dummy-Source-Grabenstruktur 61 und den ersten und zweiten Herausführabschnitten 124 und 125 liegt.
  • Der dritte Herausführungsabschnitt 126 wird von oberhalb des Transistorbereichs 20 zu einem Raum oberhalb des zweiten Umfangsbereichs 22 herausgeführt und ist einem Teil der zweiten Dummy-Struktur 60B zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen dem Teil der zweiten Dummy-Struktur 60B und dem dritten Herausführungsabschnitt 126 liegt. Der dritte Herausführabschnitt 126 ist entweder der Dummy-Gate-Grabenstruktur 62 oder der zweiten Dummy-Source-Grabenstruktur oder beiden 63 zugewandt.
  • Bei der vorliegenden Ausführungsform ist der dritte Herausführabschnitt 126 sowohl der Dummy-Gate-Grabenstruktur 62 als auch der zweiten Dummy-Source-Grabenstrukturen 63 zugewandt. Der dritte Herausführabschnitt 126 kann den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 zugewandt sein. Der dritte Herausführabschnitt 126 ist von den Dummy-Gate-Grabenstrukturen 62 und von den zweiten Dummy-Source-Grabenstrukturen 63 durch den ersten anorganischen Isolierfilm 110 elektrisch getrennt.
  • Der dritte Herausführungsabschnitt 126 wird von der Seite der zweiten Dummy-Struktur 60B zur Seite der ersten Dummy-Struktur 60A herausgeführt und ist einem Teil der ersten Dummy-Struktur 60A zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen dem Teil der ersten Dummy-Struktur 60A und dem dritten Herausführungsabschnitt 126 liegt. Bei der vorliegenden Ausführungsform ist der dritte Herausführabschnitt 126 den ersten Dummy-Source-Grabenstrukturen 61 (in dieser Ausführungsform alle ersten Dummy-Source-Grabenstrukturen 61) zugewandt, wobei sich der erste anorganische Isolierfilm 110 zwischen den ersten Dummy-Source-Grabenstrukturen 61 und dem dritten Herausführabschnitt 126 befindet. Der dritte Herausführabschnitt 126 ist durch den ersten anorganischen Isolierfilm 110 elektrisch von den ersten Dummy-Source-Grabenstrukturen 61 getrennt.
  • Die Source-Hauptoberflächenelektrode 122 hat eine Source-Elektrodenseitenwand 122a (Elektrodenseitenwand), die am ersten anorganischen Isolierfilm 110 angeordnet ist. Die Source-Elektrodenseitenwand 122a ist konisch geformt und von der Hauptoberfläche der Source-Hauptoberflächenelektrode 122 schräg nach unten geneigt. Die Source-Elektrodenseitenwand 122a kann in einer gekrümmten, sich verjüngenden (konischen) Form ausgebildet sein, die in Richtung des ersten anorganischen Isolierfilms 110 gekrümmt ist.
  • Das SiC-Halbleiterbauelement 1 weist eine Verdrahtungselektrode 130 auf, die auf dem ersten anorganischen Isolierfilm 110 ausgebildet ist. Die Verdrahtungselektrode 130 ist um einen beliebigen Bereich herumgeführt, der einen Bereich aufweist, der die aktive Fläche 6 bedeckt, und einen Bereich, der die äußere Fläche 7 auf dem ersten anorganischen Isolierfilm 110 bedeckt.
  • Die Verdrahtungselektrode 130 weist eine Gate-Verdrahtungselektrode 131 (Gate-Verdrahtung) auf. Die Gate-Verdrahtungselektrode 131 kann auch als Gate-Fingerelektrode bezeichnet werden. Die Gate-Verdrahtungselektrode 131 ist von der Gate-Hauptoberflächenelektrode 121 auf einen die aktive Fläche 6 bedeckenden Teil des ersten anorganischen Isolierfilms 110 herausgeführt. Die Gate-Verdrahtungselektrode 131 ist oberhalb der aktiven Fläche 6 und nicht oberhalb der äußeren Fläche 7 angeordnet. Die Gate-Verdrahtungselektrode 131 überträgt das Gate-Potential, das an der Gate-Hauptoberflächenelektrode 121 anliegt, auf einen anderen Bereich.
  • Die Gate-Verdrahtungselektrode 131 ist von der Gate-Hauptoberflächenelektrode 121 zu einem Bereich zwischen den ersten bis vierten Verbindungsoberflächen 8A bis 8D und der Source-Hauptoberflächenelektrode 122 in einem Abstand von den ersten bis vierten Verbindungsoberflächen 8A bis 8D und von der Source-Hauptoberflächenelektrode 122 herausgeführt. Die Gate-Verdrahtungselektrode 131 ist bandförmig ausgebildet und erstreckt sich entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D. Genauer gesagt, erstreckt sich die Gate-Verdrahtungselektrode 131 vorzugsweise bandförmig entlang mindestens zweier der ersten bis vierten Verbindungsoberflächen 8A bis 8D, so dass sie der Source-Hauptoberflächenelektrode 122 in der Draufsicht aus mehreren Richtungen zugewandt ist.
  • Bei der vorliegenden Ausführungsform ist die Gate-Verdrahtungselektrode 131 der Source-Hauptoberflächenelektrode 122 in der Draufsicht aus vier Richtungen zugewandt. Ein Teil der Gate-Verdrahtungselektrode 131, der sich entlang der vier Ecken der aktiven Fläche 6 erstreckt, ist in Richtung der äußeren Fläche 7 gebogen. Bei der vorliegenden Ausführungsform erstreckt sich die Gate-Verdrahtungselektrode 131 daher bandförmig, deren vier Ecken in der Draufsicht als Ganzes gebogen sind. Die Gate-Verdrahtung 131 hat einen offenen Abschnitt auf der Seite der zweiten Verbindungsoberfläche 8B. Die Position und die Größe des offenen Abschnitts sind frei wählbar.
  • Die Gate-Verdrahtungselektrode 131 wird von der Gate-Hauptoberflächenelektrode 121 auf den ersten Umfangsbereich 21 herausgeführt und erstreckt sich entlang der ersten und dritten Verbindungsoberflächen 8A und 8C. Die Gate-Verdrahtungselektrode 131 ist einem Teil der ersten Dummy-Struktur 60A und einem Teil der zweiten Dummy-Struktur 60B auf der Seite des ersten Umfangsbereichs 21 zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen diesen Teilen und der Gate-Verdrahtungselektrode 131 liegt.
  • Genauer gesagt ist die Gate-Verdrahtungselektrode 131 den ersten Dummy-Source-Grabenstrukturen 61, den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 zugewandt, wobei sich der erste anorganische Isolierfilm 110 zwischen diesen Strukturen und der Gate-Verdrahtungselektrode 131 befindet. Die Gate-Verdrahtung-Elektrode 131 ist mittels des ersten anorganischen Isolierfilms 110 elektrisch von den ersten Dummy-Source-Grabenstrukturen 61, den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 getrennt.
  • Die Gate-Verdrahtungselektrode 131 ist von der Seite des ersten Umfangsbereichs 21 zur Seite des Transistorbereichs 20 herausgeführt und erstreckt sich entlang der dritten und vierten Verbindungsoberflächen 8C und 8D. Die Gate-Verdrahtungselektrode 131 ist einem Teil der Transistorstruktur 30 auf der Seite des Transistorbereichs 20 zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen dem Teil der Transistorstruktur 30 und der Gate-Verdrahtungselektrode 131 liegt. Die Gate-Verdrahtungselektrode 131 schneidet (insbesondere senkrecht) die Gate-Grabenstrukturen 31 und die ersten Source-Grabenstrukturen 41 in der Draufsicht im Transistorbereich 20.
  • Genauer gesagt erstreckt sich die Gate-Verdrahtungselektrode 131 in einer Richtung (zweite Richtung Y), die eine Richtung (erste Richtung X) schneidet, in der sich die Gate-Grabenstrukturen 31 und die ersten Source-Grabenstrukturen 41 erstrecken. Mit anderen Worten: Die Gate-Verdrahtungselektrode 131 erstreckt sich in einer Richtung (zweite Richtung Y), die die einander zugewandten Richtungen (erste Richtung X) der Gate-Grabenstrukturen 31 und der zweiten Source-Grabenstrukturen 51 (insbesondere senkrecht) schneidet.
  • Die Gate-Verdrahtungselektrode 131 erstreckt sich so, dass sie in der Draufsicht einen Bereich zwischen der Gate-Grabenstruktur 31 und der zweiten Source-Grabenstruktur 51 durchquert und den Endabschnitt der Gate-Grabenstrukturen 31, den innenliegenden Abschnitt der ersten Source-Grabenstrukturen 41 und den Endabschnitt der zweiten Source-Grabenstrukturen 51 (insbesondere senkrecht) schneidet. Die Gate-Verdrahtungselektrode 131 tritt von oberhalb des ersten anorganischen Isolierfilms 110 in die Gate-Öffnungen 112 ein und ist mit den Gate-Kontaktelektroden 91 elektrisch verbunden. Das an der Gate-Hauptoberflächenelektrode 121 anliegende Gate-Potential wird also über die Gate-Verdrahtungselektrode 131 an die Gate-Grabenstrukturen 31 weitergegeben.
  • Die Gate-Verdrahtungselektrode 131 wird aus dem Transistorbereich 20 in einen Raum oberhalb des zweiten Umfangsbereichs 22 herausgeführt und erstreckt sich entlang der dritten Oberfläche 8C und der zweiten Oberfläche 8B. Die Gate-Verdrahtungselektrode 131 ist einem Teil der ersten Dummy-Struktur 60A und einem Teil der zweiten Dummy-Struktur 60B zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen diesen Teilen und der Gate-Verdrahtungselektrode 131 auf der Seite des zweiten Umfangsbereichs 22 liegt.
  • Genauer gesagt ist die Gate-Verdrahtungselektrode 131 den ersten Dummy-Source-Grabenstrukturen 61, den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 zugewandt, wobei sich der erste anorganische Isolierfilm 110 zwischen diesen Strukturen und der Gate-Verdrahtungselektrode 131 befindet. Die Gate-Verdrahtung-Elektrode 131 ist mittels des ersten anorganischen Isolierfilms 110 elektrisch von den ersten Dummy-Source-Grabenstrukturen 61, den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 getrennt.
  • Die Gate-Verdrahtungselektrode 131 hat eine Gate-Verdrahtungsseitenwand 131a (Verdrahtungsseitenwand), die am ersten anorganischen Isolierfilm 110 angeordnet ist. Die Gate-Verdrahtungsseitenwand 131a hat eine konische Form, die von der Hauptoberfläche der Gate-Verdrahtungselektrode 131 schräg nach unten geneigt ist. Die Gate-Verdrahtungsseitenwand 131a kann in einer gekrümmten, sich verjüngenden (konischen) Form ausgebildet sein, die in Richtung des ersten anorganischen Isolierfilms 110 gekrümmt ist.
  • Die Verdrahtungselektrode 130 weist eine Source-Verdrahtungselektrode 132 (Source-Verdrahtung) auf. Die Source-Verdrahtungselektrode 132 kann als Source-Fingerelektrode bezeichnet werden. Die Source-Verdrahtungselektrode 132 überträgt das Source-Potential, das an der Source-Hauptoberflächenelektrode 122 anliegt, auf einen anderen Bereich. Die Source-Verdrahtungselektrode 132 geht von der Source-Hauptoberflächenelektrode 122 durch den offenen Abschnitt der Gate-Verdrahtungselektrode 131 und ist auf einen Teil des ersten anorganischen Isolierfilms 110 herausgeführt, der die Seitenwandverdrahtung 100 bedeckt. Die Source-Verdrahtungselektrode 132 ist bandförmig ausgebildet und erstreckt sich entlang der Seitenwandverdrahtung 100 in einem Abstand von der Gate-Verdrahtungselektrode 131 in der Draufsicht.
  • Die Source-Verdrahtungselektrode 132 ist bandförmig ausgebildet und erstreckt sich entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D. Genauer gesagt, erstreckt sich die Source-Verdrahtungselektrode 132 vorzugsweise bandförmig entlang mindestens zweier der ersten bis vierten Verbindungsoberflächen 8A bis 8D, so dass sie der Source-Hauptoberflächenelektrode 122 in der Draufsicht aus mehreren Richtungen zugewandt ist. Bei der vorliegenden Ausführungsform ist die Source-Verdrahtungselektrode 132 ringförmig (insbesondere viereckig) ausgebildet und erstreckt sich entlang der Seitenwandverdrahtung 100, so dass sie der Source-Hauptoberflächenelektrode 122 in der Draufsicht aus vier Richtungen zugewandt ist. Mit anderen Worten: Die Source-Verdrahtungselektrode 132 umgibt in der Draufsicht die Gate-Hauptoberflächenelektrode 121, die Source-Hauptoberflächenelektrode 122 und die Gate-Verdrahtungselektrode 131.
  • Ein Teil der Source-Verdrahtungselektrode 132, der sich entlang der vier Ecken der aktiven Fläche 6 erstreckt, ist zur Seite der äußeren Fläche 7 hin gekrümmt geformt. Bei der vorliegenden Ausführungsform ist die Source-Verdrahtungselektrode 132 daher ringförmig ausgebildet, deren vier Ecken in der Draufsicht als Ganzes gebogen sind. Bei der vorliegenden Ausführungsform bedeckt die Source-Verdrahtungselektrode 132 den gesamten Bereich der Seitenwandverdrahtung 100 mit dem ersten anorganischen Isolierfilm 110 zwischen der Seitenwandverdrahtung 100 und der Source-Verdrahtungselektrode 132.
  • Außerdem wird die Source-Verdrahtungselektrode 132 von oberhalb der Seitenwandverdrahtung 100 auf einen Teil der äußeren Fläche 7 des ersten anorganischen Isolierfilms 110 herausgeführt. Genauer gesagt ist die Source-Verdrahtungselektrode 132 auf den äußeren Kontaktbereich 80 herausgeführt und in der Draufsicht bandförmig entlang des äußeren Kontaktbereichs 80 ausgebildet. Bei der vorliegenden Ausführungsform ist die Source-Verdrahtungselektrode 132 ringförmig (insbesondere viereckig) ausgebildet und erstreckt sich in der Draufsicht entlang des äußeren Kontaktbereichs 80. Mit anderen Worten: Die Source-Verdrahtungselektrode 132 bedeckt den äußeren Kontaktbereich 80 und die Seitenwandverdrahtung 100 über den gesamten Umfang.
  • Die Source-Verdrahtungselektrode 132 tritt von oberhalb des ersten anorganischen Isolierfilms 110 in die Seitenwandöffnung 114 ein und ist mit der Seitenwandverdrahtung 100 und dem äußeren Kontaktbereich 80 elektrisch verbunden. Bei der vorliegenden Ausführungsform ist die Source-Verdrahtungselektrode 132 mit der Seitenwandverdrahtung 100 und mit dem äußeren Kontaktbereich 80 über den gesamten Umfang elektrisch verbunden. Das Source-Potential, das an der Source-Hauptoberflächenelektrode 122 anliegt, wird also über die Source-Verdrahtungselektrode 132 an die Seitenwandverdrahtung 100 und den äußeren Kontaktbereich 80 abgegeben.
  • Das Source-Potential der Seitenwandverdrahtung 100 wird den ersten Source-Grabenstrukturen 41, den zweiten Source-Grabenstrukturen 51, den ersten Dummy-Source-Grabenstrukturen 61, den Dummy-Gate-Grabenstrukturen 62 und den zweiten Dummy-Source-Grabenstrukturen 63 zugeführt. Mit anderen Worten, die Verwendung der Seitenwandverdrahtung 100 ermöglicht es der Source-Verdrahtungselektrode 132, die ersten Source-Grabenstruktur 41 mit der Source-Hauptoberflächenelektrode 122 an einer anderen Position als der Position der Source-Hauptoberflächenelektrode 122 elektrisch zu verbinden.
  • Außerdem ermöglicht die Verwendung der Seitenwandverdrahtung 100 es, die Source-Verdrahtungselektrode 132 mit der zweiten Source-Grabenstrukturen 51, der ersten Dummy-Source-Grabenstrukturen 61, der Dummy-Gate-Grabenstrukturen 62 und der zweiten Dummy-Source-Grabenstrukturen 63, die von der Source-Hauptoberflächenelektrode 122 in der aktiven Fläche 6 elektrisch getrennt wurden, von der Seite der ersten bis vierten Verbindungsoberfläche 8A bis 8D mit der Source-Hauptoberflächenelektrode 122 elektrisch zu verbinden. Mit anderen Worten, gemäß der Seitenwandverdrahtung 100 ist eine beliebige Grabenstruktur, die von der ersten Hauptoberflächenelektrode 120 in der aktiven Fläche 6 elektrisch getrennt wurde, mit der ersten Hauptoberflächenelektrode 120 in einem Bereich (erste bis vierte Verbindungsoberflächen 8A bis 8D) außerhalb der aktiven Fläche 6 elektrisch verbunden.
  • Die Source-Verdrahtungselektrode 132 hat eine Source-Verdrahtungsseitenwand 132a (Verdrahtungsseitenwand), die an dem ersten anorganischen Isolierfilm 110 angeordnet ist. Die Source-Verdrahtungsseitenwand 132a ist konisch geformt und von der Hauptoberfläche der Source-Hauptoberflächenelektrode 122 schräg nach unten geneigt. Die Source-Verdrahtungsseitenwand 132a kann in einer gekrümmten, sich verjüngenden (konischen) Form ausgebildet sein, die in Richtung des ersten anorganischen Isolierfilms 110 gekrümmt ist.
  • Die erste Hauptoberflächenelektrode 120 und die Verdrahtungselektrode 130 weisen jeweils eine geschichtete Struktur auf, die einen ersten Elektrodenfilm 141 und einen zweiten Elektrodenfilm 142 aufweist, die in dieser Reihenfolge von der Seite des ersten anorganischen Isolierfilms 110 geschichtet sind. Der erste Elektrodenfilm 141 ist filmförmig entlang des ersten anorganischen Isolierfilms 110 ausgebildet. Die erste Elektrodenschicht 141 ist ein metallischer Barrierenfilm. Bei der vorliegenden Ausführungsform ist der erste Elektrodenfilm 141 aus einem Metallfilm auf Ti-Basis.
  • Der erste Elektrodenfilm 141 weist mindestens einen Titanfilm oder einen Titannitridfilm auf. Der erste Elektrodenfilm 141 kann eine einschichtige Struktur haben, die aus einem Titanfilm oder einem Titannitridfilm gebildet ist. Bei der vorliegenden Ausführungsform weist der erste Elektrodenfilm 141 eine geschichtete Struktur auf, die einen Titanfilm und einen Titannitridfilm aufweist, die in dieser Reihenfolge von der Seite der ersten Hauptoberfläche 3 aus geschichtet sind. Die Dicke des ersten Elektrodenfilms 141 kann vorzugsweise nicht weniger als 10 nm und nicht mehr als 500 nm betragen.
  • Der zweite Elektrodenfilm 142 ist filmförmig entlang des ersten Elektrodenfilms 141 ausgebildet. Der erste Elektrodenfilm 141 ist ein Metallfilm auf Cu-Basis oder ein Metallfilm auf Al-Basis. Der erste Elektrodenfilm 141 kann mindestens einen der folgenden Filme enthalten: einen reinen Cu-Film (Cu-Film mit einem Reinheitsgrad von 99 % oder mehr) , einen reinen Al-Film (Al-Film mit einem Reinheitsgrad von 99 % oder mehr), einen AlCu-Legierungsfilm, einen AlSi-Legierungsfilm und einen AlSiCu-Legierungsfilm aufweisen. Bei der vorliegenden Ausführungsform hat der erste Elektrodenfilm 141 eine einschichtige Struktur, die ein AlCu-Legierungsfilm ist. Die Dicke des zweiten Elektrodenfilms 142 kann vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen. Vorzugsweise beträgt die Dicke des zweiten Elektrodenfilms 142 nicht weniger als 2,5 µm und nicht mehr als 7,5 µm.
  • Das SiC-Halbleiterbauelement 1 weist einen zweiten anorganischen Isolierfilm 150 auf. Der zweite anorganische Isolierfilm 150 ist aus einem anorganischen Isolator mit einer vergleichsweise hohen Dichte und hat eine Barriereneigenschaft (Abschirmvermögen) gegen Wasser (Feuchtigkeit). Bei der vorliegenden Ausführungsform verschlechtert beispielsweise ein Oxid der ersten Hauptoberflächenelektrode 120 (in diesem Fall Aluminiumoxid) die elektrischen Eigenschaften der ersten Hauptoberflächenelektrode 120. Außerdem wird das Oxid der ersten Hauptoberflächenelektrode 120 zu einem Faktor, der aufgrund der Wärmeausdehnung zu teilweisem Ablösen, Rissen usw. der ersten Hauptoberflächenelektrode 120 oder anderer Strukturen führt.
  • Der zweite anorganische Isolierfilm 150 schirmt Wasser (Feuchtigkeit) von außen ab und schützt den SiC-Chip 2 oder die erste Hauptoberflächenelektrode 120 vor Oxidation, indem er entweder den ersten anorganischen Isolierfilm 110 oder die erste Hauptoberflächenelektrode 120 oder beide abdeckt. Der zweite anorganische Isolierfilm 150 kann auch als Passivierungsfilm bezeichnet werden.
  • Der zweite anorganische Isolierfilm 150 kann eine geschichtete Struktur mit mehreren Isolierschichten aufweisen oder eine einschichtige Struktur, die aus einer einzelnen Isolierschicht gebildet ist. Vorzugsweise weist der zweite anorganische Isolierfilm 150 mindestens einen Siliziumoxidfilm, einen Siliziumnitridfilm oder einen Siliziumoxynitridfilm auf. Der zweite anorganische Isolierfilm 150 kann eine geschichtete Struktur, die eine Vielzahl von Siliziumoxidfilmen aufweist, eine geschichtete Struktur, die eine Vielzahl von Siliziumnitridfilmen aufweist, oder eine geschichtete Struktur, die eine Vielzahl von Siliziumoxinitridfilmen aufweist, aufweisen.
  • Der zweite anorganische Isolierfilm 150 kann eine geschichtete Struktur aufweisen, bei der mindestens zwei der folgenden Filme, Siliziumoxidfilm, Siliziumnitridfilm und Siliziumoxynitridfilm, in beliebiger Reihenfolge geschichtet sind. Der zweite anorganische Isolierfilm 150 kann eine einschichtige Struktur haben, die aus einem Siliziumoxidfilm, einem Siliziumnitridfilm oder einem Siliziumoxynitridfilm gebildet ist. Bei der vorliegenden Ausführungsform hat der zweite anorganische Isolierfilm 150 eine einschichtige Struktur, die aus einem Siliziumnitridfilm gebildet ist. Mit anderen Worten: Der zweite anorganische Isolierfilm 150 ist ein Isolator, der sich von dem des ersten anorganischen Isolierfilms 110 unterscheidet.
  • Vorzugsweise ist die Dicke des zweiten anorganischen Isolierfilms 150 geringer als die Dicke des ersten anorganischen Isolierfilms 110. Die Dicke des zweiten anorganischen Isolierfilms 150 kann gleich oder größer sein als die Dicke des ersten anorganischen Isolierfilms 110. Vorzugsweise ist die Dicke des zweiten anorganischen Isolierfilms 150 größer als die Dicke des ersten Elektrodenfilms 141. Vorzugsweise ist die Dicke des zweiten anorganischen Isolierfilms 150 gleich oder geringer als die Dicke des zweiten Elektrodenfilms 142. Besonders bevorzugt ist die Dicke des zweiten anorganischen Isolierfilms 150 geringer als die Dicke des zweiten Elektrodenfilms 142. Die Dicke des zweiten anorganischen Isolierfilms 150 kann vorzugsweise nicht weniger als 0,05 µm und nicht mehr als 5 µm betragen. Vorzugsweise beträgt die Dicke des zweiten anorganischen Isolierfilms 150 nicht weniger als 0,1 µm und nicht mehr als 2 µm.
  • Bezugnehmend auf 23, weist bei der vorliegenden Ausführungsform der zweite anorganische Isolierfilm 150 mehrere innere Abdeckabschnitte 151 (Elektrodenabdeckabschnitte), einen äußeren Abdeckabschnitt 152 (Isolierungsabdeckabschnitt) und einen entfernten Abschnitt 153 auf. Jeder der inneren Abdeckungsabschnitte 151 bedeckt die erste Hauptoberflächenelektrode 120 so, dass die Elektrodenseitenwand der ersten Hauptoberflächenelektrode 120 freigelegt wird. Genauer gesagt weisen die inneren Abdeckungsabschnitte 151 einen inneren Gate-Abdeckungsabschnitt 154 auf, der die Gate-Hauptoberflächenelektrode 121 abdeckt, und einen inneren Source-Abdeckungsabschnitt 155, der die Source-Hauptoberflächenelektrode 122 abdeckt.
  • Der zweite anorganische Isolierfilm 150 kann lediglich den inneren Gate-Abdeckungsabschnitt 154 und/oder den inneren Source-Abdeckungsabschnitt 155 aufweisen und muss nicht notwendigerweise gleichzeitig sowohl den inneren Gate-Abdeckungsabschnitt 154 als auch den inneren Source-Abdeckungsabschnitt 155 enthalten. Vorzugsweise weist der zweite anorganische Isolierfilm 150 mindestens den inneren Source-Abdeckungsabschnitt 155 auf, der die Source-Hauptoberflächenelektrode 122 bedeckt, deren Fläche größer ist als die Gate-Hauptoberflächenelektrode 121.
  • Besonders bevorzugt weist der zweite anorganische Isolierfilm 150 sowohl den inneren Gate-Abdeckabschnitt 154 als auch den inneren Source-Abdeckabschnitt 155 auf. Auch reicht es aus, wenn der zweite anorganische Isolierfilm 150 mindestens einen der inneren Abschnitte 151 und den äußeren Abschnitt 152 aufweist, und es ist nicht unbedingt erforderlich, dass er sowohl die inneren Abschnitte 151 als auch den äußeren Abschnitt 152 aufweist. Vorzugsweise weist der zweite anorganische Isolierfilm 150 zumindest die inneren Abschnitte 151 auf. Vorzugsweise weist der zweite anorganische Isolierfilm 150 sowohl die inneren Abdeckabschnitte 151 als auch den äußeren Abdeckabschnitt 152 auf.
  • Der innere Gate-Abdeckungsabschnitt 154 des zweiten anorganischen Isolierfilms 150 bedeckt die Gate-Hauptoberflächenelektrode 121 so, dass die Gate-Elektrodenseitenwand 121a oberhalb der aktiven Fläche 6 freiliegt. Genauer gesagt bedeckt der innere Gate-Abdeckungsabschnitt 154 die Gate-Hauptoberflächenelektrode 121 in einem Abstand von der Gate-Elektrodenseitenwand 121a, so dass der Umfangsrandabschnitt der Gate-Hauptoberflächenelektrode 121 freigelegt ist. Der innenliegende Abschnitt der Gate-Hauptoberflächenelektrode 121 ist ebenfalls von dem inneren Abdeckungsabschnitt 154 freigelegt.
  • Der innere Gate-Abdeckungsabschnitt 154 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der Gate-Elektrodenseitenwand 121a. Bei der vorliegenden Ausführungsform ist der innere Gate-Abdeckungsabschnitt 154 ringförmig ausgebildet und umgibt den innenliegenden Abschnitt der Gate-Hauptoberflächenelektrode 121 in der Draufsicht. Genauer gesagt ist der innere Gate-Abdeckungsabschnitt 154 ringförmig (im Detail: viereckig) mit vier Seiten, die in der Draufsicht parallel zur Gate-Elektrodenseitenwand 121a verlaufen.
  • Der innere Gate-Abdeckungsabschnitt 154 hat einen ersten Innenwandabschnitt 154a an der Seite des innenliegenden Abschnitts der Gate-Hauptoberflächenelektrode 121 und einen ersten Außenwandabschnitt 154b an der Seite der Gate-Elektrodenseitenwand 121a Seite. Bei der vorliegenden Ausführungsform hat der erste Innenwandabschnitt 154a eine viereckige Form mit vier Seiten, die in der Draufsicht parallel zur Gate-Elektrodenseitenwand 121a verlaufen. Der erste Innenwandabschnitt 154a hat eine konische Form, die von der ersten Oberfläche des zweiten anorganischen Isolierfilms 150 schräg nach unten in Richtung des innenliegenden Abschnitts der Gate-Hauptoberflächenelektrode 121 geneigt ist. Der erste Innenwandabschnitt 154a definiert eine erste Gate-Öffnung 156, die den innenliegenden Abschnitt der Gate-Hauptoberflächenelektrode 121 freilegt.
  • Der erste Außenwandabschnitt 154b ist an der Gate-Hauptoberflächenelektrode 121 in einem Abstand von der Gate-Elektrodenseitenwand 121a so ausgebildet, dass der Umfangsrandabschnitt der Gate-Hauptoberflächenelektrode 121 freiliegt. Bei der vorliegenden Ausführungsform hat der erste Außenwandabschnitt 154b eine viereckige Form mit vier Seiten, die in der Draufsicht parallel zur Gate-Elektrodenseitenwand 121a verlaufen. Der erste Außenwandabschnitt 154b hat eine konische Form, die von der Oberfläche des zweiten anorganischen Isolierfilms 150 schräg nach unten zur Gate-Elektrodenseitenwand 121a der Gate-Hauptoberflächenelektrode 121 geneigt ist.
  • Der innere Source-Abdeckungsabschnitt 155 des zweiten anorganischen Isolierfilms 150 bedeckt die Source-Hauptoberflächenelektrode 122 so, dass die Source-Elektrodenseitenwand 122a über der aktiven Fläche 6 freiliegt. Genauer gesagt bedeckt der innere Source-Abdeckungsabschnitt 155 die Source-Hauptoberflächenelektrode 122 in einem Abstand von der Source-Elektrodenseitenwand 122a, so dass der Umfangsrandabschnitt der Source-Hauptoberflächenelektrode 122 freigelegt ist. Der innere Source-Abdeckungsabschnitt 155 legt auch den innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 frei.
  • Der innere Source-Abdeckungsabschnitt 155 ist bandförmig und erstreckt sich in der Draufsicht entlang der Source-Elektrodenseitenwand 122a erstreckt. Bei der vorliegenden Ausführungsform ist der innere Source-Abdeckungsabschnitt 155 ringförmig ausgebildet, der den innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 in der Draufsicht umgibt. Der innere Source-Abdeckungsabschnitt 155 weist einen Abschnitt auf, der zur Innenseite der Source-Hauptoberflächenelektrode 122 hin konkav vertieft ist, so dass er mit einem Abschnitt übereinstimmt, der in der Draufsicht den konkaven Abschnitt der Source-Elektrodenseitenwand 122a bildet. Der innere Source-Abdeckungsabschnitt 155 ist also ringförmig (genauer gesagt: polygonal) und hat in der Draufsicht zur Source-Elektrodenseitenwand 122a parallele Seiten.
  • Der innere Source-Abdeckungsabschnitt 155 hat einen zweiten Innenwandabschnitt 155a an der Innenseite der Source-Hauptoberflächenelektrode 122 und einen zweiten Außenwandabschnitt 155b an der Seite der Source-Elektrodenseitenwand 122a der Source-Hauptoberflächenelektrode 122. Bei der vorliegenden Ausführungsform hat der zweite Innenwandabschnitt 155a eine polygonale Form mit Seiten, die in der Draufsicht parallel zur Source-Elektrodenseitenwand 122a verlaufen. Der zweite Innenwandabschnitt 155a hat eine sich verjüngende (konische) Form, die von der Hauptoberfläche des zweiten anorganischen Isolierfilms 150 schräg nach unten zum innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 geneigt ist. Der zweite Innenwandabschnitt 155a definiert eine erste Source-Öffnung 157, die den innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 freilegt.
  • Der zweite Außenwandabschnitt 155b ist an der Source-Hauptoberflächenelektrode 122 in einem Abstand von der Source-Elektrodenseitenwand 122a so ausgebildet, dass der Umfangsrandabschnitt der Source-Hauptoberflächenelektrode 122 freigelegt wird. Bei der vorliegenden Ausführungsform hat der zweite Außenwandabschnitt 155b eine polygonale Form mit Seiten, die in der Draufsicht parallel zur Source-Elektrodenseitenwand 122a verlaufen. Der zweite Außenwandabschnitt 155b hat eine konische Form, die von der Hauptoberfläche des zweiten anorganischen Isolierfilms 150 schräg nach unten zur Source-Elektrodenseitenwand 122a der Source-Hauptoberflächenelektrode 122 geneigt ist.
  • Der äußere Abdeckabschnitt 152 des zweiten anorganischen Isolierfilms 150 bedeckt den ersten anorganischen Isolierfilm 110 in einem Abstand von der Gate-Hauptoberflächenelektrode 121 und von der Source-Hauptoberflächenelektrode 122 in Richtung der Umfangsseite der ersten Hauptoberfläche 3, so dass die Gate-Elektrodenseitenwand 121a und die Source-Elektrodenseitenwand 122a freigelegt werden. Der äußere Abdeckungsabschnitt 152 ist in einem Abstand von der Gate-Verdrahtungselektrode 131 in Richtung des Umfangsrands der ersten Oberfläche 3 so ausgebildet, dass die Gate-Verdrahtungsseitenwand 131a freigelegt wird. Der äußere Abdeckungsabschnitt 152 ist in einem Abstand von der Source-Verdrahtungselektrode 132 in Richtung des Umfangsrandes der ersten Oberfläche 3 so ausgebildet, dass die Source-Verdrahtungsseitenwand 132a freigelegt ist. Der äußere Abdeckabschnitt 152 ist in einem Abstand von der Seitenwandverdrahtung 100 in Richtung des Umfangsrandes der ersten Hauptoberfläche 3 ausgebildet.
  • Der äußere Abdeckabschnitt 152 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang der aktiven Fläche 6 (erste bis vierte Verbindungsoberflächen 8A bis 8D) . Der äußere Abdeckabschnitt 152 ist in der Draufsicht ringförmig um die aktive Fläche 6 herum ausgebildet. Genauer gesagt hat der äußere Abdeckabschnitt 152 eine viereckige, ringförmige Form mit vier Seiten, die in der Draufsicht parallel zur aktiven Fläche 6 verlaufen. Der äußere Abdeckungsabschnitt 152 umgibt die Seitenwandverdrahtung 100, die Gate-Hauptoberflächenelektrode 121, die Source-Hauptoberflächenelektrode 122, die Gate-Verdrahtungselektrode 131 und die Source-Verdrahtungselektrode 132 in der Draufsicht.
  • Der äußere Abdeckabschnitt 152 ist mindestens einem Feldbereich 82A bis 82E zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen dem Feldbereich und dem äußeren Abdeckabschnitt 152 liegt. Bei der vorliegenden Ausführungsform ist der äußere Abdeckabschnitt 152 in einem Abstand vom innersten ersten Feldbereich 82A in Richtung der Umfangsseite der ersten Hauptoberfläche 3 in Draufsicht ausgebildet und den zweiten bis fünften Feldbereichen 82B bis 82E zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen den zweiten bis fünften Feldbereichen 82B bis 82E und dem äußeren Abdeckabschnitt 152 liegt. Selbstverständlich kann der äußere Abdeckabschnitt 152 allen ersten bis fünften Feldbereichen 82A bis 82E zugewandt sein, wobei der erste anorganische Isolierfilm 110 zwischen den ersten bis fünften Feldbereichen 82A bis 82E und dem äußeren Abdeckabschnitt 152 liegt.
  • Bei der vorliegenden Ausführungsform wird der äußere Abdeckabschnitt 152 von oberhalb des ersten anorganischen Isolierfilms 110 auf den Umfangsrandabschnitt der äußeren Fläche 7 herausgeführt, der durch die Kerböffnung 111 freigelegt wird. Der erste anorganische Isolierfilm 110 (äußerer Abdeckungsabschnitt 152) definiert eine Schneidstraße („Dicing-Street“) 158, in der der Umfangsrandabschnitt der äußeren Fläche 7 zwischen dem ersten anorganischen Isolierfilm 110 und dem Umfangsrand der ersten Hauptoberfläche 3 freigelegt ist. Die Schneidstraße 158 hat eine viereckige, ringförmige Form, die sich entlang des Umfangsrands der ersten Oberfläche 3 erstreckt. Die Breite der Schneidstraße 158 kann vorzugsweise nicht weniger als 5 µm und nicht mehr als 25 µm betragen. Die Breite der Schneidstraße 158 ist eine Breite in einer Richtung senkrecht zu einer Richtung, in der sich die Schneidstraße 158 erstreckt.
  • Der äußere Abdeckabschnitt 152 hat einen dritten Innenwandabschnitt 152a an der Seite der aktiven Fläche 6 und einen dritten Außenwandabschnitt 152b an der Umfangsseite der ersten Hauptoberfläche 3. Der dritte Innenwandabschnitt 152a ist auf dem ersten anorganischen Isolierfilm 110 in einem Abstand von der Seitenwandöffnung 114 so ausgebildet, dass der erste anorganische Isolierfilm 110 oberhalb der äußeren Fläche 7 freiliegt. Genauer gesagt ist der dritte Innenwandabschnitt 152a auf dem ersten anorganischen Isolierfilm 110 in einem Abstand von der Source-Verdrahtungsseitenwand 132a der Source-Verdrahtungselektrode 132 so ausgebildet, dass der erste anorganische Isolierfilm 110 freigelegt wird.
  • Bei der vorliegenden Ausführungsform hat der dritte Innenwandabschnitt 152a eine viereckige Form mit vier Abschnitten parallel zur Source-Verdrahtungselektrode 132 (Source-Verdrahtungsseitenwand 132a) in der Draufsicht. Der dritte Innenwandabschnitt 152a umgibt gemeinsam die Seitenwandverdrahtung 100, die Gate-Hauptoberflächenelektrode 121, die Source-Hauptoberflächenelektrode 122, die Gate-Verdrahtungselektrode 131 und die Source-Verdrahtungselektrode 132. Der dritte Innenwandabschnitt 152a hat eine konische Form, die von der Oberfläche des zweiten anorganischen Isolierfilms 150 schräg nach unten in Richtung des ersten anorganischen Isolierfilms 110 geneigt ist.
  • Der dritte Außenwandabschnitt 152b ist in einem Bereich zwischen der Kerböffnung 111 und dem Umfangsrand der äußeren Fläche 7 in der Draufsicht ausgebildet und legt den Umfangsrandabschnitt der äußeren Fläche 7 frei. Der dritte Außenwandabschnitt 152b hat eine konische Form, die von der Oberfläche des zweiten anorganischen Isolierfilms 150 schräg nach unten zur äußeren Fläche 7 geneigt ist. Der dritte Außenwandabschnitt 152b definiert die Schneidstraße 158 zwischen dem dritten Außenwandabschnitt 152b und dem Umfangsrand der äußeren Fläche 7.
  • Der entfernte Abschnitt 153 des zweiten anorganischen Isolierfilms 150 ist zwischen dem innere Gate-Abdeckungsabschnitt 154 (erster Außenwandabschnitt 154b) und dem 152 (dritter Innenwandabschnitt 152a), zwischen dem innere Source-Abdeckungsabschnitt 155 (zweiter Außenwandabschnitt 155b) und dem äußeren Abdeckabschnitt 152 (dritter Innenwandabschnitt 152a) und zwischen dem innerem Gate-Abdeckungsabschnitt 154 (erster Außenwandabschnitt 154b) und dem inneren Source-Abdeckungsabschnitt 155 (zweiter Außenwandabschnitt 155b) definiert.
  • Bei der vorliegenden Ausführungsform ist der entfernte Abschnitt 153 bandförmig ausgebildet und erstreckt sich entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D, entlang des ersten Außenwandabschnitts 154b und entlang des zweiten Außenwandabschnitts 155b in der Draufsicht. Bei der vorliegenden Ausführungsform weist der entfernte Abschnitt 153 in der Draufsicht einen ringförmigen Abschnitt auf, der sich entlang des ersten Außenwandabschnitts 154b erstreckt, sowie einen ringförmigen Abschnitt, der sich entlang des zweiten Außenwandabschnitts 155b (erste bis vierte Verbindungsoberflächen 8A bis 8D) erstreckt.
  • Der entfernte Abschnitt 153 legt einen Höhenunterschiedsabschnitt (d. h. erste bis vierte Verbindungsoberflächen 8A bis 8D) zwischen der aktiven Fläche 6 und der äußeren Fläche 7 über den gesamten Umfang frei und legt gleichzeitig die Gate-Elektrodenseitenwand 121a, die Source-Elektrodenseitenwand 122a, die Gate-Verdrahtungsseitenwand 131a und die Source-Verdrahtungsseitenwand 132a über den gesamten Umfang frei. Mit anderen Worten, der entfernte Abschnitt 153 legt den gesamten Bereich der Gate-Elektrode 131, den gesamten Bereich der Source-Verdrahtungselektrode 132 und den gesamten Bereich der Seitenwand-Verdrahtung 100 frei, der sich zwischen der Gate-Verdrahtungselektrode 131 und der Source-Verdrahtungselektrode 132 befindet.
  • In dem zweiten anorganischen Isolierfilm 150 ist der innere Gate-Abdeckungsabschnitt 154 auf der flachen Gate-Hauptoberflächenelektrode 121 und der innere Source-Abdeckungsabschnitt 155 auf der flachen Source-Hauptoberflächenelektrode 122 ausgebildet, und der äußere Abdeckabschnitt 152 ist auf dem flachen ersten anorganischen Isolierfilm 110 ausgebildet. Daher werden in dem zweiten anorganischen Isolierfilm 150 Höhenunterschiede, die durch die Seitenwand-Verdrahtung 100, die Gate-Hauptoberflächenelektrode 121, die Source-Hauptoberflächenelektrode 122, die Gate-Verdrahtungselektrode 131 und die Source-Verdrahtungselektrode 132 verursacht werden, durch den entfernten Abschnitt 153 beseitigt.
  • Das SiC-Halbleiterbauelement 1 weist einen organischen Isolierfilm 160 auf, der selektiv den ersten anorganischen Isolierfilm 110, den zweiten anorganischen Isolierfilm 150 und die erste Hauptoberflächenelektrode 120 bedeckt. Der organische Isolierfilm 160 hat eine geringere Härte als der zweite anorganische Isolierfilm 150. Mit anderen Worten: Der organische Isolierfilm 160 hat ein kleineres Elastizitätsmodul als der zweite anorganische Isolierfilm 150 und wirkt als Dämpfungsmaterial (Schutzfilm) gegen eine äußere Kraft. Der organische Isolierfilm 160 schützt den SiC-Chip 2, die erste Hauptoberflächenelektrode 120, den zweiten anorganischen Isolierfilm 150 usw. vor äußeren Kräften.
  • Vorzugsweise weist der organische Isolierfilm 160 ein lichtempfindliches Harz auf. Das lichtempfindliche Harz kann ein Negativtyp oder ein Positivtyp sein. Der organische Isolierfilm 160 kann mindestens einen der folgenden Filme aufweisen: einen Polyimidfim, einen Polyamidfilm oder einen Polybenzoxazolfilm aufweisen. Bei der vorliegenden Ausführungsform weist der organische Isolierfilm 160 einen Polyimidfilm auf.
  • Die Dicke des organischen Isolierfilms 160 kann vorzugsweise nicht weniger als 1 µm und nicht mehr als 50 µm betragen. Vorzugsweise beträgt die Dicke des organischen Isolierfilms 160 nicht weniger als 5 µm und nicht mehr als 20 µm. Vorzugsweise ist die Dicke des organischen Isolierfilms 160 größer als die Dicke des zweiten anorganischen Isolierfilms 150. Besonders bevorzugt ist die Dicke des organischen Isolierfilms 160 größer als die Dicke der ersten Hauptoberflächenelektrode 120.
  • Der organische Isolierfilm 160 bedeckt die Gate-Elektrodenseitenwand 121a der Gate-Hauptoberflächenelektrode 121 oberhalb der aktiven Fläche 6. Genauer gesagt, bedeckt der organische Isolierfilm 160 die Gate-Elektrodenseitenwand 121a über den gesamten Umfang der Gate-Hauptoberflächenelektrode 121. Der organische Isolierfilm 160 bedeckt den ersten Elektrodenfilm 141 und den zweiten Elektrodenfilm 142 in der Gate-Elektrodenseitenwand 121a. Der organische Isolierfilm 160 bedeckt den Randabschnitt der Gate-Hauptoberflächenelektrode 121.
  • Mit anderen Worten: Der organische Isolierfilm 160 erstreckt sich von der Gate-Elektrodenseitenwand 121a in Richtung des inneren Gate-Abdeckungsabschnitts 154 und bedeckt den Umfangsrandabschnitt der Gate-Hauptoberflächenelektrode 121, der zwischen der Gate-Elektrodenseitenwand 121a und dem innere Gate-Abdeckungsabschnitt 154 freiliegt. Außerdem erstreckt sich der organische Isolierfilm 160 vom Umfangsrandabschnitt der Gate-Hauptoberflächenelektrode 121 auf den inneren Gate-Abdeckungsabschnitt 154 und bedeckt den inneren Gate-Abdeckungsabschnitt 154.
  • Der organische Isolierfilm 160 bedeckt den inneren Abdeckabschnitt 154 des Gates so, dass der innenliegende Abschnitt der Gate-Hauptoberflächenelektrode 121 freigelegt wird. Genauer gesagt, bedeckt der organische Isolierfilm 160 den inneren Gate-Abdeckungsabschnitt 154 so, dass der erste Innenwandabschnitt 154a des inneren Gate-Abdeckungsabschnitts 154 freigelegt wird. Genauer gesagt bedeckt der organische Isolierfilm 160 den inneren Gate-Abdeckungsabschnitt 154 in einem Abstand vom ersten Innenwandabschnitt 154a zur Seite des ersten Außenwandabschnitts 154b und legt den innenliegenden Abschnitt der Gate-Hauptoberflächenelektrode 121 und den Randabschnitt des inneren Gate-Abdeckungsabschnitts 154 frei.
  • Der organische Isolierfilm 160 bedeckt die Source-Elektrodenseitenwand 122a der Source-Hauptoberflächenelektrode 122 oberhalb der aktiven Fläche 6. Genauer gesagt bedeckt der organische Isolierfilm 160 die Source-Elektrodenseitenwand 122a über den gesamten Umfang der Source-Hauptoberflächenelektrode 122. Der organische Isolierfilm 160 bedeckt den ersten Elektrodenfilm 141 und den zweiten Elektrodenfilm 142 bei der Source-Elektrodenseitenwand 122a. Der organische Isolierfilm 160 bedeckt den Randabschnitt der Source-Hauptoberflächenelektrode 122.
  • Mit anderen Worten, der organische Isolierfilm 160 erstreckt sich von der Source-Elektrodenseitenwand 122a in Richtung der Seite des inneren Source-Abdeckungsabschnitts 155 und bedeckt den Umfangsrandabschnitt der Source-Hauptoberflächenelektrode 122, der zwischen der Source-Elektrodenseitenwand 122a und dem inneren Source-Abdeckungsabschnitt 155 freiliegt. Außerdem erstreckt sich der organische Isolierfilm 160 vom Umfangsrandabschnitt der Source-Hauptoberflächenelektrode 122 auf den inneren Source-Abdeckungsabschnitt 155 und bedeckt den inneren Source-Abdeckungsabschnitt 155.
  • Der organische Isolierfilm 160 bedeckt den inneren Source-Abdeckungsabschnitt 155 so, dass der innenliegende Abschnitt der Source-Hauptoberflächenelektrode 122 freigelegt wird. Genauer gesagt, bedeckt der organische Isolierfilm 160 den inneren Source-Abdeckungsabschnitt 155 so, dass der zweite Innenwandabschnitt 155a des inneren Source-Abdeckungsabschnitts 155 freigelegt wird. Genauer gesagt bedeckt der organische Isolierfilm 160 den inneren Source-Abdeckungsabschnitt 155 in einem Abstand vom zweiten Innenwandabschnitt 155a zur Seite des zweiten Außenwandabschnitts-155b und legt den inneren Abschnitt der Source-Hauptoberflächenelektrode 122 und den Randabschnitt des inneren Source-Abdeckungsabschnitts 155 frei.
  • Der organische Isolierfilm 160 bedeckt die Gate-Verdrahtungsseitenwand 131a der Gate-Verdrahtungselektrode 131 oberhalb der aktiven Fläche 6. Genauer gesagt, bedeckt der organische Isolierfilm 160 die Gate-Verdrahtungsseitenwand 131a über den gesamten Umfang der Gate-Verdrahtungselektrode 131. Der organische Isolierfilm 160 bedeckt den ersten Elektrodenfilm 141 und den zweiten Elektrodenfilm 142 in der Gate-Verdrahtungsseitenwand 131a. Der organische Isolierfilm 160 erstreckt sich von der Gate-Verdrahtungsseitenwand 131a auf die Gate-Verdrahtungselektrode 131 und bedeckt die gesamte Fläche der Gate-Verdrahtungselektrode 131.
  • Der organische Isolierfilm 160 bedeckt die Seitenwandverdrahtung 100 in einem Bereich zwischen der aktiven Fläche 6 und der äußeren Fläche 7 mit der Source-Verdrahtungselektrode 132 und dem ersten anorganischen Isolierfilm 110 zwischen der Seitenwandverdrahtung 100 und dem organischen Isolierfilm 160. Der organische Isolierfilm 160 bedeckt die Source-Verdrahtungsseitenwand 132a über den gesamten Umfang der Source-Verdrahtungselektrode 132. Der organische Isolierfilm 160 bedeckt den ersten Elektrodenfilm 141 und den zweiten Elektrodenfilm 142 bei der Source-Verdrahtungsseitenwand 132a. Der organische Isolierfilm 160 erstreckt sich von der Source-Verdrahtungsseitenwand 132a auf die Source-Verdrahtungselektrode 132 und bedeckt die gesamte Fläche der Source-Verdrahtungselektrode 132. Mit anderen Worten: Der organische Isolierfilm 160 bedeckt den gesamten Bereich der Seitenwandverdrahtung 100 mit der Source-Verdrahtungselektrode 132 und dem ersten anorganischen Isolierfilm 110 zwischen der Seitenwandverdrahtung 100 und dem organischen Isolierfilm 160.
  • Der organische Isolierfilm 160 wird von oberhalb der Source-Verdrahtungselektrode 132 auf den äußeren Abdeckabschnitt 152 des zweiten anorganischen Isolierfilms 150 herausgeführt und bedeckt den äußeren Abdeckabschnitt 152. Die organische Isolierfolie 160 bedeckt den äußeren Abdeckabschnitt 152 so, dass der Umfangsrandabschnitt der äußeren Fläche 7 freigelegt wird. Genauer gesagt, bedeckt der organische Isolierfilm 160 den äußeren Abdeckabschnitt 152 so, dass der dritte Außenwandabschnitt 152b des äußeren Abdeckabschnitts 152 freigelegt wird. Genauer gesagt bedeckt der organische Isolierfilm 160 den äußeren Abdeckabschnitt 152 in einem Abstand vom dritten Außenwandabschnitt 152b in Richtung der Seite des dritten Innenwandabschnitts 152a und legt den Umfangsrandabschnitt der äußeren Fläche 7 und den Umfangsrandabschnitt des äußeren Abdeckabschnitts 152 in der Draufsicht frei.
  • Der organische Isolierfilm 160 hat einen vierten Innenwandabschnitt 160a auf der Seite der Gate-Hauptoberflächenelektrode 121. Der vierte Innenwandabschnitt 160a erstreckt sich entlang des ersten Innenwandabschnitts 154a (erste Gate-Öffnung 156) des inneren Gate-Abdeckungsabschnitts 154. Bei der vorliegenden Ausführungsform hat der vierte Innenwandabschnitt 160a eine viereckige Form mit vier Seiten, die in der Draufsicht parallel zu dem ersten Innenwandabschnitt 154a verlaufen.
  • Genauer gesagt ist der vierte Innenwandabschnitt 160a auf dem inneren Gate-Abdeckungsabschnitt 154 in einem Abstand von dem ersten Innenwandabschnitt 154a in Richtung der Seite des ersten Außenwandabschnitts 154b ausgebildet und legt den innenliegenden Abschnitt der Gate-Hauptoberflächenelektrode 121 und den Randabschnitt des inneren Gate-Abdeckungsabschnitts 154 frei. Mit anderen Worten, eine zweite Gate-Öffnung 161 legt den innenliegenden Abschnitt der Gate-Hauptoberflächenelektrode 121 und den inneren Gate-Abdeckungsabschnitt 154 frei. Der vierte Innenwandabschnitt 160a definiert die zweite Gate-Öffnung 161, die den innenliegenden Abschnitt der Gate-Hauptoberflächenelektrode 121 freilegt.
  • Der vierte Innenwandabschnitt 160a (zweite Gate-Öffnung 161) steht mit dem ersten Innenwandabschnitt 154a (erste Gate-Öffnung 156) in Verbindung und bildet mit dem ersten Innenwandabschnitt 154a (erste Gate-Öffnung 156) eine einzelne Gate-Öffnung 162. Der vierte Innenwandabschnitt 160a (zweite Gate-Öffnung 161) hat eine konische Form, die von der Oberfläche des organischen Isolierfilms 160 schräg nach unten zum ersten Innenwandabschnitt 154a geneigt ist. Bei der vorliegenden Ausführungsform ist der vierte Innenwandabschnitt 160a in einer gekrümmten, sich verjüngenden Form ausgebildet, die in Richtung des inneren Gate-Abdeckungsabschnitts 154 gekrümmt ist.
  • Der organische Isolierfilm 160 hat einen fünften Innenwandabschnitt 160b auf der Seite der Source-Hauptoberflächenelektrode 122. Der fünfte Innenwandabschnitt 160b erstreckt sich entlang des zweiten Innenwandabschnitts 155a des inneren Source-Abdeckungsabschnitts 155 (erste Source-Öffnung 157). Bei der vorliegenden Ausführungsform hat der fünfte Innenwandabschnitt 160b eine polygonale Form mit Seiten, die in der Draufsicht parallel zum zweiten Innenwandabschnitt 155a des inneren Source-Abdeckungsabschnitts 155 verlaufen.
  • Genauer gesagt ist der fünfte Innenwandabschnitt 160b auf dem inneren Source-Abdeckungsabschnitt 155 in einem Abstand vom zweiten Innenwandabschnitt 155a des inneren Source-Abdeckungsabschnitts 155 in Richtung der Seite des zweiten Außenwandabschnitts 155b hin ausgebildet und legt den innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 und den Randabschnitt des inneren Source-Abdeckungsabschnitts 155 frei. Mit anderen Worten, eine zweite Source-Öffnung 163 legt den innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 und den Randabschnitt des inneren Source-Abdeckungsabschnitts 155 frei. Der fünfte Innenwandabschnitt 160b definiert die zweite Source-Öffnung 163, die den innenliegenden Abschnitt der Source-Hauptoberflächenelektrode 122 freilegt.
  • Der fünfte Innenwandabschnitt 160b (zweite Source-Öffnung 163) steht mit dem zweiten Innenwandabschnitt 155a des inneren Source-Abdeckungsabschnitt 155 (erste Source-Öffnung 157) in Verbindung und bildet mit dem zweiten Innenwandabschnitt 155a (erste Source-Öffnung 157) eine einzelne Source-Pad-Öffnung 164. Der fünfte Innenwandabschnitt 160b (zweite Source-Öffnung 163) hat eine konische Form, die von der Oberfläche des organischen Isolierfilms 160 schräg nach unten in Richtung des zweiten Innenwandabschnitts 155a geneigt ist. Bei der vorliegenden Ausführungsform ist der fünfte Innenwandabschnitt 160b in einer gekrümmten, konisch zulaufenden Form ausgebildet, die in Richtung des inneren Source-Abdeckungsabschnitts 155 gebogen ist.
  • Der organische Isolierfilm 160 hat einen vierten Außenwandabschnitt 160c. Der vierte Außenwandabschnitt 160c ist in einem Abstand vom Umfangsrandabschnitt der äußeren Fläche 7 (erste bis vierte Seitenflächen 5A bis 5D) in Richtung der Seite des äußeren Abdeckabschnitts 152 ausgebildet, so dass der Umfangsrandabschnitt der äußeren Fläche 7 freigelegt wird. Genauer gesagt ist der vierte Außenwandabschnitt 160c so auf dem dritten Außenwandabschnitt 152b geformt, dass er den dritten Außenwandabschnitt 152b des äußeren Abdeckabschnitts 152 freilegt.
  • Bei der vorliegenden Ausführungsform hat der vierte Außenwandabschnitt 160c eine viereckige Form mit vier Seiten, die in der Draufsicht parallel zur aktiven Fläche 6 verlaufen. Der vierte Außenwandabschnitt 160c hat eine sich verjüngende Form, die von der Hauptoberfläche des organischen Isolierfilms 160 schräg nach unten zum dritten Außenwandabschnitt 152b des äußeren Abdeckabschnitts 152 geneigt ist. Bei der vorliegenden Ausführungsform ist der vierte Außenwandabschnitt 160c in einer gekrümmten, sich verjüngenden Form ausgebildet, die zum äußeren Abdeckabschnitt 152 hin gekrümmt ist. Der vierte Außenwandabschnitt 160c definiert zusammen mit dem dritten Außenwandabschnitt 152b die Schneidstraße 158.
  • Der organische Isolierfilm 160 bedeckt also den Randabschnitt der Gate-Hauptoberflächenelektrode 121, den Randabschnitt der Source-Hauptoberflächenelektrode 122, den gesamten Bereich der Gate-Verdrahtungselektrode 131 und die inneren Abdeckabschnitte 151 des zweiten anorganischen Isolierfilms 150 über der aktiven Fläche 6. Der organische Isolierfilm 160 bedeckt Teile, die von der Gate-Hauptoberflächenelektrode 121, von der Gate-Verdrahtungselektrode 131, von der Source-Hauptoberflächenelektrode 122 und von der Source-Verdrahtungselektrode 132 des ersten anorganischen Isolierfilms 110 auf der aktiven Fläche 6 freigelegt werden.
  • Der organische Isolierfilm 160 bedeckt die gesamte Fläche der Source-Verdrahtungselektrode 132 (Seitenwandverdrahtung 100) zwischen der aktiven Fläche 6 und der äußeren Fläche 7. Der organische Isolierfilm 160 bedeckt den äußeren Abdeckabschnitt 152 des zweiten anorganischen Isolierfilms 150. Der organische Isolierfilm 160 bedeckt die von der Source-Verdrahtungselektrode 132 und vom zweiten anorganischen Isolierfilm 150 freigelegten Teile des ersten anorganischen Isolierfilms 110 auf der äußeren Fläche 7.
  • Außerdem ist der organische Isolierfilm 160 so geformt, dass er die inneren Abdeckabschnitte 151 und den äußeren Abdeckabschnitt 152 des zweiten anorganischen Isolierfilms 150 überspannt und den gesamten Bereich der Source-Verdrahtungselektrode 132 (Seitenwandverdrahtung 100), den gesamten Bereich der Gate-Verdrahtungselektrode 131, den Randabschnitt der Gate-Hauptoberflächenelektrode 121 und den Randabschnitt der Source-Hauptoberflächenelektrode 122 in dem entfernten Abschnitt 153 zwischen den inneren Abdeckabschnitten 151 und dem äußeren Abdeckabschnitt 152 abdeckt.
  • Mit anderen Worten: Der organische Isolierfilm 160 füllt eine Unebenheit aus, die durch den ersten anorganischen Isolierfilm 110, die Source-Verdrahtungselektrode 132 (Seitenwandverdrahtung 100), den zweiten anorganischen Isolierfilm 150, die Gate-Hauptoberflächenelektrode 121, die Source-Hauptoberflächenelektrode 122, die Gate-Verdrahtungselektrode 131 und die Source-Verdrahtungselektrode 132 im entfernten Abschnitt 153 gebildet wird. Durch die Seitenwandverdrahtung 100 wird ein Höhenunterschied eines Teils des organischen Isolierfilms 160, der sich in dem entfernten Abschnitt 153 befindet, vermindert.
  • Das SiC-Halbleiterbauelement 1 weist eine zweite Hauptoberflächenelektrode 170 auf, die die zweite Oberfläche 4 bedeckt. Die zweite Hauptoberflächenelektrode 170 kann als Drain-Elektrode bezeichnet werden. Die zweite Hauptoberflächenelektrode 170 bedeckt den gesamten Bereich der zweiten Hauptoberfläche 4 und ist mit dem Umfangsrand der ersten Hauptoberfläche 3 (erste bis vierte Seitenfläche 5A bis 5D) zusammenhängend. Die zweite Hauptoberflächenelektrode 170 ist elektrisch mit dem ersten Halbleiterbereich 10 (zweite Hauptoberfläche 4) verbunden. Genauer gesagt, bildet die zweite Hauptoberflächenelektrode 170 einen ohmschen Kontakt mit dem ersten Halbleiterbereich 10 (zweite Hauptoberfläche 4) .
  • Bei der vorliegenden Ausführungsform weist die zweite Hauptoberflächenelektrode 170 mindestens einen der folgenden Filme auf: einen Ti-Film, einen Ni-Film, einen Pd-Film, einen Au-Film und einen Ag-Film. Die zweite Hauptoberflächenelektrode 170 kann mindestens einen Ti-Film aufweisen, und das Vorhandensein oder Fehlen eines Ni-Films, eines Pd-Films, eines Au-Films und eines Ag-Films ist willkürlich sowie die Reihenfolge, in der diese Filme geschichtet sind. Die zweite Hauptoberflächenelektrode 170 kann beispielsweise einen Ti-Film, einen Ni-Film, einen Pd-Film und einen Au-Film aufweisen, die in dieser Reihenfolge von der Seite der zweiten Hauptoberfläche 4 geschichtet sind. Die zweite Hauptoberflächenelektrode 170 kann in einem anderen Bespiel eine geschichtete Struktur aufweisen, die einen Ti-Film, einen Ni-Film und einen Au-Film enthält.
  • 29A bis 29V sind Querschnittsansichten, die ein Beispiel für ein Herstellungsverfahren des in 1 dargestellten SiC-Halbleiterbauelements 1 zeigen. Bezugnehmend auf 29A wird ein SiC-Wafer 201 (Wafer/Halbleiterwafer) vorbereitet, der als Basis des ersten Halbleiterbereichs 10 dient. Als Nächstes wird durch ein Epitaxie-Wachstumsverfahren, Kristallwachstum des Halbleiterkristalls (SiC bei der vorliegenden Ausführungsform) auf einer Oberfläche des SiC-Wafers 201 betrieben. Daher werden der dritte Halbleiterbereich 14 mit einer vorgegebenen n-artigen Verunreinigungskonzentration und der zweite Halbleiterbereich 11 mit einer vorgegebenen n-artigen Verunreinigungskonzentration in dieser Reihenfolge auf dem SiC-Wafer 201 ausgebildet. Bei der vorliegenden Ausführungsform sind der dritte Halbleiterbereich 14 und der zweite Halbleiterbereich 11 jeweils aus einer SiC-Epitaxieschicht.
  • Eine Waferstruktur, die den ersten Halbleiterbereich 10 (SiC-Wafer 201), den dritten Halbleiterbereich 14 (SiC-Epitaxieschicht) und den zweiten Halbleiterbereich 11 (SiC-Epitaxieschicht) aufweist, wird im Folgenden als SiC-Epi-Wafer 202 bezeichnet. Der SiC-Epi-Wafer 202 hat eine erste Oberfläche 203 auf einer Seite und eine zweite Oberfläche 204 auf der anderen Seite. Die erste Wafer-Hauptoberfläche 203 und die zweite Wafer-Hauptoberfläche 204 entsprechen jeweils der ersten Hauptoberfläche 3 bzw. der zweiten Hauptoberfläche 4 des SiC-Chips 2.
  • Anschließend werden eine Vielzahl von Bauelementbereichen 205 und die vorgesehenen Schnittlinien 206, die die Bauelementbereiche 205 definieren, in die erste Wafer-Hauptoberfläche 203 eingelassen. Die Bauelementbereiche 205 sind matrixförmig angeordnet, z.B. mit Abständen dazwischen in den ersten Richtungen X und den zweiten Richtungen Y in der Draufsicht. Die vorgesehenen Schnittlinien 206 sind gemäß der Anordnung der Bauelementbereiche 205 in der Draufsicht in gitterförmiger Weise ausgebildet. In 29A ist ein Teil des Bauelementbereichs 205 dargestellt, und die vorgesehene Schnittlinie 206 ist durch eine abwechselnd lange und kurze gestrichelte Linie dargestellt (dasselbe gilt für 29B bis 29V).
  • Als Nächstes werden unter Bezugnahme auf 29B der p-artige Body-Bereich 23 und der n-artige Source-Bereich 24 (nicht gezeigt) am Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 gebildet. Der Body-Bereich 23 wird in diesem Schritt über die gesamte Fläche des Oberflächenschichtabschnitts der ersten Wafer-Hauptoberfläche 203 gebildet. Der Body-Bereich 23 wird durch Einbringen einer p-artigen Verunreinigung in die erste Wafer-Hauptoberfläche 203 gebildet. Der Source-Bereich 24 wird in diesem Schritt über die gesamte Fläche des Oberflächenschichtabschnitts der ersten Wafer-Hauptoberfläche 203 gebildet. Der Source-Bereich 24 wird durch Einbringen einer n-artigen Verunreinigung in die erste Wafer-Hauptoberfläche 203 gebildet. Der Source-Bereich 24 kann vor dem Schritt der Bildung des Body-Bereichs 23 durchgeführt werden, obwohl es vorzuziehen ist, dass der Source-Bereich 24 nach dem Schritt der Bildung des Body-Bereichs 23 durchgeführt wird.
  • Als Nächstes wird, wie in 29C dargestellt, eine Hartmaske 207 auf der ersten Wafer-Hauptoberfläche 203 gebildet. Die Hartmaske 207 kann ein Siliziumoxid aufweisen. Die Hartmaske 207 kann durch ein CVD-(engl.: chemical vapor deposition)-Verfahren (chemische Gasphasenabscheidung) oder ein thermisches Oxidationsverfahren hergestellt werden. Die Hartmaske 207 wird in diesem Schritt durch das thermische Oxidationsverfahren gebildet.
  • Als Nächstes wird, wie in 29D dargestellt, eine erste Resistmaske 208 mit einem vorgegebenen Muster auf der Hartmaske 207 gebildet. Die erste Resistmaske 208 legt Bereiche frei, in denen eine Vielzahl von Gate-Gräben 209, eine Vielzahl von Source-Gräben 210 und die äußere Fläche 7 gebildet werden sollen, und deckt andere Bereiche als diese Bereiche ab. Der Gate-Graben 32 der Gate-Grabenstrukturen 31 und der Gate-Graben 32 der Dummy-Gate-Grabenstrukturen 62 sind in den Gate-Gräben 209 enthalten (im Folgenden gilt dasselbe). Der Source-Graben 42 der ersten Source-Grabenstrukturen 41, der Source-Graben 42 der zweiten Source-Grabenstrukturen 51, der Source-Graben 42 der ersten Dummy-Source-Grabenstrukturen 61 und der Source-Graben 42 der zweiten Dummy-Source-Grabenstrukturen 63 sind in den Source-Gräben 210 (im Folgenden: gilt dasselbe) enthalten.
  • Anschließend werden unnötige Abschnitte der Hartmaske 207 durch ein Ätzverfahren (z. B. Trockenätzverfahren) durch die erste Resistmaske 208 hindurch entfernt. Daher werden auf der Hartmaske 207 Belichtungsmuster gebildet, die den Gate-Gräben 209, den Source-Gräben 210 und der äußeren Fläche 7 entsprechen. Danach wird die erste Resistmaske 208 entfernt.
  • Als Nächstes werden, wie in 29E dargestellt, unnötige Abschnitte des SiC-Epi-Wafer 202 durch das Ätzverfahren (z. B. Trockenätzverfahren) durch die Hartmaske 207 entfernt. Bei diesem Schritt werden die nicht benötigten Abschnitte des zweiten Halbleiterbereichs 11 entfernt. Die Gate-Gräben 209, die Source-Gräben 210 und die äußere Fläche 7 werden also an der ersten Wafer-Hauptoberfläche 203 gebildet. Auch die aktive Mesa 9 wird an der ersten Wafer-Hauptoberfläche 203 gebildet. Die aktive Mesa 9 weist die aktive Fläche 6, die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D auf.
  • Als Nächstes wird, wie in 29F dargestellt, eine zweite Resistmaske 211 mit einem vorgegebenen Muster auf der Hartmaske 207 gebildet. Die zweite Resistmaske 211 bedeckt jeden der Gate-Gräben 209 so, dass sie die Gate-Gräben 209 ausfüllt und die Source-Gräben 210 und die äußere Fläche 7 freilegt.
  • Mit anderen Worten: Die zweite Resistmaske 211 legt alle Source-Gräben 42 der ersten Dummy-Source-Grabenstrukturen 61 (d. h. den gesamten Bereich der ersten Dummy-Struktur 60A) und alle zweiten Dummy-Source-Grabenstrukturen 63 (d. h. einen Teil der zweiten Dummy-Struktur 60B) frei. Die erste Dummy-Struktur 60A und die zweite Dummy-Struktur 60B (insbesondere die erste Dummy-Struktur 60A) halten die Neigung der zweiten Resistmaske 211 zurück, die durch einen Höhenunterschied zwischen der aktiven Fläche 6 und der äußeren Fläche 7 im Umfangsrandabschnitt der aktiven Fläche 6 verursacht wird, und schützen die Transistorstruktur 30 vor einem Defekt hinsichtlich der Form, der durch die Neigung der zweiten Resistmaske 211 verursacht wird.
  • Als Nächstes werden, wie in 29G dargestellt, unnötige Abschnitte des SiC-Epi-Wafer 202 durch das Ätzverfahren durch die zweite Resistmaske 211 entfernt. Vorzugsweise handelt es sich bei dem Ätzverfahren um ein anisotropes Trockenätzverfahren (z. B. das RIE-(engl.: Reactive Ion Etching)-Verfahren). Bei diesem Schritt werden die nicht benötigten Abschnitte des zweiten Halbleiterbereichs 11 entfernt. Daher werden die Source-Gräben 210 und die äußere Fläche 7 in Dickenrichtung (zur Seite der zweiten Wafer-Hauptoberfläche (204) ) des SiC-Epi-Wafer202 weiter nach unten gegraben. Die zweite Resistmaske 211 wird anschließend entfernt.
  • Als Nächstes wird, wie in 29H dargestellt, die Hartmaske 207 durch das Ätzverfahren entfernt. Das Ätzverfahren kann ein Nassätzverfahren und/oder ein Trockenätzverfahren sein.
  • Als Nächstes wird, wie in 29I dargestellt, eine dritte Resistmaske 212 mit einem vorbestimmten Muster auf der ersten Wafer-Hauptoberfläche 203 gebildet. Die dritte Resistmaske 212 legt Bereiche frei, in denen eine Vielzahl von Wannenbereichen 213 gebildet werden soll, und deckt andere Bereiche als diese Bereiche ab. Die Wannenbereiche 213 weisen die Wannenbereiche 71, die Gate-Wannenbereiche 72, die Dummy-Wannenbereiche 74, die Dummy-Gate-Wannenbereiche 75 und den äußeren Wannenbereich 81 auf. Anschließend wird eine p-artige Verunreinigung in den Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 durch die dritte Resistmaske 212 eingebracht. Die Wannenbereiche 213 werden also im Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 gebildet. Danach wird die dritte Resistmaske 212 entfernt.
  • Als Nächstes wird, wie in 29J dargestellt, eine vierte Resistmaske 214 mit einem vorbestimmten Muster auf der ersten Wafer-Hauptoberfläche 203 gebildet. Die vierte Resistmaske 214 legt Bereiche frei, in denen die Feldbereiche 82A bis 82E gebildet werden sollen, und deckt andere als diese Bereiche ab. Anschließend wird eine p-artige Verunreinigung in den Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 durch die vierte Resistmaske 214 eingebracht. Die Feldbereiche 82A bis 82E werden also auf dem Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 gebildet. Danach wird die vierte Resistmaske 214 entfernt.
  • Als Nächstes wird, wie in 29K dargestellt, eine fünfte Resistmaske 215 mit einem vorbestimmten Muster auf der ersten Wafer-Hauptoberfläche 203 gebildet. Die fünfte Resistmaske 215 legt Bereiche frei, in denen Kontaktbereiche 216 gebildet werden sollen, und deckt andere Bereiche als diese Bereiche ab. Die Kontaktbereiche 216 weisen die Kontaktbereiche 70, die Dummy-Kontaktbereiche 73 und den äußeren Kontaktbereich 80 auf.
  • Genauer gesagt, bedeckt die fünfte Resistmaske 215 die Gate-Gräben 209 so, dass sie die Gate-Gräben 209 ausfüllt. Außerdem bedeckt die fünfte Resistmaske 215 die ersten Dummy-Source-Grabenstrukturen 61 in der Weise, dass sie die Source-Gräben 42 der ersten Dummy-Source-Grabenstrukturen 61 ausfüllt. Außerdem legt die fünfte Resistmaske 215 die Source-Gräben 42 der ersten Source-Grabenstrukturen 41, die Source-Gräben 42 der zweiten Source-Grabenstrukturen 51, die Source-Gräben 42 der zweiten Dummy-Source-Grabenstrukturen 63 und einen Teil der äußeren Fläche 7 frei.
  • Die fünfte Resistmaske 215 deckt alle (die gesamte Fläche der ersten Dummy-Struktur 60A) der ersten Dummy-Source-Grabenstrukturen 61 ab. Die erste Dummy-Struktur 60A und die zweite Dummy-Struktur 60B (insbesondere die zweite Dummy-Struktur 60B) halten die Neigung der fünften Resistmaske 215 zurück, die durch einen Höhenunterschied zwischen der aktiven Fläche 6 und der äußeren Fläche 7 im Umfangsrandabschnitt der aktiven Fläche 6 verursacht wird, und schützen die Transistorstruktur 30 vor einem Defekt beim Einbringen einer p-artigen Verunreinigung, der durch die Neigung der fünften Resistmaske 215 verursacht wird.
  • Anschließend wird eine p-artige Verunreinigung in den Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 durch die fünfte Resistmaske 215 eingebracht. Die Kontaktbereiche 216 werden also am Oberflächenschichtabschnitt der ersten Wafer-Hauptoberfläche 203 gebildet. Danach wird die fünfte Resistmaske 215 entfernt.
  • Als Nächstes wird unter Bezugnahme auf 29L ein Basisisolierfilm 217 gebildet, der die erste Wafer-Hauptoberfläche 203 bedeckt. Der Basisisolierfilm 217 dient als Basis des Gate-Isolierfilms 33, als Basis des Source-Isolierfilms 43 und als Basis des Hauptoberflächenisolierfilms 90. Der Basisisolierfilm 217 kann durch das CVD-Verfahren (chemische Gasphasenabscheidung) oder durch thermische Oxidation hergestellt werden. Der Basisisolierfilm 217 wird in diesem Schritt durch das thermische Oxidationsverfahren gebildet. Mit anderen Worten, der Basisisolierfilm217 weist einen Oxidfilm auf, der aus einem Oxid des SiC-Epi-Wafers 202 gebildet wird.
  • In diesem Schritt werden ein Teil des Basisisolierfilms 217, der die Seitenwand des Gate-Grabens 209 bedeckt, und ein Teil des Basisisolierfilms 217, der die Seitenwand des Source-Isolierfilms 210 bedeckt, dünner als die anderen Teile ausgebildet. Außerdem werden in diesem Schritt ein Teil des Basisisolierfilms 217, der den Öffnungsrandabschnitt des Gate-Grabens 209 bedeckt, und ein Teil des Basisisolierfilms 217, der den Öffnungsrandabschnitt des Source-Grabens 210 bedeckt, dicker ausgebildet als die anderen Teile.
  • Als Nächstes wird, wie in 29M dargestellt, ein erster Basiselektrodenfilm 218 auf der ersten Wafer-Hauptoberfläche 203 gebildet. Der erste Basiselektrodenfilm 218 dient als Basis der Gate-Elektroden 34, als Basis der Source-Elektroden 44, als Basis der Gate-Kontaktelektroden 91 und als Basis der Seitenwand-Verdrahtung 100. Der erste Basiselektrodenfilm 218 füllt die Gate-Gräben 209 und die Source-Gräben 210 und bedeckt die erste Wafer-Hauptoberfläche 203 (aktive Fläche 6, äußere Fläche 7 und erste bis vierte Verbindungsoberflächen 8A bis 8D). Der erste Basiselektrodenfilm 218 weist in diesem Schritt einen Polysiliziumfilm auf. Der erste Basiselektrodenfilm 218 kann nach dem CVD-Verfahren hergestellt werden. Vorzugsweise ist das CVD-Verfahren ein LP- (engl.: Low Pressure)-CVD-Verfahren.
  • Als Nächstes wird unter Bezugnahme auf 29N eine sechste Resistmaske 219 mit einem vorgegebenen Muster auf dem ersten Basiselektrodenfilm 218 gebildet. Die sechste Resistmaske 219 deckt die Bereiche ab, in denen die Gate-Kontaktelektroden 91 und die Seitenwand-Verdrahtung 100 ausgebildet werden sollen, und legt andere Bereiche als diese Bereiche frei. Anschließend werden überflüssige Abschnitte des ersten Basiselektrodenfilms 218 durch das Ätzverfahren durch die sechste Resistmaske 219 entfernt. Das Ätzverfahren kann ein Nassätzverfahren und/oder ein Trockenätzverfahren sein. Die überflüssigen Abschnitte des ersten Basiselektrodenfilms 218 werden entfernt, bis der Basisisolierfilm 217 freigelegt ist.
  • So entstehen die Gate-Elektroden 34, die Source-Elektroden 44, die Gate-Kontaktelektroden 91 und die Seitenwand-Verdrahtung 100. Außerdem werden die Gate-Grabenstrukturen 31, die ersten Source-Grabenstrukturen 41, die zweiten Source-Grabenstrukturen 51, die ersten Dummy-Source-Grabenstrukturen 61, die Dummy-Gate-Grabenstrukturen 62 und die zweiten Dummy-Source-Grabenstrukturen 63 gebildet. Danach wird die sechste Resistmaske 219 entfernt.
  • Als Nächstes wird der erste anorganische Isolierfilm 110 auf der ersten Wafer-Hauptoberfläche 203 gebildet (vgl. 29O). Der erste anorganische Isolierfilm 110 bedeckt gemeinsam die Gate-Grabenstrukturen 31, die ersten Source-Grabenstrukturen 41, die zweiten Source-Grabenstrukturen 51, die ersten Dummy-Source-Grabenstrukturen 61, die Dummy-Gate-Grabenstrukturen 62, die zweiten Dummy-Source-Grabenstrukturen 63 und die Seitenwandverdrahtung 100 auf der ersten Wafer-Hauptoberfläche 203. Bei der vorliegenden Ausführungsform wird der erste anorganische Isolierfilm 110 aus einem Siliziumoxidfilm gebildet. Der erste anorganische Isolierfilm 110 kann nach dem CVD-Verfahren hergestellt werden.
  • Als Nächstes wird unter Bezugnahme auf 29P eine siebte Resistmaske 220 mit einem vorgegebenen Muster auf dem ersten anorganischen Isolierfilm 110 gebildet. Die siebte Resistmaske 220 legt Bereiche frei, in denen die Kerböffnung 111, die Gate-Öffnungen 112, die Source-Öffnungen 113 und die Seitenwandöffnung 114 gebildet werden sollen, und deckt andere Bereiche als diese ab.
  • Anschließend werden unnötige Abschnitte des ersten anorganischen Isolierfilms 110 und unnötige Abschnitte des Basisisolierfilms 217 durch das Ätzverfahren durch die sechste Resistmaske 219 entfernt. Das Ätzverfahren kann das Nassätzverfahren und/oder das Trockenätzverfahren sein. Dadurch werden die Kerböffnung 111, die Gate-Öffnungen 112, die Source-Öffnungen 113 und die Seitenwandöffnung 114 in dem ersten anorganischen Isolierfilm 110 ausgebildet.
  • Bezugnehmend auf 29Q wird als Nächstes ein zweiter Basiselektrodenfilm 221, der als Basis der ersten Hauptoberflächenelektrode 120 dient, auf der ersten Wafer-Hauptoberfläche 203 gebildet. Der zweite Basiselektrodenfilm 221 bedeckt den gesamten Bereich des ersten anorganischen Isolierfilms 110 auf der ersten Wafer-Hauptoberfläche 203. Der zweite Basiselektrodenfilm 221 weist eine geschichtete Struktur auf, die den ersten Elektrodenfilm 141 und den zweiten Elektrodenfilm 142 aufweist, die in dieser Reihenfolge von der Seite der ersten Wafer-Hauptoberfläche 203 aus geschichtet sind.
  • Bei der vorliegenden Ausführungsform ist der erste Elektrodenfilm 141 aus einem Metallfilm auf Ti-Basis. Bei der vorliegenden Ausführungsform wird der zweite Elektrodenfilm 142 aus einem Metallfilm auf Al-Basis gebildet. Der erste Elektrodenfilm 141 und der zweite Elektrodenfilm 142 können durch mindestens eines der Verfahren Sputtern, Aufdampfen und Plattieren hergestellt werden. Bei der vorliegenden Ausführungsform werden der erste Elektrodenfilm 141 und der zweite Elektrodenfilm 142 jeweils durch das Sputter-Verfahren gebildet.
  • Als Nächstes wird, bezogen auf 29R, eine achte Resistmaske 222 mit einem vorgegebenen Muster auf dem zweiten Basiselektrodenfilm 221 gebildet. Die achte Resistmaske 222 deckt Bereiche ab, in denen die erste Hauptoberflächenelektrode 120 (Gate-Hauptoberflächenelektrode 121 und Source-Hauptoberflächenelektrode 122) und die Verdrahtungselektrode 130 (Gate-Verdrahtungselektrode 131 und Source-Verdrahtungselektrode 132) im zweiten Basiselektrodenfilm 221 liegen, und weist eine Öffnung auf, die andere als diese Bereiche freilegt.
  • Anschließend werden überflüssige Abschnitte des zweiten Basiselektrodenfilms 221 durch das Ätzverfahren durch die achte Resistmaske 222 entfernt. Das Ätzverfahren kann das Nassätzverfahren und/oder das Trockenätzverfahren sein. Auf diese Weise entstehen die erste Hauptoberflächenelektrode 120 und die Verdrahtungselektrode 130. Die achte Resistmaske 222 wird danach entfernt.
  • Als Nächstes wird der zweite anorganische Isolierfilm 150 auf der ersten Wafer-Hauptoberfläche 203 so ausgebildet, dass er den ersten anorganischen Isolierfilm 110 und die erste Hauptoberflächenelektrode 120 bedeckt (siehe 29S). Bei der vorliegenden Ausführungsform wird der zweite anorganische Isolierfilm 150 aus einem Siliziumnitridfilm gebildet. Der zweite anorganische Isolierfilm 150 wird nach dem CVD-Verfahren hergestellt.
  • Als Nächstes wird unter Bezugnahme auf 29T eine neunte Resistmaske 223 mit einem vorgegebenen Muster auf dem zweiten anorganischen Isolierfilm 150 gebildet. Die neunte Resistmaske 223 bedeckt einen Teil des zweiten anorganischen Isolierfilms 150, der als innerer Abdeckabschnitt 151 und als äußerer Abdeckabschnitt 152 dient, und legt einen Teil des zweiten anorganischen Isolierfilms 150 frei, der als entfernter Abschnitt 153 und als Schneidstraße 158 dient.
  • Anschließend werden überflüssige Abschnitte des zweiten anorganischen Isolierfilms 150 durch das Ätzverfahren durch die neunte Resistmaske 223 entfernt. Das Ätzverfahren kann das Nassätzverfahren und/oder das Trockenätzverfahren sein. Auf diese Weise entsteht der zweite anorganische Isolierfilm 150 mit den inneren Abdeckabschnitten 151, dem äußeren Abdeckabschnitt 152 und dem entfernten Abschnitt 153. Der äußere Abdeckabschnitt 152 des zweiten anorganischen Isolierfilms 150 definiert die Schneidtrasse 158, die die vorgesehenen Schnittlinien 206 auf der ersten Wafer-Oberfläche 203 freilegt. Die neunte Resistmaske 223 wird danach entfernt.
  • Bezugnehmend auf 29U wird als Nächstes der organische Isolierfilm 160 auf der ersten Hauptoberflächenelektrode 203 so ausgebildet, dass er die erste Hauptoberflächenelektrode 120, den ersten anorganischen Isolierfilm 110 und den zweiten anorganischen Isolierfilm 150 bedeckt. Der organische Isolierfilm 160 wird durch Auftragen eines lichtempfindlichen Harzes auf die erste Wafer-Hauptoberfläche 203 gebildet. Bei der vorliegenden Ausführungsform ist der organische Isolierfilm 160 ein Polyimidfilm.
  • Als Nächstes wird der organische Isolierfilm 160 gemäß 29V mit einem Muster belichtet, das der zweiten Gate-Öffnung 161, der zweiten Source-Öffnung 163 und der Schneidstraße 158 entspricht, und dann entwickelt. Dadurch werden die zweite Gate-Öffnung 161, die zweite Source-Öffnung 163 und die Schneidstraße 158 in dem organischen Isolierfilm 160 ausgebildet.
  • Anschließend wird der SiC-Epi-Wafer 202 durch Schleifen der zweiten Oberfläche 204 auf die gewünschte Dicke gebracht. Der Schleifschritt kann durch ein CMP-(engl.: Chemical Mechanical Polishing)-Verfahren erfolgen. Dadurch entstehen Schleifspuren auf der zweiten Wafer-Hauptoberfläche 204. Der Schritt des Schleifens der zweiten Wafer-Hauptoberfläche 204 muss nicht unbedingt durchgeführt werden und kann bei Bedarf entfallen.
  • Die Ausdünnung des ersten Halbleiterbereichs 10 führt jedoch zu einer Verringerung des Widerstandswerts des SiC-Chips 2. Die zweite Wafer-Hauptoberfläche 204 kann nach dem Schleifen der zweiten Wafer-Hauptoberfläche 204 einer Glühbehandlung unterzogen werden. Die Glühbehandlung kann mit einem Laserbestrahlverfahren durchgeführt werden. Dadurch wird die zweite Wafer-Hauptoberfläche 204 (zweite Hauptoberfläche 4) zu einer ohmschen Oberfläche mit Schleifspuren und Laserbestrahlungsspuren.
  • Anschließend wird die zweite Hauptoberflächenelektrode 170 auf der zweiten Wafer-Hauptoberfläche 204 gebildet. Die zweite Hauptoberflächenelektrode 170 bildet einen ohmschen Kontakt mit der zweiten Wafer-Hauptoberfläche 204. Die zweite Hauptoberflächenelektrode 170 kann mindestens einen der folgenden Filme aufweisen: einen Ti-Film, einen Ni-Film, einen Pd-Film, einen Au-Film und einen Ag-Film. Der Ti-Film, der Ni-Film, der Pd-Film, der Au-Film und der Ag-Film können durch mindestens eine der Methoden Sputtern, Aufdampfen und Beschichten (bei der vorliegenden Ausführungsform Sputtern) gebildet werden.
  • Anschließend wird der SiC-Epi-Wafer 202 entlang der vorgesehenen Schnittlinien 206 geschnitten. Der Schneideschritt des SiC-Epi-Wafers 202 kann einen Schneideschritt unter Verwendung einer Dicing-Schneide aufweisen. In diesem Fall wird der SiC-Epi-Wafer 202 entlang der vorgesehenen Schnittlinien 206 geschnitten, die durch die Schneidstraßen 158 definiert sind. Vorzugsweise hat die Dicing-Schneide eine Klingenbreite, die geringer ist als die Breite der Schneidstraße 158. Der erste anorganische Isolierfilm 110, der zweite anorganische Isolierfilm 150 und der organische Isolierfilm 160 sind nicht an den vorgesehenen Schnittlinien 206 positioniert und entgehen dadurch dem Zerschneiden durch das Schneidmesser.
  • Der Schneideschritt des SiC-Epi-Wafers 202 kann einen Spaltschritt unter Verwendung eines Laserstrahlverfahrens aufweisen. In diesem Fall wird ein Laserstrahl von einer Laserstrahlvorrichtung (nicht dargestellt) auf die Schneidstraße 158 bei dem SiC-Epi-Wafer 202 eingestrahlt. Vorzugsweise wird der Laserstrahl von der Seite der ersten Wafer-Hauptoberfläche 203, die nicht die zweite Hauptoberflächenelektrode 170 aufweist, pulsartig auf den SiC-Epi-Wafer 202 eingestrahlt. Ein konvergierender Abschnitt (Brennpunkt) des Laserstrahls auf das Innere des SiC-Epi-Wafers 202 (halber Abschnitt in Dickenrichtung) eingestellt, und die Strahlungsposition des Laserstrahls wird entlang der Schneidstraße 158 (genauer gesagt, der vorgesehenen Schneidlinien 206) bewegt.
  • So entsteht innerhalb (im Inneren) des SiC-Epi-Wafers 202 eine modifizierte Schicht, die sich in der Draufsicht in gitterförmiger Weise entlang der Schneidstraße 158 erstreckt. Vorzugsweise wird die modifizierte Schicht in einem Abstand von der ersten Wafer-Hauptoberfläche 203 innerhalb des SiC-Epi-Wafers 202 gebildet. Vorzugsweise wird die modifizierte Schicht an einem Teil innerhalb des SiC-Epi-Wafers, der aus dem ersten Halbleiterbereich 10 (SiC-Wafer 201) gebildet ist, gebildet. Besonders bevorzugt wird die modifizierte Schicht im ersten Halbleiterbereich 10 (SiC-Wafer 201) in einem Abstand zum zweiten Halbleiterbereich 11 (SiC-Epitaxieschicht) gebildet. Vorzugsweise wird die modifizierte Schicht nicht im zweiten Halbleiterbereich 11 (SiC-Epitaxieschicht) gebildet.
  • Nach der Bildung der modifizierten Schicht wird eine äußere Kraft auf den SiC-Epi-Wafer 202 ausgeübt, und der SiC-Epi-Wafer 202 wird gespalten, wobei die modifizierte Schicht als Ausgangspunkt dient. Vorzugsweise wird die äußere Kraft von der Seite der zweiten Wafer-Hauptoberfläche 204 auf den SiC-Epi-Wafer 202 ausgeübt. Die zweite Hauptoberflächenelektrode 170 wird gleichzeitig mit der Spaltung der SiC-Epi-Wafer 202 gespalten. Der erste anorganische Isolierfilm 110, der zweite anorganische Isolierfilm 150 und der organische Isolierfilm 160 werden nicht an den vorgesehenen Schnittlinien 206 positioniert und entgehen dadurch der Spaltung. Das SiC-Halbleiterbauelement 1 wird in einem Verfahren hergestellt, das die oben genannten Schritte aufweist.
  • 30 entspricht 5 und ist eine Draufsicht, die ein SiC-Halbleiterbauelement 301 gemäß einer ersten bevorzugten Referenzausführungsform zeigt. Bezugnehmend auf 30 weist das SiC-Halbleiterbauelement 301 gemäß der ersten bevorzugten Referenzausführungsform die Transistorstruktur 30 über die gesamte Fläche der aktiven Fläche 6 auf und verfügt nicht über die erste Dummy-Struktur 60A und die zweite Dummy-Struktur 60B.
  • Mit anderen Worten: Bei dem SiC-Halbleiterbauelement 301 ist die Transistorstruktur 30 mit den Gate-Grabenstrukturen 31, den ersten Source-Grabenstrukturen 41 und den zweiten Source-Grabenstrukturen 51 auch am Umfangsrandabschnitt der aktiven Fläche 6 (erster und zweiter Umfangsbereich 21 und 22) ausgebildet. Andere Strukturen des SiC-Halbleiterbauelements 301 gemäß der ersten bevorzugten Referenzausführungsform sind im Wesentlichen die gleichen wie die des SiC-Halbleiterbauelements 1. Auf eine Beschreibung der anderen Strukturen des SiC-Halbleiterbauelements 301 wird daher verzichtet.
  • 31A bis 31D sind Querschnittsansichten, die ein Beispiel für ein Herstellungsverfahren des SiC-Halbleiterbauelements 301 gemäß der ersten bevorzugten Referenzausführungsform zeigen. In 31A bis 31D ist ein Querschnitt des Umfangsrandabschnitts der aktiven Fläche 6 (erster Umfangsbereich 21) dargestellt.
  • Bezugnehmend auf 31A wird gemäß dem Herstellungsverfahren des SiC-Halbleiterbauelements 301 die zweite Resistmaske 211 mit einem vorbestimmten Muster auf der Hartmaske 207 (siehe auch 29F) in einem Schritt gebildet, in dem die Source-Gräben 210 und die äußere Fläche 7 abgetragen werden. Die zweite Resistmaske 211 bedeckt jeden der Gate-Gräben 209 so, dass sie die Gate-Gräben 209 ausfüllt und die Source-Gräben 210 und die äußere Fläche 7 freilegt. Bei diesem Schritt gibt es einen Fall, in dem ein Teil, der die im Umfangsrandabschnitt der aktiven Fläche 6 gebildeten Gate-Gräben 209 der zweiten Resistmaske 211 füllt, aufgrund von Höhenunterschieden zwischen der aktiven Fläche 6 und der äußeren Fläche 7 schräg geneigt ist.
  • Als Nächstes werden, wie in 31B dargestellt, unnötige Abschnitte der SiC-Epi-Wafer 202 durch das Ätzverfahren mittels der zweiten Resistmaske 211 entfernt (siehe auch 29G). Vorzugsweise ist das Ätzverfahren ein anisotropes Trockenätzverfahren (z. B. RIE-Verfahren). Bei diesem Schritt werden die nicht benötigten Abschnitte des zweiten Halbleiterbereichs 11 entfernt. Daher werden die Source-Gräben 210 und die äußere Fläche 7 in Dickenrichtung (zur Seite der zweiten Wafer-Hauptoberfläche 204) des SiC-Epi-Wafers 202 weiter nach unten gegraben.
  • Als Nächstes wird, wie in 31C dargestellt, die zweite Resistmaske 211 entfernt. Zu diesem Zeitpunkt ist die Entfernung der zweiten Resistmaske 211 im Umfangsrandabschnitt der aktiven Fläche 6 aufgrund der Neigung der zweiten Resistmaske 211 nicht mehr ausreichend. Infolgedessen verbleibt ein Teil der zweiten Resistmaske 211 als Rest im Gate-Graben 209.
  • Als Nächstes wird, wie in 31D dargestellt, die Hartmaske 207 durch das Ätzverfahren entfernt. Das Ätzverfahren kann das Nassätzverfahren und/oder das Trockenätzverfahren sein. Die Innenwand des Gate-Grabens 209 wird teilweise durch die Reste der zweiten Resistmaske 211 im Umfangsrandabschnitt der aktiven Fläche 6 entfernt. Daher wird ein Teil der Innenwand des Gate-Grabens 209, der von dem Rest der zweiten Resistmaske 211 freigelegt ist, in Bezug auf einen Teil, der durch diesen Rest abgedeckt ist, weiter abgetragen. Das SiC-Halbleiterbauelement 301 wird nach demselben Verfahren wie das SiC-Halbleiterbauelement 1 hergestellt.
  • Der Gate-Graben 32 mit der Innenwand, an der ein Defekt hinsichtlich der Form im Umfangsrandabschnitt der aktiven Fläche 6 aufgetreten ist, wird bei dem SiC-Halbleiterbauelement 301 gemäß der ersten bevorzugten Referenzausführungsform gebildet. Der Gate-Graben 32, der fehlerhaft in seiner Form ist, verschlechtert die elektrischen Eigenschaften des SiC-Halbleiterbauelements 301. Der Gate-Graben 32, der fehlerhaft geformt ist, wird bspw. zu einem Faktor für eine Verringerung der Stehspannung (Spannungsfestigkeit) des SiC-Halbleiterbauelements 1 oder führt zu einer Änderung der Gate-Schwellenspannung.
  • Daher wurde das SiC-Halbleiterbauelement 1, das den SiC-Chip 2, die Transistorstruktur 30 und die erste Dummy-Struktur 60A (Dummy-Struktur 60) aufweist, in der ersten bevorzugten Ausführungsform verwendet. Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Die erste Hauptoberfläche 3 weist die aktive Fläche 6 (erste Oberfläche), die äußere Fläche 7 (zweite Oberfläche) und die ersten bis vierten Verbindungsoberflächen 8A bis 8D auf. Die äußere Fläche 7 ist mit der ersten Tiefe D1 in der Dickenrichtung außerhalb der aktiven Fläche 6 vertieft. Die ersten bis vierten Verbindungsoberflächen 8A bis 8D verbinden die aktive Fläche 6 und die äußere Fläche 7. Die aktive Fläche 6, die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D definieren die aktive Mesa 9 (Mesa) in der ersten Hauptoberfläche 3.
  • Die Transistorstruktur 30 ist am innenliegenden Abschnitt der aktiven Fläche 6 ausgebildet. Die Transistorstruktur 30 weist die Gate-Grabenstruktur 31 und die erste Source-Grabenstruktur 41 auf. Die Gate-Grabenstruktur 31 hat eine zweite Tiefe D2, die geringer ist als die erste Tiefe D1 (D2 < D1). Die erste Source-Grabenstruktur 41 hat eine dritte Tiefe D3, die größer ist als die zweite Tiefe D2 (D2 < D3), und schließt in einer Richtung (zweite Richtung Y) an die Gate-Grabenstruktur 31 an. Die erste Dummy-Struktur 60A wird am Umfangsrandabschnitt der aktiven Fläche 6 gebildet. Die erste Dummy-Struktur 60A weist die ersten Dummy-Source-Grabenstrukturen 61, die jeweils die dritte Tiefe D3 (D2 < D3) aufweisen und in einer Richtung (zweite Richtung Y) aneinandergrenzen, auf.
  • Gemäß dieser Struktur ist die Transistorstruktur 30 am innenliegenden Abschnitt der aktiven Fläche 6 ausgebildet, und die erste Dummy-Struktur 60A, die nicht als Transistorstruktur 30 fungiert, ist am Umfangsrandabschnitt der aktiven Fläche 6 ausgebildet. Daher ist es möglich, eine Änderung der elektrischen Eigenschaften der Transistorstruktur 30, die durch einen Defekt hinsichtlich der Form im Umfangsrandabschnitt der aktiven Fläche 6 verursacht wird, zu verhindern. Daher ist es möglich, ein SiC-Halbleiterbauelement 1 bereitzustellen, das die Zuverlässigkeit verbessert.
  • Genauer gesagt, sind die ersten Dummy-Source-Grabenstrukturen 61 in Abständen hintereinander angeordnet, so dass sie aneinander angrenzen. Auch die ersten Dummy-Source-Grabenstrukturen 61 sind mit Abständen dazwischen angeordnet, ohne dass eine Grabenstruktur eine geringere Tiefe als die dritte Tiefe dazwischen aufweist. Das Gate-Potential wird der Gate-Grabenstruktur 31 zugeführt. Das Source-Potential wird der ersten Grabenstruktur 41 zugeführt. Vorzugsweise wird das Source-Potential der ersten Dummy-Source-Grabenstrukturen 61 zugeführt.
  • Vorzugsweise werden die Source-Grabenstrukturen 41 von einer oder beiden der dritten und vierten Verbindungsoberflächen 8C und 8D freigelegt. Vorzugsweise werden die ersten Dummy-Source-Grabenstrukturen 61 von einer oder beiden der dritten und vierten Verbindungsoberflächen 8C und 8D freigelegt.
  • Vorzugsweise ist die Gate-Grabenstruktur 31 in einem Abstand von der dritten und vierten Verbindungsoberfläche 8C und 8D zur Innenseite der aktiven Fläche 6 ausgebildet. In diesem Fall weist die Transistorstruktur 30 vorzugsweise mindestens eine zweite Source-Grabenstruktur 51 auf, die die dritte Tiefe D3 (D2 < D3) hat und der Gate-Grabenstruktur 31 in einer Richtung (erste Richtung X) zugewandt ist, die senkrecht zu den einander zugewandten Richtungen (zweite Richtung Y) sowohl der Gate-Grabenstruktur 31 als auch der ersten Source-Grabenstruktur 41 verläuft.
  • Vorzugsweise wird mindestens eine zweite Source-Grabenstruktur 51 in einem Bereich zwischen dem Umfangsrand der aktiven Fläche 6 und der Gate-Grabenstruktur 31 gebildet. Die zweite Source-Grabenstruktur 51 kann in einem Bereich zwischen der dritten Verbindungsoberfläche 8C und der Gate-Grabenstruktur 31 oder in einem Bereich zwischen der vierten Verbindungsoberfläche 8D und der Gate-Grabenstruktur 31 ausgebildet sein. Vorzugsweise wird die zweite Source-Grabenstruktur 51 von der dritten Verbindungsoberfläche 8C oder der vierten Verbindungsoberfläche 8D aus freigelegt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die zweite Dummy-Struktur 60B auf, die in einem Bereich zwischen der Transistorstruktur 30 und der ersten Dummy-Struktur 60A im Umfangsrandabschnitt der aktiven Fläche 6 ausgebildet ist. Die zweite Dummy-Struktur 60B weist die Dummy-Gate-Grabenstruktur 62 mit der zweiten Tiefe D2 (D2 < D3) und die zweite Dummy-Source-Grabenstrukturen 63 mit der dritten Tiefe D3 (D2 < D3) auf und die in einer Richtung (zweite Richtung Y) an die Dummy-Gate-Grabenstrukturen 62 angrenzt.
  • Gemäß dieser Struktur wird die zweite Dummy-Struktur 60B, die die gleiche Konfiguration wie die Transistorstruktur 30 hat, jedoch nicht wie die Transistorstruktur 30 funktioniert, in einem Bereich zwischen der Transistorstruktur 30 und der ersten Dummy-Struktur 60A im Umfangsrandabschnitt der aktiven Fläche 6 gebildet. Mit anderen Worten: In der aktiven Fläche 6 wird eine Abstufungsstruktur verwendet, bei der die erste Dummy-Struktur 60A, die zweite Dummy-Struktur 60B und die Transistorstruktur 30 in dieser Reihenfolge vom Umfang der aktiven Fläche 6 nach innen angeordnet sind.
  • Gemäß dieser Struktur ist es möglich, eine Änderung der elektrischen Eigenschaften der Transistorstruktur 30, die durch einen Defekt in der Form im Umfangsrandabschnitt der aktiven Fläche 6 verursacht wird, in geeigneter Weise zu begrenzen. Daher ist es möglich, ein SiC-Halbleiterbauelement 1 bereitzustellen, das die Zuverlässigkeit verbessert. Vorzugsweise wird das Source-Potential der Dummy-Gate-Grabenstrukturen 62 zugeführt. Außerdem wird das Source-Potential vorzugsweise auch der zweiten Dummy-Source-Grabenstruktur 63 zugeführt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Seitenwandverdrahtung 100 (Seitenwandstruktur) auf, die oberhalb der äußeren Fläche 7 so ausgebildet ist, dass sie mindestens eine der ersten bis vierten Verbindungsoberflächen 8A bis 8D bedeckt. Gemäß dieser Struktur ist es möglich, einen Höhenunterschied zwischen der aktiven Fläche 6 und der äußeren Fläche 7 zu verringern.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 den ersten anorganischen Isolierfilm 110 auf, der die Transistorstruktur 30 und die erste Dummy-Struktur 60A oberhalb der aktiven Fläche 6 bedeckt. Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Gate-Hauptoberflächenelektrode 121 auf, die auf dem ersten anorganischen Isolierfilm 110 ausgebildet ist. Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Gate-Verdrahtungselektrode 131 auf, die von der Gate-Hauptoberflächenelektrode 121 auf den ersten anorganischen Isolierfilm 110 herausgeführt ist. Vorzugsweise ist die Gate-Verdrahtungselektrode 131 durch den ersten anorganischen Isolierfilm 110 hindurch elektrisch mit der Gate-Grabenstruktur 31 verbunden und der ersten Source-Grabenstruktur 41 zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen der ersten Source-Grabenstruktur 41 und der Gate-Verdrahtungselektrode 131 liegt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Source-Hauptoberflächenelektrode 122 auf, die von der Gate-Hauptoberflächenelektrode 121 und von der Gate-Verdrahtungselektrode 131 entfernt auf dem ersten anorganischen Isolierfilm 110 ausgebildet ist. Vorzugsweise ist die Source-Hauptoberflächenelektrode 122 über den ersten anorganischen Isolierfilm 110 elektrisch mit der ersten Source-Grabenstruktur 41 verbunden und ist der Gate-Grabenstruktur 31 mit dem ersten anorganischen Isolierfilm 110 zwischen der Gate-Grabenstruktur 31 und der Source-Hauptoberflächenelektrode 122 zugewandt. Vorzugsweise ist die Source-Hauptoberflächenelektrode 122 von der ersten Dummy-Struktur 60A entfernt auf dem ersten anorganischen Isolierfilm 110 in der Draufsicht ausgebildet.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 eine Source-Verdrahtungselektrode 132 auf, die von der Source-Hauptoberflächenelektrode 122 auf den ersten anorganischen Isolierfilm 110 herausgeführt wird. Vorzugsweise durchdringt die Source-Verdrahtungselektrode 132 den ersten anorganischen Isolierfilm 110 an einer von der Source-Hauptoberflächenelektrode 122 abweichenden Stelle und ist elektrisch mit der ersten Source-Grabenstruktur 41 verbunden. Vorzugsweise verläuft die Source-Verdrahtungselektrode 132 durch den ersten anorganischen Isolierfilm 110 und ist elektrisch mit der ersten Dummy-Source-Grabenstruktur 61 verbunden.
  • Das SiC-Halbleiterbauelement 1, das den SiC-Chip 2, die Transistorstruktur 30 und die zweite Dummy-Struktur 60B (Dummy-Struktur 60) aufweist, kann zur Lösung eines in 31A bis 31D dargestellten Problems verwendet werden. Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Die erste Hauptoberfläche 3 weist die aktive Fläche 6 (erste Oberfläche), die äußere Fläche 7 (zweite Oberfläche) und die ersten bis vierten Verbindungsoberflächen 8A bis 8D auf. Die äußere Fläche 7 ist mit der ersten Tiefe D1 in der Dickenrichtung außerhalb der aktiven Fläche 6 vertieft. Die ersten bis vierten Verbindungsoberflächen 8A bis 8D verbinden die aktive Fläche 6 und die äußere Fläche 7. Die aktive Fläche 6, die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D definieren die aktive Mesa 9 (Mesa) in der ersten Hauptoberfläche 3.
  • Die Transistorstruktur 30 ist am innenliegenden Abschnitt der aktiven Fläche 6 ausgebildet. Die Transistorstruktur 30 weist die Gate-Grabenstruktur 31 und die erste Source-Grabenstruktur 41 auf. Die Gate-Grabenstruktur 31 hat eine zweite Tiefe D2, die geringer ist als die erste Tiefe D1 (D2 < D1). Die erste Source-Grabenstruktur 41 hat eine dritte Tiefe D3, die größer ist als die zweite Tiefe D2 (D2 < D3), und schließt in einer Richtung (zweite Richtung Y) an die Gate-Grabenstruktur 31 an. Die erste Dummy-Struktur 60A wird am Umfangsrandabschnitt der aktiven Fläche 6 gebildet. Die zweite Dummy-Struktur 60B weist die Dummy-Gate-Grabenstruktur 62 mit der zweiten Tiefe D2 (D2 < D1) und die Dummy-Source-Grabenstrukturen 63 mit der dritten Tiefe D3 (D2 < D3) auf, die sich in einer Richtung (zweite Richtung Y) an die Dummy-Gate-Grabenstruktur 62 anschließen.
  • Gemäß dieser Struktur ist die Transistorstruktur 30 am innenliegenden Abschnitt der aktiven Fläche 6 ausgebildet, und die zweite Dummy-Struktur 60B, die nicht als Transistorstruktur 30 fungiert, ist am Umfangsrandabschnitt der aktiven Fläche 6 ausgebildet. Daher ist es möglich, eine Änderung der elektrischen Eigenschaften der Transistorstruktur 30, die durch einen Defekt hinsichtlich der Form im Umfangsrandabschnitt der aktiven Fläche 6 verursacht wird, zu verhindern. Daher ist es möglich, ein SiC-Halbleiterbauelement 1 bereitzustellen, das die Zuverlässigkeit verbessert.
  • Gemäß der ersten bevorzugten Ausführungsform ist es auch möglich, ein SiC-Halbleiterbauelement 1 mit einer Verdrahtungsstruktur bereitzustellen, bei der die Designregeln bei einer Struktur mit der an der aktiven Mesa 9 gebildeten Grabenstruktur flexibel sind. Mit anderen Worten, das SiC-Halbleiterbauelement 1 weist den SiC-Chip 2, die erste Source-Grabenstruktur 41 (Grabenstruktur) und die Seitenwandverdrahtung 100 auf.
  • Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Die erste Hauptoberfläche 3 weist die aktive Fläche 6 (erste Oberfläche), die äußere Fläche 7 (zweite Oberfläche) und die ersten bis vierten Verbindungsoberflächen 8A bis 8D auf. Die äußere Fläche 7 ist mit der ersten Tiefe D1 in der Dickenrichtung außerhalb der aktiven Fläche 6 vertieft. Die ersten bis vierten Verbindungsoberflächen 8A bis 8D verbinden die aktive Fläche 6 und die äußere Fläche 7. Die aktive Fläche 6, die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D definieren die aktive Mesa 9 (Mesa) in der ersten Hauptoberfläche 3.
  • Die erste Source-Grabenstruktur 41 ist an der aktiven Fläche 6 so ausgebildet, dass sie von mindestens einer der ersten bis vierten Verbindungsoberflächen 8A bis 8D freiliegt. Die Seitenwandverdrahtung 100 bedeckt mindestens eine der ersten bis vierten Verbindungsoberflächen 8A bis 8D oberhalb der äußeren Fläche 7, so dass sie mit der ersten Source-Grabenstruktur 41 elektrisch verbunden ist. Gemäß dieser Struktur ist es möglich, die erste Source-Grabenstrukturen 41 und die Seitenwandverdrahtung 100 an den ersten bis vierten Verbindungsoberflächen 8A bis 8D elektrisch zu verbinden. Daher ist es möglich, ein SiC-Halbleiterbauelement 1 mit einer neuartigen Verdrahtungsstruktur bereitzustellen, bei der die Designregeln durch die Seitenwandverdrahtung 100 flexibel gestaltet werden können.
  • Vorzugsweise werden bei dieser Struktur die ersten Source-Grabenstrukturen 41 mit Abständen dazwischen an der aktiven Fläche 6 gebildet. Vorzugsweise ist in diesem Fall die Seitenwandverdrahtung 100 mit den ersten Source-Grabenstrukturen 41 in mindestens einer der ersten bis vierten Verbindungsoberflächen 8A bis 8D elektrisch verbunden.
  • Vorzugsweise weist die erste Source-Grabenstruktur 41 den an der aktiven Fläche 6 gebildeten Source-Graben 42, den Source-Isolierfilm 43, der die Innenwand des Source-Grabens 42 bedeckt, und die Source-Elektrode 44 auf, die in den Source-Graben 42 eingebettet ist, wobei der Source-Isolierfilm 43 zwischen dem Source-Graben 42 und der Source-Elektrode 44 liegt. Vorzugsweise ist in diesem Fall die Seitenwandverdrahtung 100 elektrisch mit der Source-Elektrode 44 verbunden.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 den Hauptoberflächenisolierfilm 90 auf, der die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D bedeckt und mit dem Source-Isolierfilm 43 zusammenhängt. In diesem Fall ist die Seitenwandverdrahtung 100 vorzugsweise auf dem Hauptoberflächenisolierfilm 90 ausgebildet.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 einen pn-Übergangsabschnitt (Wannenbereich 71 und/oder äußerer Wannenbereich 81) auf, der in einem Bereich entlang der ersten bis vierten Verbindungsoberflächen 8A bis 8D innerhalb des SiC-Chips 2 ausgebildet ist. Vorzugsweise ist in diesem Fall die Seitenwandverdrahtung 100 dem pn-Übergangsabschnitt in den ersten bis vierten Verbindungsoberflächen 8A bis 8D zugewandt, wobei der Hauptoberflächenisolierfilm 90 zwischen dem pn-Übergangsabschnitt und der Seitenwandverdrahtung 100 liegt.
  • Vorzugsweise ist die Seitenwandverdrahtung 100 einstückig mit der Source-Elektrode 44 ausgebildet. Vorzugsweise steht die Bodenwand des Source-Graben 42 mit der äußeren Fläche 7 in Verbindung. Vorzugsweise weist die Seitenwandverdrahtung 100 den Überlappungsabschnitt 101 auf, der den Umfangsrandabschnitt der aktiven Fläche 6 abdeckt. Vorzugsweise erstreckt sich die erste Source-Grabenstruktur 41 in der Draufsicht in eine Richtung (erste Richtung X). Vorzugsweise verläuft die Seitenwandverdrahtung 100 in diesem Fall in einer Schnittrichtung (zweite Richtung Y), die eine Richtung (erste Richtung X) in der Draufsicht kreuzt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 einen ersten anorganischen Isolierfilm 110 auf, der die Seitenwandverdrahtung 100 bedeckt. Gemäß dieser Struktur ist es möglich, die Seitenwandverdrahtung 100 mit Hilfe des ersten anorganischen Isolierfilms 110 zu schützen. Vorzugsweise durchquert bei dieser Struktur der erste anorganische Isolierfilm 110 die Seitenwandverdrahtung 100 und bedeckt die aktive Fläche 6 und die äußere Fläche 7.
  • Aus einem anderen Blickwinkel betrachtet, weist das SiC-Halbleiterbauelement 1 den SiC-Chip 2, die Gate-Grabenstruktur 31, die erste Source-Grabenstruktur 41 und die Seitenwandverdrahtung 100 auf. Der SiC-Chip 2 weist die erste Hauptoberfläche 3 auf. Die erste Hauptoberfläche 3 weist die aktive Fläche 6 (erste Oberfläche), die äußere Fläche 7 (zweite Oberfläche) und die ersten bis vierten Verbindungsoberflächen 8A bis 8D auf. Die äußere Fläche 7 ist mit der ersten Tiefe D1 in der Dickenrichtung außerhalb der aktiven Fläche 6 vertieft. Die ersten bis vierten Verbindungsoberflächen 8A bis 8D verbinden die aktive Fläche 6 und die äußere Fläche 7. Die aktive Fläche 6, die äußere Fläche 7 und die ersten bis vierten Verbindungsoberflächen 8A bis 8D definieren die aktive Mesa 9 (Mesa) in der ersten Hauptoberfläche 3.
  • Die Gate-Grabenstruktur 31 ist an der aktiven Fläche 6 in einem Abstand von der ersten bis vierten Verbindungsoberfläche 8A bis 8D ausgebildet. Die erste Source-Grabenstruktur 41 ist an der aktiven Fläche 6 so ausgebildet, dass sie von mindestens einer der ersten bis vierten Verbindungsoberflächen 8A bis 8D freiliegt. Die Seitenwandverdrahtung 100 deckt mindestens eine der ersten bis vierten Verbindungsoberflächen 8A bis 8D ab, so dass sie elektrisch mit der ersten Grabenstruktur 41 verbunden ist, und ist oberhalb der äußeren Fläche 7 ausgebildet.
  • Gemäß dieser Struktur ist es möglich, die erste Source-Grabenstrukturen 41 und die Seitenwandverdrahtung 100 an den ersten bis vierten Verbindungsoberflächen 8A bis 8D elektrisch zu verbinden. Daher ist es möglich, ein SiC-Halbleiterbauelement 1 mit einer neuartigen Verdrahtungsstruktur bereitzustellen, bei der die Designregeln durch die Seitenwandverdrahtung 100 flexibel gestaltet werden können.
  • Vorzugsweise ist die erste Source-Grabenstruktur 41 tiefer als die Gate-Grabenstruktur 31 ausgebildet. Vorzugsweise werden die Gate-Grabenstrukturen 31 an der aktiven Fläche 6 gebildet. Vorzugsweise sind in diesem Fall die ersten Source-Grabenstrukturen 41 an der aktiven Fläche 6 im Wechsel mit den Gate-Grabenstrukturen 31 ausgebildet. Vorzugsweise ist in diesem Fall auch die Seitenwandverdrahtung 100 elektrisch mit den ersten Source-Grabenstrukturen 41 verbunden und von den Gate-Grabenstrukturen 31 elektrisch getrennt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die zweite Source-Grabenstruktur 51, die in einem Bereich zwischen den ersten bis vierten Verbindungsoberflächen 8A bis 8D ausgebildet ist, und die Source-Grabenstruktur 31 in der aktiven Fläche 6 auf. Vorzugsweise ist bei dieser Struktur die zweite Source-Grabenstruktur 51 von mindestens einer der ersten bis vierten Verbindungsoberflächen 8A bis 8D freigelegt. In dieser Struktur ist die Seitenwandverdrahtung 100 vorzugsweise elektrisch mit der ersten Source-Grabenstruktur 41 und der zweiten Source-Grabenstruktur 51 verbunden.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 den ersten anorganischen Isolierfilm 110 auf, der die Gate-Grabenstruktur 31, die erste Source-Grabenstruktur 41 und die Seitenwandverdrahtung 100 oberhalb der ersten Oberfläche 3 bedeckt. Gemäß dieser Struktur ist es möglich, die Gate-Grabenstruktur 31, die erste Source-Grabenstruktur 41 und die Seitenwandverdrahtung 100 mittels des ersten anorganischen Isolierfilms 110 zu schützen.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Gate-Hauptoberflächenelektrode 121 auf, die auf dem ersten anorganischen Isolierfilm 110 ausgebildet ist. Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Gate-Verdrahtungselektrode 131 auf, die von der Gate-Hauptoberflächenelektrode 121 auf den ersten anorganischen Isolierfilm 110 herausgeführt ist, die über den ersten anorganischen Isolierfilm 110 mit der Gate-Grabenstruktur 31 elektrisch verbunden ist und die der ersten Source-Grabenstruktur 41 zugewandt ist, wobei der erste anorganische Isolierfilm 110 zwischen der ersten Source-Grabenstruktur 41 und der Gate-Verdrahtungselektrode 131 liegt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Source-Hauptoberflächenelektrode 122 auf, die auf dem ersten anorganischen Isolierfilm 110 ausgebildet ist, die über den ersten anorganischen Isolierfilm 110 mit der ersten Source-Grabenstruktur 41 elektrisch verbunden ist und die der Gate-Grabenstruktur 31 zugewandt ist, wobei sich der erste anorganische Isolierfilm 110 zwischen der Gate-Grabenstruktur 31 und der Source-Hauptoberflächenelektrode 122 befindet. Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Source-Verdrahtungselektrode 132 auf, die von der Source-Hauptoberflächenelektrode 122 auf den ersten anorganischen Isolierfilm 110 herausgeführt ist und über den ersten anorganischen Isolierfilm 110 mit der Seitenwandverdrahtung 100 elektrisch verbunden ist. Vorzugsweise ist die Source-Verdrahtungselektrode 132 durch den ersten anorganischen Isolierfilm 110 hindurch an einer anderen Stelle als die Source-Hauptoberflächenelektrode 122 elektrisch mit der ersten Source-Grabenstruktur 41 verbunden.
  • 32 entspricht 6 und ist eine Draufsicht, die ein SiC-Halbleiterbauelement 311 gemäß einer zweiten bevorzugten Referenzausführungsform zeigt. 33 ist eine Querschnittsansicht entlang der Linie XXXIII-XXIII in 32. Mit dem gleichen Bezugszeichen wird im Folgenden eine Struktur bezeichnet, die der für das SiC-Halbleiterbauelement 1 beschriebenen Struktur entspricht, und auf eine Beschreibung dieser Struktur wird verzichtet.
  • Bei dem SiC-Halbleiterbauelement 311 gemäß der zweiten bevorzugten Referenzausführungsform sind die ersten Source-Grabenstrukturen 41 in einem Abstand von den ersten bis vierten Verbindungsoberflächen 8A bis 8D am innenliegenden Abschnitt der aktiven Fläche 6 in Draufsicht ausgebildet. Die ersten Source-Grabenstrukturen 41 kreuzen den Endabschnitt jeder der Gate-Grabenstrukturen 31 nicht von der Seite der zweiten Richtung Y in der ersten Richtung X in der Draufsicht. Bei der vorliegenden Ausführungsform hat jede der ersten Source-Grabenstrukturen 41 eine Länge, die im Wesentlichen der Länge jeder der Gate-Grabenstrukturen 31 in Bezug auf die erste Richtung X entspricht.
  • Die Transistorstruktur 30 gemäß dem SiC-Halbleiterbauelement 311 weist eine Vielzahl von zweiten Gate-Grabenstrukturen 321 auf, die an der aktiven Fläche 6 ausgebildet sind. Das Gate-Potential wird den zweiten Gate-Grabenstrukturen 321 zugeführt.
  • Die zweiten Gate-Grabenstrukturen 321 sind jeweils in der aktiven Fläche 6 in einem Abstand von den ersten bis vierten Verbindungsoberflächen 8A bis 8D so ausgebildet, dass sie in der ersten Richtung X an die ersten Source-Grabenstrukturen 41 und in der zweiten Richtung Y an die Gate- Grabenstrukturen 31 angrenzen. Genauer gesagt sind die zweiten Gate-Grabenstrukturen 321 jeweils in einem Abstand von jeder der Gate-Grabenstrukturen 31 in einem Bereich zwischen zwei benachbarten Gate-Grabenstrukturen 31 in der aktiven Fläche 6 ausgebildet und grenzen jeweils in der ersten Richtung X an die ersten Source-Grabenstrukturen 41.
  • Genauer gesagt sind die zweiten Gate-Grabenstrukturen 321 jeweils bandförmig ausgebildet, die sich in der Draufsicht in der ersten Richtung X erstrecken und mit Abständen dazwischen in der zweiten Richtung Y so ausgebildet sind, dass die einzelne Gate-Grabenstruktur 31 dazwischen angeordnet ist. Die zweiten Gate-Grabenstrukturen 321 sind streifenförmig ausgebildet und erstrecken sich in der Draufsicht in die erste Richtung X.
  • Jede der zweiten Gate-Grabenstrukturen 321 hat eine dritte Breite W3. Die dritte Breite W3 ist eine Breite in einer Richtung (d. h. zweite Richtung Y), die senkrecht zu einer Richtung verläuft, in der sich jede der zweiten Gate-Grabenstrukturen 321 erstreckt (d. h. zweite Richtung Y) . Die dritte Breite W3 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 3 µmbetragen. Vorzugsweise ist die dritte Breite W3 nicht kleiner als 0,5 µm und nicht größer als 1,5 µm. Die dritte Breite W3 kann größer als die erste Breite W1 (W1 < W3) oder gleich oder kleiner als die erste Breite W1 (W1 ≥ W3) sein. Bei der vorliegenden Ausführungsform ist die dritte Breite W3 im Wesentlichen gleich der ersten Breite W1 (W1 ≈ W3). Vorzugsweise hat die dritte Breite W3 einen Wert, der innerhalb von ±10 % des Wertes der ersten Breite W1 liegt.
  • Jede der zweiten Gate-Grabenstrukturen 321 hat eine vierte Tiefe D4. Die vierte Tiefe D4 ist größer als die zweite Tiefe D2 der Gate-Grabenstruktur 31 (D2 < D4). Vorzugsweise ist die vierte Tiefe D4 nicht weniger als das 1, 5-fache und nicht mehr als das 3-fache der zweiten Tiefe D2. Bei der vorliegenden Ausführungsform ist die vierte Tiefe D4 im Wesentlichen gleich der ersten Tiefe D1 der äußeren Fläche 7 (D1 ≈ D4). Außerdem ist die vierte Tiefe D4 im Wesentlichen gleich der dritten Tiefe D3 der ersten Source-Grabenstruktur 41 (D3 ≈ D4) . Vorzugsweise hat die vierte Tiefe D4 einen Wert, der innerhalb von ±10 % des Wertes der dritten Tiefe D3 liegt.
  • Die vierte Tiefe D4 kann vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen. Vorzugsweise beträgt die vierte Tiefe D4 5 µm oder weniger. Besonders bevorzugt beträgt die vierte Tiefe D4 2,5 µm oder weniger. Vorzugsweise ist das Seitenverhältnis D4/W3 jeder der zweiten Gate-Grabenstrukturen 321 nicht kleiner als 1 und nicht größer als 5. Das Seitenverhältnis D4/W3 ist ein Verhältnis zwischen der vierten Tiefe D4 und der dritten Breite W3. Besonders bevorzugt beträgt das Seitenverhältnis D4/W3 2 oder mehr.
  • Die zweiten Gate-Grabenstrukturen 321 sind mit fünften Abständen P5 zwischen den Gate-Grabenstrukturen 31 und den zweiten Gate-Grabenstrukturen 321 in der zweiten Richtung Y angeordnet. Der fünfte Abstand P5 ist ein Abstand zwischen der einzelnen Gate-Grabenstruktur 31 und der einzelnen zweiten Gate-Grabenstruktur 321, die in der zweiten Richtung Y einander benachbart sind. Vorzugsweise ist der fünfte Abstand P5 nicht kleiner als 1/4 des ersten Abstands P1 der Gate-Grabenstrukturen 31 und nicht größer als der erste Abstand P1 (1/4 × P1 ≤ P5 < P1). Vorzugsweise ist der fünfte Abstand P5 gleich oder kleiner als 1/2 des ersten Abstands P1 (P5 ≤ 1/2 × P1).
  • Der fünfte Abstand P5 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 2,5 µm betragen. Vorzugsweise ist der fünfte Abstand P5 nicht kleiner als 0,5 µm und nicht größer als 1,5 µm. Vorzugsweise ist der fünfte Abstand P5 im Wesentlichen gleich dem zweiten Abstand P2 zwischen der Gate-Grabenstruktur 31 und der ersten Source-Grabenstruktur 41 (P2 ≈ P5) . Vorzugsweise hat der fünfte Abstand P5 einen Wert, der innerhalb von ±10 % des Wertes des zweiten Abstandes P2 liegt.
  • Die zweiten Gate-Grabenstrukturen 321 sind mit sechsten Abständen P6 zwischen den ersten Source-Grabenstrukturen 41 und den zweiten Gate-Grabenstrukturen 321 in der ersten Richtung X angeordnet. Der sechste Abstand P6 ist ein Abstand zwischen der einzelnen ersten Source-Grabenstruktur 41 und der einzelnen zweiten Gate-Grabenstruktur 321, die in der ersten Richtung X einander benachbart sind. Vorzugsweise ist der sechste Abstand P6 nicht kleiner als 1/4 des ersten Abstands P1 der Gate-Grabenstrukturen 31 und nicht größer als der erste Abstand P1 (1/4 × P1 ≤ P6 < P1). Vorzugsweise ist der sechste Abstand P6 gleich oder kleiner als 1/2 des ersten Abstands P1 (P6 ≤ 1/2 × P1).
  • Der sechste Abstand P6 kann vorzugsweise nicht kleiner als 0,1 µm und nicht größer als 2,5 µm sein. Vorzugsweise ist der sechste Abstand P6 nicht kleiner als 0,5 µm und nicht größer als 1,5 µm. Vorzugsweise ist der sechste Abstand P6 im Wesentlichen gleich dem zweiten Abstand P2 zwischen der Gate-Grabenstruktur 31 und der ersten Source-Grabenstruktur 41 (P2 ≈ P6). Vorzugsweise hat der sechste Abstand P6 einen Wert, der innerhalb von ±10 % des Wertes des zweiten Abstandes P2 liegt.
  • Jede der zweiten Gate-Grabenstrukturen 321 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand, die eine Längsseite jeder der zweiten Gate-Grabenstrukturen 321 bildet, wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die eine kurze Seite jeder der zweiten Gate-Grabenstrukturen 321 bildet, wird von der m-Ebene des SiC-Einkristalls gebildet. Die Bodenwand jeder der zweiten Gate-Grabenstrukturen 321 wird von der c-Ebene des SiC-Einkristalls gebildet.
  • Jede der zweiten Gate-Grabenstrukturen 321 kann in einer vertikalen Form mit einer im Wesentlichen einheitlichen Öffnungsbreite ausgebildet sein. Jede der zweiten Gate-Grabenstrukturen 321 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand jeder der zweiten Gate-Grabenstrukturen 321 in Richtung der zweiten Oberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand jeder der zweiten Gate-Grabenstrukturen 321 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Jede der zweiten Gate-Grabenstrukturen 321 ist an der aktiven Fläche 6 so ausgebildet, dass sie den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist jede der zweiten Gate-Grabenstrukturen 321 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 ausgebildet und dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jeder der zweiten Gate-Grabenstrukturen 321 liegt. Bei der vorliegenden Ausführungsform ist jede der zweiten Gate-Grabenstrukturen 321 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und jeder der zweiten Gate-Grabenstrukturen 321 liegt.
  • Die Seitenwand jeder der zweiten Gate-Grabenstrukturen 321 steht in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand jeder der zweiten Gate-Grabenstrukturen 321 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist jede der zweiten Gate-Grabenstrukturen 321 tiefer ausgebildet als jede der Gate-Grabenstrukturen 31. Mit anderen Worten, die Bodenwand jeder der zweiten Gate-Grabenstrukturen 321 befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand jeder der Gate-Grabenstrukturen 31.
  • Jede der zweiten Gate-Grabenstrukturen 321 weist einen zweiten Gate-Graben 322, einen zweiten Gate-Isolierfilm 323 und eine zweite Gate-Elektrode 324 auf. Der zweite Gate-Graben 322 bildet die Seitenwand und die Bodenwand der zweiten Gate-Grabenstruktur 321. Die Seitenwand und die Bodenwand bilden eine Oberfläche des zweiten Gate-Grabens 322 (Innenwand und Außenwand).
  • Ein Öffnungsrandabschnitt des zweiten Gate-Grabens 322 ist von der aktiven Fläche 6 schräg nach unten in Richtung des zweiten Gate-Grabens 322 geneigt. Der Öffnungsrandabschnitt ist ein Verbindungsabschnitt zwischen der aktiven Fläche 6 und der Seitenwand des zweiten Gate-Grabens 322. Bei der vorliegenden Ausführungsform ist der Öffnungsrandabschnitt in einer gekrümmten, zum SiC-Chip 2 hin vertieften Form ausgebildet. Der Öffnungsrandabschnitt kann in einer gekrümmten Form zur Innenseite des zweiten Gate-Grabens 322 geformt sein.
  • Der zweite Gate-Isolierfilm 323 ist an der Innenwand des zweiten Gate-Grabens 322 filmförmig ausgebildet und definiert einen vertieften Raum im zweiten Gate-Graben 322 . Der zweite Gate-Isolierfilm 323 bedeckt den zweiten Halbleiterbereich 11, den Body-Bereich 23 und den Source-Bereich 24 an der Innenwand des zweiten Gate-Grabens 322. Der zweite Gate-Isolierfilm 323 weist mindestens einen Siliziumoxidfilm, einen Siliziumnitridfilm oder einen Siliziumoxynitridfilm auf. Bei der vorliegenden Ausführungsform hat der zweite Gate-Isolierfilm 323 eine einschichtige Struktur, die aus einem Siliziumoxidfilm gebildet ist.
  • Der zweite Gate-Isolierfilm 323 weist einen ersten Abschnitt 323a, einen zweiten Abschnitt 323b und einen dritten Abschnitt 323c auf. Der erste Abschnitt 323a bedeckt die Seitenwand des zweiten Gate-Grabens 322. Genauer gesagt bedeckt der erste Abschnitt 323a die Seitenwand des zweiten Gate-Grabens 322 und legt den Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 von einem Öffnungsende des zweiten Gate-Grabens 322 in einem Abstand von dem Öffnungsende des zweiten Gate-Grabens 322 zur Seite der Bodenwand hin in der aktiven Fläche 6 frei. Der erste Abschnitt 323a bedeckt die gesamte Fläche der Seitenwand des zweiten Gate-Grabens 322 an der Seite des Umfangsrandabschnitts der aktiven Fläche 6.
  • Der zweite Abschnitt 323b bedeckt die Bodenwand des zweiten Gate-Grabens 322. Der dritte Abschnitt 323c ist an der Seite des Umfangsrandabschnitts der aktiven Fläche 6 in einem Abstand zum innenliegenden Abschnitt der aktiven Fläche 6 ausgebildet und deckt den Öffnungsrandabschnitt des zweiten Gate-Grabens 322 ab. Bei der vorliegenden Ausführungsform wölbt sich der dritte Abschnitt 323c in einer gekrümmten Form zur Innenseite des zweiten Gate-Grabens 322 im Öffnungsrandabschnitt.
  • Die Dicke des ersten Abschnitts 323a kann vorzugsweise nicht weniger als 10 nm und nicht mehr als 100 nm betragen. Der zweite Abschnitt 323b kann eine Dicke aufweisen, die größer ist als die Dicke des ersten Abschnitts 323a. Die Dicke des zweiten Abschnitts 323b kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 200 nm betragen. - Der dritte Abschnitt 43c hat eine größere Dicke als der erste Abschnitt 43a. - Die Dicke des dritten Abschnitts 33c kann vorzugsweise nicht weniger als 50 nm und nicht mehr als 200 nm betragen. - Selbstverständlich kann auch eine Gate-Isolierschicht 323 mit einer gleichmäßigen Dicke gebildet werden.
  • Die zweite Gate-Elektrode 324 ist in den zweiten Gate-Graben 322 eingebettet, wobei der zweite Gate-Isolierfilm 323 zwischen dem zweiten Gate-Graben 322 und der zweiten Gate-Elektrode 324 liegt. Die zweite Gate-Elektrode 324 ist dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24 zugewandt, wobei der zweite Gate-Isolierfilm 323 zwischen diesen Bereichen und der zweiten Gate-Elektrode 324 liegt. Die zweite Gate-Elektrode 324 hat eine Elektrodenoberfläche, die von dem zweiten Gate-Graben 322 freiliegt. Die Elektrodenoberfläche der zweiten Gate-Elektrode 324 ist gekrümmt und zur Bodenwand des zweiten Gate-Grabens 322 vertieft.
  • Die Elektrodenoberfläche der zweiten Gate-Elektrode 324 wird durch den dritten Abschnitt 323c des Isolierfilms an der Seite des Umfangsrandabschnitts der aktiven Fläche 6 verjüngt. Das Gate-Potential wird an der zweiten Gate-Elektrode 324 angelegt. Vorzugsweise ist die zweite Gate-Elektrode 324 aus leitfähigem Polysilizium. Die zweite Gate-Elektrode 324 kann n-artiges Polysilizium aufweisen, das mit einer n-artigen Verunreinigung dotiert ist, und/oder p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Vorzugsweise weist die zweite Gate-Elektrode 324 das gleiche leitfähige Material auf wie die Gate-Elektrode 34.
  • Wie beschrieben, wird die zweite Gate-Grabenstruktur 321 mit einer der ersten Source-Grabenstruktur 41 entsprechenden Struktur an der aktiven Fläche 6 beim SiC-Halbleiterbauelement 311 ausgebildet. Die zweite Gate-Grabenstruktur 321 kann auch als ein von der ersten Source-Grabenstruktur 41 getrennter Abschnitt betrachtet werden.
  • Bei dem SiC-Halbleiterbauelement 311 sind die zweiten Source-Grabenstrukturen 51 mit den dritten Abständen P3 dazwischen in der zweiten Richtung Y so ausgebildet, dass sie den Gate-Grabenstrukturen 31 und den zweiten Gate-Grabenstrukturen 321 jeweils in der ersten Richtung X in einer Eins-zu-Eins-Entsprechung gegenüberliegen. Mit anderen Worten, die zweiten Source-Grabenstrukturen 51 umschließen in der ersten Richtung X von beiden Seiten die einzelne Gate-Grabenstruktur 31. Außerdem, umschließen die zweiten Source-Grabenstrukturen 51 die zweiten Gate-Grabenstrukturen 321 mit den Source-Grabenstrukturen 41 von beiden Seiten in der ersten Richtung X. Die anderen Strukturen der zweiten Source-Grabenstrukturen 51 sind die gleichen wie die zweiten Source-Grabenstrukturen 51 gemäß dem SiC-Halbleiterbauelement 1.
  • Die Kontaktbereiche 70 sind nicht in einem Bereich entlang der zweiten Gate-Grabenstrukturen 321 im Oberflächenschichtabschnitt der ersten Hauptoberfläche 3 ausgebildet. Bei der vorliegenden Ausführungsform sind die Gate-Wannenbereiche 72 zusätzlich zu den Gate-Grabenstrukturen 31 auch in einem Bereich entlang der zweiten Gate-Grabenstrukturen 321 ausgebildet. Die Gate-Wannenbereiche 72 sind jeweils in einer Eins-zu-Eins-Entsprechung mit den zweiten Gate-Grabenstrukturen 321 ausgebildet.
  • Jeder der Gate-Wannenbereiche 72 ist bandförmig ausgebildet und erstreckt sich in der Draufsicht entlang jeder der zweiten Gate-Grabenstrukturen 321. Jeder der Gate-Wannenbereiche 72 ist in einem Abstand von der Gate-Grabenstruktur 31 und von der ersten Source-Grabenstruktur 41 in Richtung der Seite der zweiten Gate-Grabenstruktur 321 ausgebildet und legt die Gate-Grabenstruktur 31 und die erste Source-Grabenstruktur 41 frei. Jeder der Gate-Wannenbereiche 72 bedeckt die Bodenwand und die gesamte Fläche der Seitenwand jeder der zweiten Gate-Grabenstrukturen 321. Jeder der Gate-Wannenbereiche 72 ist elektrisch mit dem Body-Bereich 23 in der Seitenwand jeder der zweiten Gate-Grabenstrukturen 321 verbunden.
  • Der Bodenabschnitt jedes der Gate-Wannenbereiche 72, die jede der zweiten Gate-Grabenstrukturen 321 bedecken, befindet sich in einem Bereich auf der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf den Bodenabschnitt jedes der Gate-Wannenbereiche 72, die jede der Gate-Grabenstrukturen 31 bedecken. Der Bodenabschnitt jedes Gate-Wannenbereichs 72, der jede der zweiten Gate-Grabenstrukturen 321 bedeckt, ist in einer Tiefe ausgebildet, die im Wesentlichen der des Bodenabschnitts jedes Gate-Wannenbereichs 71 entspricht, der jede der ersten Source-Grabenstrukturen 41 bedeckt.
  • Jeder der Gate-Wannenbereiche 72, die jede der zweiten Gate-Grabenstruktur 321 bedecken, ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) zur Seite der aktiven Fläche 6 hin ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Gate-Wannenbereiche 72 liegt. Mit anderen Worten, jeder der Gate-Wannenbereiche 72, die jede der zweiten Gate-Grabenstrukturen 321 bedecken, ist elektrisch mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) verbunden.
  • Vorzugsweise ist die Dicke eines Teils jedes Gate-Wannenbereichs 72, der die Bodenwand jeder der zweiten Gate-Grabenstrukturen 321 bedeckt, größer als die Dicke eines Teils jedes Gate-Wannenbereichs 72, der die Seitenwand jeder der zweiten Gate-Grabenstrukturen 321 bedeckt. Die Dicke des Teils jedes der Gate-Wannenbereiche 72, der die Seitenwand jeder der zweiten Gate-Grabenstrukturen 321 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jeder der zweiten Gate-Grabenstrukturen 321. Die Dicke des Teils jedes der Gate-Wannenbereiche 72, der die Bodenwand jedes der zweiten Gate-Grabenstrukturen 321 bedeckt, ist die Dicke in Normalenrichtung der Bodenwand jeder der zweiten Gate-Grabenstrukturen 321.
  • Vorzugsweise ist der Bodenabschnitt der Gate-Wannenbereiche 72 in einer im Wesentlichen einheitlichen Tiefe in Bezug auf die Bodenwand der zweiten Gate-Grabenstrukturen 321 ausgebildet. Die Gate-Wannenbereiche 72 bilden einen pn-Übergangsabschnitt mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) und dehnen eine Verarmungsschicht in der Breiten- und Tiefenrichtung des SiC-Chips 2 aus. Die Gate-Wannenbereiche 72 bringen den MISFET mit isoliertem Gate in die Nähe der Struktur einer pn-Übergangsdiode und entspannen (lösen) ein elektrisches Feld in dem SiC-Chip 2.
  • Das SiC-Halbleiterbauelement 311 weist die Gate-Kontaktelektroden 91 auf. Die Gate-Kontaktelektroden 91 weisen die Gate-Kontaktelektrode 91 auf der Seite der dritten Verbindungsoberfläche 8C und die Gate-Kontaktelektrode 91 auf der Seite der vierten Verbindungsoberfläche 8D auf. Die Gate-Kontaktelektrode 91 auf der Seite der dritten Verbindungsoberfläche 8C wird im Folgenden beschrieben. Die Gate-Kontaktelektrode 91 bedeckt die Gate-Grabenstruktur 31 und die zweiten Gate-Grabenstruktur 321 in einem Abstand von den ersten Source-Grabenstrukturen 41 und von den zweiten Source-Grabenstrukturen 51.
  • Die Gate-Kontaktelektrode 91 ist mit der Gate-Elektrode 34 der Gate-Grabenstrukturen 31 und mit der zweiten Gate-Elektrode 324 der zweiten Gate-Grabenstrukturen 321 verbunden. Die Gate-Kontaktelektrode 91 ist bandförmig ausgebildet und erstreckt sich in der zweiten Richtung Y so, dass sie den Endabschnitt der Gate-Grabenstrukturen 31 und einen innenliegenden Abschnitt der zweiten Gate-Grabenstrukturen 321 in der Draufsicht kreuzt.
  • Die Gate-Kontaktelektrode 91 hat die Elektrodenoberfläche 91a, die sich entlang der aktiven Fläche 6 erstreckt. Bei der vorliegenden Ausführungsform hat die Gate-Kontaktelektrode 91 eine konische Form (viereckiger kegelstumpfförmige Form), deren Breite sich von der aktiven Fläche 6 zur Elektrodenoberfläche 91a hin verjüngt. Die Elektrodenoberfläche 91a weist einen Abschnitt auf, der der Gate-Elektrode 34 in Normalenrichtung Z zugewandt ist, und einen Abschnitt, der einem Bereich (d. h. dem Hauptoberflächenisolierfilm 90) außerhalb der Gate-Grabenstruktur 31 in Normalenrichtung Z zugewandt ist.
  • Vorzugsweise ist die Gate-Kontaktelektrode 91 aus leitfähigem Polysilicium gebildet. Die Gate-Kontaktelektrode 91 kann n-artiges Polysilizium aufweisen, das mit einer n-artigen Verunreinigung dotiert ist, und/oder p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Vorzugsweise ist die Gate-Kontaktelektrode 91 aus demselben leitfähigen Material wie jede der Gate-Elektroden 34 gebildet.
  • Bei der vorliegenden Ausführungsform ist jede der Gate-Kontaktelektroden 91 aus einem Herausführabschnitt, der von der Gate-Elektrode 34 und von der zweiten Gate-Elektrode 324 zu einem Raum oberhalb der aktiven Fläche 6 herausgeführt ist, gebildet. Mit anderen Worten, die Gate-Kontaktelektroden 91 werden von der Gate-Elektrode 34 durch den dritten Abschnitt 33c des Gate-Isolierfilms 33 auf den Hauptoberflächenisolierfilm 90 und von der zweiten Gate-Elektrode 324 durch den dritten Abschnitt 323c des zweiten Gate-Isolierfilms 323 auf den Hauptoberflächenisolierfilm 90 geführt.
  • Bei der vorliegenden Ausführungsform sind die Gate-Öffnungen 112 bandförmig ausgebildet und erstrecken sich entlang der Gate-Kontaktelektroden 91, so dass die Gate-Kontaktelektroden 91 jeweils freiliegen. Die Gate-Verdrahtungselektrode 131 tritt von oberhalb des ersten anorganischen Isolierfilms 110 in die Gate-Öffnungen 112 ein und ist mit den Gate-Kontaktelektroden 91 elektrisch verbunden. Das an die Gate-Verdrahtungselektrode 131 angelegte Gate-Potential wird also über die Gate-Verdrahtungselektrode 131 an die Gate-Grabenstrukturen 31 und an die zweiten Gate-Grabenstrukturen 321 weitergegeben.
  • Das SiC-Halbleiterelement 311 gemäß der zweiten bevorzugten Referenzausführungsform weist den SiC-Chip 2, die Gate-Grabenstruktur 31, die zweite Gate-Grabenstruktur 321, den ersten anorganischen Isolierfilm 110, die Gate-Hauptoberflächenelektrode 121 und die Gate-Verdrahtungselektrode 131 auf. Die Gate-Grabenstruktur 31 ist an der ersten Oberfläche 3 in einer zweiten Tiefe D2 ausgebildet. Die zweite Gate-Grabenstruktur 321 hat eine vierte Tiefe D4, die größer ist als die zweite Tiefe D2, und ist an der ersten Oberfläche 3 so ausgebildet, dass sie an die Gate-Grabenstruktur 31 angrenzt.
  • Der erste anorganische Isolierfilm 110 bedeckt die Gate-Grabenstruktur 31 und die zweite Gate-Grabenstruktur 321 oberhalb der ersten Hauptoberfläche 3. Die Gate-Hauptoberflächenelektrode 121 ist auf dem ersten anorganischen Isolierfilm 110 ausgebildet. Die Gate-Verdrahtungselektrode 131 wird von der Gate-Hauptoberflächenelektrode 121 auf den ersten anorganischen Isolierfilm 110 herausgeführt und ist durch den ersten anorganischen Isolierfilm 110 hindurch mit der Gate-Grabenstruktur 31 und der zweiten Gate-Grabenstruktur 321 elektrisch verbunden. Gemäß dieser Struktur ist es möglich, der Gate-Grabenstruktur 31 das Gate-Potential zuzuführen und gleichzeitig einen Rückgang der Stehspannung (Spannungsfestigkeit) zu verhindern.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 311 gemäß der zweiten bevorzugten Referenzausführungsform den Gate-Wannenbereich 72 auf, der in einem Bereich entlang der Gate-Grabenstruktur 31 im Oberflächenschichtabschnitt des SiC-Chips 2 ausgebildet ist. Gemäß dieser Struktur ist es möglich, eine Verringerung der Stehspannung (Spannungsfestigkeit) in geeigneter Weise zu begrenzen. Vorzugsweise weist das SiC-Halbleiterbauelement 311 ferner den zweiten Gate-Wannenbereich 72 auf, der in einem Bereich entlang der zweiten Gate-Grabenstruktur 321 im Oberflächenschichtabschnitt des SiC-Chips 2 ausgebildet ist. Gemäß dieser Struktur ist es möglich, einen Rückgang der Stehspannung (Spannungsfestigkeit) angemessener zu begrenzen.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 311 gemäß der zweiten bevorzugten Referenzausführungsform ferner die Gate-Kontaktelektrode 91 auf, die die Gate-Elektrode 34 und die zweite Gate-Elektrode 324 oberhalb der ersten Oberfläche 3 bedeckt. Vorzugsweise bedeckt in diesem Fall der erste anorganische Isolierfilm 110 die Gate-Kontaktelektrode 91, und die Gate-Verdrahtungselektrode 131 ist durch den ersten anorganischen Isolierfilm 110 hindurch mit der Gate-Kontaktelektrode 91 elektrisch verbunden.
  • Gemäß dieser Struktur ist es möglich, die Gate-Verdrahtungselektrode 131 durch die Gate-Kontaktelektrode 91 sowohl mit der Gate-Elektrode 34 als auch mit der zweiten Gate-Elektrode 324 gleichzeitig elektrisch zu verbinden. Gemäß dieser Struktur ist es auch möglich, einen Ausrichtungsspielraum der Gate-Verdrahtungselektrode 131 in Bezug auf die Gate-Elektrode 34 und die zweite Gate-Elektrode 324 mit Hilfe der Gate-Kontaktelektrode 91 zu verringern. Mit anderen Worten: Eine Positionsabweichung der Gate-Verdrahtungselektrode 131 gegenüber der Gate-Elektrode 34 und der zweiten Gate-Elektrode 324 kann mit Hilfe der Gate-Kontaktelektrode 91 ausgeglichen werden.
  • Somit ist es möglich, die Gate-Verdrahtungselektrode 131 in geeigneter Weise mit der Gate-Elektrode 34 und der zweiten Gate-Elektrode 324 elektrisch zu verbinden. Vorzugsweise bedeckt die Gate-Kontaktelektrode 91 bei dieser Struktur teilweise die Gate-Elektrode 34 und die zweite Gate-Elektrode 324. Vorzugsweise ist auch die Gate-Hauptoberflächenelektrode 121 auf dem ersten anorganischen Isolierfilm 110 in der Draufsicht in einem Abstand von der Gate-Kontaktelektrode 91 ausgebildet.
  • Bei dem SiC-Halbleiterbauelement 311 gemäß der zweiten bevorzugten Referenzausführungsform ist die zweite Gate-Grabenstruktur 321 mit der vierten Tiefe D4, die die zweite Tiefe D2 der Gate-Verdrahtungselektrode 31 übersteigt, in einem Bereich unterhalb der Gate-Verdrahtungselektrode 131 ausgebildet. Daher kann es den Fall geben, dass die Dicke des zweiten Gate-Isolierfilms 323 der zweiten Gate-Grabenstruktur 321 aufgrund eines Prozessfehlers von der Dicke des Gate-Isolierfilms 33 der Gate-Grabenstruktur 31 abweicht. In diesem Fall besteht die Möglichkeit, dass die Stehspannung aufgrund der Konzentration des elektrischen Feldes auf die zweite Gate-Grabenstruktur 321 abnimmt, wenn das Gate-Potential an die zweite Gate-Grabenstruktur 321 angelegt wird.
  • Bei der vorliegenden Ausführungsform, die sich auf 1 bis 28 bezieht, wird daher das SiC-Halbleiterbauelement 1 verwendet, das den SiC-Chip 2, die Gate-Grabenstruktur 31, die erste Source-Grabenstruktur 41, den ersten anorganischen Isolierfilm 110, die Gate-Hauptoberflächenelektrode 121 und die Gate-Verdrahtungselektrode 131 aufweist. Die Gate-Grabenstruktur 31 ist an der ersten Oberfläche 3 ausgebildet. Die erste Source-Grabenstruktur 41 ist an der ersten Hauptoberfläche 3 in einer Richtung (zweite Richtung Y) von der Gate-Grabenstruktur 31 entfernt angeordnet.
  • Der erste anorganische Isolierfilm 110 bedeckt die Gate-Grabenstruktur 31 und die erste Source-Grabenstruktur 41 oberhalb der ersten Hauptoberfläche 3. Die Gate-Hauptoberflächenelektrode 121 ist auf dem ersten anorganischen Isolierfilm 110 ausgebildet. Die Gate-Verdrahtungselektrode 131 ist von der Gate-Hauptoberflächenelektrode 121 auf dem ersten anorganischen Isolierfilm 110 so herausgeführt, dass sie die Gate-Grabenstruktur 31 und die erste Source-Grabenstruktur 41 in einer Richtung (zweite Richtung Y) kreuzt, und ist elektrisch mit der Gate-Grabenstruktur 31 durch den ersten anorganischen Isolierfilm 110 verbunden und der Source-Grabenstruktur zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen der ersten Source-Grabenstruktur 41 und der Gate-Verdrahtungselektrode 131 liegt.
  • Gemäß dieser Struktur ist es möglich, eine Verringerung der Stehspannung (Spannungsfestigkeit) zu vermeiden, die durch die Bildung der zweiten Gate-Grabenstruktur 321, die tiefer als die Gate-Grabenstruktur 31 liegt, verursacht wird, und andererseits einen Verstärkungseffekt für die Stehspannung zu erzielen, der von der ersten Source-Grabenstruktur 41 in einem Bereich unterhalb der Gate-Verdrahtungselektrode 131 realisiert wird. Daher ist es möglich, ein SiC-Halbleiterbauelement 1 bereitzustellen, das die elektrischen Eigenschaften verbessern kann.
  • Vorzugsweise ist bei dieser Struktur die Gate-Grabenstruktur 31 an der ersten Hauptoberfläche 3 in der zweiten Tiefe D2 und die erste Source-Grabenstruktur 41 an der ersten Hauptoberfläche 3 in der dritten Tiefe D3, die über die zweite Tiefe D2 hinausgeht (D2 < D3), ausgebildet. Gemäß dieser Struktur ist es möglich, einen Verstärkungseffekt für die Stehspannung zu erzielen, der durch die tiefe erste Source-Grabenstruktur 41 realisiert wird.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Source-Hauptoberflächenelektrode 122 auf, die auf dem ersten anorganischen Isolierfilm 110 entfernt von der Gate-Hauptoberflächenelektrode 121 und von der Gate-Verdrahtungselektrode 131 ausgebildet ist. Vorzugsweise ist die Source-Hauptoberflächenelektrode 122 über den ersten anorganischen Isolierfilm 110 elektrisch mit der ersten Source-Grabenstruktur 41 verbunden und ist der Gate-Grabenstruktur 31 mit dem ersten anorganischen Isolierfilm 110 zwischen der Gate-Grabenstruktur 31 und der Source-Hauptoberflächenelektrode 122 zugewandt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 eine Source-Verdrahtungselektrode 132 auf, die von der Source-Hauptoberflächenelektrode 122 auf den ersten anorganischen Isolierfilm 110 herausgeführt wird. Vorzugsweise ist die Source-Verdrahtungselektrode 132 durch den ersten anorganischen Isolierfilm 110 hindurch an einer anderen Stelle als die Source-Hauptoberflächenelektrode 122 elektrisch mit der ersten Source-Grabenstruktur 41 verbunden. Vorzugsweise ist in diesem Fall die Source-Verdrahtungselektrode 132 in der Draufsicht in einem Abstand von der Gate-Grabenstruktur 31 ausgebildet.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die zweite Source-Grabenstruktur 51 auf, die an der ersten Hauptoberfläche 3 in einem Abstand von der Gate-Grabenstruktur 31 in einer Schnittrichtung (erste Richtung X) ausgebildet ist, die eine Richtung (zweite Richtung Y) kreuzt. Gemäß dieser Struktur ist es möglich, einen Verstärkungseffekt für die Stehspannung zu erzielen, der durch die zweite Source-Grabenstruktur 51 realisiert wird. Vorzugsweise ist die zweite Source-Grabenstruktur 51 der Gate-Grabenstruktur 31 in einer Richtung (erste Richtung X) zugewandt und der ersten Source-Grabenstruktur 41 in einer Schnittrichtung (zweite Richtung Y) zugewandt.
  • Vorzugsweise ist in diesem Fall die Source-Hauptoberflächenelektrode 122 auf dem ersten anorganischen Isolierfilm 110 von der zweiten Source-Grabenstruktur 51, von der Gate-Hauptoberflächenelektrode 121 und von der Gate-Verdrahtungselektrode 131 in der Draufsicht entfernt angeordnet. Außerdem ist die Source-Hauptoberflächenelektrode 122 vorzugsweise durch den ersten anorganischen Isolierfilm 110 hindurch elektrisch mit der ersten Source-Grabenstruktur 41 verbunden und der Gate-Grabenstruktur 31 zugewandt, wobei der erste anorganische Isolierfilm 110 zwischen der Gate-Grabenstruktur 31 und der Source-Hauptoberflächenelektrode 122 liegt.
  • Vorzugsweise wird in diesem Fall die Source-Verdrahtungselektrode 132 von der Source-Hauptoberflächenelektrode 122 auf den ersten anorganischen Isolierfilm 110 herausgeführt und ist durch den ersten anorganischen Isolierfilm 110 hindurch mit der zweiten Source-Grabenstruktur 51 elektrisch verbunden. Besonders bevorzugt ist die Source-Verdrahtungselektrode 132 durch den ersten anorganischen Isolierfilm 110 hindurch an einer von der Source-Hauptoberflächenelektrode 122 abweichenden Position elektrisch mit der ersten Source-Grabenstruktur 41 verbunden. Vorzugsweise ist die Source-Verdrahtungselektrode 132 in der Draufsicht in einem Abstand von der Gate-Grabenstruktur 31 angeordnet.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 einen Source-seitigen pn-Übergangsabschnitt (Wannenbereich 71) auf, der in einem Bereich entlang der ersten Source-Grabenstruktur 41 innerhalb des SiC-Chips 2 ausgebildet ist. Gemäß dieser Struktur ist es möglich, die Stehspannung (Spannungsfestigkeit) des SiC-Halbleiterbauelements 1 durch die Verwendung der ersten Source-Grabenstruktur 41 zu verbessern. Vorzugsweise ist bei dieser Struktur die Gate-Verdrahtungselektrode 131 dem Source-seitigen pn-Übergangsabschnitt (Wannenbereich 71) auf der Seite der ersten Source-Grabenstruktur 41 in der Draufsicht zugewandt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 einen Source-seitigen pn-Übergangsabschnitt (Wannenbereich 71) auf, der in einem Bereich entlang der zweiten Source-Grabenstruktur 51 innerhalb des SiC-Chips 2 ausgebildet ist. Gemäß dieser Struktur ist es möglich, die Stehspannung (Spannungsfestigkeit) des SiC-Halbleiterbauelements 1 durch die Verwendung der zweiten Source-Grabenstruktur 51 zu verbessern. Vorzugsweise ist bei dieser Struktur die Gate-Verdrahtungselektrode 131 dem Source-seitigen pn-Übergangsabschnitt auf der Seite der zweiten Source-Grabenstruktur 51 (Wannenbereich 71) in der Draufsicht zugewandt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 mindestens einen Gate-seitigen pn-Übergangsabschnitt (Gate-Wannenbereich 72) auf, der in einem Bereich entlang des Endabschnitts der Gate-Grabenstruktur 31 innerhalb des SiC-Chips 2 ausgebildet ist. Gemäß dieser Struktur ist es möglich, die Stehspannung (Spannungsfestigkeit) des SiC-Halbleiterbauelements 1 durch die Verwendung der Gate-Grabenstruktur 31 zu verbessern. Vorzugsweise ist bei dieser Struktur die Gate-Verdrahtungselektrode 131 dem Gate-seitigen pn-Übergangsabschnitt (Gate-Wannenbereich 72) in der Draufsicht zugewandt.
  • Vorzugsweise weist das SiC-Halbleiterbauelement 1 die Gate-Kontaktelektrode 91 auf, die die Gate-Elektrode 34 oberhalb der ersten Hauptoberfläche 3 bedeckt. Vorzugsweise bedeckt in diesem Fall der erste anorganische Isolierfilm 110 die Gate-Kontaktelektrode 91, und die Gate-Verdrahtungselektrode 131 ist durch den ersten anorganischen Isolierfilm 110 hindurch mit der Gate-Kontaktelektrode 91 elektrisch verbunden. Gemäß dieser Struktur ist es möglich, einen Ausrichtungsspielraum der Gate-Verdrahtungselektrode 131 in Bezug auf die Gate-Elektrode 34 mit Hilfe der Gate-Kontaktelektrode 91 zu verringern.
  • Mit anderen Worten, es ist möglich, eine Positionsabweichung der Gate-Verdrahtungselektrode 131 gegenüber der Gate-Elektrode 34 mit Hilfe der Gate-Kontaktelektrode 91 auszugleichen. So ist es möglich, die Gate-Verdrahtungselektrode 131 mit der Gate-Elektrode 34 in geeigneter Weise elektrisch zu verbinden. Vorzugsweise bedeckt die Gate-Kontaktelektrode 91 bei dieser Struktur teilweise die Gate-Elektrode 34. Vorzugsweise ist auch die Gate-Hauptoberflächenelektrode 121 auf dem ersten anorganischen Isolierfilm 110 in der Draufsicht in einem Abstand von der Gate-Kontaktelektrode 91 ausgebildet.
  • Das SiC-Halbleiterbauelement 1 kann eingesetzt werden, welches den SiC-Chip 2, die Gate-Grabenstruktur 31, die zweite Source-Grabenstruktur 51, den ersten anorganischen Isolierfilm 110, die Source-Verdrahtungselektrode 132 und die Gate-Verdrahtungselektrode 131 aufweist. Die Gate-Grabenstruktur 31 ist an der ersten Hauptoberfläche 3 ausgebildet und erstreckt sich in der Draufsicht in eine Richtung (erste Richtung X). Die zweite Source-Grabenstruktur 51 ist an der ersten Hauptoberfläche 3 in die eine Richtung (erste Richtung X) im Abstand zur Gate-Grabenstruktur 31 ausgebildet und erstreckt sich in der Draufsicht in die eine Richtung (erste Richtung X).
  • Der erste anorganische Isolierfilm 110 bedeckt die Gate-Grabenstruktur 31 und die zweite Source-Grabenstruktur 51. Die Gate-Verdrahtungselektrode 131 ist auf dem ersten anorganischen Isolierfilm 110 ausgebildet und ist durch den ersten anorganischen Isolierfilm 110 elektrisch mit der Gate-Grabenstruktur 31 verbunden. Die Source-Verdrahtungselektrode 132 ist auf dem ersten anorganischen Isolierfilm 110 in einem Abstand von der Gate-Verdrahtungselektrode 131 ausgebildet und durch den ersten anorganischen Isolierfilm 110 elektrisch mit der zweiten Source-Grabenstruktur 51 verbunden. Gemäß dieser Struktur ist es möglich, einen Verstärkungseffekt für die Stehspannung zu erzielen, der durch die zweite Source-Grabenstruktur 51 unterhalb der Gate-Verdrahtungselektrode 131 realisiert wird.
  • Vorzugsweise sind die Gate-Grabenstrukturen 31 an der ersten Hauptoberfläche 3 mit Abständen dazwischen in einer Schnittrichtung (zweite Richtung Y) angeordnet, die eine Richtung (erste Richtung X) schneidet. Vorzugsweise sind in diesem Fall die zweiten Source-Grabenstrukturen 51 mit Abständen dazwischen in Schnittrichtung (zweite Richtung Y) so angeordnet, dass sie den Gate-Grabenstrukturen 31 eins-zu-eins in einer Richtung (erste Richtung X) gegenüberstehen. Außerdem ist die Source-Verdrahtungselektrode 132 in dieser Struktur vorzugsweise in der Draufsicht in einem Abstand von der Gate-Grabenstruktur 31 angeordnet.
  • 34 entspricht 6 und ist eine Draufsicht auf ein SiC-Halbleiterbauelement 331 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung. 35 ist eine Querschnittsansicht entlang der Linie XXXV-XXXV in 34. 36 ist eine Querschnittsansicht entlang der Linie XXXVI-XXXVI in 34. 37 ist eine Querschnittsansicht entlang der Linie XXXVII-XXXVII in 34 dargestellt.
  • Mit dem gleichen Bezugszeichen wird im Folgenden eine Struktur bezeichnet, die der für das SiC-Halbleiterbauelement 1 beschriebenen Struktur entspricht, und auf eine Beschreibung dieser Struktur wird verzichtet. Eine Struktur auf der Seite der vierten Verbindungsoberfläche (8D) entspricht einer Struktur auf der Seite der dritten Verbindungsoberfläche (8C), weshalb nur die Struktur auf der Seite der dritten Verbindungsoberfläche (8C) im Folgenden als Beispiel beschrieben wird. Eine detaillierte Struktur auf der Seite der vierten Verbindungsoberfläche 8D erhält man, indem man in der folgenden Beschreibung die „dritte Verbindungsoberfläche 8C“ durch die „vierte Verbindungsoberfläche 8D“ ersetzt.
  • Bei der vorliegenden Ausführungsform gemäß 34 bis 37 weisen die zweiten Source-Grabenstrukturen 51 des SiC-Halbleiterbauelements 331 einen ersten Grabenabschnitt 332 auf, bei dem die Innenbereichsseite der aktiven Fläche 6 flach ist, und einen zweiten Grabenabschnitt 333, bei dem die Umfangsrandbereichsseite (Seite der dritten Verbindungsoberfläche) der aktiven Fläche 6 in Bezug auf die erste Richtung X tief ist. Die zweiten Source-Grabenstrukturen 51 haben einen Graben-Stufenabschnitt 334, der vom ersten Grabenabschnitt 332 zum zweiten Grabenabschnitt 333 zwischen dem ersten Grabenabschnitt 332 und dem zweiten Grabenabschnitt 333 abstuft. Die einzelne zweite Source-Grabenstruktur 51 wird im Folgenden beschrieben.
  • Der erste Grabenabschnitt 332 befindet sich auf der Seite der Gate-Grabenstruktur 31, ist bandförmig und erstreckt sich in der Draufsicht in der ersten Richtung X. Der erste Grabenabschnitt 332 ist mit dem dritten Abstand P3 zwischen der Gate-Grabenstruktur 31 und dem ersten Grabenabschnitt 332 in der ersten Richtung X ausgebildet und der Gate-Grabenstruktur 31 in der ersten Richtung X zugewandt. Außerdem ist der erste Grabenabschnitt 332 mit dem zweiten Abstand P2 zwischen der ersten Source-Grabenstruktur 41 und dem ersten Grabenabschnitt 332 in der zweiten Richtung Y ausgebildet und der ersten Source-Grabenstruktur 41 in der zweiten Richtung Y zugewandt.
  • Der erste Grabenabschnitt 332 hat eine erste Grabentiefe DT1. Die erste Grabentiefe DT1 ist geringer als die erste Tiefe D1 der äußeren Fläche 7 (DT1 < D3) . Die erste Grabentiefe DT1 ist geringer als die dritte Tiefe D3 der ersten Source-Grabenstruktur 41 (DT1 < D3). Vorzugsweise ist die erste Grabtiefe DT1 im Wesentlichen gleich der zweiten Tiefe D2 der Gate-Grabenstruktur 31 (DT1 ≈ D2). Vorzugsweise hat die erste Grabentiefe DT1 einen Wert, der innerhalb von ±10 % des Wertes der zweiten Tiefe D2 liegt. Der erste Grabenabschnitt 332 verringert einen Höhenunterschied zur aktiven Fläche 6. Außerdem bringt der erste Grabenabschnitt 332 die Struktur auf der Innenbereichsseite der zweiten Source-Grabenstruktur 51 in die Nähe der Gate-Grabenstruktur 31.
  • Die erste Grabtiefe DT1 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 3 µm betragen. Vorzugsweise beträgt die erste Grabentiefe DT1 nicht weniger als 0,5 µm und nicht mehr als 2 µm. Vorzugsweise ist das Seitenverhältnis DT1/W2 des ersten Grabenabschnitts 332 nicht kleiner als 1 und nicht größer als 5. Das Seitenverhältnis DT1/W2 ist ein Verhältnis zwischen der ersten Grabentiefe DT1 und der zweiten Breite W2. Besonders bevorzugt beträgt das Seitenverhältnis DT1/W2 1,5 oder mehr.
  • Der erste Grabenabschnitt 332 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand, die eine Längsseite des ersten Grabenabschnitts 332 bildet, wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die eine kurze Seite des ersten Grabenabschnitts 332 bildet, wird von der m-Ebene des SiC-Einkristalls gebildet. Die Bodenwand des ersten Grabenabschnitts 332 wird von der c-Ebene des SiC-Einkristalls gebildet.
  • Der erste Grabenabschnitt 332 kann in einer vertikalen Form mit einer im Wesentlichen gleichmäßigen Öffnungsbreite ausgebildet sein. Der erste Grabenabschnitt 332 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand des ersten Grabenabschnitts 332 in Richtung der zweiten Hauptoberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand des ersten Grabenabschnitts 332 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Der erste Grabenabschnitt 332 ist an der aktiven Fläche 6 so ausgebildet, dass er den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist der erste Grabenabschnitt 332 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 ausgebildet und dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und dem ersten Grabenabschnitt 332 liegt. Bei der vorliegenden Ausführungsform ist der erste Grabenabschnitt 332 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und dem ersten Grabenabschnitt 332 liegt.
  • Die Seitenwand des ersten Grabenabschnitts 332 steht in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand des ersten Grabenabschnitts 332 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist der erste Grabenabschnitt 332 flacher ausgebildet als die erste Source-Grabenstruktur 41. Mit anderen Worten, die Bodenwand des ersten Grabenabschnitts 332 befindet sich auf der Seite der aktiven Fläche 6 in Bezug auf die Bodenwand der ersten Source-Grabenstruktur 41.
  • Der zweite Grabenabschnitt 333 ist zwischen dem ersten Grabenabschnitt 332 und der dritten Verbindungsoberfläche 8C ausgebildet. Der zweite Grabenabschnitt 333 steht mit dem ersten Grabenabschnitt 332 in Verbindung, ist bandförmig ausgebildet und erstreckt sich so in der ersten Richtung X, dass er durch die dritte Verbindungsoberfläche 8C verläuft. Der zweite Grabenabschnitt 333 ist mit dem zweiten Abstand P2 zwischen der ersten Source-Grabenstruktur 41 und dem zweiten Grabenabschnitt 333 in der zweiten Richtung Y ausgebildet und ist der ersten Source-Grabenstruktur 41 in der zweiten Richtung Y zugewandt.
  • Der zweite Grabenabschnitt 333 hat eine zweite Grabentiefe DT2, die größer ist als die erste Grabentiefe DT1 (DT1 < DT2) . Die zweite Grabtiefe DT2 ist größer als die zweite Tiefe D2 der Gate-Grabenstruktur 31 (D2 < DT2) . Vorzugsweise ist die zweite Grabentiefe DT2 nicht weniger als das 1,5-fache und nicht mehr als das 3-fache der ersten Grabentiefe DT1 lang.
  • Bei der vorliegenden Ausführungsform ist die zweite Grabtiefe DT2 im Wesentlichen gleich der dritten Tiefe D3 der ersten Source-Grabenstruktur 41 (D3 ≈ DT2). Außerdem ist die zweite Grabentiefe DT2 im Wesentlichen gleich der ersten Tiefe D1 der äußeren Fläche 7 (D1 ≈ DT2). Mit anderen Worten, der zweite Grabenabschnitt 333 steht in Verbindung mit der äußeren Fläche 7 und mit der dritten Verbindungsoberfläche 8C. Vorzugsweise hat die zweite Grabentiefe DT2 einen Wert, der innerhalb von ±10 % des Wertes der ersten Tiefe D1 liegt (dritte Tiefe D3) . Der zweite Grabenabschnitt 333 verringert einen Höhenunterschied zwischen dem ersten Grabenabschnitt 332 und der äußeren Fläche 7.
  • Die zweite Grabtiefe DT2 kann vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen. Vorzugsweise beträgt die zweite Grabtiefe DT2 5 µm oder weniger. Besonders bevorzugt beträgt die zweite Grabentiefe DT2 2,5 µm oder weniger. Vorzugsweise ist das Seitenverhältnis DT2/W2 des zweiten Grabenabschnitts 333 nicht kleiner als 1 und nicht größer als 5. Das Seitenverhältnis DT2/W2 ist ein Verhältnis zwischen der zweiten Grabentiefe DT2 und der zweiten Breite W2. Besonders bevorzugt beträgt das Seitenverhältnis DT2/W2 2 oder mehr.
  • Der zweite Grabenabschnitt 333 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand, die eine Längsseite des zweiten Grabenabschnitts 333 bildet, wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die die Längsseite des zweiten Grabenabschnitts 333 bildet, steht mit der Seitenwand des ersten Grabenabschnitts 332 und der dritten Verbindungsoberfläche 8C in Verbindung. Die Seitenwand, die eine kurze Seite des zweiten Grabenabschnitts 333 bildet, wird von der m-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die die kurze Seite des zweiten Grabenabschnitts 333 bildet, steht mit der Bodenwand des ersten Grabenabschnitts 332 in Verbindung. Der Graben-Stufenabschnitt 334 wird also zwischen dem ersten Grabenabschnitt 332 und dem zweiten Grabenabschnitt 333 gebildet. Die Bodenwand des zweiten Grabenabschnitts 333 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand des zweiten Grabenabschnitts 333 steht mit der äußeren Fläche 7 in Verbindung.
  • Der zweite Grabenabschnitt 333 kann in einer vertikalen Form mit einer im Wesentlichen gleichmäßigen Öffnungsbreite ausgebildet sein. Der zweite Grabenabschnitt 333 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand des zweiten Grabenabschnitts 333 in Richtung der zweiten Hauptoberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand des zweiten Grabenabschnitts 333 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Der zweite Grabenabschnitt 333 ist an der aktiven Fläche 6 so ausgebildet, dass er den Body-Bereich 23 und den Source-Bereich 24 kreuzt und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist der zweite Grabenabschnitt 333 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und dem zweiten Grabenabschnitt 333 liegt. Bei der vorliegenden Ausführungsform ist der zweite Grabenabschnitt 333 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und dem zweiten Grabenabschnitt 333 liegt.
  • Die Seitenwand des zweiten Grabenabschnitts 333 steht in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand des zweiten Grabenabschnitts 333 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist der zweite Grabenabschnitt 333 tiefer ausgebildet als der erste Grabenabschnitt 332 (Gate-Grabenstruktur 31). Mit anderen Worten: Die Bodenwand des zweiten Grabenabschnitts 333 befindet sich an der Bodenwandseite des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand des ersten Grabenabschnitts 332.
  • Ein prozentualer Anteil (Länge in der ersten Richtung X) des zweiten Grabenabschnitts 333 bei der zweiten Source-Grabenstruktur 51 ist beliebig. Der prozentuale Anteil des zweiten Grabenabschnitts 333 bei der zweiten Source-Grabenstruktur 51 kann gleich oder größer sein als der prozentuale Anteil des ersten Grabenabschnitts 332 bei der zweiten Source-Grabenstruktur 51, oder er kann kleiner sein als der prozentuale Anteil des ersten Grabenabschnitts 332 bei der zweiten Source-Grabenstruktur 51. Unter dem Gesichtspunkt der Erzielung einer Spannungsfestigkeitsstruktur durch die zweite Source-Grabenstruktur 51 ist es vorzuziehen, dass der Prozentsatz des zweiten Grabenabschnitts 333 bei der zweiten Source-Grabenstruktur 51 den Prozentsatz des ersten Grabenabschnitts 332 bei der zweiten Source-Grabenstruktur 51 übersteigt. Mit anderen Worten, vorzugsweise ist die Länge des zweiten Grabenabschnitts 333 in der ersten Richtung X größer als die Länge des ersten Grabenabschnitts 332 in der ersten Richtung X.
  • Jede der zweiten Source-Grabenstrukturen 51 weist den Source-Graben 42, den Source-Isolierfilm 43 und die Source-Elektrode 44 auf. Der Source-Graben 42 bildet die Seitenwand und die Bodenwand des ersten Grabenabschnitts 332 und die Seitenwand und die Bodenwand des zweiten Grabenabschnitts 333. Der erste Abschnitt 43a des Source-Isolierfilms 43 bedeckt die gesamte Fläche der Seitenwand des ersten Grabenabschnitts 332 und die gesamte Fläche der Seitenwand des zweiten Grabenabschnitts 333.
  • Der zweite Abschnitt 43b des Source-Isolierfilms 43 bedeckt die Bodenwand des ersten Grabenabschnitts 332 und die Bodenwand des zweiten Grabenabschnitts 333. Der dritte Abschnitt 43c des Source-Isolierfilms 43 bedeckt die gesamte Fläche des Öffnungsrandabschnitts des Source-Grabens 42. Die Source-Elektrode 44 ist in einem Teil, der den ersten Grabenabschnitt 332 des Source-Grabens 42 bildet, und in einem Teil, der den zweiten Grabenabschnitt 333 des Source-Grabens 42 bildet, mit dem Source-Isolierfilm 43 zwischen diesen Teilen und der Source-Elektrode 44 integral eingebettet.
  • Jeder der Wannenbereiche 71 bedeckt den ersten Grabenabschnitt 332 und den zweiten Grabenabschnitt 333 über den Graben-Stufenabschnitt 334 hinweg. Mit anderen Worten: Jeder der Wannenbereiche 71 bedeckt die Seitenwand und die Bodenwand des ersten Grabenabschnitts 332 und die Seitenwand und die Bodenwand des zweiten Grabenabschnitts 333. Jeder der Wannenbereiche 71 bedeckt unmittelbar den ersten Grabenabschnitt 332 und den zweiten Grabenabschnitt 333. Jeder der Wannenbereiche 71 ist in der Seitenwand des ersten Grabenabschnitts 332 und in der Seitenwand des zweiten Grabenabschnitts 333 elektrisch mit dem Body-Bereich 23 verbunden.
  • Vorzugsweise ist die Dicke eines Teils jedes der Wannenbereiche 71, der die Bodenwand jedes der ersten Grabenabschnitte 332 bedeckt, größer als die Dicke eines Teils jedes der Wannenbereiche 71, der die Seitenwand jedes der ersten Grabenabschnitte 332 bedeckt. Die Dicke des Teils jedes der Wannenbereiche 71, der die Seitenwand jedes der ersten Grabenabschnitte 332 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jedes der ersten Grabenabschnitte 332. Die Dicke des Teils jedes der Wannenbereiche 71, der die Bodenwand jedes der ersten Grabenabschnitte 332 bedeckt, ist die Dicke in Normalenrichtung der Bodenwand jedes der ersten Grabenabschnitte 332.
  • Vorzugsweise ist die Dicke eines Teils jedes der Wannenbereiche 71, der die Bodenwand jedes der zweiten Grabenabschnitte 333 aufweist, größer als die Dicke eines Teils jedes der Wannenbereiche 71, der die Seitenwand (welche den Graben-Stufenabschnitt 334 aufweist) jedes der zweiten Grabenabschnitte 333 bedeckt. Die Dicke des Teils jedes der Wannenbereiche 71, der die Seitenwand jedes der zweiten Grabenabschnitte 333 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jedes der zweiten Grabenabschnitte 333. Die Dicke des Teils jedes der Wannenbereiche 71, der die Bodenwand jedes der zweiten Grabenabschnitte 333 bedeckt, ist die Dicke in Normalenrichtung der Bodenwand jedes der zweiten Grabenabschnitte 333.
  • Der Teil jedes der Wannenbereiche 71, der die Bodenwand jedes der zweiten Grabenabschnitte 333 abdeckt, befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf den Teil jedes der Wannenbereiche 71, der die Bodenwand jedes der ersten Grabenabschnitte 332 abdeckt. Der Teil jedes der Wannenbereiche 71, der die Bodenwand jedes der zweiten Grabenabschnitte 333 bedeckt, ist im Wesentlichen in der gleichen Tiefe ausgebildet wie der Teil jedes der Wannenbereiche 71, der die Bodenwand jeder der ersten Source-Grabenstrukturen 41 bedeckt.
  • Bei der vorliegenden Ausführungsform ist der Teil jedes Gate-Wannenbereichs 72, der die Bodenwand jeder Gate-Grabenstruktur 31 abdeckt, im Wesentlichen in der gleichen Tiefe ausgebildet wie der Teil jedes Gate-Wannenbereichs 71, der die Bodenwand jedes der ersten Grabenabschnitte 332 abdeckt.
  • 38 entspricht 16 und ist eine Draufsicht auf das in 34 dargestellte SiC-Halbleiterbauelement. 39 ist eine Querschnittsansicht entlang der Linie XXXIX-XXXIX in 38. 40 ist eine Querschnittsansicht entlang der in 38 dargestellten Linie XL-XL. 41 ist eine Querschnittsansicht entlang der Linie XLI-XLI in 38.
  • Bei der vorliegenden Ausführungsform gemäß 38 bis 41 weist jede der Dummy-Gate-Grabenstrukturen 62 des SiC-Halbleiterbauelements 331 einen ersten Dummy-Grabenabschnitt 335 auf, bei dem die Innenbereichsseite der aktiven Fläche 6 flach ist, und einen zweiten Dummy-Grabenabschnitt 336, bei dem die Umfangsrandbereichsseite der aktiven Fläche 6 (Seite der dritten Verbindungsoberfläche 8C) tief ist, was die erste Richtung X betrifft. Die Dummy-Gate-Grabenstrukturen 62 haben einen Dummy-Graben-Stufenabschnitt 337, der vom ersten Dummy-Grabenabschnitt 335 zum zweiten Dummy-Grabenabschnitt 336 zwischen dem ersten Dummy-Grabenabschnitt 335 und dem zweiten Dummy-Grabenabschnitt 336 abstuft. Die einzelne Dummy-Gate-Grabenstruktur 62 wird im Folgenden beschrieben.
  • Der erste Dummy-Grabenabschnitt 335 ist an der Innenbereichsseite der aktiven Fläche 6 ausgebildet, ist bandförmig ausgebildet und erstreckt sich in der Draufsicht in der ersten Richtung X. Der erste Dummy-Grabenabschnitt 335 ist zumindest in einem Abschnitt ausgebildet, der der Gate-Grabenstruktur 31 in der zweiten Richtung Y zugewandt ist. Bei der vorliegenden Ausführungsform kreuzt der erste Dummy-Grabenabschnitt 335 in der Draufsicht den Endabschnitt jeder der Gate-Grabenstrukturen 31 von der Seite der zweiten Richtung Y in der ersten Richtung X. Der erste Dummy-Grabenabschnitt 335 weist einen Abschnitt auf, der der zweiten Richtung Y in einem Bereich zwischen der dritten Verbindungsoberfläche 8C und dem Endabschnitt jeder der Gate-Grabenstrukturen 31 zugewandt ist.
  • Mit anderen Worten, der erste Dummy-Grabenabschnitt 335 ist der Gate-Grabenstruktur 31, der ersten Source-Grabenstruktur 41 und der zweiten Source-Grabenstruktur 51 in der zweiten Richtung Y zugewandt. Der erste Dummy-Grabenabschnitt 335 ist dem ersten Grabenabschnitt 332 der zweiten Source-Grabenstruktur 51 zumindest in der zweiten Richtung Y in einem Bereich zwischen der dritten Verbindungsoberfläche 8C und dem Endabschnitt jeder der Gate-Grabenstrukturen 31 zugewandt. Der erste Dummy-Grabenabschnitt 335 kann dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 in der zweiten Richtung Y zugewandt sein.
  • Der erste Dummy-Grabenabschnitt 335 hat eine erste Dummy-Grabentiefe DD1. Die erste Dummy-Grabentiefe DD1 ist geringer als die erste Tiefe D1 der äußeren Fläche 7 (DD1 < D1) . Die erste Dummy-Grabtiefe DD1 ist geringer als die dritte Tiefe D3 der ersten Source-Grabenstruktur 41 (erste Dummy-Source-Grabenstruktur 61) (DD1 < D3). Vorzugsweise ist die erste Dummy-Grabentiefe DD1 im Wesentlichen gleich der zweiten Tiefe D2 der Gate-Grabenstruktur 31 (DD1 ≈ D2) . Vorzugsweise hat die erste Dummy-Grabentiefe DD1 einen Wert, der innerhalb von ±10 % des Wertes der zweiten Tiefe D2 liegt.
  • Die erste Dummy-Grabentiefe DD1 kann vorzugsweise nicht weniger als 0,1 µm und nicht mehr als 3 µm betragen. Vorzugsweise beträgt die erste Dummy-Grabentiefe DD1 nicht weniger als 0,5 µm und nicht mehr als 2 µm. Vorzugsweise ist das Seitenverhältnis DD1/W2 des ersten Dummy-Grabenabschnitts 335 nicht kleiner als 1 und nicht größer als 5. Das Seitenverhältnis DD1/W2 ist das Verhältnis der ersten Dummy-Grabentiefe DD1 zur zweiten Breite W2. Besonders bevorzugt beträgt das Seitenverhältnis DD1/W2 1,5 oder mehr.
  • Der erste Dummy-Grabenabschnitt 335 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand des ersten Dummy-Grabenabschnitts 335 wird von der a-Ebene des SiC-Einkristalls gebildet. Die Bodenwand des ersten Dummy-Grabenabschnitts 335 wird von der c-Ebene des SiC-Einkristalls gebildet.
  • Der erste Dummy-Grabenabschnitt335 kann in einer vertikalen Form mit einer im Wesentlichen gleichmäßigen Öffnungsbreite ausgebildet sein. Der erste Dummy-Grabenabschnitt 335 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand des ersten Dummy-Grabenabschnitt 335 in Richtung der zweiten Hauptoberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand des ersten Dummy-Grabenabschnitts 335 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Der erste Dummy-Grabenabschnitt 335 ist an der aktiven Fläche 6 so ausgebildet, dass er den Body-Bereich 23 und den Source-Bereich 24 durchquert und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist der erste Dummy-Grabenabschnitt 335 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 zur Seite der aktiven Fläche 6 hin ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und dem ersten Dummy-Grabenabschnitt 335 liegt. Bei der vorliegenden Ausführungsform ist der erste Dummy-Grabenabschnitt 335 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und dem ersten Dummy-Grabenabschnitt 335 liegt.
  • Die Seitenwand des ersten Dummy-Grabenabschnitts 335 steht in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand des ersten Dummy-Grabenabschnitts 335 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist der erste Dummy-Grabenabschnitt 335 flacher ausgebildet als die erste Dummy-Source-Grabenstruktur 61 (erste Source-Grabenstruktur 41) . Mit anderen Worten: Die Bodenwand des ersten Dummy-Grabenabschnitts 335 befindet sich auf der Seite der aktiven Fläche 6 in Bezug auf die Bodenwand der ersten Dummy-Source-Grabenstruktur 61.
  • Der zweite Dummy-Grabenabschnitt 336 wird zwischen dem ersten Dummy-Grabenabschnitt 335 und der dritten Verbindungsoberfläche 8C gebildet. Der zweite Dummy-Grabenabschnitt 336 steht mit dem ersten Dummy-Grabenabschnitt 335 in Verbindung, ist bandförmig ausgebildet und erstreckt sich so in der ersten Richtung X, dass er durch die dritte Verbindungsoberfläche 8C verläuft. Der zweite Dummy-Grabenabschnitt 336 ist dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 zumindest in der zweiten Richtung Y in einem Bereich zwischen der dritten Verbindungsoberfläche 8C und dem Endabschnitt jeder der Gate-Grabenstrukturen 31 in der Draufsicht zugewandt. Der zweite Dummy-Grabenabschnitt 336 kann dem ersten Grabenabschnitt 332 der zweiten Source-Grabenstruktur 51 in der zweiten Richtung Y zugewandt sein.
  • Der zweite Grabenabschnitt 336 hat eine zweite Dummy-Grabentiefe DD2, die größer ist als die erste Dummy-Grabentiefe DD1 (DD1 < DD2). Die zweite Dummy-Grabentiefe DD2 ist größer als die zweite Tiefe D2 der Gate-Grabenstruktur 31 (D2 < DD2). Vorzugsweise ist die zweite Dummy-Grabentiefe DD2 mindestens 1,5-mal und höchstens 3-mal so lang wie die zweite Tiefe D2. Bei der vorliegenden Ausführungsform ist die zweite Dummy-Grabentiefe DD2 im Wesentlichen gleich der dritten Tiefe D3 der ersten Source-Grabenstruktur 41 (D3 ≈ DD2).
  • Außerdem ist die zweite Dummy-Grabentiefe DD2 im Wesentlichen gleich der ersten Tiefe D1 der äußeren Fläche 7 (D1 ≈ DD2). Mit anderen Worten: Der zweite Dummy-Grabenabschnitt 336 steht mit der äußeren Fläche 7 und mit der dritten Verbindungsoberfläche 8C in Verbindung. Vorzugsweise hat die zweite Dummy-Grabentiefe DD2 einen Wert, der innerhalb von ±10 % des Wertes der ersten Tiefe D1 (dritten Tiefe D3) liegt. Der zweite Dummy-Grabenabschnitt 336 verringert einen Höhenunterschied zwischen dem ersten Dummy-Grabenabschnitt 335 und der äußeren Fläche 7.
  • Die zweite Dummy-Grabtiefe DD2 kann vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen. Vorzugsweise beträgt die zweite Dummy-Grabentiefe DD2 5 µm oder weniger. Besonders bevorzugt beträgt die zweite Dummy-Grabentiefe DD2 2,5 µm oder weniger. Vorzugsweise ist das Seitenverhältnis DD2/W2 des zweiten Dummy-Grabenabschnitts 336 nicht kleiner als 1 und nicht größer als 5. Das Seitenverhältnis DD2/W2 ist ein Verhältnis zwischen der zweiten Dummy-Grabentiefe DD2 und der zweiten Breite W2. Besonders bevorzugt beträgt das Seitenverhältnis DD2/W2 2 oder mehr.
  • Der zweite Dummy-Grabenabschnitt 336 weist eine Seitenwand und eine Bodenwand auf. Die Seitenwand, die eine Längsseite des zweiten Dummy-Grabenabschnitts 336 bildet, wird von der a-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die die Längsseite des zweiten Dummy-Grabenabschnitts 336 bildet, steht in Verbindung mit der Seitenwand des ersten Dummy-Grabenabschnitts 335 und der dritten Verbindungsoberfläche 8C. Die Seitenwand, die eine kurze Seite des zweiten Dummy-Grabenabschnitts 336 bildet, wird von der m-Ebene des SiC-Einkristalls gebildet. Die Seitenwand, die die kurze Seite des zweiten Dummy-Grabenabschnitts 336 bildet, steht mit der Bodenwand des ersten Dummy-Grabenabschnitts 335 in Verbindung. Zwischen dem ersten Grabenabschnitt 335 und dem zweiten Grabenabschnitt 336 wird daher der abstufende Dummy-Graben-Stufenabschnitt 337 gebildet. Die Bodenwand des zweiten Dummy-Grabenabschnitts 336 wird von der c-Ebene des SiC-Einkristalls gebildet. Die Bodenwand des zweiten Dummy-Grabenabschnitts 336 steht mit der äußeren Fläche 7 in Verbindung.
  • Der zweite Dummy-Grabenabschnitt 336 kann in einer vertikalen Form mit einer im Wesentlichen gleichmäßigen Öffnungsbreite ausgebildet sein. Der zweite Dummy-Grabenabschnitt 336 kann eine konische Form haben, deren Öffnungsbreite sich zur Bodenwand hin verjüngt. Vorzugsweise ist die Bodenwand des zweiten Dummy-Grabenabschnitt 336 in Richtung der zweiten Oberfläche 4 gekrümmt ausgebildet. Selbstverständlich kann die Bodenwand des zweiten Dummy-Grabenabschnitts 336 eine ebene Oberfläche parallel zur aktiven Fläche 6 aufweisen.
  • Der zweite Dummy-Grabenabschnitt 336 ist an der aktiven Fläche 6 so ausgebildet, dass er den Body-Bereich 23 und den Source-Bereich 24 kreuzt und den zweiten Halbleiterbereich 11 erreicht. Genauer gesagt ist der zweite Dummy-Grabenabschnitt 336 in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 in Richtung der Seite der aktiven Fläche 6 ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und dem zweiten Dummy-Grabenabschnitt 336 liegt. Bei der vorliegenden Ausführungsform ist der zweite Dummy-Grabenabschnitt 336 in dem zweiten Konzentrationsbereich 13 ausgebildet und dem ersten Konzentrationsbereich 12 zugewandt, wobei ein Teil des zweiten Konzentrationsbereichs 13 zwischen dem ersten Konzentrationsbereich 12 und dem zweiten Dummy-Grabenabschnitt 336 liegt.
  • Die Seitenwand des zweiten Dummy-Grabenabschnitts 336 ist in Kontakt mit dem zweiten Halbleiterbereich 11, dem Body-Bereich 23 und dem Source-Bereich 24. Die Bodenwand des zweiten Dummy-Grabenabschnitts 336 steht in Kontakt mit dem zweiten Halbleiterbereich 11. Bei der vorliegenden Ausführungsform ist der zweite Dummy-Grabenabschnitt 336 tiefer als der erste Dummy-Grabenabschnitt 335 (Gate-Grabenstruktur 31) ausgebildet. Mit anderen Worten: Die Bodenwand des zweiten Grabenabschnitts 336 befindet sich an der Seite des Bodenabschnitts des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf die Bodenwand des ersten Dummy-Grabenabschnitts 335.
  • Der prozentuale Anteil des zweiten Dummy-Grabenabschnitts 336 in der Dummy-Gate-Grabenstruktur 62 (Länge in der ersten Richtung X) kann geringer sein als der prozentuale Anteil des ersten Dummy-Grabenabschnitts 335 in der Dummy-Gate-Grabenstruktur 62. Mit anderen Worten: Die Länge des zweiten Dummy-Grabenabschnitts 336 in der ersten Richtung X ist kleiner als die Länge des ersten Dummy-Grabenabschnitts 335 in der ersten Richtung X.
  • Jede der Dummy-Gate-Grabenstrukturen 62 weist den Gate-Graben 32, den Gate-Isolierfilm 33 und die Gate-Elektrode 34 auf. Der Gate-Graben 32 bildet die Seitenwand und die Bodenwand des ersten Dummy-Grabenabschnitts 335 und die Seitenwand und die Bodenwand des zweiten Dummy-Grabenabschnitts 336. Der erste Abschnitt 33a des Gate-Isolierfilms 33 bedeckt die gesamte Fläche der Seitenwand des ersten Dummy-Grabenabschnitts 335 und die gesamte Fläche der Seitenwand des zweiten Dummy-Grabenabschnitts 336.
  • Der zweite Abschnitt 33b des Gate-Isolierfilms 33 bedeckt die Bodenwand des ersten Dummy-Grabenabschnitts 335 und die Bodenwand des zweiten Dummy-Grabenabschnitts 336. Der dritte Abschnitt 33c des Gate-Isolierfilms 33 bedeckt die gesamte Fläche des Öffnungsrandabschnitts des Gate-Grabens 32. Die Source-Elektrode 44 ist in einem Teil des Gate-Grabens 32, der den ersten Grabenabschnitt 335 bildet, und in einem Teil des Gate-Grabens 32, der den zweiten Grabenabschnitt 336 bildet, mit dem Gate-Isolierfilm 33 zwischen diesen Teilen und der Source-Elektrode 44 eingebettet.
  • Jeder der Dummy-Gate-Wannenbereiche 75 bedeckt den ersten Dummy-Grabenabschnitt 335 und den zweiten Dummy-Grabenabschnitt 336 über den Dummy-Graben-Stufenabschnitt 337. Mit anderen Worten: Jeder der Dummy-Gate-Wannenbereiche 75 bedeckt die Seitenwand und die Bodenwand des ersten Dummy-Grabenabschnitts 335 und die Seitenwand und die Bodenwand des zweiten Dummy-Grabenabschnitts 336. Jeder der Dummy-Gate-Wannenbereiche 75 bedeckt direkt den ersten Dummy-Grabenabschnitt 335 und den zweiten Dummy-Grabenabschnitt 336. Jeder der Dummy-Gate-Wannenbereiche 75 ist in der Seitenwand des ersten Dummy-Grabenabschnitts 335 und in der Seitenwand des zweiten Dummy-Grabenabschnitts 336 elektrisch mit dem Body-Bereich 23 verbunden.
  • Vorzugsweise ist die Dicke eines Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der ersten Dummy-Grabenabschnitte 335 bedeckt, größer als die Dicke eines Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Seitenwand jedes der ersten Dummy-Grabenabschnitte 335 bedeckt. Die Dicke des Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Seitenwand jedes der ersten Dummy-Grabenabschnitte 335 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jedes der ersten Dummy-Grabenabschnitte 335. Die Dicke des Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der ersten Dummy-Grabenabschnitte 335 bedeckt, ist die Dicke in Normalenrichtung der Bodenwand jedes der ersten Dummy-Grabenabschnitte 335.
  • Vorzugsweise ist die Dicke eines Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der zweiten Dummy-Grabenabschnitte 336 bedeckt, größer als die Dicke eines Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Seitenwand (die den Graben-Stufenabschnitt 334 aufweist) jedes der zweiten Dummy-Grabenabschnitte 336 bedeckt. Die Dicke des Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Seitenwand jedes der zweiten Dummy-Grabenabschnitte 336 bedeckt, ist die Dicke in Normalenrichtung der Seitenwand jedes der zweiten Dummy-Grabenabschnitte 336. Die Dicke des Teils jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der zweiten Dummy-Grabenabschnitte 336 bedeckt, ist die Dicke in Normalenrichtung der Bodenwand jedes der zweiten Dummy-Grabenabschnitte 336.
  • Der Teil jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der zweiten Dummy-Grabenabschnitte 336 bedeckt, befindet sich an der Bodenseite des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) in Bezug auf den Teil jedes der Dummy-Gate-Wannenbereich 75, der die Bodenwand jedes der ersten Dummy-Grabenabschnitte 335 bedeckt. Der Teil jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der ersten Dummy-Grabenabschnitte 335 bedeckt, ist im Wesentlichen in der gleichen Tiefe wie der Teil jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jeder Gate-Grabenstruktur 31 bedeckt, ausgebildet.
  • Der Teil jedes der Dummy-Gate-Wannenbereiche 75, der die Bodenwand jedes der zweiten Dummy-Grabenabschnitt 336 bedeckt, ist im Wesentlichen in der gleichen Tiefe wie der Teil ausgebildet, der die Bodenwand (Bodenwand jeder der zweiten Source-Grabenstrukturen 51) jeder der ersten Source-Grabenstrukturen 41 bedeckt, und ist im Wesentlichen in der gleichen Tiefe wie der Teil jedes der Dummy-Wannenbereiche 74 ausgebildet, der die Bodenwand jeder der ersten Dummy-Source-Grabenstrukturen 61 bedeckt.
  • Jeder der Dummy-Gate-Wannenbereiche 75 ist in einem Abstand vom Bodenabschnitt des zweiten Halbleiterbereichs 11 (zweiter Konzentrationsbereich 13) zur Seite der aktiven Fläche 6 hin ausgebildet und ist dem ersten Halbleiterbereich 10 (dritter Halbleiterbereich 14) zugewandt, wobei ein Teil des zweiten Halbleiterbereichs 11 zwischen dem ersten Halbleiterbereich 10 und jedem der Dummy-Gate-Wannenbereiche 75 liegt. Mit anderen Worten, jeder der Dummy-Gate-Wannenbereiche 75 ist elektrisch mit dem zweiten Halbleiterbereich 11 (zweiter Konzentrationsbereich 13) verbunden.
  • Der äußere Wannenbereich 81 ist mit dem Wannenbereich 71 in einem Abschnitt zusammenhängend, in dem die Bodenwand des zweiten Grabenabschnitts 333 der zweiten Source-Grabenstruktur 51 mit der äußeren Fläche 7 in Verbindung steht. Mit anderen Worten: Der äußere Wannenbereich 81 wird oberflächig und zusammenhängend von einem Teil, der die Bodenwand des zweiten Grabenabschnitts 333 des Wannenbereichs 71 bedeckt, in Richtung der äußeren Fläche 7 herausgeführt.
  • Der äußere Wannenbereich 81 ist zusammenhängend mit dem Dummy-Gate-Wannenbereich 75 in einem Abschnitt, in dem die Bodenwand des zweiten Dummy-Grabenabschnitts 336 der Dummy-Gate-Grabenstruktur 62 mit der äußeren Fläche 7 in Verbindung steht. Mit anderen Worten, der äußere Wannenbereich 81 wird oberflächig und zusammenhängend von einem Teil des Dummy-Gate-Wannenbereichs 75, der die Bodenwand des zweiten Dummy-Grabenabschnitts 336 bedeckt, in Richtung der äußeren Fläche 7 herausgeführt.
  • Bei der vorliegenden Ausführungsform ist die Seitenwandverdrahtung 100 mit der ersten Source-Grabenstruktur 41, dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51, der ersten Dummy-Source-Grabenstruktur 61, dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 und der zweiten Dummy-Source-Grabenstruktur 63 an den ersten bis vierten Verbindungsoberflächen 8A bis 8D elektrisch verbunden. Die Seitenwandverdrahtung 100 ist einstückig mit der Source-Elektrode 44, die von dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 freiliegt, und mit der Gate-Elektrode 34, die von dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 freiliegt, ausgebildet.
  • Bei der vorliegenden Ausführungsform ist der Überlappungsabschnitt 101 der Seitenwandverdrahtung 100 in der Draufsicht mindestens dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 und/oder dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 zugewandt. Der Überlappungsabschnitt 101 kann den Graben-Stufenabschnitt 334 und den Dummy-Graben-Stufenabschnitt 337 in der Draufsicht kreuzen und in Richtung der Innenseite der aktiven Fläche 6 geführt sein. In diesem Fall kann der Überlappungsabschnitt 101 in der Draufsicht dem ersten Grabenabschnitt 332 und dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 und dem ersten Dummy-Grabenabschnitt 335 und dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 zugewandt sein.
  • Bei der vorliegenden Ausführungsform ist die Gate-Verdrahtungselektrode 131 zumindest dem ersten Grabenabschnitt 332 der zweiten Source-Grabenstruktur 51 und/oder dem ersten Dummy-Grabenabschnitt 335 der Dummy-Gate-Grabenstruktur 62 in der Draufsicht zugewandt. Die Gate-Verdrahtungselektrode 131 kann in der Draufsicht den Graben-Stufenabschnitt 334 und den Dummy-Graben-Stufenabschnitt 337 kreuzen und in Richtung der Umfangsseite der aktiven Fläche 6 herausgeführt sein. In diesem Fall kann die Gate-Verdrahtungselektrode 131 in der Draufsicht dem ersten Grabenabschnitt 332 und dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 sowie dem ersten Dummy-Grabenabschnitt 335 und dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 zugewandt sein.
  • Bei der vorliegenden Ausführungsform ist die Source-Verdrahtungselektrode 132 zumindest dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 und dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 in der Draufsicht zugewandt. Die Source-Verdrahtungselektrode 132 kann den Graben-Stufenabschnitt 334 und den Dummy-Graben-Stufenabschnitt 337 kreuzen und gemäß der Anordnung (Umgehungsweise) der Gate-Verdrahtungselektrode 131 in der Draufsicht zur Innenseite der aktiven Fläche 6 herausgeführt sein. In diesem Fall kann die Source-Verdrahtungselektrode 132 dem ersten Grabenabschnitt 332 und dem zweiten Grabenabschnitt 333 der zweiten Source-Grabenstruktur 51 sowie dem ersten Dummy-Grabenabschnitt 335 und dem zweiten Dummy-Grabenabschnitt 336 der Dummy-Gate-Grabenstruktur 62 in der Draufsicht zugewandt sein.
  • Wie oben beschrieben, ist es möglich, mittels des SiC-Halbleiterbauelements 331 den gleichen Effekt zu erzielen, wie der Effekt, der für das SiC-Halbleiterbauelement 1 beschrieben wurde. Die zweite Source-Grabenstruktur 51 und die Dummy-Gate-Grabenstruktur 62 gemäß dem SiC-Halbleiterbauelement 331 werden lediglich durch Änderung der Anordnung (Layout) der zweiten Resistmaske 211 gebildet, die beim Herstellungsverfahren des SiC-Halbleiterbauelements 1 verwendet wird (siehe 29F). Die Struktur der zweiten Source-Grabenstruktur 51 des SiC-Halbleiterbauelements 331 und die Struktur der Dummy-Gate-Grabenstruktur 62 sind auch auf die erste und zweite bevorzugte Referenzausführungsform anwendbar.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung können auch auf andere Weise realisiert werden.
  • In jeder der bevorzugten Ausführungsformen kann anstelle des SiC-Chips 2 ein WBG-(engl.: Wide Band Gap)-Halbleiterchip (Halbleiterchip mit großer Bandlücke) verwendet werden, der aus einem anderen WBG-Halbleiter als SiC gebildet ist. Der WBG-Halbleiter ist ein Halbleiter mit einer Bandlücke, die die Bandlücke von Si (Silizium) übersteigt. GaN (Galliumnitrid) oder Diamant können als Beispiele für WBG-Halbleiter genannt werden. Selbstverständlich kann in jeder der bevorzugten Ausführungsformen anstelle des SiC-Chips 2 auch ein Si (Silizium)-Chip verwendet werden.
  • Wie in jeder der bevorzugten Ausführungsformen beschrieben, sind die Dummy-Kontaktbereiche 73 nicht in einem Bereich entlang der ersten Dummy-Source-Grabenstrukturen 61 der ersten Dummy-Struktur 60A ausgebildet. Die Dummy-Kontaktbereiche 73 können jedoch auch in einem Bereich entlang eines Teils oder der Gesamtheit der ersten Dummy-Source-Grabenstrukturen 61 der ersten Dummy-Struktur 60A mit demselben Anordnungsmuster ausgebildet sein wie das Anordnungsmuster, das auf der Seite der zweiten Dummy-Struktur 60B verwendet wird.
  • In jeder der bevorzugten Ausführungsformen kann eine Struktur ohne Gate-Kontaktelektroden 91 verwendet werden, wenn auf den Ausrichtungsspielraum der Gate-Verdrahtungselektrode 131 (Gate-Öffnung 112) kein Wert gelegt wird. Mit anderen Worten, die Gate-Verdrahtungselektrode 131 kann über die Gate-Öffnung 112 direkt mit der Gate-Elektrode 34 verbunden sein. In diesem Fall kann die Gate-Verdrahtungselektrode 131 mit mindestens einem der Gate-Isolierfilme 33 und dem Hauptoberflächenisolierfilm 90 in Kontakt sein.
  • Bei jeder der bevorzugten Ausführungsformen kann die Seitenwandverdrahtung 100 mit den Gate-Grabenstrukturen 31 verbunden sein. In diesem Fall sind die ersten Source-Grabenstrukturen 41, die zweiten Source-Grabenstrukturen 51, die ersten Dummy-Source-Grabenstrukturen 61, die Dummy-Gate-Grabenstrukturen 62 und die zweiten Dummy-Source-Grabenstrukturen 63 in einem Abstand von den ersten bis vierten Verbindungsoberflächen 8A bis 8D zur Innenseite der aktiven Fläche 6 hin ausgebildet, und die Gate-Grabenstrukturen 31 können mit mindestens einer der ersten bis vierten Verbindungsoberflächen 8A bis 8D kommunizieren (zum Beispiel mit der dritten und vierten Verbindungsoberfläche 8C und 8D) . In diesem Fall kann auch die Gate-Hauptoberflächenelektrode 121 und/oder die Gate-Verdrahtungselektrode 131 anstelle der Source-Verdrahtungselektrode 132 elektrisch mit der Seitenwandverdrahtung 100 verbunden sein.
  • Die so gebildete Struktur ist auch auf ein SiC-Halbleiterbauelement 1 anwendbar, das nicht die erste Dummy-Struktur 60A und die zweite Dummy-Struktur 60B aufweist. Die so gebildete Struktur ist auch auf eine Struktur anwendbar, in der die Gate-Grabenstrukturen 31 vorgesehen sind und andererseits mindestens eine der folgenden Strukturen, erste Source-Grabenstrukturen 41, zweite Source-Grabenstrukturen 51, ersten Dummy-Source-Grabenstrukturen 61, Dummy-Gate-Grabenstrukturen 62 und zweiten Dummy-Source-Grabenstrukturen 63 nicht vorgesehen ist.
  • Wie in jeder der bevorzugten Ausführungsformen beschrieben, ist die erste Richtung X die Richtung der m-Achse des SiC-Einkristalls und die zweite Richtung Y die Richtung der a-Achse des SiC-Einkristalls, wobei die erste Richtung X die Richtung der a-Achse des SiC-Einkristalls sein kann und die zweite Richtung Y die Richtung der m-Achse des SiC-Einkristalls sein kann. Mit anderen Worten, die erste Seitenfläche 5A und die zweite Seitenfläche 5B können von der m-Ebene des SiC-Einkristalls gebildet werden, und die dritte Seitenfläche 5C und die vierte Seitenfläche 5D können von der a-Ebene des SiC-Einkristalls gebildet werden. In diesem Fall kann die Off-Richtung die Richtung der a-Achse des SiC-Einkristalls sein. Eine konkrete Konfiguration für diesen Fall kann erreicht werden, indem die Richtung der m-Achse gemäß der ersten Richtung X durch die Richtung der a-Achse und die Richtung der a-Achse gemäß der zweiten Richtung Y durch die Richtung der m-Achse in der vorstehenden Beschreibung und den beigefügten Zeichnungen ersetzt wird.
  • Wie in jeder der bevorzugten Ausführungsformen beschrieben, ist der erste Leitfähigkeitstyp ein n-artiger und der zweite Leitfähigkeitstyp ein p-artiger, wobei der erste Leitfähigkeitstyp auch ein p-artiger und der zweite Leitfähigkeitstyp auch ein n-artiger sein kann. Eine konkrete Konfiguration kann in diesem Fall durch Ersetzen eines n-artigen Bereichs durch einen p-artigen Bereich und durch Ersetzen eines p-artigen Bereichs durch einen n-artigen Bereich in der vorangehenden Beschreibung und den beigefügten Zeichnungen erhalten werden.
  • Im Folgenden werden Beispiele für Merkmale aus der vorliegenden Beschreibung und den Zeichnungen aufgeführt. Die folgenden [A1] bis [A22] stellen ein Halbleiterbauelement zur Verfügung, das die Zuverlässigkeit verbessern kann.
  • [A1] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche (3), die eine erste Oberfläche (6), eine zweite Oberfläche (7), die in einer Dickenrichtung um eine erste Tiefe (D1) außerhalb der ersten Oberfläche (6) vertieft ist, und eine Verbindungsoberfläche (8A bis 8D), die die erste Oberfläche (6) und die zweite Oberfläche (7) verbindet, aufweist, und bei der eine Mesa (9) durch die erste Oberfläche (6), die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) definiert ist; eine Transistorstruktur (30), die an einem innenliegenden Abschnitt der ersten Oberfläche (6) ausgebildet ist, wobei die Transistorstruktur (30) eine Gate-Grabenstruktur (31), die eine zweite Tiefe (D2) aufweist, die geringer ist als die erste Tiefe (D1), und eine Source-Grabenstruktur (41) enthält, die eine dritte Tiefe (D3) aufweist, die die zweite Tiefe (D2) übersteigt, und die an die Gate-Grabenstruktur (31) in einer Richtung (Y) angrenzt; und eine Dummy-Struktur (60, 60A), die an einem Umfangsrandabschnitt der ersten Oberfläche (6) ausgebildet ist, wobei die Dummy-Struktur (60, 60A) mehrere Dummy-Source-Grabenstrukturen (61) enthält, von denen jede die dritte Tiefe (D3) aufweist und die in der einen Richtung (Y) aneinander angrenzen.
  • [A2] Halbleiterbauelement gemäß A1, wobei die Dummy-Source-Grabenstrukturen (61) aufeinanderfolgend mit einem Abstand zwischen den Dummy-Source-Grabenstrukturen (61) so angeordnet sind, dass sie aneinander angrenzen.
  • [A3] Halbleiterbauelement gemäß A1 oder A2, wobei die Dummy-Source-Grabenstrukturen (61) mit einem Abstand zwischen den Dummy-Source-Grabenstrukturen (61) ohne eine Grabenstruktur mit einer Tiefe, die geringer als die dritte Tiefe (D3) zwischen den Dummy-Source-Grabenstrukturen (61) ist, angeordnet sind.
  • [A4] Halbleiterbauelement gemäß einem von A1 bis A3, wobei ein Gate-Potential an die Gate-Grabenstruktur (31), ein Source-Potential an die Source-Grabenstruktur (41) und das Source-Potential an die Dummy-Trench-Source-Strukturen (61) angelegt wird.
  • [A5] Halbleiterbauelement gemäß einem von A1 bis A4, wobei die Transistorstruktur (30) die Gate-Grabenstrukturen (31) aufweist, die mit einem Abstand zwischen den Gate-Grabenstrukturen (31) in der einen Richtung (Y) angeordnet sind, und die Source-Grabenstrukturen (41), die abwechselnd mit den Gate-Grabenstrukturen (31) in der einen Richtung (Y) mit Abständen zwischen den Source-Grabenstrukturen (41) und den Gate-Grabenstrukturen (31) angeordnet sind.
  • [A6] Halbleiterbauelement gemäß einem von A1 bis A5, wobei die Dummy-Source-Grabenstrukturen (61) von der Verbindungsoberfläche (8A bis 8D) aus freigelegt sind.
  • [A7] Halbleiterbauelement gemäß einem von A1 bis A6, wobei die Source-Grabenstruktur (41) von der Verbindungsoberfläche (8A bis 8D) aus freigelegt ist.
  • [A8] Halbleiterbauelement gemäß einem von A1 bis A7, wobei die Gate-Grabenstruktur (31) in einem Abstand von der Verbindungsoberfläche (8A bis 8D) zu einer Innenseite der ersten Oberfläche (6) hin ausgebildet ist.
  • [A9] Halbleiterbauelement gemäß A8, wobei die Transistorstruktur (30) eine dazwischenliegende Source-Grabenstruktur (51) aufweist, die die dritte Tiefe (D3) hat und die an die Gate-Grabenstruktur (31) in einer Schnittrichtung (X), die die eine Richtung (Y) schneidet, angrenzt.
  • [A10] Halbleiterbauelement gemäß A9, wobei die dazwischenliegende Source-Grabenstruktur (51) in einem Bereich zwischen der Gate-Grabenstruktur (31) und der Verbindungsoberfläche (8A bis 8D) in der ersten Oberfläche (6) ausgebildet ist.
  • [A11] Halbleiterbauelement gemäß A9 oder A10, wobei die dazwischenliegende Source-Grabenstruktur (51) von der Verbindungsoberfläche (8A bis 8D) aus freigelegt ist.
  • [A12] Halbleiterbauelement gemäß einem von A1 bis A11, ferner aufweisend: eine zweite Dummy-Struktur (60, 60B), die in einem Bereich zwischen der Transistorstruktur (30) und der Dummy-Struktur (60, 60A) in dem Umfangsrandabschnitt der ersten Oberfläche (6) ausgebildet ist, wobei die zweite Dummy-Struktur (60, 60B) eine Dummy-Gate-Grabenstruktur (62) mit der zweiten Tiefe (D2) und eine zweite Dummy-Source-Grabenstruktur (63) mit der dritten Tiefe (D3) aufweist, die in der einen Richtung (Y) an die Dummy-Gate-Grabenstruktur (62) angrenzt.
  • [A13] Halbleiterbauelement gemäß A12, wobei ein Source-Potential an die Dummy-Gate-Grabenstruktur (62) angelegt wird und das Source-Potential an die zweite Dummy-Source-Grabenstruktur (63) angelegt wird.
  • [A14] Halbleiterbauelement gemäß einem von A1 bis A13, ferner aufweisend: eine Seitenwandstruktur (100), die auf der zweiten Oberfläche (7) so ausgebildet ist, dass sie die Verbindungsoberfläche (8A bis 8D) bedeckt.
  • [A15] Halbleiterbauelement gemäß einem von A1 bis A14, ferner aufweisend: einen Isolierfilm (110), der die Transistorstruktur (30) und die Dummy-Struktur (60, 60A) auf der ersten Oberfläche (6) bedeckt; eine Gate-Hauptoberflächenelektrode (121), die auf dem Isolierfilm (110) ausgebildet ist; und eine Gate-Verdrahtung (131), die von der Gate-Hauptoberflächenelektrode (121) auf den Isolierfilm (110) herausgeführt ist, und die elektrisch mit der Gate-Grabenstruktur (31) durch den Isolierfilm (110) verbunden ist, und die der Source-Grabenstruktur (41) mit dem Isolierfilm (110) zwischen der Source-Grabenstruktur (41) und der Gate-Verdrahtung (131) zugewandt ist.
  • [A16] Halbleiterbauelement nach A15, ferner aufweisend: eine Source-Hauptoberflächenelektrode (122), die auf dem Isolierfilm (110) entfernt von der Gate-Hauptoberflächenelektrode (121) und von der Gate-Verdrahtung (131) ausgebildet ist und die elektrisch mit der Source-Grabenstruktur (41) durch den Isolierfilm (110) verbunden ist und die der Gate-Grabenstruktur (31) zugewandt ist, wobei der Isolierfilm (110) zwischen der Gate-Grabenstruktur (31) und der Source-Hauptoberflächenelektrode (122) liegt.
  • [A17] Halbleiterbauelement gemäß A16, wobei die Source-Hauptoberflächenelektrode (122) auf dem Isolierfilm (110) in der Draufsicht von der Dummy-Struktur (60, 60A) entfernt ausgebildet ist.
  • [A18] Halbleiterbauelement gemäß A16 oder A17, ferner aufweisend: eine Source-Verdrahtung (132), die von der Source-Hauptoberflächenelektrode (122) auf den Isolierfilm (110) herausgeführt ist und die mit der Source-Grabenstruktur (41) durch den Isolierfilm (110) an einer von der Source-Hauptoberflächenelektrode (122) verschiedenen Position elektrisch verbunden ist.
  • [A19] Halbleiterbauelement gemäß A18, wobei die Source-Verdrahtung (132) durch den Isolierfilm (110) elektrisch mit der Dummy-Source-Grabenstruktur (61) verbunden ist.
  • [A20] Halbleiterbauelement gemäß einem von A1 bis A19, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • [A21] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche (3), die eine erste Oberfläche (6), eine zweite Oberfläche (7), die in einer Dickenrichtung um eine erste Tiefe (D1) außerhalb der ersten Oberfläche (6) vertieft ist, und eine Verbindungsoberfläche (8A bis 8D), die die erste Oberfläche (6) und die zweite Oberfläche (7) verbindet, aufweist, und bei der eine Mesa (9) durch die erste Oberfläche (6), die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) definiert ist; eine Transistorstruktur (30), die an einem innenliegenden Abschnitt der ersten Oberfläche (6) ausgebildet ist, wobei die Transistorstruktur (30) eine Gate-Grabenstruktur (31), die eine zweite Tiefe (D2) aufweist, die geringer ist als die erste Tiefe (D1), und eine Source-Grabenstruktur (41) enthält, die eine dritte Tiefe (D3) aufweist, die die zweite Tiefe (D2) übersteigt, und die an die Gate-Grabenstruktur (31) in einer Richtung (Y) angrenzt; und eine Dummy-Struktur (60, 60A), die an einem Umfangsrandabschnitt der ersten Oberfläche (6) ausgebildet ist, wobei die Dummy-Struktur (60, 60A) eine Dummy-Gate-Grabenstruktur (62), die die zweite Tiefe (D2) aufweist, und eine Dummy-Source-Grabenstruktur (61), die die dritte Tiefe (D3) aufweist und die an die Dummy-Gate-Grabenstruktur (62) in der einen Richtung (Y) angrenzt, aufweist.
  • [A22] Halbleiterbauelement gemäß A21, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • Die folgenden [B1] bis [B22] und [C1] bis [C10] stellen ein Halbleiterbauelement mit einer neuartigen Verdrahtungsstruktur bereit. Die folgenden [B1] bis [B22] und [C1] bis [C10] stellen insbesondere ein Halbleiterbauelement mit einer Verdrahtungsstruktur bereit, bei der die Designregeln flexibel sind.
  • [B1] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche, die eine erste Oberfläche (6), eine zweite Oberfläche (7), die in einer Dickenrichtung außerhalb der ersten Oberfläche (6) vertieft ist, und eine Verbindungsoberfläche (8A bis 8D), die die erste Oberfläche (6) und die zweite Oberfläche (7) verbindet, aufweist, und bei der eine Mesa (9) durch die erste Oberfläche (6), die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) definiert ist; eine Grabenstruktur (41), die an der ersten Oberfläche (6) so ausgebildet ist, dass sie von der Verbindungsoberfläche (8A bis 8D) aus freiliegt; und eine Seitenwandverdrahtung (100), die auf der zweiten Oberfläche (7) so ausgebildet ist, dass sie die Verbindungsoberfläche (8A bis 8D) abdeckt und elektrisch mit der Grabenstruktur (41) verbunden ist.
  • [B2] Halbleiterbauelement gemäß B1, wobei mehrere Grabenstrukturen (41) an der ersten Oberfläche (6) mit einem Abstand zwischen den Grabenstrukturen (41) ausgebildet sind, und die Seitenwandverdrahtung (100) elektrisch mit den Grabenstrukturen (41) an der Verbindungsoberfläche (8A bis 8D) verbunden ist.
  • [B3] Halbleiterbauelement gemäß B1 oder B2, wobei die Grabenstruktur (41) einen in der ersten Oberfläche (6) ausgebildeten Graben (42), einen eine Innenwand des Grabens (42) bedeckenden Isolierfilm (43) und eine in den Graben (42) eingebettete Elektrode (44) aufweist, wobei der Isolierfilm (43) zwischen dem Graben (42) und der Elektrode (44) liegt, und die Seitenwandverdrahtung (100) elektrisch mit der Elektrode (44) verbunden ist.
  • [B4] Halbleiterbauelement gemäß B3, ferner aufweisend: ein Hauptoberflächenisolierfilm (90), der die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) bedeckt und der zusammenhängend (kontinuierlich) mit dem Isolierfilm (43) ist; wobei die Seitenwandverdrahtung (100) auf dem Hauptoberflächenisolierfilm (90) ausgebildet ist.
  • [B5] Halbleiterbauelement gemäß B4, ferner aufweisend: einen pn-Übergangsabschnitt, der in einem Bereich entlang der Verbindungsoberfläche (8A bis 8D) innerhalb des Halbleiterchips (2) ausgebildet ist; wobei die Seitenwandverdrahtung (100) dem pn-Übergangsabschnitt zugewandt ist, wobei sich der Hauptoberflächenisolierfilm (90) zwischen dem pn-Übergangsabschnitt und der Seitenwandverdrahtung (100) an der Verbindungsoberfläche (8A bis 8D) befindet.
  • [B6] Halbleiterbauelement gemäß einem von B3 bis B5, wobei die Seitenwandverdrahtung (100) einstückig mit der Elektrode (44) ausgebildet ist.
  • [B7] Halbleiterbauelement gemäß einem von B1 bis B6, wobei die Grabenstruktur (41) mit der zweiten Oberfläche (7) in Verbindung steht.
  • [B8] Halbleiterbauelement gemäß einem von B1 bis B7, wobei die Seitenwandverdrahtung (100) einen Überlappungsabschnitt (101) aufweist, der einen Umfangsrandabschnitt der ersten Oberfläche (6) bedeckt.
  • [B9] Halbleiterbauelement gemäß einem von B1 bis B8, wobei sich die Grabenstruktur (41) in der Draufsicht in einer Richtung (X) erstreckt und die Seitenwandverdrahtung (100) sich in einer Schnittrichtung (Y), die die eine Richtung (X) in der Draufsicht schneidet, erstreckt.
  • [B10] Halbleiterbauelement gemäß einem von B1 bis B9, ferner aufweisend: einen oberen Isolierfilm (110), der die Seitenwandverdrahtung (100) bedeckt.
  • [B11] Halbleiterbauelement gemäß B10, wobei der obere Isolierfilm (110) die Seitenwandverdrahtung (100) kreuzt und die erste Oberfläche (6) und die zweite Oberfläche (7) bedeckt.
  • [B12] Halbleiterbauelement gemäß einem von B1 bis B11, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • [B13] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche, die eine erste Oberfläche (6), eine zweite Oberfläche (7), die in einer Dickenrichtung außerhalb der ersten Oberfläche (6) vertieft ist, und eine Verbindungsoberfläche (8A bis 8D), die die erste Oberfläche (6) und die zweite Oberfläche (7) verbindet, aufweist, und bei der eine Mesa (9) durch die erste Oberfläche (6), die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) definiert ist; eine Gate-Grabenstruktur (31), die an der ersten Oberfläche (6) in einem Abstand von der Verbindungsoberfläche (8A bis 8D) ausgebildet ist; eine Source-Grabenstruktur (41), die an der ersten Oberfläche (6) so ausgebildet ist, dass sie von der Verbindungsoberfläche (8A bis 8D) aus freiliegt; und eine Seitenwandverdrahtung (100), die an der zweiten Oberfläche (7) so ausgebildet ist, dass sie die Verbindungsoberfläche (8A bis 8D) abdeckt und elektrisch mit der Source-Grabenstruktur (41) verbunden ist.
  • [B14] Halbleiterbauelement gemäß B12, wobei die Source-Grabenstruktur (41) tiefer als die Gate-Grabenstruktur (31) ausgebildet ist.
  • [B15] Halbleiterbauelement gemäß B12 oder B13, wobei mehrere Gate-Grabenstrukturen (31) an der ersten Oberfläche (6) ausgebildet sind, mehrere Source-Grabenstrukturen (41) an der ersten Oberfläche (6) abwechselnd mit den Gate-Grabenstrukturen (31) ausgebildet sind, und die Seitenwandverdrahtung (100) elektrisch mit den Source-Grabenstrukturen (41) verbunden ist.
  • [B16] Halbleiterbauelement gemäß einem von B12 bis B14, ferner aufweisend: eine dazwischenliegende Source-Grabenstruktur (51), die in einem Bereich zwischen der Verbindungsoberfläche (8A bis 8D) und der Gate-Grabenstruktur (31) in der ersten Oberfläche (6) ausgebildet ist.
  • [B17] Halbleiterbauelement gemäß B15, wobei die dazwischenliegende Source-Grabenstruktur (51) von der Verbindungsoberfläche (8A bis 8D) aus freiliegt und die Seitenwandverdrahtung (100) elektrisch mit der dazwischenliegenden Source-Grabenstruktur (51) und mit der Source-Grabenstruktur (41) verbunden ist.
  • [B18] Halbleiterbauelement gemäß einem von B12 bis B16, ferner aufweisend: einen oberen Isolierfilm (110), der die Gate-Grabenstruktur (31), die Source-Grabenstruktur (41) und die Seitenwandverdrahtung (100) oberhalb der Hauptoberfläche bedeckt.
  • [B19] Halbleiterbauelement gemäß B17, ferner aufweisend: eine Gate-Hauptoberflächenelektrode (121), die auf dem oberen Isolierfilm (110) ausgebildet ist; und eine Gate-Verdrahtung (131), die von der Gate-Hauptoberflächenelektrode (121) auf den oberen Isolierfilm (110) herausgeführt ist, die durch den oberen Isolierfilm (110) hindurch elektrisch mit der Gate-Grabenstruktur (31) verbunden ist, und die der Source-Grabenstruktur (41) zugewandt ist, wobei der obere Isolierfilm (110) zwischen der Source-Grabenstruktur (41) und der Gate-Verdrahtung (131) liegt.
  • [B20] Halbleiterbauelement gemäß B17 oder B18, ferner aufweisend: eine Source-Hauptoberflächenelektrode (122), die auf dem oberen Isolierfilm (110) ausgebildet ist, die durch den oberen Isolierfilm (110) mit der Source-Grabenstruktur (41) elektrisch verbunden ist, und die der Gate-Grabenstruktur (31) mit dem oberen Isolierfilm (110) zwischen der Gate-Grabenstruktur (31) und der Source-Hauptoberflächenelektrode (122) zugewandt ist; und eine Source-Verdrahtung (132), die von der Source-Hauptoberflächenelektrode (122) auf den oberen Isolierfilm (110) herausgeführt und die mit der Seitenwandverdrahtung (100) durch den oberen Isolierfilm (110) elektrisch verbunden ist.
  • [B21] Halbleiterbauelement gemäß B19, wobei die Source-Verdrahtung (132) elektrisch mit der Source-Grabenstruktur (41) durch den oberen Isolierfilm (110) an einer Position verbunden ist, die sich von der Source-Hauptoberflächenelektrode (122) unterscheidet.
  • [B22] Halbleiterbauelement gemäß einem von B13 bis B21, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • [C1] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche, die eine erste Oberfläche (6), eine zweite Oberfläche (7), die in einer Dickenrichtung außerhalb der ersten Oberfläche (6) vertieft ist, und eine Verbindungsoberfläche (8A bis 8D), die die erste Oberfläche (6) und die zweite Oberfläche (7) verbindet, aufweist, und in der eine Mesa (9) durch die erste Oberfläche (6), die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) definiert ist; eine Gate-Grabenstruktur (31), die an der ersten Oberfläche (6) so ausgebildet ist, dass sie von der Verbindungsoberfläche (8A bis 8D) aus freiliegt; und eine Seitenwandverdrahtung (100), die auf der zweiten Oberfläche (7) so ausgebildet ist, dass sie die Verbindungsoberfläche (8A bis 8D) abdeckt und elektrisch mit der Gate-Grabenstruktur (31) verbunden ist.
  • [C2] Halbleiterbauelement gemäß C1, wobei mehrere Gate-Grabenstrukturen (31) mit einem Abstand zwischen den Gate-Grabenstrukturen (31) ausgebildet sind und die Seitenwandverdrahtung (100) elektrisch mit den Gate-Grabenstrukturen (31) an der Verbindungsoberfläche (8A bis 8D) verbunden ist.
  • [C3] Halbleiterbauelement gemäß C1 oder C2, wobei die Gate-Grabenstruktur (31) einen in der ersten Oberfläche (6) ausgebildeten Gate-Graben (32), einen eine Innenwand des Gate-Grabens (32) bedeckenden Isolierfilm (33) und eine in den Gate-Graben (32) eingebettete Gate-Elektrode (34) aufweist, wobei der Isolierfilm (33) zwischen dem Gate-Graben (32) und der Gate-Elektrode (34) liegt, und die Seitenwandverdrahtung (100) elektrisch mit der Gate-Elektrode (34) verbunden ist.
  • [C4] Halbleiterbauelement gemäß C3, ferner aufweisend: ein Hauptoberflächenisolierfilm (90), der die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) bedeckt und der zusammenhängend (kontinuierlich) mit dem Isolierfilm (43) ist; wobei die Seitenwandverdrahtung (100) auf dem Hauptoberflächenisolierfilm (90) ausgebildet ist.
  • [C5] Halbleiterbauelement gemäß C3 oder C4, wobei die Seitenwandverdrahtung (100) einstückig mit der Gate-Elektrode (34) ausgebildet ist.
  • [C6] Halbleiterbauelement gemäß einem von C1 bis C5, wobei sich die Gate-Grabenstruktur (31) in Draufsicht in einer Richtung (X) erstreckt und die Seitenwandverdrahtung (100) sich in einer Schnittrichtung (Y), die die eine Richtung (X) in Draufsicht schneidet, erstreckt.
  • [C7] Halbleiterbauelement gemäß einem von C1 bis C6, ferner aufweisend: einen oberen Isolierfilm (110), der die Seitenwandverdrahtung (100) bedeckt; und eine Gate-Hauptoberflächenelektrode (121), die auf dem oberen Isolierfilm (110) ausgebildet und elektrisch mit der Gate-Elektrode (34) verbunden ist.
  • [C8] Halbleiterbauelement nach einem von C1 bis C7, wobei die zweite Oberfläche (7) in der Draufsicht ringförmig um die erste Oberfläche (6) herum ausgebildet ist.
  • [C9] Halbleiterbauelement gemäß einem von C1 bis C8, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • [C10] Halbleiterbauelement gemäß einem von C1 bis C9, wobei der Halbleiterchip (2) ein SiC-Chip ist.
  • Die folgenden [D1] bis [D22] stellen ein Halbleiterbauelement zur Verfügung, das die Zuverlässigkeit verbessern kann.
  • [D1] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche (3) ; eine Gate-Grabenstrukturen (31), die an der Hauptoberfläche (3) ausgebildet ist; eine Source-Grabenstruktur (41), die an der Hauptoberfläche (3) in einer Richtung (Y) von der Gate-Grabenstruktur (31) entfernt ausgebildet ist; einen Isolierfilm (110), der die Gate-Grabenstruktur (31) und die Source-Grabenstruktur (41) über der Hauptoberfläche (3) bedeckt; eine Gate-Hauptoberflächenelektrode (121), die auf dem Isolierfilm (110) ausgebildet ist; und eine Gate-Verdrahtung (131), die von der Gate-Hauptoberflächenelektrode (121) auf den Isolierfilm (110) herausgeführt ist, so dass sie die Gate-Grabenstruktur (31) und die Source-Grabenstruktur (41) in der einen Richtung (Y) kreuzt, und die mit der Gate-Grabenstruktur (31) durch den Isolierfilm (110) elektrisch verbunden ist, und die der Source-Grabenstruktur (41) mit dem Isolierfilm (110) zwischen der Source-Grabenstruktur (41) und der Gate-Verdrahtung (131) zugewandt ist.
  • [D2] Halbleiterbauelement nach D1, wobei die Source-Grabenstruktur (41) tiefer als die Gate-Grabenstruktur (31) ausgebildet ist.
  • [D3] Halbleiterbauelement nach D1 oder D2, ferner aufweisend: eine Source-Hauptoberflächenelektrode (122), die auf dem Isolierfilm (110) entfernt von der Gate-Hauptoberflächenelektrode (121) und von der Gate-Verdrahtung (131) ausgebildet ist und die elektrisch mit der Source-Grabenstruktur (41) durch den Isolierfilm (110) verbunden ist und die der Gate-Grabenstruktur (31) zugewandt ist, wobei der Isolierfilm (110) zwischen der Gate-Grabenstruktur (31) und der Source-Hauptoberflächenelektrode (122) liegt.
  • [D4] Halbleiterbauelement gemäß D3, ferner aufweisend: eine Source-Verdrahtung (132), die von der Source-Hauptoberflächenelektrode (122) auf den Isolierfilm (110) herausgeführt ist und die mit der Source-Grabenstruktur (41) durch den Isolierfilm (110) an einer von der Source-Hauptoberflächenelektrode (122) verschiedenen Position elektrisch verbunden ist.
  • [D5] Halbleiterbauelement nach D4, wobei die Source-Verdrahtung (132) in der Draufsicht in einem Abstand von der Gate-Grabenstruktur (31) ausgebildet ist.
  • [D6] Halbleiterbauelement gemäß D1 oder D2, ferner aufweisend: eine dazwischenliegende Source-Grabenstruktur (51), die an der Hauptoberfläche (3) in einem Abstand von der Gate-Grabenstruktur (31) in einer Schnittrichtung (X), die die eine Richtung (Y) schneidet, ausgebildet ist; und eine Source-Hauptoberflächenelektrode (122), die auf dem Isolierfilm (110) in Draufsicht entfernt von der Gate-Hauptoberflächenelektrode (121) und von der Gate-Verdrahtung (131) ausgebildet ist, und die elektrisch mit der Source-Grabenstruktur (41) durch den Isolierfilm (110) verbunden ist, und die der Gate-Grabenstruktur (31) mit dem Isolierfilm (110) zwischen der Gate-Grabenstruktur (31) und der Source-Hauptoberflächenelektrode (122) zugewandt ist.
  • [D7] Halbleiterbauelement nach D6, wobei die Source-Hauptoberflächenelektrode (122) auf dem Isolierfilm (110) in Draufsicht entfernt von der dazwischenliegenden Source-Grabenstruktur (51) ausgebildet ist.
  • [D8] Halbleiterbauelement gemäß D6 oder D7, wobei die dazwischenliegende Source-Grabenstruktur (51) der Gate-Grabenstruktur (31) in der Schnittrichtung (X) zugewandt ist und der Source-Grabenstruktur (41) in der einen Richtung (Y) zugewandt ist.
  • [D9] Halbleiterbauelement gemäß einem von D6 bis D8, ferner aufweisend: eine Source-Verdrahtung (132), die von der Source-Hauptoberflächenelektrode (122) auf den Isolierfilm (110) herausgeführt und die durch den Isolierfilm (110) hindurch elektrisch mit der dazwischenliegenden Source-Grabenstruktur (51) verbunden ist.
  • [D10] Halbleiterbauelement gemäß D9, wobei die Source-Verdrahtung (132) elektrisch mit der Source-Grabenstruktur (41) durch den Isolierfilm (110) an einer Position verbunden ist, die sich von der Source-Hauptoberflächenelektrode (122) unterscheidet.
  • [D11] Halbleiterbauelement nach D9 oder D10, wobei die Source-Verdrahtung (132) in der Draufsicht in einem Abstand von der Gate-Grabenstruktur (31) ausgebildet ist.
  • [D12] Halbleiterbauelement nach einem von D1 bis D11, ferner aufweisend: einen Source-seitigen pn-Übergangsabschnitt, der in einem Bereich entlang der Source-Grabenstruktur (41) innerhalb des Halbleiterchips (2) ausgebildet ist; wobei die Gate-Verdrahtung (131) dem Source-seitigen pn-Übergangsabschnitt in Draufsicht zugewandt ist.
  • [D13] Halbleiterbauelement nach einem von D1 bis D12, ferner aufweisend: einen Gate-seitigen pn-Übergangsabschnitt, der in einem Bereich entlang der Gate-Grabenstruktur (31) innerhalb des Halbleiterchips (2) ausgebildet ist; wobei die Gate-Verdrahtung (131) dem Gate-seitigen pn-Übergangsabschnitt in Draufsicht zugewandt ist.
  • [D14] Halbleiterbauelement nach einem von D1 bis D13, wobei die Gate-Grabenstruktur (31) einen an der Hauptoberfläche (3) ausgebildeten Gate-Graben (32), einen eine Innenwand des Gate-Grabens (32) bedeckenden Gate-Isolierfilm (33) und eine in den Gate-Graben (32) eingebettete Gate-Elektrode (44) aufweist, wobei der Gate-Isolierfilm (33) zwischen dem Gate-Graben (32) und der Gate-Elektrode (44) liegt, und die Source-Grabenstruktur (41) einen Source-Graben (42), der an der Hauptoberfläche (3) ausgebildet ist, einen Source-Isolierfilm (43), der eine Innenwand des Source-Grabens (42) bedeckt, und eine Source-Elektrode (44) aufweist, die in den Source-Graben (42) eingebettet ist, wobei der Source-Isolierfilm (43) zwischen dem Source-Graben (42) und der Source-Elektrode (44) liegt.
  • [D15] Halbleiterbauelement gemäß D14, ferner aufweisend: eine Gate-Kontaktelektrode (91), die die Gate-Elektrode (44) auf der Hauptoberfläche (3) bedeckt; wobei der Isolierfilm (110) die Gate-Kontaktelektrode (91) bedeckt und die Gate-Verdrahtung (131) durch den Isolierfilm (110) hindurch elektrisch mit der Gate-Kontaktelektrode (91) verbunden ist.
  • [D16] Halbleiterbauelement gemäß D15, wobei die Gate-Kontaktelektrode (91) die Gate-Elektrode (44) teilweise bedeckt und die Gate-Hauptoberflächenelektrode (121) auf dem Isolierfilm (110) in einem Abstand von der Gate-Kontaktelektrode (91) in der Draufsicht ausgebildet ist.
  • [D17] Halbleiterbauelement gemäß einem von D1 bis D16, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • [D18] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche (3); eine Gate-Grabenstruktur (31), die an der Hauptoberfläche (3) ausgebildet ist und die sich in Draufsicht in einer Richtung (X) erstreckt; eine dazwischenliegende Source-Grabenstruktur (51), die an der Hauptoberfläche (3) in einem Abstand von der Gate-Grabenstruktur (31) in der einen Richtung (X) ausgebildet ist und die sich in Draufsicht in der einen Richtung (X) erstreckt; einen Isolierfilm (110), der die Gate-Grabenstruktur(31) und die dazwischenliegende Source-Grabenstruktur (51) bedeckt; eine Gate-Verdrahtung (131), die auf dem Isolierfilm (110) ausgebildet ist und die elektrisch mit der Gate-Grabenstruktur (31) durch den Isolierfilm (110) verbunden ist; und eine Source-Verdrahtung (132), die auf dem Isolierfilm (110) in einem Abstand von der Gate-Verdrahtung (131) ausgebildet ist und die elektrisch mit der dazwischenliegenden Source-Grabenstruktur (51) durch den Isolierfilm (110) verbunden ist.
  • [D19] Halbleiterbauelement gemäß D18, wobei mehrere Gate-Grabenstrukturen (31) an der Hauptoberfläche (3) mit einem Abstand zwischen den Gate-Grabenstrukturen (31) in einer Schnittrichtung (X), die die eine Richtung (X) schneidet, angeordnet sind, und mehrere dazwischenliegende Source-Grabenstrukturen (41) mit einem Abstand zwischen den dazwischenliegenden Source-Grabenstrukturen (41) in der Schnittrichtung (X) so angeordnet sind, dass sie den Gate-Grabenstrukturen (31) in der einen Richtung (X) in einer Einszu-Eins-Entsprechung zugewandt sind.
  • [D20] Halbleiterbauelement gemäß D18 oder D19, ferner aufweisend: einen pn-Übergangsabschnitt, der in einem Bereich entlang der dazwischenliegenden Source-Grabenstruktur (51) innerhalb des Halbleiterchips (2) ausgebildet ist; wobei die Gate-Verdrahtung (131) dem pn-Übergangsabschnitt in Draufsicht zugewandt ist.
  • [D21] Halbleiterbauelement nach einem von D18 bis D20, ferner aufweisend: einen Gate-seitigen pn-Übergangsabschnitt, der in einem Bereich entlang der Gate-Grabenstruktur (31) innerhalb des Halbleiterchips (2) ausgebildet ist; wobei die Gate-Verdrahtung (131) dem Gate-seitigen pn-Übergangsabschnitt in Draufsicht zugewandt ist.
  • [D22] Halbleiterbauelement gemäß einem von D1 bis D21, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • Die folgenden [E1] bis [E20] stellen ein Halbleiterbauelement mit einer neuartigen Verdrahtungsstruktur bereit. Die folgenden [E1] bis [E20] stellen insbesondere ein Halbleiterbauelement mit einer Verdrahtungsstruktur bereit, bei der die Designregeln flexibel sind.
  • [E1] Halbleiterbauelement, aufweisend: einen Halbleiterchip (2) mit einer Hauptoberfläche, die eine erste Oberfläche (6), eine zweite Oberfläche (7), die in einer Dickenrichtung außerhalb der ersten Oberfläche (6) vertieft ist, und eine Verbindungsoberfläche (8A bis 8D), die die erste Oberfläche (6) und die zweite Oberfläche (7) verbindet, aufweist, und in der eine Mesa (9) durch die erste Oberfläche (6), die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) definiert ist; eine Grabenstruktur (51, 62), die einen ersten Grabenabschnitt (332, 335), der in einer Innenbereichsseite der ersten Oberfläche (6) mit einer ersten Tiefe (DT1, DD1) ausgebildet ist, und einen zweiten Grabenabschnitt (333, 336) aufweist, der in einer Umfangsrandbereichsseite der ersten Oberfläche (6) mit einer zweiten Tiefe (DT2, DD2) ausgebildet ist, die die erste Tiefe (DT1, DD1) übersteigt, so dass er von der Verbindungsoberfläche (8A bis 8D) aus freiliegt; eine Seitenwandverdrahtung (100), die auf der zweiten Oberfläche (7) so ausgebildet ist, dass sie die Verbindungsoberfläche (8A bis 8D) abdeckt, und die elektrisch mit der Grabenstruktur (51, 62) verbunden ist.
  • [E2] Halbleiterbauelement nach E1, wobei der erste Grabenabschnitt (332, 335) in einem Abstand zur Seite der ersten Oberfläche (6) in Bezug auf die zweite Oberfläche (7) ausgebildet ist.
  • [E3] Halbleiterbauelement gemäß E1 oder E2, wobei die Grabenstruktur (51, 62) einen Grabenstufenabschnitt (334, 337) aufweist, der von einer Bodenwand des ersten Grabenabschnitts (332, 335) zwischen dem ersten Grabenabschnitt (332, 335) und dem zweiten Grabenabschnitt (333, 336) zu einer Bodenwand des zweiten Grabenabschnitts (333, 336) hin zurückgesetzt ist.
  • [E4] Halbleiterbauelement gemäß einem von E1 bis E3, wobei mehrere Grabenstrukturen (51, 62) an der ersten Oberfläche (6) mit einem Abstand zwischen den Grabenstrukturen (51, 62) ausgebildet sind und die Seitenwandverdrahtung (100) elektrisch mit dem zweiten Grabenabschnitt (333, 336) der Grabenstrukturen (51, 62) an der Verbindungsoberfläche (8A bis 8D) verbunden ist.
  • [E5] Halbleiterbauelement nach einem von E1 bis E4, wobei die Grabenstruktur (51, 62) einen in der ersten Oberfläche (6) ausgebildeten Graben (32, 42), einen eine Innenwand des Gate-Grabens (32, 42) bedeckenden Isolierfilm (33, 43) und eine Elektrode (34, 44), die in den Graben (32, 42) mit dem Isolierfilm (33, 43) zwischen dem Graben (32, 42) und der Elektrode (34, 44) eingebettet ist, aufweist; wobei die Seitenwandverdrahtung (100) elektrisch mit der Elektrode (34, 44) verbunden ist.
  • [E6] Halbleiterbauelement gemäß E5, ferner aufweisend: ein Hauptoberflächenisolierfilm (90), der die zweite Oberfläche (7) und die Verbindungsoberfläche (8A bis 8D) bedeckt und der zusammenhängend (kontinuierlich) mit dem Isolierfilm (33, 43) ist; wobei die Seitenwandverdrahtung (100) auf dem Hauptoberflächenisolierfilm (90) ausgebildet ist.
  • [E7] Halbleiterbauelement gemäß E6, ferner aufweisend: einen pn-Übergangsabschnitt, der in einem Bereich entlang der Verbindungsoberfläche (8A bis 8D) innerhalb des Halbleiterchips (2) ausgebildet ist; wobei die Seitenwandverdrahtung (100) dem pn-Übergangsabschnitt zugewandt ist, wobei sich der Hauptoberflächenisolierfilm (90) zwischen dem pn-Übergangsabschnitt und der Seitenwandverdrahtung (100) an der Verbindungsoberfläche (8A bis 8D) befindet.
  • [E8] Halbleiterbauelement gemäß einem von E5 bis E7, wobei die Seitenwandverdrahtung (100) einstückig mit der Elektrode (44) ausgebildet ist.
  • [E9] Halbleiterbauelement gemäß einem von E1 bis E8, wobei der zweite Grabenabschnitt (333, 336) mit der zweiten Oberfläche (7) in Verbindung steht.
  • [E10] Halbleiterbauelement gemäß einem von E1 bis E9, wobei die Seitenwandverdrahtung (100) einen Überlappungsabschnitt (101) aufweist, der einen Umfangsrandabschnitt der ersten Oberfläche (6) bedeckt.
  • [E11] Halbleiterbauelement nach E10, wobei der Überlappungsabschnitt (101) in der Draufsicht zumindest dem zweiten Grabenabschnitt (333, 336) zugewandt ist.
  • [E12] Halbleiterbauelement gemäß einem von E1 bis E11, wobei sich die Grabenstruktur (51, 62) in Draufsicht in einer Richtung (X) erstreckt und die Seitenwandverdrahtung (100) sich in einer Schnittrichtung (Y) erstreckt, die die eine Richtung (X) in Draufsicht schneidet.
  • [E13] Halbleiterbauelement gemäß einem von E1 bis E12, ferner aufweisend: einen oberen Isolierfilm (110), der die Seitenwandverdrahtung (100) bedeckt.
  • [E14] Halbleiterbauelement nach E13, wobei der obere Isolierfilm (110) die Seitenwandverdrahtung (100) kreuzt und die erste Oberfläche (6) und die zweite Oberfläche (7) bedeckt.
  • [E15] Halbleiterbauelement gemäß E13 oder E14, wobei eine Verdrahtungselektrode (132) auf dem oberen Isolierfilm (110) ausgebildet ist und der Seitenwandverdrahtung mit dem oberen Isolierfilm (110) zwischen der Seitenwandverdrahtung und der Verdrahtungselektrode (132) zugewandt ist.
  • [E16] Halbleiterbauelement nach E15, wobei die Verdrahtungselektrode (132) in der Draufsicht zumindest dem zweiten Grabenabschnitt (333, 336) zugewandt ist.
  • [E17] Halbleiterbauelement gemäß E15 oder E16, wobei die Verdrahtungselektrode (132) durch den oberen Isolierfilm elektrisch mit der Seitenwandverdrahtung verbunden ist.
  • [E18] Halbleiterbauelement gemäß einem von E15 bis E17, wobei die Verdrahtungselektrode ein Metallmaterial aufweist.
  • [E19] Halbleiterbauelement gemäß einem von E1 bis E18, wobei die Seitenwandverdrahtung ein leitfähiges Polysilizium aufweist.
  • [E20] Halbleiterbauelement gemäß einem von E1 bis E19, wobei der Halbleiterchip (2) ein Halbleiterchip mit breiter Bandlücke ist.
  • Während bevorzugte Ausführungsformen der vorliegenden Erfindung oben im Detail beschrieben wurden, handelt es sich dabei lediglich um spezifische Beispiele, die zur Verdeutlichung des technischen Inhalts der vorliegenden Erfindung verwendet werden, und die vorliegende Erfindung sollte nicht so ausgelegt werden, dass sie auf diese spezifischen Beispiele beschränkt ist. Der Umfang der vorliegenden Erfindung wird nur durch die beigefügten Ansprüche begrenzt.
  • Bezugszeichenliste
    • 1
    SiC-Halbleiterbauelement
    2
    SiC-Chip
    3
    erste Hauptoberfläche
    6
    aktive Fläche (erste Oberfläche)
    7
    äußere Fläche (zweite Oberfläche)
    8A
    erste Verbindungsoberfläche
    8B
    zweite Verbindungsoberfläche
    8C
    dritte Verbindungsoberfläche
    8D
    vierte Verbindungsoberfläche
    9
    aktive Mesa
    30
    Transistorstruktur
    31
    Gate-Grabenstruktur
    32
    Gate-Graben
    33
    Gate-Isolierfilm
    34
    Gate-Elektrode
    41
    erste Source-Grabenstruktur
    42
    Source-Graben
    43
    Source-Isolierfilm
    44
    Source-Elektrode
    51
    zweite Source-Grabenstruktur
    60A
    erste Dummy-Struktur
    60B
    zweite Dummy-Struktur
    61
    erste Dummy-Source-Grabenstruktur
    62
    Dummy-Gate-Grabenstruktur
    63
    zweite Dummy-Source-Grabenstruktur
    90
    Hauptoberflächenisolierfilm
    100
    Seitenwandverdrahtung
    101
    Überlappungsabschnitt
    110
    erster anorganische Isolierfilm
    121
    Gate-Hauptoberflächenelektrode
    122
    Source-Hauptoberflächenelektrode
    131
    Gate-Verdrahtungselektrode
    132
    Source-Verdrahtungselektrode
    301
    SiC-Halbleiterbauelement
    311
    SiC-Halbleiterbauelement
    331
    SiC-Halbleiterbauelement
    D1
    erste Tiefe
    D2
    zweite Tiefe
    D3
    dritte Tiefe
    X
    erste Richtung
    Y
    zweite Richtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2020131043 [0001]

Claims (20)

  1. SiC-Halbleiterbauelement, aufweisend: ein SiC-Chip mit einer Hauptoberfläche, die eine erste Oberfläche, eine zweite Oberfläche, die in einer Dickenrichtung in einer ersten Tiefe außerhalb der ersten Oberfläche vertieft ist, und eine Verbindungsoberfläche, die die erste Oberfläche und die zweite Oberfläche verbindet, aufweist, und in der eine Mesa durch die erste Oberfläche, die zweite Oberfläche und die Verbindungsoberfläche definiert ist; eine Transistorstruktur, die an einem innenliegenden Abschnitt der ersten Oberfläche ausgebildet ist, wobei die Transistorstruktur eine Gate-Grabenstruktur, die eine zweite Tiefe aufweist, die geringer ist als die erste Tiefe, und eine Source-Grabenstruktur aufweist, die eine dritte Tiefe aufweist, die größer ist als die zweite Tiefe, und die in einer Richtung an die Gate-Grabenstruktur angrenzt; und eine Dummy-Struktur, die an einem Umfangsrandabschnitt der ersten Oberfläche ausgebildet ist, wobei die Dummy-Struktur eine Vielzahl von Dummy-Source-Grabenstrukturen aufweist, von denen jede die dritte Tiefe aufweist und die in der einen Richtung aneinandergrenzen.
  2. SiC-Halbleiterbauelement gemäß Anspruch 1, wobei die Dummy-Source-Grabenstrukturen mit einem Abstand zwischen den Dummy-Source-Grabenstrukturen aufeinanderfolgend angeordnet sind, so dass sie aneinander angrenzen.
  3. SiC-Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei die Dummy-Source-Grabenstrukturen mit einem Abstand zwischen den Dummy-Source-Grabenstrukturen ohne eine Grabenstruktur angeordnet sind, die eine geringere Tiefe als die dritte Tiefe zwischen den Dummy-Source-Grabenstrukturen aufweist.
  4. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei der Gate-Grabenstruktur ein Gate-Potential zugeführt wird, der Source-Grabenstruktur ein Source-Potential zugeführt wird, und wobei das Source-Potential auch der Dummy-Source-Grabenstrukturen zugeführt wird.
  5. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei die Transistorstruktur die Gate-Grabenstrukturen, die mit einem Abstand zwischen den Gate-Grabenstrukturen in der einen Richtung angeordnet sind, und die Source-Grabenstrukturen, die abwechselnd mit den Gate-Grabenstrukturen in der einen Richtung mit Abständen zwischen den Source-Grabenstrukturen und den Gate-Grabenstrukturen angeordnet sind, aufweist.
  6. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 5, wobei die Dummy-Source-Grabenstrukturen von der Verbindungsoberfläche aus freiliegen.
  7. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 6, wobei die Source-Grabenstruktur von der Verbindungsoberfläche aus freiliegt.
  8. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, wobei die Gate-Grabenstruktur in einem Abstand von der Verbindungsoberfläche zu einer Innenseite der ersten Oberfläche hin ausgebildet ist.
  9. SiC-Halbleiterbauelement gemäß Anspruch 8, wobei die Transistorstruktur eine dazwischenliegende Source-Grabenstruktur mit der dritten Tiefe aufweist, die an die Gate-Grabenstruktur in einer Schnittrichtung, die die eine Richtung schneidet, angrenzt.
  10. SiC-Halbleiterbauelement gemäß Anspruch 9, wobei die dazwischenliegende Source-Grabenstruktur in einem Bereich zwischen der Gate-Grabenstruktur und der Verbindungsoberfläche in der ersten Oberfläche ausgebildet ist.
  11. SiC-Halbleiterbauelement gemäß Anspruch 9 oder 10, wobei die dazwischenliegende Source-Grabenstruktur von der Verbindungsoberfläche aus freigelegt ist.
  12. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 11, ferner aufweisend: eine zweite Dummy-Struktur, die in einem Bereich zwischen der Transistorstruktur und der Dummy-Struktur in dem Umfangsrandabschnitt der ersten Oberfläche ausgebildet ist, wobei die zweite Dummy-Struktur eine Dummy-Gate-Grabenstruktur mit der zweiten Tiefe und eine zweite Dummy-Source-Grabenstruktur mit der dritten Tiefe aufweist, die an die Dummy-Gate-Grabenstruktur in der einen Richtung angrenzt.
  13. SiC-Halbleiterbauelement gemäß Anspruch 12, wobei der Dummy-Gate-Grabenstruktur ein Source-Potential zugeführt wird, und das Source-Potential auch der zweiten Dummy-Source-Grabenstruktur zugeführt wird.
  14. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 13, ferner aufweisend: eine Seitenwandstruktur, die auf der zweiten Oberfläche so ausgebildet ist, dass sie die Verbindungsoberfläche bedeckt.
  15. SiC-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 14, ferner aufweisend: einen Isolierfilm, der die Transistorstruktur und die Dummy-Struktur auf der ersten Oberfläche bedeckt; eine Gate-Hauptoberflächenelektrode, die auf dem Isolierfilm ausgebildet ist; und eine Gate-Verdrahtung, die von der Gate-Hauptoberflächenelektrode auf den Isolierfilm geführt wird, die durch den Isolierfilm hindurch elektrisch mit der Gate-Grabenstruktur verbunden ist, und die der Source-Grabenstruktur zugewandt ist, wobei der Isolierfilm zwischen der Gate-Grabenstruktur und der Gate-Verdrahtung liegt.
  16. SiC-Halbleiterbauelement gemäß Anspruch 15, ferner aufweisend: eine Source-Hauptoberflächenelektrode, die auf dem Isolierfilm entfernt von der Gate-Hauptoberflächenelektrode und von der Gate-Verdrahtung ausgebildet ist, und die elektrisch mit der Source-Grabenstruktur durch den Isolierfilm hindurch verbunden ist, und die der Gate-Grabenstruktur zugewandt ist, wobei der Isolierfilm zwischen der Gate-Grabenstruktur und der Source-Hauptoberflächenelektrode liegt.
  17. SiC-Halbleiterbauelement gemäß Anspruch 16, wobei die Source-Hauptoberflächenelektrode auf dem Isolierfilm in Draufsicht von der Dummy-Struktur entfernt ausgebildet ist.
  18. Das SiC-Halbleiterbauelement gemäß Anspruch 16 oder 17, ferner aufweisend: eine Source-Verdrahtung, die von der Source-Hauptoberflächenelektrode auf den Isolierfilm herausgeführt und die durch den Isolierfilm hindurch an einer von der Source-Hauptoberflächenelektrode verschiedenen Stelle elektrisch mit der Source-Grabenstruktur verbunden ist.
  19. SiC-Halbleiterbauelement gemäß Anspruch 18, wobei die Source-Verdrahtung durch den Isolierfilm hindurch elektrisch mit der Dummy-Source-Grabenstruktur verbunden ist.
  20. SiC-Halbleiterbauelement, aufweisend: ein SiC-Chip mit einer Hauptoberfläche, die eine erste Oberfläche, eine zweite Oberfläche, die in einer Dickenrichtung in einer ersten Tiefe außerhalb der ersten Oberfläche vertieft ist, und eine Verbindungsoberfläche, die die erste Oberfläche und die zweite Oberfläche verbindet, aufweist, und in der eine Mesa durch die erste Oberfläche, die zweite Oberfläche und die Verbindungsoberfläche definiert ist; eine Transistorstruktur, die an einem innenliegenden Abschnitt der ersten Oberfläche ausgebildet ist, wobei die Transistorstruktur eine Gate-Grabenstruktur, die eine zweite Tiefe aufweist, die geringer ist als die erste Tiefe, und eine Source-Grabenstruktur aufweist, die eine dritte Tiefe aufweist, die größer ist als die zweite Tiefe, und die in einer Richtung an die Gate-Grabenstruktur angrenzt; und eine Dummy-Struktur, die an einem Umfangsrandabschnitt der ersten Oberfläche ausgebildet ist, wobei die Dummy-Struktur eine Dummy-Gate-Grabenstruktur mit der zweiten Tiefe und eine Dummy-Source-Grabenstruktur mit der dritten Tiefe aufweist, die in der einen Richtung an die Dummy-Gate-Grabenstruktur angrenzt.
DE212021000196.3U 2020-07-31 2021-07-16 SIC-Halbleiterbauelement Active DE212021000196U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-131043 2020-07-31
JP2020131043 2020-07-31
PCT/JP2021/026789 WO2022024812A1 (ja) 2020-07-31 2021-07-16 ＳｉＣ半導体装置

Publications (1)

Publication Number Publication Date
DE212021000196U1 true DE212021000196U1 (de) 2022-01-17

Family

ID=80036403

Family Applications (2)

Application Number Title Priority Date Filing Date
DE212021000196.3U Active DE212021000196U1 (de) 2020-07-31 2021-07-16 SIC-Halbleiterbauelement
DE112021002151.6T Pending DE112021002151T5 (de) 2020-07-31 2021-07-16 Sic-halbleiterbauelement

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112021002151.6T Pending DE112021002151T5 (de) 2020-07-31 2021-07-16 Sic-halbleiterbauelement

Country Status (5)

Country Link
US (1) US20230170410A1 (de)
JP (1) JPWO2022024812A1 (de)
CN (1) CN115699333A (de)
DE (2) DE212021000196U1 (de)
WO (1) WO2022024812A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024070164A1 (ja) * 2022-09-29 2024-04-04 ローム株式会社 半導体装置
WO2024101130A1 (ja) * 2022-11-08 2024-05-16 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020131043A (ja) 2020-02-25 2020-08-31 昌秀 神田 透明ジグソーパズル

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257394B2 (ja) * 1996-04-04 2002-02-18 株式会社日立製作所 電圧駆動型半導体装置
JP5309428B2 (ja) * 2006-05-01 2013-10-09 富士電機株式会社 半導体装置
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
JP6664445B2 (ja) * 2018-08-10 2020-03-13 ローム株式会社 ＳｉＣ半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020131043A (ja) 2020-02-25 2020-08-31 昌秀 神田 透明ジグソーパズル

Also Published As

Publication number Publication date
JPWO2022024812A1 (de) 2022-02-03
CN115699333A (zh) 2023-02-03
US20230170410A1 (en) 2023-06-01
DE112021002151T5 (de) 2023-01-26
WO2022024812A1 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE212021000196U1 (de) SIC-Halbleiterbauelement
DE112020003413T5 (de) Halbleiterbauteil
DE112019003976T5 (de) KRISTALLSCHNEIDEVERFAHREN, VERFAHREN ZUR HERSTELLUNG VON SiC- HALBLEITERVORRICHTUNGEN, UND SiC-HALBLEITERVORRICHTUNGEN
DE102011004476B4 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE112018006007T5 (de) Halbleitervorrichtung
DE112020000226T5 (de) SiC-HALBLEITERBAUTEIL
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112019004385T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102020122641A1 (de) Halbleitervorrichtung
DE212021000204U1 (de) Elektronische Komponente
DE212021000194U1 (de) SIC-Halbleiterbauelement
DE212021000195U1 (de) SIC-Halbleiterbauelement
DE112020000717T5 (de) Halbleiterbauelement
DE112020004599T5 (de) Halbleiterbauteil
DE212019000150U1 (de) SiC-Halbleiterbauteil
DE212021000182U1 (de) Halbleiterbauelement
DE112021002247B4 (de) Halbleiterbauelement
DE112021003938T9 (de) Halbleiterbauteil
DE112020000275T5 (de) SiC-HALBLEITERBAUTEIL UND VERFAHREN ZUMHERSTELLEN DESSELBEN
DE102021100268A1 (de) Halbleitervorrichtung
DE112021006730T5 (de) Sic-halbleiterbauelement
DE112021006727T5 (de) Sic-halbleiterbauelement
DE112021002018T5 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
R207 Utility model specification