DE2114772A1 - Verfahren zum epitaktischen Aufwachsen von Verbindungshalbleitern aus der Dampfphase - Google Patents

Verfahren zum epitaktischen Aufwachsen von Verbindungshalbleitern aus der Dampfphase

Info

Publication number
DE2114772A1
DE2114772A1 DE19712114772 DE2114772A DE2114772A1 DE 2114772 A1 DE2114772 A1 DE 2114772A1 DE 19712114772 DE19712114772 DE 19712114772 DE 2114772 A DE2114772 A DE 2114772A DE 2114772 A1 DE2114772 A1 DE 2114772A1
Authority
DE
Germany
Prior art keywords
layer
epitaxial
vapor phase
epitaxial growth
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19712114772
Other languages
English (en)
Inventor
Yuichi Kokubunji; Ogirima Masahiko Shinjuku Tokio; Kasano Hiroyuki Akishima; Kurata Kazuhiro Hachioji; Ono (Japan). MP
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2114772A1 publication Critical patent/DE2114772A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/916—Autodoping control or utilization
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Description

muni
η-." τ . .: γ χ san. Dip!.-: . . - . -.-ζ-ΓΗΤ 81-16.82OP 26. 3. 1971
Dr. ϊ- . i <.-■ " .: Γ Λ Jr.
8 M Q nc·, β η ..f., G'o.nedorfstr. 10
HITACHI, LTD., Tokio (Japan)
"'■erfahren 3u:n epitaktischen Aufwachsen von Verbindungshalbleiüern aus der Damofohase.
Dip· ^rfi.idung beiieht sich auf ein Verfahren sum epitaktischen ~.ufν.achse:-, eines Verbinctuiigshalbleiters aus der Danpfphase.
"aoh ei:.e;:i bekannten Verfahren zu η Aufv^achsen einer epitakti- -■'.'h-?-. schicht (ho.üoepiüaktischen oder heteroepitaktischen .:Dai-jht) auf der Ooerflache einer Verbindungs- oder anderen ial "loi te runter la ?ce geringen V/icerstandes aus der Da.npf phase Toer ieht :.a*- die Rückseite der Unterlage vorab uiit einem epi- *;-?;";:tis2hei: CraAs-Fil:i hohei. Wioerstandes, wenn rr.an GaAs auf-■■a-jhsrη läßt, oaer es wird vorab ein SiOp-FiLfl auf der Rückseite i.er Haloleiterunteriage wie Ge, Si, InSb usw. nach einem Ver-"ahreides ehe.nischen Dampfniederschiagens (im folgenden mit VD-Verfahren bezeichnet) niedergeschlagen, falls epitaktisch ::al ileiter.raterialier: zur Injektionslumineszenz, wie z.B. GaP, 'ails, P , worin C <-: χ < 1 ist, usw. aufwachsen sollen, urn eine
1-x χ
:;olbeuiotierurxg der epitaktisch aufgewachsenen Schicht mit Ver-
2472g)Tp0t(7) BAD
1098AA/1789
unreinigungen aus der Rückseite der Unterlage oder mit eine,,-: Bestandteil der Unterlage zu vermeiden oder das Ätzen (Gasätzen aufgrund von Halogeniden während des Wachstumsvorgangs) der Rückseite zu verhindern.
Nach diesem Verfahren wird jedoch der SiOp-FiIm nach folgenden chemischen Reaktionen zwischen SiO2 und einem Element der Gruppe III des periodischen Systeme aus der Dampfphase geätzt,, wenn z.B. eine Ga-Verbindung aus der Dampfphase aufwächstr
4 Ga + SiO2-?- 2Ga2O t +Si
Si + SiO2 » 2Siof
2
2Ga + SiO2 —-> Siot + Gap01 ,
worin der Pfeil !Verdampfung andeutet. Besonders wenn P als Element der Gruppe V für einen Ill-V-Verbindungshalbleiter, der epitaktisch wachsen soll, verwendet wird, reagiert P über 750 C heftig mit SiO2 unter Bildung von Phosphorsilikatglas, und außerdem wird SiOp geätzt. So war es schwierig, das Ätzen der Rückseite der Unterlage zu verhindern. Das bekannte Verfahren hat den weiteren Nachteil, daß Si aus dem geätzten SiOg-FiIm in die epitaktische Schicht eingemischt wird.
Um die beschriebenen Schwierigkeiten zu vermeiden, wurde bei Ge-Beschichtung eine Ge-Unterlage mit polykristallinem Silizium nach dem CVD-Verfahren überzogen.
Wie sich aus dem Ge-Si-Phasendiagramm nach Fig. 1 (worin die Ordinate die Temperatur bezeichnet und die Abszisse Atomprozent Silizium bedeutet) ergibt, bilden Ge-Si einen zusammenhängenden Bereich von fester Lösung zwischen 957°C, dem Schmelzpunkt von Ge, und l4l2°C, dem Schmelzpunkt von Si.
1098A4/1789 ßAD ommAL
21H772
In Fig. 1 stellen Kreise MeSpunkte des exothermischen Vorganges der Mischung Ge-Si, deren Mischungsverhältnis an der Abszisse in Atomprozent Si dargestellt ist, dar, der abläuft, wenn die Mischung vom geschmolzenen Zustand abgekühlt wird. Daher ist die Kurve 'J, eine Abkühlungskurve in der thermischen Analyse. Andererseits stellen Kreuze Meßpunkte des endothermischen Vorganges dar, der abläuft, wenn die Mischung von einer niedrigen Temperatur erhitzt wird. Die Kurve Cp ist daher eine Erhitzungskurve in der thermischen Analyse. Da weiter die Temperatur für epitaktisches Wachstum den Schmelzpunkt von Ge nicht übersteigt, tritt keine flüssige Phase in Ge-Si auf. Der Dampfdruck von Si
ο ■ -Q
bei 900 C ist etwa 10 'Torr, und der Einfluß des Dotierens von Si aus der Dampfphase kann vernachlässigt werden. Da jedoch die physikalischen Konstanten, insbesondere die thermischen Ausaehiiungskoeffizieiiten zwischen Si und einer Unterlage, auf der Si niedergeschlagen wird, wenn polykristallines Silizium direkt auf der Unterlage aufwächst, verschieden sind, treten thermische Spannungen unter Herbeiv,führung von Gitterdefekten im Unterlagekristall auf, oder es ist ein Niederschlagen mit ausreichender Haftkraft nicht möglich.
Der Erfindung liegt die Aufgabe zugrunde, einen Überzugsfilm zum Verhindern des Ätzens der Rückseite einer Unterlage oder der Selbstdotierung der epitaktischen Schicht aufgrund des Ätzens der Rückseite der Unterlage zu schaffen, wenn eine epitaktische Schient auf der Oberfläche eines Verbindungshalbleiters oder sonstigen Halbleiters aus der Dampfphase aufwächst.
Der Erfindung liegt gleichzeitig die Aufgabe zugrunde, einen Überzugsfilm zuliefern, der völlig sowohl das Ätzen als auch das Verdampfen der Rückseite der Unterlage verhindern kann. Dabei soll die Erfindung ein einfaches und bequemes Verfahren zum Niederschlagen eines Überzugsfilms zum Aufwachsen einer epitaktischen Schicht auf der Halbleiterunterlage liefern.
1098U/1789
21U772
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zum epitaktischen Aufwachsen eines Verbindungshalbleiters aus der Dampfphase mit dem Kennzeichen gelöst, daß man die gesamte freie Oberfläche einer Halbleiterunterlage oder Verbindungs-Halbleiterunterlage durch chemisches DampDiiederschlagen mit einer Isolierglasschicht überzieht, diese Schicht mit einem Siliziumüberzug versieht, die erhaltene Doppelschicht von der Halbleiterunterlageoberfläche, auf der eine epitaktische Schicht aufwachsen soll, entfernt und auf der so freigelegten Oberfläche den gewünschten Verbindungshalbleiter epitaktisch aufwachsen läßt.
Da der Überzugsfilm gemäß der Erfindung nicht nur auf der Rückseite der Unterlage, sondern auch auf den Seitenflächen niedergeschlagen werden kann, läßt sich eine hochreine epitaktische Schicht erzeugen.
Die Einzelheiten und Vorteile der Erfindung werden anhand des in der Zeichnung veranschaulichten Ausführungsbeispiels näher erläutert; darin zeigen:
pig. 1 ein Ge-Si-Fhasendiagramm;
Fig.2a bis 2e Schnitte zur Erläuterung der Herstellungsschritte eines Überzugsfilms zum Verhindern des Ätzens und Verdampfens einer Unterlage beim Aufwachsen einer epitaktischen Verbindungshalbleiterschicht; und
Fig. 3 eine Vorrichtung zum CVD-Film-Niederschlagen, die beim Vorgang zur Herstellung des Überzugsfilms nach Fig. 2 verwendet wird.
Es soll nun ein Ausführungsbeispiel der Erfindung beschrieben werden.
109844/1789
21H772
(a) Eine Unterlage 1 aus einem Halbleiter wie Ge oder einem Verbindungshalbleiter wie GaAs mit einer geläppten Oberfläche wira entsprechend Pig. 2a hergestellt.
Nachdem eine Hauptoberfläche (im folgenden als Unterlagenoberfläche bezeichnet) der Unterlage mit it 4000-Aluminiumoxydpulver geläppt ist, poliert man die Oberfläche bis zu einer spiegelähnlichen Fläche, und die Unterlage wird dann auf Spiegelglätte georacht, Fig. 2b, indem man sie einem Ätzmittel, wie z.B. der CP1,-Lösung im Fall einer Ge-Unterlage bzw. einer Mischung von H2SO2^:H2O2:H2O = 5:1:1 im Fall einer GaAs-Unterlage aussetzt.
(b) Die nach dem Verfahrensschritt (a) behandelte Unterlage wird auf einem Träger 12 in eine CVD-Vorrichtung 2 nach Fig. 3 eingesetzt. Wenn ein SiOp-FiIm nach dem CVD-Verfahren in dieser Vorrichtung auf der Unterlage niedergeschlagen wird, verwendet man eine SiHh-Bombe 3, eine Np-Bombe 4 und eine Op-Bombe 6.
Die Bedingungen zum chemischen Dampfniederschlagen von SiO2 sind derart, dai3 die Strömungsgeschwindigkeiten des No-Gases, des SiHj^-Gases und des Og-Gases 5 l/min, 35 cnr/min und 0,3 l/min sind und die Temperatur der Unterlage 1 300 bis 500 C beträgt. Zum chemischen Dampfniederschlagen von Si,N-h sind die Strömungsgeschwindigkeiten des No-Gases, des NH^-Gases aus der Bombe 7 und des SiH1.-Gases 15 l/min, 200 cnr/min und 4cnr/min, und die Unterlagentemperatur ist 600 bis 800°C.
Die chemischen Reaktionen bei den vorstehend genannten CVD-Verfahren sind übrigens folgende:
Im Fall des chemischen Dampfniederschlagen von w + O0-^SiO0 i/ +
1Q98U/1789
21U772
SiH4 + 2O2-^-SlO2I + 2H2O
Im Pall von CVD von Si,N,
^Si N4^+
In den vorstehenden Formeln bezeichnet der Pfeil φ Niederschlagung. Nach den vorstehenden Reaktionen erhält man einen SiOp- oder Si3N4-FiIm 13 von etwa 1000 bis JOOO 8 Dicke entsprechend Fig. 2c.
(c) Nach dem Umstellen der in Fig. 3 mit 8, 9» 10 und 11 bezeichneten Hähne und Einstellen des Gasstroms aus der Hp-Bombe 5 zum Füllen des Reaktionsrohres wird die Leistung der Heizvorrichtung 14 eingestellt, um die Temperatur der Unterlage auf 750 bis 8500C zu steigern.
Dann wird die SiHh-Bombe 3 geöffnet, um einen geeigneten Strom von SiH4-GaS ausströmen zu lassen und einen polykristallinen
Siliziumfilm 15 gewünschter Dicke von etwa 1 λι auf dem p oder Si^N4-FiIm 13 niederzuschlagen, Fig. 2d.
(d) Die Heizvorrichtung 14 wird abgestellt, um die Temperatur der Unterlage zu senken, und man nimmt die Unterlage bei Raumtemperatur aus der Vorrichtung 2 heraus,
(e) Die Hauptoberfläche 16 der Unterlage für das epitaktische Aufwachsen wird mit einem Schleifmittel von #4000 geläppt und durch Schwabbeln, chemisches fitzen usw. auf Spiegelgüteoberfläche poliert.
109844/17*9
(f) Dann wire1 die Unterlage nach ausreichendem Reinigen und Trocknen in einen epitaktischen Reaktionsofen eingebracht. Wenn man eine epitaktische Verbindungshalbleiterschicht auf der Uriterlagenoberflache nach einem bekannten Verfahren zum epitaktischen Wachstum (z.B. GaP, GaAs oder GaAs1 P , worin 0<x <-l auf einer GaAs- oder Ge-Unterlage) aufwachsen läßt, stellt man keine Änderung im Überzugsfilm auf der Rückseite (einer Doppelschieht aus SiO2-Si polykristallinem oder Si,Nj,-polykristallinem Si) nach dem epitaktischen Wachstum fest.
Wenn man eine epitaktische Schicht aus GaAs1 P -Kristall
X ^X X
(0·£χ<ΐ) auf einer Ge-Unterlage aus der Dampfphase nach dem erfindungsgemäSen Verfahren aufwachsen Iä3t, ist die Trägerdichte aufgrund des in die aufgewachsene Schicht eingeführten
ic -z.
Ge 1 χ 10 -ycm · Diese Tatsache deutet an, daS die Selbstdotierung einer epitaktischen Schicht aus einer Ge-Unterlage durch den Doppelüberzugsfilm aus SiOg-Si oder Si-,N^-Si gemäß der Erfindung im wesentlichen unterdrückt wird.
109844/1789

Claims (2)

■ ■ 21U772 Patentansprüche
1. Verfahren zum epitaktischen Aufwachsen eines Verbindungshalbleiter aus der Dampfphase, dadurch gekennzeichnet , dai3 man die gesamte freie Oberfläche einer Halbleiterunterlage oder Verbindungshalbleiterunterlage (1) durch chemisches Dampfniederschlagen mit einer Isolierglasschicht (Ij5) überzieht, diese Schicht mit einem Siliziumüberzug (15) versieht, die erhaltene Doppelschicht (13* 15) von der Halbleiterunterlageoberfläche (16), auf der eine epitaktische Schicht aufwachsen soll, entfernt und auf der so freigelegten Oberfläche den gewünschten Verbindungshalbleiter epitaktisch aufwachsen läßt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Isolierglas (I3) aus SiO2 oder Si,N^ besteht.
109844/1789
Leerseite
DE19712114772 1970-03-27 1971-03-26 Verfahren zum epitaktischen Aufwachsen von Verbindungshalbleitern aus der Dampfphase Pending DE2114772A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP45025276A JPS4929099B1 (de) 1970-03-27 1970-03-27

Publications (1)

Publication Number Publication Date
DE2114772A1 true DE2114772A1 (de) 1971-10-28

Family

ID=12161482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712114772 Pending DE2114772A1 (de) 1970-03-27 1971-03-26 Verfahren zum epitaktischen Aufwachsen von Verbindungshalbleitern aus der Dampfphase

Country Status (3)

Country Link
US (1) US3769104A (de)
JP (1) JPS4929099B1 (de)
DE (1) DE2114772A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000020A (en) * 1973-04-30 1976-12-28 Texas Instruments Incorporated Vapor epitaxial method for depositing gallium arsenide phosphide on germanium and silicon substrate wafers
DE2506457C3 (de) * 1975-02-15 1980-01-24 S.A. Metallurgie Hoboken-Overpelt N.V., Bruessel Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht
US3960620A (en) * 1975-04-21 1976-06-01 Rca Corporation Method of making a transmission mode semiconductor photocathode
DE2601652C3 (de) * 1976-01-17 1979-11-08 Metallurgie Hoboken-Overpelt, Bruessel Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
JPS5350672A (en) * 1976-10-19 1978-05-09 Mitsubishi Electric Corp Production of substrate for semiconductor device
US4582561A (en) * 1979-01-25 1986-04-15 Sharp Kabushiki Kaisha Method for making a silicon carbide substrate
EP0030798B1 (de) * 1979-12-17 1983-12-28 Hughes Aircraft Company Verfahren zum Niederschlagen von Oxydschichten durch photochemischen Dampfniederschlag bei niedrigen Temperaturen
US4517220A (en) * 1983-08-15 1985-05-14 Motorola, Inc. Deposition and diffusion source control means and method
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
US4687682A (en) * 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
US5225235A (en) * 1987-05-18 1993-07-06 Osaka Titanium Co., Ltd. Semiconductor wafer and manufacturing method therefor
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JP3454033B2 (ja) * 1996-08-19 2003-10-06 信越半導体株式会社 シリコンウェーハおよびその製造方法
US6140255A (en) * 1998-12-15 2000-10-31 Advanced Micro Devices, Inc. Method for depositing silicon nitride using low temperatures
SG114574A1 (en) 2002-09-25 2005-09-28 Siltronic Singapore Pte Ltd Two layer lto backside seal for a wafer
US7205216B2 (en) * 2004-07-29 2007-04-17 International Business Machines Corporation Modification of electrical properties for semiconductor wafers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3296040A (en) * 1962-08-17 1967-01-03 Fairchild Camera Instr Co Epitaxially growing layers of semiconductor through openings in oxide mask
DE1544264C3 (de) * 1965-07-01 1974-10-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Halbleiterschichten durch Abscheiden aus der Gasphase
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits

Also Published As

Publication number Publication date
US3769104A (en) 1973-10-30
JPS4929099B1 (de) 1974-08-01

Similar Documents

Publication Publication Date Title
DE2114772A1 (de) Verfahren zum epitaktischen Aufwachsen von Verbindungshalbleitern aus der Dampfphase
DE3709066C2 (de)
DE2039172C3 (de) Vorrichtung zur Herstellung epitaktisch auf ein einkristallines Halbleitersubstrat aufgewachsener Schichten aus Halbleitermaterial
DE3415799A1 (de) Verfahren zur herstellung eines einkristall-substrats aus siliziumcarbid
DE2000707A1 (de) Verfahren zur Herstellung von integrierten Schaltungen
DE2555155A1 (de) Dielektrisch isolierte unterlage fuer integrierte halbleiterschaltungen und verfahren zu ihrer herstellung
DE2153862C3 (de)
DE3134702C2 (de) Verfahren zum Ablagern eines schwerschmelzbaren Metalls auf einer dünnen Platte
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE2412170A1 (de) Verfahren zum epitaktischen niederschlagen von halbleitermaterial auf einem substrat
DE2950827C2 (de) Verfahren zum epitaktischen Abscheiden von einkristallinem Material
DE3016310A1 (de) Verfahren zur herstellung von polykristallinem silizium und einrichtung zur durchfuehrung des verfahrens
DE2404276B2 (de) Verfahren zum Aufwachsen einer einkristallinen Schicht aus Halbleitermaterial auf ein Substrat
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
DE1644045B2 (de) Verfahren zur Herstellung dotierter Galliumphosphideinkristalle zur Verwendung als Halbleiterkörper in elektrolumineszenten Bauelementen mit pnÜbergang
DE3021021A1 (de) Verfahren zum selektiven zuechten einer fluessigphasen-epitaxieschicht auf einem halbleitersubstrat
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE2163075C2 (de) Verfahren zur Herstellung von elektrolumineszierenden Halbleiterbauelementen
DE1614455C3 (de) Verfahren zum Herstellen einer teils aus Siliciumoxid, teils aus Siliciumnitrid bestehenden Schutzschicht an der Oberfläche eines Halbleiterkörpers
DE2161472A1 (de) Verfahren für den Einsatz von Stickstoffin einem Kernbildungsprozess zur chemischen Aufdampfung von polykristallinem Silicium aus SiCl tief 4
DE3313163A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE1963131A1 (de) Verfahren zur Herstellung von Halbleiterelementen
DE2430859B2 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
DE4421539C2 (de) Verfahren zur Herstellung eines Halbleiters aus einer Verbindung der Gruppe II-VI
DE1914090A1 (de) Verfahren zum Herstellen von Ohmschen Kontakten und Leitungsfuehrungen auf Halbleitersubstraten