DE2153862C3 - - Google Patents
Info
- Publication number
- DE2153862C3 DE2153862C3 DE2153862A DE2153862A DE2153862C3 DE 2153862 C3 DE2153862 C3 DE 2153862C3 DE 2153862 A DE2153862 A DE 2153862A DE 2153862 A DE2153862 A DE 2153862A DE 2153862 C3 DE2153862 C3 DE 2153862C3
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- silicon
- hydrogen
- temperature
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 15
- 229910052596 spinel Inorganic materials 0.000 claims description 12
- 239000011029 spinel Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 10
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 13
- 239000010410 layer Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 9
- 239000002344 surface layer Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000002003 electron diffraction Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000563 Verneuil process Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/097—Lattice strain and defects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
15
Die Erfindung betrifft ein Verfahren zur epitaktischen Abscheidung einer einkristalfinen Siliciumschicht auf
einem Spinell-Substrat, wobei über das erhitzte Substrat erst ein Wasserstoff-Strom und dann ein Strom aus
Wasserstoff und Silan geleitet wird.
Ein derartiges Verfahren ist aus der US-PS 34 14 434 bekannt, gemäß welcher das Substrat im Wasserstoffstrom
auf 125O0C erhitzt wird, was zu einer unbefriedigenden
Qualität der Substratoberfläche führt.
Der vorliegenden Erfindung lag daher die Aufgabe zugrunde, bei dem eingangs bezeichneten Verfahren ein
Spinell-Substrat mit hoher Oberflächenqualität zu jo erhalten. Diese Aufgabe wird erfindungsgemäß dadurch
gelöst, daß der Wasserstoff-Strom bei einer Temperatur zwischen 1045 und 1145°C über das Substrat geleitet
wird. Insbesondere wird bei dem erfindungsgemäßen Verfahren nach dem Verfahren von Czochralski
gewonnenes Material verwendet, dessen Zusammensetzung sehr nahe bei MgO · AI2O3 liegt und welches einen
hohen Vollkommenheitsgrad besitzt, und die Zusammensetzung der Oberflächenschicht dieses Materials
wird in Richtung auf eine Zusammensetzung verändert, welche im Hinblick auf die Abscheidung des Halbleitermaterials
noch wünschenswerter ist. Ein Vorteil des erfindungsgemäßen Verfahres liegt ferner darin, daß ein
hoher Grad kristallographischer Vollkommenheit der isolierenden Oberfläche erreicht wird, während die
Veränderung der Zusammensetzung dieser Oberfläche herbeigeführt wird. Insbesondere ist es auch ein Vorteil
des erfindungsgemäßen Verfahrens, daß eine höhere Kristallqualität erreicht wird als mit dem Verneuil-Verfahren.
μ
Mit dem erfindungsgemäßen Verfahren wird MgO von der Oberflächenschicht entfernt, bis die Schicht
bezüglich der Abscheidung des Halbleitermaterials eine optimale Zusammensetzung erreicht hat und bis
gleichzeitig amorphes Spinell-Material, welches beim r>5
Polieren zurückgeblieben ist, in genau orientierten Spinell hoher Vollkommenheit umgewandelt ist. Die
Zeit und die Temperatur werden so geregelt, daß schädliche Fehler, wie zum Beispiel Korngrenzen,
Zwillingskristalle und hohe Konzentrationen von w> Störstellen in dem Spinell nicht entstehen können. Es
wird also darauf geachtet, daß die Oberflächenschicht des Spinells einen hohen Grad von Vollkommenheit
besitzt, wenn die Siliciumschicht darauf epitaktisch abgeschieden wird. η
Die Erfindung wird nachstehend anhand einer Zeichnung näher erläutert. Es zeigt
Fig. 1 einen Querschnitt durch ein Substratplättchen
vor Beginn der Durchführung des erfindungsgemäßen Verfahrens,
F i g. 2 einen Querschnitt durch das Substrat plättchen gemäß F i g. 1 nach Durchführung der Wärmebehandlung,
F i g. 3 einen Querschnitt durch das Substratplättchen gemäß F i g. 2 nach Abscheidung der Halbleiterschicht
auf demselben,
Fig.4 einen Querschnitt durch das mit der Halbleiterschicht
versehene Substratplättchen nach Eindiffundieren von Halbleiteranordnungen und nach Isolieren
dieser Halbleiteranordnungen voneinander.
In F i g. 1 ist in schematischer Darstellungsweise ein Spinell-Substrat 11 dargestellt Dieses Substrat ist ein
(lll)-Plättchen eines künstlichen monokristallinen MgO ■ Al2O3-Kristalls, welcher unter Anwendung des
Czochralski-Verfahrens erzeugt wurde. Es hat sich herausgestellt, daß mit diesem Verfahren Kristalle
hergestellt werden können, die im wesentlichen vollkommen sind. Das Substratplättchen 11 kann aus
dem Kristall in jeder geeigneten Weise, beispielsweise durch Sägen, hergestellt werden. Nach dem Abtrennen
wird die Scheibe poliert, um sämtliche Spuren, die sich bei dem Abtrennen ergeben haben, zu entfernen. Das
Substratplättchen 11 besitzt dann Oberflächen, deren Elektronenbeugungsdiagramm zeigt, daß sie im wesentlichen
aus amorphem Material bestehen. Die Oberfläche, auf die das monokristalline Halbleitermaterial
abgeschieden werden soll, muß folglich vor der Abscheidung zunächst eine geeignete Kristallstruktur
erhalten.
Das Substrat 11 wird daher in einen geeigneten Reaktor eingebracht und in einer reduzierenden
Wasserstoffatmosphäre einer Wärmebehandlung bei Temperaturen zwischen 1045 und 1145° C unterzogen,
um eine Rekristallisation der amorphen Oberflächenschicht herbeizuführen und um vorzugsweise aus der
Oberflächenschicht 12 (Fig.2) MgO zu entfernen und monokristallines MgO · XAI2O3 zu erzeugen, wobei χ
zwischen 1,05 und 1,1 liegt. Die Temperatur muß während der Wärmebehandlung kontrolliert werden,
um sicherzustellen, daß die gesamte Oberfläche des Substrats 11 unter Erzielung der gewünschten Zusammensetzung
umgewandelt wird, ohne daß störende Fehler, wie Sprünge, Zwillingskristalle und Störstellen,
erzeugt werden. Es hat sich herausgestellt, daß derartige Fehler in einem unannehmbaren Umfang entstehen,
wenn das Substrat auf Temperaturen über 1145°C erhitzt wird. Bei einer bevorzugten Temperatur von
ungefähr 11160C wurde festgestellt, daß eine totale
Umwandlung der Oberfläche stattfindet, wenn das Substrat für eine Dauer von zwei Stunden erhitzt wird.
Es hat sich ferner herausgestellt, daß die Wärmebehandlung selbst bei niedrigeren Temperaturen zu guten
Ergebnissen führt; bei einer Temperatur von etwa 1040°C überschreitet die Zeit der Wärmebehandlung
jedoch bereits vier Stunden, und bei einer Temperatur von 900° C wird die Dauer der Wärmebehandlung für
praktische Zwecke zu groß.
In Fig.3 ist das Substrat 11 mit der Oberflächenschicht
12 mit einer monokristallinen Halbleiterschicht 13 aus Silicium bedeckt. Zur epitaktischen Abscheidung
wird dann anstelle einer Wasserstoffatmosphäre eine Mischung aus 0,3% Siliciumwasserstoff und Wasserstoff
mit einem Dotierungsmittel in Form von Phosphorwasserstoff einleitet. Die Halbleiterschicht 13 könnte aber
auch ohne Zugabe von Dotierungsmaterialien erzeugt werden. Nach Erzeugung der Halbleiterschicht 13 kann,
wie dies in Fig.4 gezeigt ist, unter Anwendung
bekannter und geeigneter Maskierungs- und Diffusionsverfahren in der epitaktischen Halbleiterschicht 13 eine
Anzahl von Halbleiterdioden 15 erzeugt ν erden. Durch Einätzen von Öffnungen 14 in die epitaktische
Halbleiterschicht kann ferner eine elektrische Isolation zwischen den Dioden erreicht werden.
Einzelheiten der mit dem erfindungsgemäßen Verfahren erzielten Ergebnisse können den nachfolgenden
Beispielen entnommen werden:
Aus einem nach dem Verfahren von Czochralski hergestellten Spinel!-Kristall mit einem Durchmesser
von etwa 3,5 cm wurde eine etwa 0,05 cm dicke Scheibe geschnitten und poliert Die Kristallorientierung der
Scheibe war ungefähr (111), und ihre Zusammensetzung
kg ziemlich dicht bei MgO · AI2O3. Ein mit Elektronen
hoher Energie aufgenommenes Elektron enbeugungsdiagramm zeigte, daß die Oberflächenschichten infolge
des Abtrennens und Polierens im wesentlichen amorph waren. Die Scheibe wurde zusammen mit einer
Kontrollscheibe aus Silicium hohen Widerstandes auf einem mit Siliciumkarbid beschichteten Träger für zwei
Stunden bei einer Temperatur von 1116°C in Wasserstoffatmosphäre
erhitzt. Danach wurden auf beiden Proben 2 μ dicke Siliciumschichten epitaktisch niedergeschlagen,
und zwar aus einer Mischung von 0,3% Siliciumwasserstoff in Wasserstoff und bei einer
Abscheidungstemperatur von ungefähr 1080° C. Dem
für die Abscheidung verwendeten Gasstrom wurde als Dotierungsmaterial Phosphorwasserstoff beigegeben,
so daß die Siliciumschicht auf dem Silicium η-dotiert war und einen Widerstand von 0,15 Ohm/cm aufwies. Nach
der Abscheidung wurde von dem Silicium auf dem Spinell erneut ein Elektronenbeugungsdiagramm und
ein Röntgendiagramm angefertigt. Das Elektronenbeugungsdiagramm zeigte, daß hervorragende, einkristalline
Siliciumfilme entstanden waren, die keine Zwillingskristalle enthielten, und es ergab sich ferner ein gutes
Kikuchi-Diagramm. Der Widerstandswert quer zur Scheibe lag bei 0,40 + 0,05 Ohm/cm. Von dem Silicium
auf dem Spinell kann gesagt werden, daß dieses einen
merit factor von 100 χ '.() = 37,5% besaß, wobei von
der Definition von Mercier in der Zeitschrift »Journal of the Electrochemical Societey«, 117, Nr. 5, Seite 666
(1970) ausgegangen wird. Die Oberflächenzusammensetzung lag in dem Bereich, in dem χ zwischen 1,05 und
1,1 lag.
Eine andere MgO · Al2O3-Spinellscheibe wurde wie in Beispiel I behandelt, mit der Ausnahme, daß die
Dauer der Wärmebehandlung nur eine halbe Stunde betrug. Die mit Hilfe eines Elektronenbeugungsdiagramms
ermittelten Ergebnisse waren die gleichen, d. h. es wurde qualitativ hochwertiges Silicium festgestellt
Andererseits zeigten jedoch nur die Ecken eine beachtliche Abtragung von MgO in Richtung auf die
Erzeugung eines Materials, für das χ zwischen 1,05 und
1,1 lag. Der durchschnittliche Widerstandswert lag nunniehr bei 1,30 Ohm/cm bzw. es ergab sich ein merit
factor von 11,7%. Obwohl also die Kristallqualität nach der eine halbe Stunde dauernden Wärmebehandlung
akzeptabel war, war die Zusammensetzung nicht akzeptabel.
Beispiel III
Es wurde eine weitere Scheibe wie in Beispiel I behandelt, mit der Ausnahme, daß die Dauer der
Behandlung bei 1116°C bei nur 10 Minuten lag. Dieses
Ma: war der Widerstandswert über die gesamte Scheibe bei Abweichungen von ±15% einheitlich, aber die
Größe lag bei 1,03 Ohm/cm, was einem merit factor von 16% entspricht. Es ergab sich also, daß 10 Minuten zu
kurz sind, um mit der Wärmebehandlung die in Beispiel I erreichte kristallographische Vollkommenheit der
Scheibe zu erzielen.
Beispiel IV
Es wurde eine weitere Scheibe gemäß Beispiel I behandelt, mit der Ausnahme, daß die Temperatur bei
1200°C lag und daß die Wärmebehandlung eine Stunde dauerte. Das abgeschiedene Silicium hatte einen merit
factor von 28%, zeigte jedoch eine Reihe von Stufen, welche die Scheibe wegen der Fehlstellenhäufigkeit
unbrauchbar erscheinen ließen. Die Fehlstellen waren eine Folge von Sprüngen in dem Silicium. Es ergab sich
also, daß eine Temperatur von 12000C für die Wärmebehandlung zu heiß ist, wenn die Oberflächenqualität
auf einem annehmbaren Niveau gehalten werden soll.
Es wurde eine weitere Scheibe wie in Beispiel I behandelt, mit der Ausnahme, daß die Temperatur bei
1145°C lag und die Dauer der Wärmebehandlung zwei Stunden betrug. Das abgeschiedene Silicium hatte einen
merit factor von 37,6%, zeigte aber ebenfalls eine Reihe von Stufen, so daß auch diese Scheibe ganz allgemein
wegen ihres Fehlstellengehaltes als unbrauchbar erschien. Es zeigte sich also, daß eine Temperatur von
11450C zu hoch ist, um mit großer Zuverlässigkeit die
gewünschte Oberflächenqualität zu erhalten.
Es wurde eine weitere Scheibe wie in Beispiel I behandelt, mit der Ausnahme, daß die Temperatur bei
1100°C lag und die Behandlungsdauer zwei Stunden betrug. Das abgeschiedene Silicium hatte einen merit
factor von 38,1% und war frei von Stufen, wie sie sich bei den Beispielen IV und V zeigten. Eine zwei Stunden
dauernde Wärmebehandlung bei 1100°C führt also zu
brauchbaren Ergebnissen.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Verfahren zur epitaktischen Abscheidung einer einkristallinen Siliciumschicht auf einem Spinell-Substrat,
wobei über das erhitzte Substrat erst ein Wasserstoff-Strom und dann ein Strom aus Wasserstoff
und Silan geleitet werden, dadurch gekennzeichnet, daß der Wasserstoff-Strom bei
einer Temperatur zwischen 1045 und 1145° C über
das Substrat geleitet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Wasserstoff-Strom zwei Stunden
lang bei i 116° C über das Substrat geleitet wird.
10
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8620570A | 1970-11-02 | 1970-11-02 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2153862A1 DE2153862A1 (de) | 1972-05-10 |
DE2153862B2 DE2153862B2 (de) | 1980-03-06 |
DE2153862C3 true DE2153862C3 (de) | 1980-10-23 |
Family
ID=22196987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2153862A Granted DE2153862B2 (de) | 1970-11-02 | 1971-10-28 | Verfahren zur epitaktischen Abscheidung einer einkristallinen Siliciumschicht auf einem Spinell-Substrat |
Country Status (6)
Country | Link |
---|---|
US (1) | US3796597A (de) |
JP (1) | JPS557017B1 (de) |
CA (1) | CA957250A (de) |
DE (1) | DE2153862B2 (de) |
FR (1) | FR2113447A5 (de) |
GB (1) | GB1368315A (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4177321A (en) * | 1972-07-25 | 1979-12-04 | Semiconductor Research Foundation | Single crystal of semiconductive material on crystal of insulating material |
US4016016A (en) * | 1975-05-22 | 1977-04-05 | Rca Corporation | Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices |
US4147584A (en) * | 1977-12-27 | 1979-04-03 | Burroughs Corporation | Method for providing low cost wafers for use as substrates for integrated circuits |
US4330932A (en) * | 1978-07-20 | 1982-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Process for preparing isolated junctions in thin-film semiconductors utilizing shadow masked deposition to form graded-side mesas |
IT1128752B (it) * | 1980-01-18 | 1986-06-04 | Olivetti & Co Spa | Calcolatrice elettronica tascabile |
JPS5879358U (ja) * | 1981-11-26 | 1983-05-28 | シャープ株式会社 | プリンタ−付小型電子機器 |
US4447497A (en) * | 1982-05-03 | 1984-05-08 | Rockwell International Corporation | CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby |
US4477308A (en) * | 1982-09-30 | 1984-10-16 | At&T Bell Laboratories | Heteroepitaxy of multiconstituent material by means of a _template layer |
JPS61120548U (de) * | 1985-01-18 | 1986-07-30 | ||
US6839362B2 (en) | 2001-05-22 | 2005-01-04 | Saint-Gobain Ceramics & Plastics, Inc. | Cobalt-doped saturable absorber Q-switches and laser systems |
US6844084B2 (en) | 2002-04-03 | 2005-01-18 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel substrate and heteroepitaxial growth of III-V materials thereon |
US20050061230A1 (en) * | 2003-09-23 | 2005-03-24 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
US7326477B2 (en) * | 2003-09-23 | 2008-02-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel boules, wafers, and methods for fabricating same |
US7045223B2 (en) * | 2003-09-23 | 2006-05-16 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
-
1970
- 1970-11-02 US US00086205A patent/US3796597A/en not_active Expired - Lifetime
-
1971
- 1971-10-08 CA CA124,776A patent/CA957250A/en not_active Expired
- 1971-10-14 GB GB4791271A patent/GB1368315A/en not_active Expired
- 1971-10-28 DE DE2153862A patent/DE2153862B2/de active Granted
- 1971-11-01 JP JP8708071A patent/JPS557017B1/ja active Pending
- 1971-11-02 FR FR7139182A patent/FR2113447A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2153862B2 (de) | 1980-03-06 |
GB1368315A (en) | 1974-09-25 |
DE2153862A1 (de) | 1972-05-10 |
US3796597A (en) | 1974-03-12 |
CA957250A (en) | 1974-11-05 |
JPS557017B1 (de) | 1980-02-21 |
FR2113447A5 (de) | 1972-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2153862C3 (de) | ||
DE1933690C3 (de) | Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat | |
DE69422229T2 (de) | Verfahren zum Herstellen einer Halbleiterdünnschicht und Verfahren zur Herstellung einer Hall-Effekt-Anordnung | |
DE2824564C2 (de) | Verfahren zum Herstellen von Halbleiterelementen wie Photodioden | |
DE69509678T3 (de) | Epitaktische züchtung von siliciumcarbid und so hergestellte siliciumcarbidstrukturen | |
DE69811824T2 (de) | SiC-Einkristall und Verfahren zu seiner Herstellung | |
DE112009005084B4 (de) | Impfkristallachse für einkristall-lösungswachstum | |
DE2036621C3 (de) | Schichtkörper aus Aluminiumoxidsubstrat und Zinkoxidüberzug | |
DE2628366C3 (de) | Verfahren zur Herstellung dünner Einkristallschichten | |
DE2000707A1 (de) | Verfahren zur Herstellung von integrierten Schaltungen | |
DE1514280C3 (de) | Geschichteter Grundkörper für Halbleiterbauelemente | |
DE69910897T2 (de) | Verfahren zu Herstellung eines SiC-Einkristalls | |
DE1769298C3 (de) | Verfahren zum epitaktischen Aufwachsen von Silicium oder Germanium auf einer Unterlage aus einkristallinem Saphir | |
DE60024667T2 (de) | Sic-einkristall und herstellungsverfahren dafür | |
DE1444430C3 (de) | Verfahren zum epitaktischen Aufwachsen von Halbleitermaterial auf eine einkristalline Halbleiterunterlage | |
DE69515162T2 (de) | Verfahren zur Herstellung von einkristallinem Material und Verbundmaterial für dieses Verfahren | |
DE3124456C2 (de) | Halbleiterbauelement sowie Verfahren zu dessen Herstellung | |
DE2522921A1 (de) | Molekularstrahl-epitaxie | |
DE1239669B (de) | Verfahren zum Herstellen extrem planer Halbleiterflaechen | |
DE102019116228A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung sowie eine Halbleitervorrichtung | |
DE3002671A1 (de) | Verfahren zur herstellung eines siliciumcarbidsubstrats | |
DE2151346A1 (de) | Verfahren zum herstellen einer aus einkristallschichtteilen und polykristallschichtteilen bestehenden halbleiterschicht auf einem einkristallkoerper | |
DE1544236C3 (de) | Zweischichtkorper aus einer einkri stalhnen Unterlage und einer darauf epitaktisch aufgewachsenen Selenschicht und Verfahren zur Herstellung desselben | |
EP0482387B1 (de) | Verfahren zur Herstellung einer supraleitenden Schicht aus YBa2Cu3O7 auf einem Substrat aus Saphir | |
DE1794273A1 (de) | Verfahren zum Herstellen epitaktischer Halbleiterschichten auf Fremdsubstraten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |