DE2062084C3 - Halbleiterspeicheranordnung - Google Patents

Halbleiterspeicheranordnung

Info

Publication number
DE2062084C3
DE2062084C3 DE2062084A DE2062084A DE2062084C3 DE 2062084 C3 DE2062084 C3 DE 2062084C3 DE 2062084 A DE2062084 A DE 2062084A DE 2062084 A DE2062084 A DE 2062084A DE 2062084 C3 DE2062084 C3 DE 2062084C3
Authority
DE
Germany
Prior art keywords
circuit
groups
current
memory
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2062084A
Other languages
German (de)
English (en)
Other versions
DE2062084A1 (de
DE2062084B2 (de
Inventor
John Battiscombe Mount Kisco N.Y. Gunn (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2062084A1 publication Critical patent/DE2062084A1/de
Publication of DE2062084B2 publication Critical patent/DE2062084B2/de
Application granted granted Critical
Publication of DE2062084C3 publication Critical patent/DE2062084C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H03K19/01825—Coupling arrangements, impedance matching circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Read Only Memory (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
DE2062084A 1969-12-30 1970-12-17 Halbleiterspeicheranordnung Expired DE2062084C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US88920269A 1969-12-30 1969-12-30

Publications (3)

Publication Number Publication Date
DE2062084A1 DE2062084A1 (de) 1971-07-08
DE2062084B2 DE2062084B2 (de) 1978-06-08
DE2062084C3 true DE2062084C3 (de) 1979-02-08

Family

ID=25394683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2062084A Expired DE2062084C3 (de) 1969-12-30 1970-12-17 Halbleiterspeicheranordnung

Country Status (5)

Country Link
US (1) US3609711A (enExample)
JP (1) JPS4830166B1 (enExample)
DE (1) DE2062084C3 (enExample)
FR (1) FR2072745A5 (enExample)
GB (1) GB1265780A (enExample)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3774168A (en) * 1970-08-03 1973-11-20 Ncr Co Memory with self-clocking beam access
DE2740353C2 (de) * 1977-09-07 1982-05-13 Siemens AG, 1000 Berlin und 8000 München ECL-kompatibler Registerbaustein mit bipolaren Speicherzellen
DE2840981C2 (de) * 1977-10-08 1984-03-29 Tokyo Electric Co., Ltd., Tokyo Speichereinsatz für elektronische Registrierkassen und Datenverarbeitungseinheiten
US4381552A (en) * 1978-12-08 1983-04-26 Motorola Inc. Stanby mode controller utilizing microprocessor
JP2744026B2 (ja) * 1988-09-20 1998-04-28 株式会社日立製作所 計算機システム
US5274584A (en) * 1991-05-06 1993-12-28 Storage Technology Corporation Solid state memory device having optical data connections
US5629635A (en) * 1995-09-26 1997-05-13 Ics Technologies, Inc. Address programming via LED pin

Also Published As

Publication number Publication date
FR2072745A5 (enExample) 1971-09-24
GB1265780A (enExample) 1972-03-08
JPS4830166B1 (enExample) 1973-09-18
DE2062084A1 (de) 1971-07-08
DE2062084B2 (de) 1978-06-08
US3609711A (en) 1971-09-28

Similar Documents

Publication Publication Date Title
DE3485983T2 (de) Bitzeilenlast und spaltenschaltung fuer einen halbleiterspeicher.
DE2121865C3 (de) Speicher-Adressierschaltung
DE2010366A1 (de) Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher
DE2364785A1 (de) Integrierter halbleiterspeicher mit defekten speicherzellen
DE2743955A1 (de) Halbleiterspeicher
DE2740700A1 (de) Speicher
DE2432684B2 (enExample)
DE2525985C2 (de) Verfahren zum Betreiben eines Speichers und Schaltungsanordnung zur Durchführung des Verfahrens
DE2062084C3 (de) Halbleiterspeicheranordnung
DE2347968C3 (de) Assoziative Speicherzelle
DE2302137C3 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2161978C2 (enExample)
DE4020895A1 (de) Halbleiterspeichereinrichtung zum speichern von daten mit einer mehrzahl von bits und betriebsverfahren fuer diese
DE2505245C3 (enExample)
DE10032277A1 (de) MRAM-Anordnung
DE2004934A1 (enExample)
EP0034712B1 (de) Integrierte digitale Halbleiterschaltung
DE2132364C3 (de) Schaltungsanordnung zur Abgabe eines Stromimpulses an jeweils eine bestimmte Treiberleitung eines eine Vielzahl von Treiberleitungen enthaltenden Magnetkernspeichers
EP0549611A1 (de) Dynamischer halbleiterspeicher mit leseverstärker-ansteuerschaltung zur erzielung kurzer zugriffszeiten bei niedrigem gesamtspitzenstrom.
DE2553344A1 (de) Speicherbaustein
DE2740353A1 (de) Registerbaustein mit bipolaren speicherzellen
DE1222981B (de) Einrichtung zur Steuerung mehrerer Schreib- bzw. Leseorgane eines magnetischen Speichers
DE69619751T2 (de) Halbleiterspeicheranordnung mit seriellem Zugrifftor
DE1524766C3 (de) Elektrische Schaltvorrichtung zum Betreiben einer merklich reaktanzbehafteten Last
DE1300589B (de) Elektronisches Geraet zum parallelen Betrieb einer Gruppe von mehreren Ausgangselementen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee