DE2062084A1 - Schaltungsanordnung - Google Patents
SchaltungsanordnungInfo
- Publication number
- DE2062084A1 DE2062084A1 DE19702062084 DE2062084A DE2062084A1 DE 2062084 A1 DE2062084 A1 DE 2062084A1 DE 19702062084 DE19702062084 DE 19702062084 DE 2062084 A DE2062084 A DE 2062084A DE 2062084 A1 DE2062084 A1 DE 2062084A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- groups
- circuit arrangement
- arrangement according
- opto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01825—Coupling arrangements, impedance matching circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Direct Current Feeding And Distribution (AREA)
- Power Sources (AREA)
Description
206208A
Böblingen, den 8, Dezember 1970 lw-ba
Anmelderin: International Business Machines
Corporation/ Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket YO 969 037
Die Erfindung betrifft eine Schaltungsanordnung, insbesondere eine
Speicheranordnung, mit in Gruppen zusammengefaßten Einzelschaltungen
.
Derartige Schaltungsanordnungen, insbesondere Speicheranordnungen
in großen Datenverarbeitungsanlagen, benötigen oft sehr viel Strom.
Dieser hohe Stromverbrauch ergibt sich aus der Parallelschaltung aller Speicherelemente in einer Speicheranordnung größerer Kapazität.
Solche hohe Speicherströme sind einerseits schwer zu erzeugen und andererseits auch schwer konstant zu halten.
Der Erfindung liegt daher die Aufgabe zugrunde, in Schaltungsanordnungen
der obengenannten Art, die einzelnen Schaltungsgruppen derart anzuordnen, daß die Nachteile des hohen Stromverbrauches
und der schwierigen Ausregelung vermieden werden.
Zur Lösung dieser Aufgabe ist die Erfindung dadurch gekennzeichnet,
daß die Schaltungsgruppen strommäßig in Serie geschaltet und zur überbrückung von Potentialunterschieden zwischen den Schaltungsgruppen
einerseits und damit verbundenen anderen Einrichtun-
10 3 8^0/1704
>: ü 3 2 O 3 Λ
gen andererseits opto-elektronische KoppeIeinrichtungen vorgesehen
sind.
fcurch die Hinterexnanderschaltung vieler Schaltungsgruppen braucht
einerseits die Speisespannung nicht so stark heruntertransformiert
zu werden und genügt andererseits ein niedriger Speisestrom. Die daraus resultierende Stromversorgungseinrichtung ist wesentlich
einfacher aufgebaut als die bisher zur Speisung derartiger Schaltungsanordnung nötigen Einrichtungen und ermöglicht auch eine bessere
Konstanthaltung des Speisestromes.
Vorteilhafte Weiterbildungen der Erfindung sind den Unteransprüchen
zu entnehmen.
Die Erfindung soll nun anhand eines in den Figuren gezeigten Ausführungsbeispieles
näher beschrieben werden. Es zeigen:
Fig. 1: die Anordnung der Fign. la und Ib,
Pig. la u. Ib; das Blockdiagramm einer Speicheranordnung, welche
nach der vorliegenden ERflndung aufgebaut ist.
Öle in den Fign. la und Ib gezeigte Speicheranordnung besteht aus
einer Anzahl von Schaltkarten, von denen drei gezeigt sind und mit 10-1, 10-2 und 10-72 bezeichnet sind. Auf jeder Schaltkarte
$ind die zu einer bestimmten Bitposition gehörigen Speicherschaltungen
angebracht. Die gesamte Speicheranordnung umfaßt z. B. 8192 Worte zu 72 Bits. Die in den Figuren gezeigte Speicheranordnung
weist deshalb 72 Schaltkarten mit integrierten Speicherschaltungen auf. Jede dieser Schaltkarten enthält 8192 bistabile Schaltkreise,
d. h. je einen Schaltkreis für ein und dieselbe Bitstelle in allen Worten. Die Speicherschaltkreise für ein Bit sind aus integrierten
Halbleiterelementen aufgebaut, und in modularer Form auf den Schaltkarten 10 angebracht. Auf jeder Schaltwarte sind 16
Moduln 12 angebracht und jeder Modul enthält vier HaLbi-iterchips
Docket YO 969 037 109828/1704
ORIGINAL INSPECTED
■" 3 "·
14. Auf jedem Chip sind die Halbleiter-Speicherelemente und dazugehörige
Schaltkreise für 128 binäre Speicherkreise angebracht.
Auf jeder Schaltkarte befinden sich auch Docodierschaltungen 16
zur Decodierung der angebotenen Adresse. Ferner sind auf den
Schaltkarten Verstärker 18 für Lese- und Schreibsignale angebracht.
Alle Schaltkarten 10 sind hintereinandergeschaltet und werden an
ihren beiden Endklemmen mit den Klemmen 20 einer Speisespannung verbunden. Durch alle Schaltkarten fließt also ungefähr der gleiche
Strom, auch der Spannungsabfall über jeder Schaltkarte ist ungefähr
der gleiche, nur das absolute Potential, auf dem sich jede Schaltkarte befindet, ist von Karte ζα Karte verschieden. Die
Verbindung zwischen zwei Schaltkarten ist jeweils über einen Siebkondensator 21 mit Masse verbunden, um Hochfrequenzsignale gegen
Masse abzuleiten.
Parallel zu jeder Schaltkarte ist ein Nebenschlußregler 22 vorgesehen.
Der Strom der durch diesen Regler fließt, dient als Pufferstrom und soll Schalt-Stromspitzen bei Schaltvorgängen auf den Karten
ausgleichen. Mittels dieses Regler-Stromes können auch Stromschwankungen in der Spannungsquelle ausgeglichen werden.
Da durch jede Schaltkarte ungefähr der gleiche Strom fließen soll,
müssen die Speicherkreise so aufgebaut sein, daß in den beiden binären
Zuständen ungefähr der gleiche Strom verbraucht wird. Die Speicherkreise sind daher nach dem Strom-Steuerprinzip aufgebaut,
d. h. ein bestimmter, konstanter Strom wird in den Schaltkreisen,
je nach binärem Zustand, durch einen ersten oder einen zweiten Stromweg gesteuert. Die Stromsteuerung ist dabei so aufgebaut, daß
sich der Stromverbrauch auch während der Umschaltung nicht ändert. Da die Speicheranordnung wortorganisiert aufgebaut ist, wird auf
jeder Schaltkarte jeweils nur ein Speicherkreis umgeschaltet. Stromspitzen, welche in Ausnahmefällen auftreten können, werden
dabei, wie oben beschrieben, vom Nebenschlußregler gespeist. Der-
Docket ίο 969 037 109828/1704
artige Stromspitzen-Belastungen sind außerdem für jede Schaltkarte
gleich, wodurch an die Nebenschlußregler nur geringe Anforderungen gestellt werden müssen. Für die zulässigen Stromabweichungen
pro Schaltkarte kann man vernünftigerweise 10 % voraussetzen.
Die erfindungsgemäße Hintereinanderschaltung von Schaltungsgruppen
hat nur Sinn, wenn Strom- und Spannungsverbrauch jeder Gruppe ungefähr gleich ist und auch die Schwankungen des Verbrauches nicht
zu groß sind. Es ergibt sich jedoch in der Praxis dadurch ein Problem, daß Signale von den Speicherschaltungen zu anderen Teilen
der damit verbundenen Rechenanlage und umgekehrt übertragen werden müssen. Die anderen Einheiten der Rechenanlage befinden sich ja
mehr oder weniger auf einem festen Potential, während, wie bereits oben gesagt, das Potential der einzelnen Speicher-Schaltkarten
verschieden ist. Bei den Signalen die zum Speicher übertragen wer-..an
iQüdsen geht es naturgemäß um Lese- und Schreib-Steuersignale,
sowie um Informationssignale.
Aus den Fign. la und Ib ist ersichtlich, daß zu jeder Schaltkarte
zwei Gruppen von Adressenleitungen 26 und 28 führen, die selektiv während einer Lese- oder Schreiboperation ein Signal führen und
ein Wort des Speichers adressleren. Die Signale auf den Leitungen 26 und 28 bestimmen die betreffende Speicherstelle auf jeder
Schaltkarte, welche während der betreffenden Operation adressiert werden soll. Die Leitungen 26 und 28 sind mit den Decodierschaltungen
16 verbunden, welche auf der Schaltkarte eine bestimmte" Speicherposition ansteuern. In den Decodierschaltungen können auch
Verstärkerschaltungen enthalten sein.
Die Adressensignale werden von einer Lese-Schreibsteuerung 30 (Fig.
la) geliefert. Von dieser Steuerung 30 gehen zwei Gruppen von Leitungen, 26a und 28a, aus. Diese Leitungen sind mit den Adressenleitungen
28 und 26 der einzelnen Schaltkarten über opto-elektronische
Koppeleinrichtungen (36) verbunden. In den Koppeleinrichtungen 36 sind für die Adressenleitungen 26 und 28 14 opto-elektronische
Koppeleinrichtungen vorgesehen. Im Koppelblock 36-1 sind die-
Docket YO 969 037 109828/1704
2Ü6208A
se Koppeleinrichtungen näher gezeigt und bestehen aus einer lichtemittierenden
Diode 39 und einer lichtempfindlichen Diode 41. Wenn an die Diode 39 ein Eingangssignal angelegt wird, erzeugt diese
Diode einen Lichtstrahl, welcher in der Fig. la durch einen gestrichelten
Pfeil dargestellt ist. Wenn dieser Lichtstrahl auf die Sperrlage der Diode 41 trifft, wird an den Anschlüssen dieser Diode
eine Spannung erzeugt. Diese Spannung addiert sich zum Potential des Punktes 43, welches das Referenzpotential für die betreffende
Schaltkarte ist. Durch die opto-elefctronische Methode wird
eine Signalübertragung erzielt, welche von den Potentialen der dabei
betroffenen Einheiten unabhängig ist. Der Lichtstrahl sorgt dabei für eine galvanische Trennung der Eingangs- und Atisgangskreise.
Für jede SChaltkarte sind vier Eingangsleitungen vorgesehen (42,
44, 46 und 48). Diese Leitungen sind opto-elektronische mit den
Leitungen 42a und 44a gekoppelt, welche über ein Kabel mit der Lese/Schreibsteuerung
30 verbunden sind.
Auf den Schaltkarten sind die Leitungen 42, 44, 46 und 48 mit Verstärkern
verbunden, welche in den Figuren mit 18 bezeichnet sind. Die Signale auf den Leitungen 42, 44, 46 und 48 steuern die ÜBertragung
der Information bei einer Lese- oder Schreiboperation. Genauer gesagt, führt die Leitung 42 ein Signal wenn eine Schreiboperation
ausgeführt werden soll und auf der Leitung 46 wird die
betreffende Bit-Information der betreffenden Schaltkarte zum Einschreiben
zugeführt. Natürlich können zu diesem Zweck auch zwei
Leitungen vorgesehen werden, wobei auf der einen Leitung eine binäre Null und auf der andern Leitung eine binäre 1 übertragen
wird. Die Leitung 44 führt ein Signal bei einer Leseoperation und auf der Leitung 48 wird das ausgelesene Bit übertragen. Diese Bitinformation
wird einer lichterzeugenden Diode 50 zugeführt, deren Lichtstrahl auf eine lichtempfindliche Diode 52 trifft, so daß die
Bitinformation potentialunabhängig in das Kabel 48c, welches die 42 Bitleitungen führt, eingespeist wird.
Docket YO 969 037 1 0 U ii/! ?; / Ί 70.4
JUJ2Ü8A
Die Erfindung läßt sich vorteilhaft auf Speicheranordnungen anwenden,
welche aus einer Vielzahl gleicher Schaltungen bestehen, welche eich zur Adressierung leicht in Gruppen anordnen lassen. Die
einzelnen Gruppen dieser Speicheranordnung lassen sich also leicht in Serie schalten und verringern dadurch sehr wesentlich den vom
Speicher benötigten Strom.
Es sind auch Halbleiter-Speicheranordnungen bekanntgeworden, in welchen eine direkte Verbindung zwischen den einzelnen Speicherstellen
vorgesehen ist, um logische und Schiebeoperationen zu erzielen. In solchen Speieheranordnungen kann erfindungsgemäß eine
elektro-optische Kopplung zwischen den einzelnen Schaltkarten zur übertragung von Signalen zwischen den Karten vorgesehen werden.
Die übertragenen Informationssignale sind also unabhängig vom Potential
auf den Schaltkarten.
Die Erfindung läßt sich auch anwenden auf logische Schaltungen, welche in Gruppe zusammengefaßt und in Serie geschaltet werden
können.
Bei der Hintereinanderschaltung von gleichen Schaltungsgruppen soll jedoch beachtet werden, daß die Spannung an den Speiseklemmen
nicht zu hoch gewählt werden muß. Nötigenfalls können in diesem Falle nicht alle Gruppen hintereinandergeschaltet werden, sondern
es müssen jeweils Untergruppen gebildet werden. Als Beispiel kann hier ein Speicher genannt werden, in welchem jedes Wort 100
Bits umfaßt. Diese 100 Bits könnten in vier Gruppen zu je 25 Bits unterverteilt werden, wobei also jeweils die Schaltungen für 25
Bits in Serie geschaltet und von einer Spannungsquelle gespeist werden würden.
Docket YO 969 037 1 °Ü b ' C ' l / U
Claims (6)
- PATENTANSPRÜCHE^L, Schaltungsanordnung, insbesondere Speicheranordnung, mit in Gruppen zusammengefaßten Einzelschaltungen, dadurch gekennzeichnet, daß die Schaltungsgruppen (10) strommäßig in Serie geschaltet und zur überbrückung von Potentialunter- ' schieden zwischen den Schaltungsgruppen (10) einerseits und damit verbundenen anderen Einrichtungen (30) andererseits opto-elektronische Koppeleinrichtuhgen (36) vorgesehen sind.
- 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede Schaltungsgruppe (10) aus bistabilen Halbleiterschaltungen (12, 14) aufgebaut ist, deren Stromverbrauch vom Schaltungszustand unabhängig ist.
- 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede Schaltungsgruppe auf einer Schaltkarte (10) untergebracht ist und ein bestimmtes Bit aller gespeicherten Worte speichert. ^
- 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß für jede Schaltungsgruppe ein Nebenschlußregler (22) vorgesehen ist, aus dessen Strom Umschaltspitzen der Schaltgruppen (10) gespeist werden.
- 5. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Adressenleitungen (26, 28), Lese- und Schreibsteuerleitungen (44, 42) und die Informationsleitungen (46, 48) opto-elektronisch an eine Lese-Schreib-Steuerung (30) angeschlossen sind.
- 6. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch lichtemittierende Dioden (39, 52) und lichtempfindliche Dioden (41, 50) zur opto-elektronischen Kopplung.109828/170 4
Docket YO 969 037
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US88920269A | 1969-12-30 | 1969-12-30 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2062084A1 true DE2062084A1 (de) | 1971-07-08 |
DE2062084B2 DE2062084B2 (de) | 1978-06-08 |
DE2062084C3 DE2062084C3 (de) | 1979-02-08 |
Family
ID=25394683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2062084A Expired DE2062084C3 (de) | 1969-12-30 | 1970-12-17 | Halbleiterspeicheranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3609711A (de) |
JP (1) | JPS4830166B1 (de) |
DE (1) | DE2062084C3 (de) |
FR (1) | FR2072745A5 (de) |
GB (1) | GB1265780A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2740353A1 (de) * | 1977-09-07 | 1979-03-15 | Siemens Ag | Registerbaustein mit bipolaren speicherzellen |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3774168A (en) * | 1970-08-03 | 1973-11-20 | Ncr Co | Memory with self-clocking beam access |
DE2840981C2 (de) * | 1977-10-08 | 1984-03-29 | Tokyo Electric Co., Ltd., Tokyo | Speichereinsatz für elektronische Registrierkassen und Datenverarbeitungseinheiten |
US4381552A (en) * | 1978-12-08 | 1983-04-26 | Motorola Inc. | Stanby mode controller utilizing microprocessor |
JP2744026B2 (ja) * | 1988-09-20 | 1998-04-28 | 株式会社日立製作所 | 計算機システム |
US5274584A (en) * | 1991-05-06 | 1993-12-28 | Storage Technology Corporation | Solid state memory device having optical data connections |
US5629635A (en) * | 1995-09-26 | 1997-05-13 | Ics Technologies, Inc. | Address programming via LED pin |
-
1969
- 1969-12-30 US US889202A patent/US3609711A/en not_active Expired - Lifetime
-
1970
- 1970-11-24 JP JP45102828A patent/JPS4830166B1/ja active Pending
- 1970-11-26 FR FR7043239A patent/FR2072745A5/fr not_active Expired
- 1970-12-17 DE DE2062084A patent/DE2062084C3/de not_active Expired
- 1970-12-18 GB GB1265780D patent/GB1265780A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2740353A1 (de) * | 1977-09-07 | 1979-03-15 | Siemens Ag | Registerbaustein mit bipolaren speicherzellen |
Also Published As
Publication number | Publication date |
---|---|
DE2062084C3 (de) | 1979-02-08 |
GB1265780A (de) | 1972-03-08 |
JPS4830166B1 (de) | 1973-09-18 |
DE2062084B2 (de) | 1978-06-08 |
US3609711A (en) | 1971-09-28 |
FR2072745A5 (de) | 1971-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3485983T2 (de) | Bitzeilenlast und spaltenschaltung fuer einen halbleiterspeicher. | |
DE3687018T2 (de) | Halbleiterspeicher, faehig eine logische operation auszufuehren. | |
DE2121865C3 (de) | Speicher-Adressierschaltung | |
EP0012796B1 (de) | Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information | |
DE3318829C2 (de) | Ausgangsstufe einer Schnittstelle in einem Bussystem | |
DE2713648A1 (de) | Stromzufuhr-steuervorrichtung fuer speichervorrichtungen | |
DE2010366A1 (de) | Verfahren und Einrichtung zum elektronischen Einschreiben in einen nur zum Ablesen bestimmten Impedanzspeicher | |
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
DE2364785B2 (de) | Integrierter halbleiterspeicher mit nach guten und defekten speicherzellen sortierten speicherzellen | |
DE2347968C3 (de) | Assoziative Speicherzelle | |
DE4312086C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE2062084A1 (de) | Schaltungsanordnung | |
DE2041959A1 (de) | Randomspeicher | |
DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
DE2505245C3 (de) | ||
DE2618760C3 (de) | Halbleiter-Speichervorrichtung | |
EP0035772B1 (de) | Mikroprogramm-Steuereinrichtung | |
DE19828402B4 (de) | Halbleiterspeicher | |
DE2840329A1 (de) | Adresspuffer fuer einen mos-speicherbaustein | |
DE1947198C3 (de) | Schaltungsanordnung zur Durchschaltung eines Ersatz-Signalkopfes | |
DE2553344A1 (de) | Speicherbaustein | |
DE2740353A1 (de) | Registerbaustein mit bipolaren speicherzellen | |
DE2554707C2 (de) | Direktzugriffsspeicher | |
DE2246756A1 (de) | Elektronischer datenspeicher | |
DE3332982C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |