DE2053042B2 - Schaltungsanordnung zur umsetzung analoger elektrischer signale in eine kompandierte binaer codierte information - Google Patents
Schaltungsanordnung zur umsetzung analoger elektrischer signale in eine kompandierte binaer codierte informationInfo
- Publication number
- DE2053042B2 DE2053042B2 DE19702053042 DE2053042A DE2053042B2 DE 2053042 B2 DE2053042 B2 DE 2053042B2 DE 19702053042 DE19702053042 DE 19702053042 DE 2053042 A DE2053042 A DE 2053042A DE 2053042 B2 DE2053042 B2 DE 2053042B2
- Authority
- DE
- Germany
- Prior art keywords
- input
- resistor
- feedback
- stage
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
- H04B14/048—Non linear compression or expansion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/44—Sequential comparisons in series-connected stages with change in value of analogue signal
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
durchgeführt wird. Dadurch wird es vermieden, in den unteren Stellenwerten das naturgemäß, verhältnismäßig
geringe analoge Restsignal mit einem großen Faktor zu multiplizieren, um es in die entsprechende
Potenz von zwei zu erheben. Folglich wird auch das ursprünglich vorhandene Signal-Rausch-Verhältnis in
den unteren Stellenwerten nicht beeinflußt, so daß sich Maßnahmen erübrigen, um den Rauschabstand
zu verbessern, wie. sie bei einer durchgehend logarithmischen Kompandierung erforderlich wären und
üblich sind.
Ein besonders wesentlicher Vorteil der erfindungsgemäßen Schaltungsanordnung ist weiterhin darin zu
sehen, daß trotz der Anwendung einer logarithmischen Kompandierung in der ersten erfindungsgemäßen
Teilkaskade durchgehend in allen Stufen dasselbe Vergleichsnormal verwendet werden kann, und zwar
eine einfache Gleichspannungsquelle. Dies führt einerseits zu einem sehr geringen schaltungstechnischen
Aufwand und andererseits zu einer sehr genauen Analog-Digital-Umsetzung, da jegliche Fehler vermieden
werden, die auf unterschiedliche Vergleichsspannungen zurückzuführen sind.
Insgesamt zeichnet sich die erfindungsgemäße Schaltung durch einen besonders einfachen Aufbau aus.
Die Erfindung wird nachfolgend beispielsweise an Hand der Zeichnung beschrieben; in dieser zeigt
F i g. 1 einen Analog-Digital-Wandler bekannter Bauart in spezieller Ausführung zum Einsatz in dem
erfindungsgemäßen Codierer,
F i g. 2 ein Schaltbild des Codierers mit der eigentlichen Codierstufe, während der nachgeschaltete Codewandler
nur als Block dargestellt ist,
F i g. 3 ein Schaltbild des nachgeschalteten Codewandlers,
F i g. 4 und 5 Diagramme zur Darstellung der Funktionsweise des Codierers,
F i g. 6 das Schaltbild einer Abwandlungsform eines speziellen Analog-Digital-Wandlers und
F i g. 7 ein Diagramm der übertragungsfunktion des Wandlers in Fig. 6.
Das allgemein bei der Umwandlung analoger Signale in Binärcode-Signale (PCM- oder MIC-Signale)
angewendete Kompressionsgesetz lautet
y = \η(\+μχ)/\η{1+μ);
hierin ist
hierin ist
y = p/N und χ = VJV^;
ρ bezeichnet den Rang der Quantifizierungsstufe, gezählt in Richtung steigender Amplituden,
N = 2" ist die Gesamtzahl der Quantifizierungsstufen,
Vp ist der auf den Eingang des Codierers aufgebrachte
Wert der Amplitude der zu codieis renden Probe Tür eine Quantifizierungsstufe
des Ranges p,
Vmax ist die vom Codierer maximal verarbeitbare
Signalspannung,
μ ist ein dimensionsloser Parameter, dessen optimaler Wert 100 ist.
Der erfindungsgemäße Codierer gehorcht dem obigen Gesetz angenähert in der Weise, daß die Amplitudenbreite
einer Quantifizierungsstufe Ax, die einer
konstanten Höhe Ay = 1 der codierten Probe entspricht,
sich nicht kontinuierlich mit χ ändert, sondern in gewissen Bereichen von χ konstant bleibt. Das Prinzip
einer derartigen Codierung ist im einzelnen in der französischen Patentschrift 1 593 017 erklärt.
Der zur übertragung benutzte Code besitzt sieben Binärstellen. Die erste Stelle S bezeichnet das algebraische
Vorzeichen der Probe, die drei folgenden Stellen ABC bezeichnen im Binärcode die Nummer
eines von acht Amplitudenbereichen, innerhalb deren die Breite des Quantifizierungssprunges konstant ist,
und die drei letzten Stellen XYZ bezeichnen im Binärcode die Nummer der Quantifizierungsstufe in
einem Bereich. Der Teil ABC entspricht einer nichtlinearen Codierung und der Teil XYZ einer linearen
Codierung.
Unter Weglassen der binären Vorzeichenziffer ergibt sich folgende Codierungstafel:
Tafel 1
ABC
001 | 010 | XYZ | 011 | 100 | 101 | 110 | |
000 | 1 | 2 | 3 | 4 | 5 | 6 | |
0 | 9 | 10 | II | 12 | 13 | 14 | |
8 | 18 | 20 | 22 | 24 | 26 | 28 | |
16 | 36 | 40 | 44 | 48 | 52 | 56 | |
, 32 | 72 | 80 | 88 | 96 | 104 | 112 | |
64 | 144 | 160 | 176 | 192 | 208 | 224 | |
128 | 288 | 320 | 352 | 384 | 416 | 448 | |
256 | 576 | 640 | 704 | 768 | 832 | 896 | |
512 | |||||||
IU
000
001
010
011
100
101
110
IU
001
010
011
100
101
110
IU
15
30
60
120
240
480
960
Man erkennt aus der Tafel, daß der Wert der quantifizierten Probe im Bereich und die Breite des Bereichs
wie Zweierpotenzen anwachsen, mit Ausnahme der ersten Zeile, welche ABC = 0 entspricht. Der Wert
der quantifizierten Probe (im folgenden kurz als Probe bezeichnet) ergibt sich aus folgender Gleichung:
E = SHABC-q){qXYZ). (2)
Hierbei ist q = 0, wenn ABC = 0 ist, und q = 1,
wenn ABC = 0 ist.
Der Codierer wandelt die analoge Probe zunächst in eine aus elf Binärziffern bestehende Zahl um:
d\ di dz d^ d5 df, άη d% dg dw dn .
Die Ziffer dl ist gleich der binären Vorzeichenziffer.
Die sieben folgenden Ziffern d2 bis <4 sind im oben-
erwähnten besonderen Code ausgedrückt und stehen
in Beziehung zu den drei Binärziffern ABC. Die drei letzten Ziffern dg, rfl0, rf,, sind im Graycode ausgedrückt
und stehen in Beziehung zu den drei Binärziffern XYZ.
Der Code, in welchem die Zahl (rf2, d3 ... d8) ausgedrückt
ist, ist ein Code, in welchem die Ziffern 0 und 1 nicht ineinander verschachtelt sein können und in
welchem die Zahl der Ziffern 1 in einer Gruppe gleich der Dczimalzahl der Zifferngruppe ABC ist. Ist z. B. >o
ABC =111=7, dann hat man rf2, rf3.. .rf8 = 1111111,
d. h., die codierte Gruppe umfaßt sieben Einsen.
Ist z. B.
di d3... d8 = 0000000,
dünn ist ABC = 0.
Die folgende Tafel H gibt die Beziehung zwischen dem Code ((Z2 d3 ... rf8) und dem Code von ABC an.
Tafel 11
20
d3 | d* | ds dh | d-, | d„ | A | B | C | |
0 | 0 | 0 | 0 0 | 0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | .0 0 | 0 | 0 | 0 | 1 | |
0 | 0 | 0 | 0 0 | 0 | 1 | 0 | ||
0 | 0 | 0 | 0 1 | 0 | 1 | 1 | ||
0 | 0 | 0 | 1 1 | 1 | 0 | 0 | ||
0 | 0 | 1 | I 1 | 1 | 0 | 1 | ||
0 | I | 1 | I 1 | 1 | 1 | 0 | ||
1 | 1 | 1 | 1 1 | 1 | I | 1 | ||
Hieraus ergibt sich
A = d5
A = d5
30
35
B = rf3 + rf7 J5
C = d2 + 33rf4
rf6
d8. (3)
40
Die Zahl (dgdtodtt) ist, wie schon gesagt, im Craycodc
ausgedrückt. Es gelten folgende Umwandlungsglcichungcn:
X = d9
Y = dgdio + (lgdi0
Z = Ydn + Yd11.
(4)
45
Die Binärziffern d2 bis rf,, werden im eigentlichen
Codierer gewonnen, während der nachgeschaltete Codcwandler hieraus A, B, C, X, Y, Z ableitet; andererseits
ist S = rf,.
Die Eingangsspannung wird in hintereinandergeschalteten Wandlerstufen nacheinander mit den
Referenzspannungen 8, 16, 32, 64, 128, 256, 512 verglichen. Jc nachdem, ob die Eingangsspannung größer
oder kleiner als die Referenzspannung des Wandlers ist, erzeugt dieser eine 1 oder eine 0 (oder umgekehrt).
Man erhält so nacheinander die Ziffern d2 bis rf8.
In dem Falle, wo die Eingangsspannung kleiner als die Referenzspannung ist, erfolgt ein weiterer Vergleich
zwischen der gleichen Referenzspannung und dem Zweifachen der Probenspannung. Ein Rest wird
zur nächstfolgenden Wandlerstufe übertragen, und kein Rest wird zum nachgeschalteten linearen Codierkreis
übertragen, welcher (d9, rf,0, rf,,) liefert. Falls
die Eingangsspannung größer als die Referenzspannung ist, wird kein Rest zur nächsten Wandlerstufe
übertragen, und ein Rest wird zum nachgeschalteten linearen Codierkreis übertragen, welcher (rf9, rf10, rf,,)
liefert.
Die Arbeitsweise der erfindungsgemäßen Codierschaltung sei an einem einfachen Beispiel erklärt.
Die Probe habe z. B. den Wert 88; sie wird mit 512 verglichen, und da sie kleiner ist, ergibt sich rf2 = 0,
und man überträgt zur nächsten Stufe — 2 (512 — 88)
(die Verstärkung 2 wird sowohl auf die Signalprobe wie auch auf das Referenzsignal aufgebracht, und die
Mischung erfolgt am Eingang des Verstärkers); zum linearen Codierkreis wird nichts übertragen. Anschließend
wird -2 (512-88) mit 512 verglichen, also 2 χ 88 mit 512, und da 2 χ 88 kleiner ist als 512,
ergibt sich rf3 = 0, und zur nächsten Stufe wird folgender
Wert übertragen: 2 [512-2 (512-88)], während zum linearen Codierkreis wieder nichts
übertragen wird. Der vorgenannte Wert wird mit — 512 verglichen, was einem Vergleich von 4x88
mit 512 entspricht. Da 4 χ 88 kleiner ist als 512, ergibt
sich rf4 = 0, und in der folgenden Stufe wird 8 χ 88
mit 512 verglichen. Da 8 χ 88 größer ist als 512, ergibt
sich rfs = l. Zur nächstfolgenden Stufe wird nichts übertragen, dagegen wird (512 — 8 χ 88) zum linearen
Codierkreis übertragen.
Aus der Beschreibung ergibt sich, daß alle Wandler die gleiche Referenzspannung haben, die entweder
positiv oder negativ ist, was eine beträchtliche Vereinfachung bedeutet. Der zur linearen Codierung
bestimmte Rest wird immer in konstanten Stufen zum linearen Codierkreis übertragen, nämlich unabhängig
vom Amplitudenbereich, in welchem ein Rest vorgefunden wird. Diese Quantifizierungsstufe
des Restes entspricht dem Amplitudenbereich ABC = 111 und hat den Wert von 64 Einheiten. Im vorliegenden
Beispiel wurde der zur linearen Codierung bestimmte Rest im Amplitudenbereich ABC = 100
gefunden, in welchem die Amplitudenhöhe einen Wert von acht Einheiten besitzt, diese wurde aber mit
acht multipliziert übertragen. Dieses zweite Kennzeichen der Arbeitsweise der erfindungsgemäßen Codierschaltung
ermöglicht eine Addition der Reste und ihre einheitliche lineare Codierung.
In F i g. 1 ist eine Stufe eines Kaskaden-Codierers dargestellt. Die Stufe enthält einen Operationsverstärker
20, dessen Eingangsimpedanz groß und dessen Ausgangsimpedanz klein ist und der gleichzeitig
hohe Spannungs- und Stromverstärkung besitzt. Daraus ergibt sich, daß die Spannung an der Eingangskieimme
5 nahezu auf Erdpotential liegt. Der direkte Eingang des Verstärkers ist mit Erde verbunden,
und der inverse Eingang 5 liegt über einen Widersland 2 an der Eingangsklemme 1 für das Analogsignal
und über einen Widerstand 4 an einer Klemme 3, auf die ein Referenzstrom aufgebracht wird. Dieser
Referenzstrom legt die Referenzspannung fest, bei welcher der Vergleich stattfindet. Der Verstärker
besitzt zwei Rückkopplungsschleifen. Die erste wird von der Diode 6 und dem Widerstand 8 und die
zweite von der Diode 7 und dem Widerstand 9 gebildet. Die Dioden 6 und 7 sind der Stromrichtung
ihrer Schleifen entgegengeschaltet.
Der Wandler hat drei Ausgangsklemmen 10, H, 12. Die Klemme 10 bildet den numerischen Ausgang,
welcher die gesuchte Binärzifferrf,- liefert. Die Klemmen
11 und 12 liefern die Reste, die für die nächstfolgende
Wandlerstufe bzw. für den linearen Codierkreis bestimmt sind. Bei herkömmlichen Wandlern dieser
Art ist der Rest gleich der zum Vergleich dienenden Referenzspannung, vermindert um die Hälfte der
Eingangsspannung. Dies wird durch ein geeignetes Verhältnis zwischen dem gemeinsamen Wert der
Widerstände8 und 9 und dem Wert des Widerstandes 2 erzielt, wobei der Widerstand 2 das Doppelte
des ersteren ist.
Bei den für den erfindungsgemäßen Codierer eingesetzten Wandlern werden zwei Reste geliefert, der
eine ist gleich dem Einfachen der Referenzspannung minus der Eingangsspannung, der andere ist gleich
dem Zweifachen der Referenzspannung minus der Eingangsspannung. Dies wird durch folgende Abstimmung
der Widerstände R2, R8 und R9 erzielt:
R9IR2 = 1 und R6IR2 = 2
RJR2 = 1 und R9IR2 = 2.
RJR2 = 1 und R9IR2 = 2.
Da der Eingang 105 der Stufe 200 immer nahe am Erdpotential liegt und eine hohe Impedanz besitzt,
kann man von der Voraussetzung ausgehen, daß die auf diesen Eingang aufgebrachte Spannung proportional
zur Summe der Ströme ist, welche in den angeschlossenen Widerständen fließen. Diese Summe
beträgt:
^ (über 115) - -^ (über 116) — -^- (über 204),
wobei V0 das Potential der Leitung 3 bezeichnet; dies
ergibt
R R0 "
Beträgt die Eingangsspannung + V, dann ist die
Spannung an der Ausgangsklemme 111 Null, und die auf den Eingang 205 aufgebrachte Spannung beträgt:
Ist der Strom am Eingang 1 größer als der Strom am Eingang 3, dann ist der gesamte Eingangsstrom
positiv, und die Spannung am Ausgang 10 ist negativ.
Die Diode 6 ist infolgedessen gesperrt. Unter diesen Bedingungen fließt kein Strom über den Widerstand 8,
und die Ausgangsspannung bei 11 ist gleich der Eingangsspannung, d. h., sie ist Null. Ist der Strom
am Eingang 1 kleiner als der Strom am Eingang 3, dann ist der gesamte Eingangsstrom negativ, und die
Spannung am Ausgang 10 ist positiv. Die Diode 6 ist geöffnet, und an der Ausgangsklemme 11 tritt
eine positive Spannung auf. Der Wert dieser Spannung beträgt
(über 116) —^- (über 204)
-2
-KnJ,
wenn K8 = 2R2 ist und (Vref — VEing), wenn R6 = R2
ist. Diese Ausgangsspannung E11 ist grafisch neben der Klemme 11 in Fig. 1 dargestellt. Eine analoge
Überlegung Führt zur Form der Spannung E12, welche
neben der Klemme 12 dargestellt ist. Die Spannungen E11 und E12 bilden zusammen ein V, dessen eine
Flanke die Steigung 2 und dessen andere, weniger steile Flanke, die Steigung 1 besitzt.
In F i g. 2 ist die eigentliche Codierstufe dargestellt; sie setzt sich aus den Stufen 100, 200, 300, 400, 500,
600, 700, 800, 900, 1000, 1100, 1200, 1300, 1400, 1500 zusammen. Die Stufen 700, 1000, 1500 sind einfache
Verstärker, und alle anderen Stufen entsprechen dem Wandler gemäß Fig. 1. Die Bauelemente der
verschiedenen Stufen in F i g. 2 haben eine um die Bezugsnummer des jeweiligen Wandlers erhöhte Bezugsziffer
aus Fig. 1.
Die Stufe 100 ist eine Eingangsstufe, welche der Stufe 200 eine Probe mit immer gleicher Polarität
liefert. Außer den üblichen Bauelementen eines einfachen Wandlers besitzt diese Stufe eine Kette von
zwei zwischen die Ausgangsklemme 111 und Eingangsklemme
101 geschalteten Widerständen 115 und 116. Der Ausgang der Stufe ist der Verbindungspunkt 119 der beiden Widerstände. Ist die zwischen
den Klemmen 101/101' aufgebrachte Eingangsspannung negativ und gleich — V, dann beträgt die Spannung
an der Ausgangsklemme 1112 7 (die Diode 106
ist geöffnet).
Dieser Ausdruck und die Polarität des Eingangssignals in 200 sind bei beliebiger Polarität des Eingangssignals
in 100 gleich.
In den Stufen 100, 200, 400, 800, 900, 1400 besitzen die Widerstände 108, 208, 408, 808, 908, 1408 den
Wert 2R, und in den Stufen 300, 500, 1200, 1300 besitzen die Widerstände 309, 509, 1209, 1309 den
Wert 2 R. In 600 besitzen die beiden Widerstände der Rückkopplungsschleifen den gleichen Wert.
Der Polarisationsstrom der Stufen 200, 300, 500 wird der Leitung 3 mit negativer Vorspannung über
die Widerstände 204, 304, 504 entnommen und der Polarisationsstrom der Stufen 400 und 600 der Leitung
3' mit positiver Vorspannung über die Widerstände 404 und 604.
Die Ausgänge 210, 310, 410, 510, 610 liefern die Binärziffern d2, I3, d4, I5, d6. Die kaskadenartige
Hintereinanderschaltung dieser Wandler erfolgt vom Ausgang 211 zum Eingang 305 über den Widerstand
23, vom Ausgang 312 zum Eingang 405 über den Widerstand 34, vom Ausgang 411 zum Eingang
505 über den Widerstand 45 und vom Ausgang 512 zum Eingang 605 über den Widerstand 56. Man sieht,
daß die Verbindungen zwischen den einzelnen Wandlern abwechselnd über den einen und den anderen
Ausgang laufen. Die Verbindungswiderstände haben alle den gleichen Wert R. Die nicht zur Kaskadenschaltung
benutzten Ausgänge jedes Wandlers, d. h. die Ausgänge 212,311,412,511, 612, sind über Widerstände
213,313,413,513,613 mit einer Addierleitungl4
verbunden.
Die von den Stufen 1100, 1200, 1300, 1400, 1500
gebildete Kette dient zur Codierung schwacher Proben, d. h. von Proben von weniger als 32 Einheiten.
Diese Proben werden mit 32 multipliziert und sodann mit 512 und 256 verglichen.
Die Stufe 1100 besitzt einen Operationsverstärker 1120 mit drei Rückkopplungsschleifen. Die erste
Schleife umfaßt die Vorspannungsquelle 1116, die vom Ausgang 1110 zum Eingang 1105 geschaltete
Diode 1106 und den Widerstand 1108. Dje zweite
Schleife umfaßt die Vorspannungsquelle 1117, die vom Eingang 1105 zum Ausgang 1110 geschaltete
209583/284
Diode 1107 und den Widerstand 1109. Die dritte Schleife umfaßt eine Gleichrichterbrückenschaltung
1115 und den Widerstand 1118. Die Brücke wird über
Widerstände 1123 und 1124 von Stromquellen 1121 und 1122 gespeist. Die Vorspannungsquellen 1116
und 1117 haben eine EMK Vx, wobei K1 32 Einheiten
entspricht. Die zu codierende Probe wird über den Widerstand 1102 auf den Eingang des Verstärkers
1120 aufgebracht. Wenn die Ausgangsspannung zwischen — K1 und + Vx liegt, dann arbeitet die
dritte Rückkopplungsschleife. Ist die Ausgangsspannung größer als K1, dann arbeitet die erste Rückkopplungsschleife,
und ist die Ausgangsspannung kleiner als K1, dann arbeitet die zweite Rückkopplungsschleife.
F i g. 5 zeigt die Spannungen an den Punkten 1111,
1112 und 1119. Die Spannung am Punkt 1119 speist
die nachgeschaltcte Wandlerkette aus den Stufen 1200,
1300, 1400 und 1500.
Die Stufe 1200 entspricht in allem der Stufe 100 und hat die Aufgabe, das Eingangssignal für 1300
stets positiv zu machen.
Die Stufen 1300 und 1400 entsprechen vollständig den Stufen 300 und 400; sie sind miteinander über den
Widerstand 1314 zwischen der Ausgangsklemme 1312 und der Eingangsklemme 1405 verbunden. Ihre Eingangsklcmmen
sind mit der Leitung 3' über Widerstünde 1304 und 1404, und ihre Ausgangsklemmen 1311
und 1312 sind über Widerstände 1313 und 1413 mit
der Addierleitung 14 verbunden. Die Ausgangsklemmen 1310 und 1410 liefern die Signale I1 und d8.
Die Stufe 1500 ist ein einfacher Vorzeichenumkchrer 1520 mit der Verstärkung 1. Ihre Eingangsklemme 1505 ist über den Widerstand 1415 mit der
Ausgangsklemme 1411 der Stufe 1400, ihre Ausgangsklemme
1510 über den Widerstand 1513 mit der Addicrleitung 14 verbunden.
Das Diagramm in F i g. 4 dient zur Erklärung der Arbeitsweise des linearen Codierers ohne Berücksichtigung
des weiter unten betrachteten, nachgeschalteten Codewandlers. Auf der Abszisse ist die
Eingangsspannung aufgetragen. Der Maßstab ist zwischen — 16 und + 16 linear und zwischen + 16
und +960 sowie zwischen -16 und —960 logarithmisch. Im erwähnten Beispiel wird die Spannung
512 mit der Probe 88 verglichen, sodann mit dem Doppelten dieser Probe, also 176, sodann mit dem
Vierfachen dieser Probe, 352, und dann mit dem Achtfachen der Probe, 704. Die drei ersten Vergleiche
ergeben d2 = d3 = ^4. = 0. Der vierte Vergleich liefert
d5 = 1, und infolge des eingangs beschriebenen Codegesetzes
ist
d6 = άη = d8 = 1.
Der linear codierende Teil der Codierstufe umfaßt die Stufen 700, 800, 900, 1000. Die Stufe 700 ist ein
Addierverstärker, dessen Eingang mit der Addierleitung 14 verbunden ist. Die Stufen 800 und 900
haben den gleichen Aufbau wie die Stufe 100. Der Verbindungspunkt 819 der beiden Widerstände 815
und 816 ist mit der Eingangsklemme 905 und der Verbindungspunkt von 915 und 916 mit der Eingangsklcmrne
1005 verbunden. Der Widerstand 816 spielt die gleiche Rolle wie der Widerstand 102. Die Ausgängc
810,910,1010 liefern die Binärziffern d9,I10, In.
Die Widerstände 804, 904, 1004 dienen der De-. codierung des Signals und haben folgende Werte:
256 für 804, 256 + 128 = 384 für 905,
256 + 128 + 64 = 448 für 1004.
256 + 128 + 64 = 448 für 1004.
Diese Widerstände sind mit der gleichen negativen Vorspannungsquelle verbunden.
Nimmt man das frühere Beispiel wieder auf, dann hat das Eingangssignal der Stufe 700 folgenden Wert:
512 - 8 χ 88 = - 192.
Folgende Vergleiche werden durchgeführt:
Folgende Vergleiche werden durchgeführt:
in der Stufe
800: 192 und 256: dg = 0,
900: 2 (256 - 192) + 192 und 384, d. i. 320 und 384: rf10 = 0,
1000: 2 (384 - 320) + 2 (256 - 192) + 192 und 448, d. i. 448 und 448: In = 1 (Grenzwert).
Der nachgeschaltete logische Wandler 1600 bildet aus diesen Werten die Ziffern X, Y und Z, nämlich
χ = d9 = O,
Y = Ug d|O + "IO dg =
Z = y dn + Y Un =
55 Der nachgeschaltete Codewandler 1600 ist im einzelnen
in F i g. 3 dargestellt. Dieser Codewandler erhält die Ziffern du d2, I3, d4, U5, d6, U1, d8, dg, <710
und Un und berechnet die Ausdrücke (3) und (4):
A = I5.
B erhält man über den Vorzeichenumkehrer 1602, welcher d3 liefert, über den Vorzeichenumkehrer
1603, welcher d7 liefert, über das UND-Tor
1604, welches U5 d-, liefert, und über das
ODER-Tor 1605, welches d3 + d7 U5 liefert.
C erhält man über die UND-Tore 1606, 1607 und
1608, welche I3 d4, U5 d6, U1 d8 liefern, und über
das ODER-Tor 1619, welches die Summe von d2
und diesen drei logischen Produkten liefert.
X = d9.
Y erhält man von den Vorzeichenumkehrern 1609 und 1610, welche U9 und d10 liefern, von UND-Toren
1611 und 1612, welche d9Ul0 und Ugdi0
liefern, und von dem ODER-Tor 1613, welches die Summe dieser beiden logischen Produkte
liefert.
Z erhält man über die Vorzeichenumkehrer 1614
und 1615, welche dn und Y liefern, von den
UND-Toren 1616 und 1617, welche Ydn und
Ydn liefern, und von dem ODER-Tor 1608, welches die Summe dieser beiden logischen
Produkte liefert.
In F i g. 6 ist eine Abwandlungsform der Wandlerstufe 1100 gezeigt. Der Operationsverstärker 1120 besitzt
wieder die von der aus den Stromquellen 1121 und 1122 über die Widerstände 1123 und 1124 gespeiste
Gleichrichterbrückenschaltung 1115 und dem Widerstand II18 gebildete Rückkopplungsschleife.
Die beiden anderen Rückkopplungsschleifen sind komplizierter als beim Wandler gemäß F i g. 2. Diese
Schleifen enthalten jeweils eine Spannungsquelle 2116 und 2117, von der jeweils zwei Pfade ausgehen: Der
eine, von 2116 ausgehende Pfad umfaßt eine Spannungsquelle 1116, eine Diode 1106 und einen
auch in F i g. 2 enthaltenen Widerstand 1108, und
der entsprechende, von 2117 ausgehende Pfad eine Spannungsquelle 1117, eine Diode 1107 und den auch
in F i g. 2 vorhandenen Widerstand 1109. Der andere,
von 2116 ausgehende Pfad umfaßt die Dioden 2104, 2106 und den Widerstand 2108, der entsprechende,
von 2117 ausgehende Pfad die Dioden 2105, 2107 und den Widerstand 2109. Der Verbindungspunkt
zwischen den Dioden 2104 und 2106 liegt über den Widerstand 2110 und die Spannungsquelle 2114 an
Erde, und ebenso der Verbindungspunkt zwischen den beiden Dioden 2105 und 2107 über den Widerstand
2113 und die Spannungsquelle 2115.
Die an den Punkten 1119,2Ul, 1111,2112 und 1112
auftretenden Signale werden über Addierwiderstände 2151 bis 2155 gleichen Wertes addiert und auf den
Eingang des Verstärkers 2120 aufgebracht.
In Ruhe läuft ein Strom über folgenden Pfad: Quelle 2115 — Widerstand 2113 — Diode 2107 — Widerstand
2109 —Widerstand 2108 — Diode 2106 —
Widerstand 2110 — Quelle 2114. Die Quellen 2116,
2117 sind gleich, so daß die Dioden 2104 und 2105 gesperrt sind.
Für Signale kleiner Amplitude ist das Verhalten der Wandlerstufe in F i g. 6 vergleichbar mit dem
Verhalten der Wandlerstufe 1100. Wächst das Ausgangssignal dann z. B. in positiver Richtung und wird
größer als V1 mox/4, dann zieht die Diode 2104 einen
Strom, der über den Widerstand 2110 in die Spannungsquelle 2114 zurückfließt und der den Strom
über den Widerstand 2108 verändert. Dadurch ändert sich das Potential des Punktes 2111 im Verhältnis
der auf den Eingang 101 aufgebrachten Spannung. Die Änderung des Potentials des Punktes 2111 (Teil b
des Diagramms F i g. 7) ist proportional zum Verhältnis R2IOiIRiIO2- Wächst das Potential der Ausgangsklemme
1110 weiter und überschreitet es den Wert V1 max/2, dann wird der von der Spannungsquelle 2114 gelieferte Strom vollständig von der
Diode 2104 absorbiert und der Widerstand 2108 abgeschaltet.
Dieser Widerstand wird dann durch den Widerstand 1108 ersetzt, und die Spannung an der
Klemme 1110 reicht aus, um die Diode 1106 zu öffnen, welche von der Spannungsquelle 1116 gesperrt
gehalten wurde. Der Punkt 1111 wird damit auf ein Potential gehoben, das durch den Strom bestimmt wird,
der im Widerstand 1108 fließt (Teil c des Diagramms F i g. 7).
Die verschiedenen Potentialänderungen der Punkte 1119, 2111 und 1111 werden im Verlaufe des Anwachsens
der Spannung an der Ausgangsklemme 1110 nacheinander im Verstärker 2120 verstärkt, wobei die
Widerstände 2151, 2152, 2153 nacheinander in dessen Stromkreis eingeschaltet werden, und zwar auf Grund
der veränderten Ströme, welche sie übertragen müssen. Die Verstärkung des Verstärkers 2120 wird durch
den Widerstand 2128 eingestellt.
Die negativen Potentialänderungen des Punktes UlO werden symmetrisch durch die gleichartigen
Kreise der anderen Pfade verarbeitet, und in F i g. 7 ist die Übertragungsfunktion der ganzen Anordnung
aufgetragen. Es handelt sich um eine Kurve, die aus fünf geraden Stücken gebildet wird, deren Steigungen
durch das Verhältnis der Widerstände 1118,2108,1108,
2109, 1109 zum Widerstand 1102 bestimmt wird. Im vorliegenden Fall ist das Verhältnis aufeinanderfolgender
Steigungen 1/2, dieses Verhältnis ist aber nur als Beispiel angegeben und kann durch einfaches
Auswechseln von Widerständen beeinflußt werden.
Die Anzahl der geraden Stücke ist ebenfalls nur als Beispiel angegeben. Es genügt, zur Schaltung in
F i g. 6 zwei Kreise hinzuzufügen, die den aus den Schaltelementen 2108, 2106, 2104 und 2109, 2107,
2105, den Spannungsquellen 2114, 2115 und den Widerständen 2110, 2113 gebildeten entsprechend um
zwei zusätzliche Geradenstücke zu erhalten. Diese Schaltung bildet eine Amplitudenkompressionsstufe,
die an einen Codierer angeschlossen sein kann, wie er aus den Stufen 800, 900, 1000 in F i g. 2 gebildet
wird, wobei aber eine weitere Anzahl von Stufen vorhanden ist. Auch kann jeder andere bekannte lineare
Codierer angeschlossen werden.
Dieser Kreis kann in gleicher Weise an bekannte Decodierer angeschlossen werden, um als Expansionsstufe
zu dienen. Hierzu müssen die Werte der Widerstände 1118, 2108, 1108, 2109, 1109 und die Stromquellen
1020,1030,1021,1031 derart geändert werden,
daß eine entgegengesetzte, in F i g. 7 gestrichelt eingezeichnete Charakteristik entsteht.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Patentanspruch:Schallungsanordnung zur Umsetzung analoger elektrischer Signale in eine kompandierte binär kodierte Information mit einem Stufenumsetzer mit nachgeschaltetem Codierer und mit je einem in den einzelnen in Kaskade geschalteten Stufen vorhandenen rückgekoppelten Operationsverstärker, welcher in einer ersten Rückkopplungsschleife einen ersten Rückkopplungswiderstand in Reihe mit einer vom Ausgang zum Eingang des Operationsverstärkers gerichteten ersten Diode und in einer zweiten Rückkopplungsschleife einen zweiten Rückkopplungswiderstand in Reihe mit einer vom Eingang zum Ausgang des Operationsverstärkers gerichteten zweiten Diode aufweist, wobei die Kompandierungscharakteristik durch Veränderung der Signal-Übertragungsfunktion jeder Stufe einstellbar ist, dadurch gekennzeichnet, daß eine erste Teilkaskade (200 ... 600 und 1100... 1500) mit logarithmischer Kompandierung und eine zweite Teilkaskade (700 ... 1000) mit linearer Kodierung vorgesehen sind, daß eine einzige Rcferenzspannungsquelle für sämtliche Stufen (200 ... 1500) vorhanden ist, von welcher dem Eingang (203, 305...) jedes Operationsverstärkers (220, 320...) eine feste Referenzspannung über einen Widerstand (204, 304...) zugeführt ist, daß der Ausgang (210, 310 ...) jedes Operationsverstärkers (220, 320 ...) direkt mit dem nachgeschalteten Kodierer (1600) verbunden ist, daß in der ersten Teilkaskade zur Erreichung der logarithmischen Kompandierung das Verhältnis zwischen dem ersten (208, 308 ...) und dem zweiten (209, 309 ...) der Rückkopplungswidcrständc in aufeinanderfolgenden Stufen jeweils zwischen den Werten »1:2« und »2:1« abwechselt und die Verbindung zwischen dem jeweils größeren Rückkopplungswiderstand (208, 309, 408, 509 ...) und der in derselben Rückführschleife angeordneten Diode (206,307,406,507...) mit dem Eingang (305, 405...) der folgenden Stufe über einen Widerstand (23, 34, 45, 56 ...) verbunden ist, welcher gleich dem jeweils kleineren Rückkopplungswiderstand (209, 308, 409, 508 ...) ist, und daß die Verbindung zwischen dem jeweils kleineren Rückkopplungswiderstand (209, 308, 409...) und der in derselben Rückführschleife angeordneten Diode (207, 307...) aller Stufen der ersten Teilkaskade an den Eingang (700) der zweiten Teilkaskade geführt sind.Die Erfindung betrifft eine Schaltungsanordnung zur Umsetzung analoger elektrischer Signale in eine kompandierte binär codierte Information mit einem Stufenumsetzer mit nachgeschaltetem Codierer und mit je einem in den einzelnen in Kaskade geschalteten Stufen vorhandenen rückgekoppelten Operationsverstärker, welcher in einer ersten Rückkopplungsschleife einen ersten Rückkopplungswiderstand in Reihe mit einer vom Ausgang zum Eingang des Operationsverstärkers gerichteten ersten Diode und in einer zweiten Rückkopplungsschleife einen zweiten Rückkopplungswiderstand in Reihe mit einer vom Eingang zum Ausgang des Operationsverstärkers gerichteten zweiten Diode aufweist, wobei die Kompandierungscharakteristik durch Veränderung der Signal-Ubertragungsfunktion jeder Stufe einstellbar ist. Eine derartige Schaltungsanordnung ist aus der USA.-Patentschrift 3 161 868 bekannt. Diese bekannte Schaltung weist in jeder Stufe eine Codiereinheit auf, wobei am Ausgang des Analog-Digital-Umsetzers ein Codewandler erforderlich ist, wenn die Darstellung des digitalen Ausgangssignals in einem speziellen Code gewünscht ist.Um bei dieser bekannten Schaltung eine gewünschte Kompandierungscharakteristik zu erreichen, ist es erforderlich, den Bezugsstrom in jeder Stufe in spezieller Weise vorzusehen, d. h., zur Erreichung einer speziellen Kompandierung muß die übertragungsfunktion jeder einzelnen Stufe des Analog-Digital-Umsetzers im Hinblick auf die gewünschte Kompandierungs-Charakteristik verändert werden. Dies kann durch Beeinflussung des Referenzstromes geschehen, welcher von einem Vergleichsnormal abgeleitet ist. Um eine logarithmische Kompandierung zu erreichen, ist es bei der bekannten Schaltungsanordnung erforderlich, eine Veränderung im Vergleichsnormal herbeizuführen. Dadurch wird der bei dieser bekannten Anordnung ohnehin erhebliche Schaltungsaufwand noch zusätzlich erhöht.Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Umsetzung analoger elektrischer Signale in eine kompandierte binär codierte digitale Information der eingangs genannten Art derart zu vereinfachen, daß bei Verwendung eines besonders einfachen Vergleichsnormals dennoch eine besonders hohe Genauigkeit des digitalen Ausgangssignals gewährleistet ist.Zur Lösung dieser Aufgabe sieht die Erfindung vor, daß eine erste Teilkaskade mit logarithmischer Kompandierung und eine zweite Teilkaskade mit linearer Codierung vorgesehen sind, daß eine einzige Referenzspannungsquelle für sämtliche Stufen vorhanden ist, von welcher dem Eingang jedes Operationsverstärkers eine feste Referenzspannung über einen Widerstand zugeführt ist, daß der Ausgang jedes Operationsverstärkers direkt mit dem nachgeschalteten Codierer verbunden ist, daß in der ersten Teilkaskade zur Erreichung der logarithmischen Kompandierung das Verhältnis zwischen dem ersten und dem zweiten der Rückkopplungswiderstände in aufeinanderfolgenden Stufen jeweils zwischen den Werten »1 :2« und »2 : I« abwechselt und die Verbindung zwischen dem jeweils größeren Rückkopplungswiderstand und der in derselben Rückführschleife angeordneten Diode mit dem Eingang der folgenden Stufe über einen Widerstand verbunden ist, welcher gleich dem jeweils kleineren Rückkopplungswiderstand ist, und daß die Verbindung zwischen dem jeweils kleineren Rückkopplungswiderstand und der in derselben Rückführschleife angeordneten Diode aller Stufen der ersten Teilkaskade an den Eingang der zweiten Teilkaskade geführt sind.Ein wesentlicher Vorteil der erfindungsgemäßen Schaltungsanordnung ist darin zu sehen, daß eine Kompandierung nur für höhere Stellenwerte vorgesehen ist, und zwar in einer ersten Teilkaskade, während in einer zweiten Teilkaskade für die niedrigeren Stellenwerte in üblicher Weise eine lineare Codierung
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR6937201A FR2066902A1 (de) | 1969-10-29 | 1969-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2053042A1 DE2053042A1 (de) | 1971-05-13 |
DE2053042B2 true DE2053042B2 (de) | 1973-01-18 |
Family
ID=9042282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19702053042 Withdrawn DE2053042B2 (de) | 1969-10-29 | 1970-10-29 | Schaltungsanordnung zur umsetzung analoger elektrischer signale in eine kompandierte binaer codierte information |
Country Status (4)
Country | Link |
---|---|
US (1) | US3653032A (de) |
DE (1) | DE2053042B2 (de) |
FR (1) | FR2066902A1 (de) |
GB (1) | GB1279757A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8323268D0 (en) * | 1983-08-31 | 1983-10-05 | British Aerospace | Analog to digital conversion |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT251319B (de) * | 1965-01-20 | 1966-12-27 | Ibm Oesterreich Internationale | Analog-Digital- bzw. Digital-Analog-Wandler |
US3467958A (en) * | 1965-12-29 | 1969-09-16 | Martin Marietta Corp | Analog to digital converter using a plurality of radix amplifiers |
US3495233A (en) * | 1966-12-28 | 1970-02-10 | Bell Telephone Labor Inc | Last stage of a stage by stage encoder |
-
1969
- 1969-10-29 FR FR6937201A patent/FR2066902A1/fr not_active Withdrawn
-
1970
- 1970-10-20 US US82420A patent/US3653032A/en not_active Expired - Lifetime
- 1970-10-28 GB GB51241/70A patent/GB1279757A/en not_active Expired
- 1970-10-29 DE DE19702053042 patent/DE2053042B2/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US3653032A (en) | 1972-03-28 |
DE2053042A1 (de) | 1971-05-13 |
FR2066902A1 (de) | 1971-08-13 |
GB1279757A (en) | 1972-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2163053C3 (de) | Schaltanordnung zum Bilden von zeitlich aufeinanderfolgenden Gruppensignalen in der Peiltechnik | |
DE2922550A1 (de) | Verfahren und geraet zur umsetzung von analog- in digitaldaten und umgekehrt | |
EP0421395B1 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE2611962A1 (de) | Verfahren und vorrichtung fuer analog-digital-umwandlungen | |
DE1290181B (de) | Analog-Digital-Umsetzer | |
DE2129383A1 (de) | Pulscodemodulator mit Knickkennlinien-Amplitudenwandler | |
DE2618633C3 (de) | PCM-Decodierer | |
DE1762407B1 (de) | Analog digital umsetzerstufe | |
DE2054007A1 (de) | Analog Digital Wandler | |
DE1232196B (de) | Digital-Analog-Wandler fuer binaere Codesignale | |
DE1300967B (de) | Rueckkopplungscoder fuer die Pulscodemodulation | |
DE2053042B2 (de) | Schaltungsanordnung zur umsetzung analoger elektrischer signale in eine kompandierte binaer codierte information | |
DE1292179B (de) | Verfahren zur Analog-Digital-Umsetzung | |
DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE3104528C2 (de) | Verfahren zur Umwandlung linear codierter PCM-Worte in nichtlinear codierte PCM-Worte und umgekehrt | |
DE1202326B (de) | Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere fuer PCM-Decoder | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE2027015A1 (de) | Verfahren zur Umwandlung eines elektrischen analogen Signales in ein numerisches und umgekehrt und Schaltung zur Durchführung des Verfahrens | |
DE2830825C2 (de) | Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal | |
DE1962676A1 (de) | Linearisierung eines digitalen Leistungsverstaerkers mit Phasensteuerung | |
DE1462591B2 (de) | Kodierverfahren | |
DE2045540B2 (de) | Nichtlinearer Kodierer und nichtlinearer Dekoder | |
DE2802438A1 (de) | Analog-digital-wandler | |
DE2444072C3 (de) | Indirekter Digital-Analog-Umsetzer | |
DE3625464C1 (en) | A/D and D/A converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BHN | Withdrawal |