DE2052917A1 - Verbindungsnetz mit Zeitschaltung und mehreren Schaltstufen, insbesondere zur Verwendung in Fernsprech Schalten lagen - Google Patents

Description

DR. MÖLLER-BÖ« DIPL-PHYS. DILMANITZ DIPL-CHEAA. DR. DEUFEL DIPL-ING. FINSTERWALD DIPL-ING. GRXMKOW

München, den We/B - O 2249

0.1.1.-OGKPASSIB INDUSIRIKI₁IiT; DES TELEQOWiJSIGXTlOSS

12 rue de la Baume, Paris 8, !Frankreich

SOCIETE TJLNIfI(MIiAISE D · ETaECTBQNIQLTE Eoute de Perros-Quirec,... LANNIQN ( Cötes du Nord) Frankreich

Verbindungsnetz mit Zeitschaltung und mehreren Sohaltstufen, insbesondere zur Verwendung in Pernsprech-Schalt-

anlagen

Die Erfindung betrifft eine Einrichtung zur Prüfung der verfügbaren Streckenführung,-insbesondere in..einer ffernmelde-Selbstanschlußausrüstung, welohe ein Verbindungsnetz mit Zeitschaltung und solchen Sohaltstufen aufweist, wie sie in der Hauptanmeldung p 2025102.9

Dr. um«*** Or. MmXx · Dr. OmM · WpI₁-Ii*. ftutarwaM OW-An- OHhatew

β Iiwidww, Am Mrff»ffc t I MOndMuill, IMwrt-KecMtra·· 1 J IhiW—H - U C

1Mm1*V AWm IWIt) aIf % »111», TKmMM

beschrieben sind, zu welcher die vorliegende Anmeldung die zweite Zusatzanmeldung darstellt.

In der Hauptanmeldung ist ein Verbindungsnetz mit Zeitschaltung beschrieben, welches eine Eingangsetufe, eine Zwischenstufe und eine Ausgangsstufe aufweist. Im falle eines Uetzes ohne Sperrung umfaßt die Eingangsstufe η Schalter CK1 bis CSn mit η Eingängen und (2n -1) Ausgängen, die Zwischenstufe (2n - 1) Zwischenbehälter GH bis CI (2n - 1) mit η "Eingängen und η Ausgängen und die Auegangsstufe umfaßt ebenso wie die !Eingangsstufe η Schalter-CSi bis G%, wobei jeder Schalter (2n - 1) Eingänge und η Ausginge besitzt. Jeder der (2n - 1) Ausgänge eines Eingangssohalters GBi ißt beispielsweise durch eine Hasche mit einem lüngang von Jedem der (2n - 1) Zwischenschalter verbunden, und in analoger Weise ist jeder der (2n - 1) BingUnge eines Ausgangsschalters ,-zum Beispiel 081 , durch eine Hasche mit einem Ausgang von jedem der (2n - 1) Zwischenschalter verbunden.

Aus der Hauptanmeldung 1st in gleicher Weise ersichtlich , daß jeder Eingangsechalter, Zwiechenschalter oder Auegangsschalter eine analoge intern· Struktur aufweist. In dem besonderen "Efalle, in welchem alle¹ Schalter quadratisch und von demselben Typ sind, wobei dann ein Netz mit Sperrung vorliegt und die Schalter 32 Hetzleitungen aufweisen, gehen auf dem Eingängeschalter OXi 32 einlaufende Hetzleitungen EBI1 bis LELE32 zu 32 Eingangsregietern EBEi bis 1H32 ab. Der Pufferspeicher HTE1 ist aus 32 Blöcken oder Element ar speichern gebildet , die alle 32 Wort· zu 8 Bitiäreleaenten besitzen, wobei die Eleaentarepeioher adressierbare Speicher sind. Der Steuerspeicher H01 umfaßt 1024 Wort· wi· der Pufferspeicher , jedoch su 10 Binärelementen. Diese 1024 Wort· bilden auch 32 Blöcke «u 32 Worten, wobei jedem Block ein Auegangeregieter

RSE1 bis RHE32 zugeordnet ist und von jedem Ausgangsregister eine Zwischennetzleitung IBEI1 bis IBEI32 zu den Eingangsregistern der Zwischenschalter abgeht.

Es ist weiterhin aus der ersten Zusatzanmeldung ersichtlich, daß es zum Aufbau einer Verbindung zwischen einem Eingangsschalter und einem Ausgangsschalter erforderlich war, einen Zwischenschalter zu finden, welcher einen freien Zeitkanal auf der einlaufenden Zwischennetzleitung besitzt, die ihn mit dem Eingangsschalter verbindet, und welcher einen freien Zeitkanal auf der auslaufenden Zwischennetzleitung besitzt, die ihn mit dem Ausgangsschalter verbindet. TJm diese Suche einer freien Streckenführung durchzuführen, ist ein Zentralspeicher der Belegungszustände der Zwischennetzleitungen erforderlich, dessen Kapazität 2n Worte zu 32 Binärelementen für jeweils einen Zwischenschalter betragen muß.

Die Erfindung betrifft insbesondere die Struktur des Zentralspeichers der Belegungszustände und die zugehörigen logischen Funktionen.

Die Aufgabe der Erfindung besteht darin, eine Vorrichtung zur Prüfung der Streckenführung zu schaffen, welche einen Zentralspeicher der Belegungszustände aufweist, welche es ermöglicht, eine verfügbare Streckenführung zwischen zwei Funkten eines Verbindungsnetzes mit Zeitschaltungsstufen zu ermitteln, welche sich dadurch auszeichnet, daß der Zentralspeicher der Belegungszustände einen Block der logischen Funktionen der- Entscheidung und der Steuerung besitzt, welcher permanent mit einem Zentralrechner verbunden ist und sequentiell die verschiedenen Organe des Zentralspeichers anweist und steuert.

Gemäß einem Merkmal der Erfindung besitzt der Zentralspeicher

der Belegungszustände und der zugehörigen logischen Funktionen mehrere Teile:

Einen Block der logischen Funktionen, der Entscheidung und der Steuerung,

ein Mressenregister zur Aufnahme der Adressierung der zu verbindenden Schalter,

einen Adressendekodierer, deseen Aufgabe darin besteht, die binäre Adresse in das Dezimalsystem umzuformen,

einen Speicherblock zu 2(m χ η) Worten zu 32 Binärelementen, verbunden mit m Zwischenschaltern, mit η einlaufenden oder auslaufenden Zwiechennetzleitungen, beispielsweise 2(32 χ 32) - 2048 'Worte zu 32 Binärelementen im besonderen Fall des Netzes mit 32 Schaltern zu 32 Net ζ leitungen,

ein dem Speicher zugeordnetes Lese- und Schreibregister,

eine Auswahlschaltung der freien Zeitkanäle und der Kodierung der Dezimalordnung des freien Zeitkanals im Binärsystem, welche eingreift, sobald ein freier Zeitkanal genommen wird ,

Cne Dekodier- un_d Positionierschaltung, welche es ermöglicht, mit Hilfe eines Registers der Zeltkanäle mit 5 Binärelementen ein beliebiges der 32 Binärelemente auf 1 oder auf 0 zu setzen, die sich im Lese- und Schreibregister des Speichers befinden, welches bei der Freigabe eines Zeitkanals eingreift.

Der Zentralspeicher der Belegung wird zu dem Zweck verwendet, um einerseits die Streckenführungseuche zu

10982771688

!»'Hill'¹ Ίιί'Ι-¹!', iillJIISilil'illlilill'l!?!»

'.[ beschleunigen, was bei Netzen großer Kapazität unerlässlich , ist und um andererseits zu ermöglichen, durch einfaches

Lesen des Belegungsspeichers in jedem Augenblick den Be- } legungszustand des Netzes zu kennen und um weiterhin zu ) vermeiden, elektronische Verbindungen mit großer Geschwindig- \ keit und mit großer Anzahl der Verbindungen zwischen den . Ausgängen der Steuerspeicher und allen Schaltern und einer Prüfschaltung für O in einem SteuerSpeicherwort zu verwenden, eine Schaltung, die eine mögliche Schaltung für die Prüfung der Streckenführung darstellen könnte.

Der Zentralspeicher der Belegungszustände und der zugehörigen logischen Funktionen greift ebenso in die Prüfung der Streckenführung beim Aufbau einer Verbindung ein als auch bei der Freigabe einer besetzten Streckenführung am Ende einer Verbindung.

Im ersten Falle waren der Eingangsschalter GEL und der Ausgangsschalter CSj bekannt. Es war erforderlich, einen Zwischenschalter CIk zu finden, welcher einen freien Zeitkanal (VTl) auf der einlaufenden Netzleitung (LREIi) und einen freien Zeitkanal (VTm) auf der auslaufenden Netzleitung (LRSIj) hatte, wobei die Prüfung der Streckenführung darin bestand, nacheinander diese Operation auf allen Zwischenschaltern auszuführen , und zwar ausgehend von dem ersten.

Im zweiten Falle waren die Nummern des Zwischenschalters CIk der Netzleitungen LREIi und LRSIj der Zeitkanäle VTl und VTm bekannt, welche durch die Streckenführung benutzt wurden. Zunächst wird die Löschung in den Steuerspeichern des Verbindungsnetzes vorgenommen, dann die Löschung des Zentralspeichere der Belegungszustände der Zeitkanäle VTl und VTm , welche den Zwischeunetzleitungen entsprechen.

Gemäß einem weiteren Merkmal der Erfindung besteht der

1098 22/1688

logische Block der Entscheidung und der Steuerung selbst aus mehreren Teilen:

Aus einem Eapfangsregister der Informationen, die vom Zentralrechner kommen,

aus einem Senderegister der Informationen, die zum Zentralrechner gehen,

aus einer sequentiellen Steuerschaltung der logischen ^ Operationen für die Prüfung der Streckenführung und für die Freigabe der Streckenführung.

Gemäß der Erfindung wird bei der Prüfung der Streckenführung oder bei der Jteigabe der Streckenführung von einer Steuerschaltung in einer sequentiellen Steuerung der geeigneten logischen Operationen in jedem der zwei Fälle verfahren . Bei der Prüfung der Streckenführung wird die sequentielle Steuerung für jeden untersuchten Zwischenschalter wieder aufgenommen. Venn kein Zwischenschalter verfügbar ist, wird die Besetzung an den Anrufer gemeldet. In der Freigabe der Streckenführung erfolgt eine erste sequentielle Steuerung bei der Freigabe des ψ Zeit kanal s der einlaufenden Zwischennetzleitung und eine zweite sequentielle Steuerung erfolgt bei der^v Freigabe des Zeitkanals der auslaufenden Zwischennetzleitung·

Gemäß einem weiteren Merkmal der Erfindung besteht das Suchverfahren der Streckenführung im wesentlichen darin, wenn die einlaufende und die auslaufende Zwisohennetzleitung bekannt ist, einen Zwischenschalter zu bestimmen, welcher einen freien Zeitkanal auf der einlaufen-

109822/1688

_ Π —

den Zwischennetzleitung besitzt, darm weiterhin darin, unter Bewahrung des Zwisclienschalters, wenn ein solcher vorhanden ist, einen freien Zeitkanal auf der auslaufenden Zwischennetzleitung zu bestimmen und nachdem dann die zwei Zwischennetzleitungen und die zwei entsprechenden einlaufenden und auslaufenden Zeitkanäle bekannt sind, diese in den Zentralspeicher einzuschreiben, und zwar als neue Belegungszustände dieser zwei Zwischennetzleitungen, bevor der Zentralrechner von der positiven Prüfung der Streckenführung und von den Elementen informiert wird, welche sie bestimmen. m

Gemäß einem weiteren Merkmal der Erfindung besteht das Verfahren der Freigabe der Streckenführung im wesentlichen darin, nachdem die Nummer des verwendeten Zwischenschalters, die Nummern der einlaufenden und der auslaufenden Zwischennetzleitung und die Nummern der entsprechenden Zeitkanäle VT'l und VCDm bekannt sind, sobald die Streckenführung im Verbindungsnetz durch Löschung der Worte der auslaufenden, der Zwischen- und der einlaufenden Steuerspeicher freigegeben ist, die entsprechende Löschung der Worte im Belegungspeicher vorzunehmen.

Nach einem weiteren Merkmal der Erfindung erfolgt nach der Übertragung der Nummer des Zeitkanals der auslaufenden Zwischennetzleitung in einem Register der Zeitkanäle und nach dem Lesen des Wortes der Zwischennetzleitung , welche im Belegungsspeicher eingeschrieben ist, die Löschung der Nummer des Zeitkanals und das Wiedereinschreiben des auf diese Weise erreichten neuen Wortes in den Zentralspeieher. Es wird in analoger Weise zur Löschung des Zeitkanals der einlaufenden Zwischennetz-

109872/1688

— ο —

leitung verfahren, wobei beachtet wird, dieselbe Nummer des Zwischenschalters zu bewahren.

Die Erfindung wird nachfolgend beispielweise anhand der Zeichnung beschrieben; in dieser zeigt:

SIg. 1 ein Verbindungsnetz ohne Sperrung, wie es in der ersten Zusatzanmeldung beschrieben ist, in welcher die Erfindung angewandt ist,

Fig. 2 die interne Struktur eines Zwischenschalters, wie sie in der ersten Zusatζanmeldung beschrieben ist,

Fig. 3 ein Prinzipschema eines zentralen Belegungsspeichers und der zugehörigen logischen Funktionen gemäß der Erfindung,

Fig. 4 das Schema eines logischen Blocks der Entscheidung und Steuerung gemäß der Erfindung,

Fig. 5 eine Registeranordnung, welche die Adressierung ,eines aus 32 Binärelementen kodierten Wortes ermöglicht, wobei jedem Register ein Binär-Dezimal -Dekodierer zugeordnet ist.

Fig. 6 den sog. Belegungsspeicher gemäß der Erfindung und

Fig. 7 ein Lese-ßchreib-Register, eine Auswahlschaltung und ein Zeitkanalregister gemäß der Erfindung.

Die Figuren 1 und 2 dienen zum Verständnis des Textes. Die Figur 1 stellt eine Struktur des Verbindungsnetzes

1O98??/1688

mit Zeitschaltung ohne Sperrung dar, wie es in der HIg.1 der ersten Zusatzanmeldung beschrieben ist. Xn einer solchen Struktur besitzt ein beliebiger Eingangsschal i; er CEi η Eingänge und 2n - 1 Ausgänge, ein Zwischenschalter CIk besitzt η Eingänge und η Ausgänge und ein Ausgangsschalter CSj besitzt 2n - 1 Eingänge und η Ausgänge ,

Im Falle der Fig. 1 ist der Zwischenschalter CIk über dia einlaufende Zwischennetzleitung IHEIi mit dem Eingangsschalter CEi und über die auslaufende Zwischennetzleitung LRSIj mit dem Ausgangsschalter CSj verbunden.

Bei der Prüfung der Streckenführung war der Anrufer und der Angerufene bekannt und folglich die Schalter CEi und CSj , mit welchen sie verbunden sind. Es handelt sich folglich darum, einen Zwischenschalter CIk zu finden, welcher einen freien Zeitkanal auf der einlaufenden Netzleitung LREIi und einen freien Zeitkanal auf der auslaufenden Netzleitung LRSIj besitzt. Die Prüfung der Streckenführung besteht darin, diese Operation nacheinander auf allen Zwischenschaltern auszuführen, und zwar ausgehend von dem ersten CFJ.

Die Fig. 2 stellt das Schema des Zwischenschaltera CII dar, welcher in der Fig. 2 der ersten Zusatzanmeld. :r im besonderen Fall eines Netzes mit Sperrung >es?-!i^ ist, welches bei jeder Stufe 32 Schalter mit 32 Netzleitungen verwendet. Dieser letztere umfaßt 32 £ir,gan£ , register REH bis REIJ2 , wobei jedes Eingang sr e gißt; 8.;. mit einem verschiedenen Eingangsschalter durch eine. Netzleitung wie LREIi verbunden ist und 32 Aasgangsregister RSI1 bis RSI32 , wobei jedes Ausgang ör---?g1 st er mit einem verschiedenen Ausgangsschalter durcl al ie Netzleitung wie LRSIj verbunden ist. Darüberhin.-rus ist

1 0 9 ft 2 ? / 1688

- ίο -

32 Eingangsregistern ein Pufferspeicher MTH zugeordnet, und 32 Ausgangsregistern ist ein Steuerspeicher MCH zugeordnet. Der Pufferspeicher umfaßt 32 Elementarspeicher (einen für jede Netzleitung), von welchen jeder 32 Worte besitzt, (ein Wort pro Zeitkanal) wobei jedes Wort aus mehreren Binärelementen gebildet ist. Pur den Steuerspeicher MCH liegen die Verhältnisse analog.

Nachfolgend wird zur Vereinfachung der besondere Fall eines Netzes mit Sperrung betrachtet, welches 32 Schalter mit 32 Netzleitungen auf jeder der Stufen verwendet.

Die Fig. 3 stellt ein Funktionsschema des ZentralSpeichers der Belegungszustände und der zugehörigen logischen Funktionen dar. Dieser umfaßt mehrere Teile:

einen Block BLDC der logischen Funktionen der Entscheidung und der Steuerung,

eine Adressenregisteranordnung der Worte des Speichers mit:

a) einem Teil ACI von 5 Binärelementen, welcher der Adressierung der Zwischenschalter oder ihrer Nummer entspricht,

b) einem Teil ACE oder ACS mit 5 Binärelementen, welcher der Adressierung der anzuschließenden Eingangs-oder Ausgangsschalter entspricht, d.h. , der Nummer der für die Verbindung verwendeten Zwischennetzleitung,

c) einem Teil LRS oder LRE eines Binärelementes, welches anzeigt, ob es sich um eine einlaufende Netzleitung in den Zwischenschalter (LREI) oder um eine auslaufende Leitung des Zwischenschalters (LRSI) handelt.

Einen Adressendekodierer DA, welcher die Aufgabe hat,

109827/1688

die Nummer des Zwischenschalters und die Nummer der einlaufenden Zwischennetzleitung im Dezimalsystem wiederzugeben, welche im Binärsystem empfangen wurden,

einen Zentralspeicherblock der Belegung MCO mit 2048 Worten zu 32 Binärelementen (2 mal 32 Netzleitungen (IfiEI und LRSI) pro Zwischenschalter und 32 Zwischenschalter) ,

ein Lese- und Schreibregister ELE, welches dem Speicher

MCO zugeordnet ist, Λ

eine Auswahlschaltung des Zeitkanals CC des ersten freien Binärelementes (Element Null), von der linken Seite des Registers RLE ausgehend und binäre Kodierung der dezimalen Ordnung dieses Binärelementes (5 Binärelemente für die 32 möglichen Positionen),

ein Register der Nummer des Zeitkanals RVT, welcher einem Dezimal-Binär-Kodierer CDB und einem Binär-Dezimal-Kodierer DBD zugeordnet ist.

Die Informationen vom Zentralrechner werden durch die

Verbindungen RCC empfangen, und die Informationen zum %

Zentralrechner werden durch die Leitungen ECC übertragen.

Die Verbindungen zwischen dem Speicer MCO und dem Register RLE sind durch 32 Leitungen IL der gelesenen Informationen und durch 32 Leitungen IE der zu schreibenden Informationen gewährleistet.

Die anderen Verbindungen werden nach der Beschreibung der folgenden Figuren 4 bis 7 und insbesondere der Beschreibung der Fig. 4c detailliert.

109Ö79/1688

Die Fig. 4 bildet das logische Blockschema der Entscheidung und der Steuerung, welches in der vorausgegangenen Fig. mit BI/DC "bezeichnet war.

Dieses Organ umfaßt drei Teile:

die Fig. 4a zeigt eine Anordnung von Registern zum Empfang der Informationen EEI, welche vom Zentralrechner der Steuerung der Zeitschaltungstelephonzentrale kommen. Dieses Register umfaßt zwei Binärelemente FO, welche die auszuführende Funktion anzeigen, d.h. , ob es sich um £ eine Streckenführungsprüfung öder um eine Löschung des Binärelementes der Streckenbelegung im Falle der Freigabe handelt. In dieser letzten Hypothese empfängt der Block BLDG :

die Nummer des Zwischenschalters ACIr,

die Nummer des Ausgangsschalters ACSj, welche die Nummer der auslaufenden Netzleitung LRSIj des Zwischenschalters bestimmt,

die Nummer des Eingangsschäters ACEi, welche die Nummer der einlaufenden Netzleitung LREIi des Zwischenschalters W bestimmt,

die Nummer des Zeitkanals VTl der einlaufenden Netzleitung LREIi,

die Nummer des Zeitkanals YTm der auslaufenden Netzleitung LRSIj.

Im Falle der Streckenführungsprüfung empfängt der Block BLDC ausschließlich :

1098??M688

die Funktion FO, die Nummer des Ausgangs schalters AGSj und die Nummer des Eingangsschalters ACEi,

die Streckenführungsprüfung besteht darin, die Nummer AGI und die Nummern von VTl und von VTm zu bestimmen.

Die mit 1 bezeichneten leitungen geben die Nummer von ACI mit 5 Binär element en an und fihren zu dem Register ACI der Fig. 3· Die mit 2 oder 3 gekennzeichneten Leitungen bezeichnen die Nummer von ACSj oder von ACEi mit 5 Binär— elementen und führen zu dem Register ACE oder ACS der Fig. 3. Die mit 4- bezeichneten Leitungen für VTl und VTm von jedem der 5 Binärelemente bezeichnen einen Zeitkanal unter 32 und führen zu dem Register RVT der Fig. 7-Die anlaufenden Informationen kommen beim Zentralrechner der Steuerung über die Leitungen RCC an .

Die Fig. 4b zeigt eine Anordnung eines Registers zur Aussendung von Informationen RCI, die nachfolgend zu einer Streckenführungsprüfung verwendet werden. Ein Register ACIE empfängt die Nummer des Zwischenschalters, der bestimmt wurde und die Nummern der Zeitkanäle YTl und VTm auf den Netzleitungen LREIi und LRSIj dieses Zwischenschalters. Die mit 5 gekennzeichneten Leitungen mit 5 Binärelementen bezeichnen den Zwischenschalter uj.:, kommen vom Register ACI der Fig. 5· Die mit 6 gfüceuazeichneten Leitungen beziehen sich auf VTl und WL%. , und bezeichnen einen Zeitkanal unter 32 (5 Binärejsrente) und kommen vom Register RVT der Fig. 7·

Die Fig. 4c zeigt eine Schaltung zur sequentiellen Steuerung CCS der logischen Operationen für die Prüfung der Streckenführung und die Freigabe der Streckenführung· Im Falle der Streckenfuhrungsprufung stellt diese sequentielle

Schaltung ein Zählregister AOI der Fig. 5 auf Null, überträgt den Inhalt von ACSj oder AOEi des Empfangsregisters KRI (Fig. 4a) in ein Register ACS odör ACE der Fig. 5. Sie bewirkt in gleicher Weise alle Operationen, die schließlich nachfolgend bei dieser Funktion detailliert sind?

die mit der Nummer 7 bezeichneten Leiter geben den Befehl zum Weiterrücken des Registers ACI der Fig. 5-

Die mit der Nummer 8 bezeichneten Leiter geben den Befehl zur Übertragung des Registers ACIR (Empfang) der Fig. 4a in das Register ACI der Fig. 5.

Die mit der Nummer 9 bezeichneten Leiter geben den Befehl zur Übertragung des Registers ACSj der Fig. 4a in das Register AOE oder ACS der Fig. 5.

Die mit der Nummer 10 bezeichneten Leiter geben den Befehl zur Übertragung des Registers ACEi der Fig. 4a in das Register ACE oder ACd der Fig. 5.

Die mit der Nummer 11 bezeichneten Leiter geben den Befehl zur Übertragung von VTl (Fig. 4a) in das Register RVT der Fig. 7.

Die mit der Nummer 12 bezeichneten Leiter geben den Befehl zur Übertragung von VTm (Fig 4a) in das Register RVT der Fig. 7.

Die mit der Nummer 1J bezeichneten Leiter geben den Befehl zum Lesen im Zentralspeicher der Fig. 6.

Die mit der Nummer 14 bezeichneten Leiter geben den Befehl zum Schreiben im Zentralspeicher der Fig. 6.

109822/1688 .

Me mit der Nummer 15 bezeichneten Leiter geben den Befehl zur Übertragung des Zählregisters ACI, Fig.5, in das Register ACI (Senden), Fig. 4b.

Die mit der Nummer 16 bezeichneten Leiter geben den Befehl zur Übertragung des Registers RViD (Fig.7) in das Register VTl (Senden), Fig. 4b.

Die mit der Nummer 17 bezeichneten Leiter geben den Befehl zur Übertragung des Registers RVT (Fig.7) in das Register VTm (Senden), Fig. 4b.

Die mit der Nummer 18 bezeichneten Leiter geben den Befehl zur Übertragung der Ausgänge des Dezimal-Binärkodierers in das Register RVT (Fig.7).

Die mit der Nummer 19 bezeichneten Leiter geben den Befehl zum Einschreiben von ¹¹O" in den Binär-Dezimal-Kodierer der Nummer von VT (Fig.7).

Die mit der Nummer 20 bezeichneten Leiter geben den Befehl zum Einschreiben vom "1" in den Binär-Dezimal-Kodierer der Nummer von VT (Fig.7).

Die mit der Nummer 21 bezeichneten Leiter geben den Befehl, ACI (Fig.5) auf"O" zu setzen.

Die mit der Nummer 22 bezeichneten Leiter liefern die Stellung auf "O" oder die Stellung auf "1" für die Auswahl LRE oder LRS (Fig. 5).

Die Fig. 5 stellt in detaillierterer Weise den Teil der Fig. 3 dar, welcher sich auf die Adressenregister des Zentralspeichers der Belegung mit dem Binär-Dezimal-Dekodierer bezieht. Das Register ACI (Adresse des Zwischenschalters)

109822/168Θ

kann eine mit 1 bezeichnete Parallel information (5 Leitungen) von dem Empfangsregister ERI empfangen, Fig. 4a, und zwar im Falle der Freigabe der Streckenführung. Im Falle der Prüfung der Streckenführung kann das Register ACI als Zählregister arbeiten, welches ermöglicht, im Binärsystem von O bis 31 zu zählen,und zwar unter der Steuerung zum Vorrücken der sequentiellen Schaltung gemäß Fig.4c, welche durch die mit der Nummer 7 bezeichneten Leitungen gegeben wird.

Das Register ACE oder ACS (Adresse des Eingangsschalters oder des Ausgangsschalters) kann eine mit 2 oder 3 bezeichnete Parallelinformation (5 Leitungen) von dem Empfangsregister RRI empfangen, Fig.4a, und zwar von ACSJ oder von ACEi , in Abhängigkeit davon, ob ein freier Zeitkanal auf einer auslaufenden Leitung LRSIj oder auf einer einlaufenden Leitung LREIi zu prüfen ist.

Das Register LRE oder LRS, welches aus einer einzigen bistabilen Schaltung gebildet wird, zeigt in der Stellung "O" an, daß es sich um ein Wort der Belegungszustände einer Leitung LREI handelt und in der Stellung "1", daß es sich um ein Wort der Belegungszustände einer Leitung LRS.I handelt. Dieses Register wird durch die sequentielle Schaltung CCS , Fig.4c, -in den Zustand 0 oder 1 versetzt. Dem Register ACI ist ein Binär-Dezimal-Dekodierer DCI zugeordnet, welcher die Nummer des Zwischenschalters in das Dezimalsystem überträgt. Dem Register ACS oder ACE ist ein Binär-Dezimal-Dekodierer DLRI zugeordnet, welcher die Nummer der Zwischennetzleitung in das dezimale System überträgt. Jeder dieser Dekodierer hat 32 Ausgänge CIO bis CI3I für den Dekodierer DCI und LRIO bis LRI3I für den Dekodierer DLRI.

Die Fig. 6 stellt insbesondere den Zentralbelegungsspeicher

109827/1B88

MCO dar. Jedem Wort mit 32 Binärelementen des Speichers MCO ist ein logisches Gatter mit drei Eingängen POLE zum Steuern, Lesen oder Schreiben von Information zugeordnet, welche in diesem Wort enthalten ist. Diese Information erscheint am Ausgang des Speichers auf den 32 Informationsleitungen ebO bis eb31 > um in das Lese- und Schreibregister ELE (Leitungen IL, Fig. 3) übertragen zu werden. Die drei Eingänge dieser Steuergatter PCLE bestehen aus:

a) dem Ausgang des dem Register ACI zugeordneten Dekodieres, welcher den Zwischenschalter CIk liefert,

b) dem Ausgang des dem Register ACE oder ACS zugeordneten Dekodierers, welcher die Zwischennetzleitung LRIi liefert,

c) dem Ausgang, welcher präzisiert, ob es sich um eine Leitung LRSI oder LREI handelt und genügen, um ein Wort in diesem Speicher zu bestimmen.

Die dem Register ACI und dem Register ACS oder ACE zugeordneten Dekodierer haben jeder 32 Ausgänge, und das Register, welches anzeigt, ob es sich um eine einlaufende oder eine auslaufende ETetzleitung LREI oder LRSI handelt, besitzt zwei Ausgänge, die Anordnung der Kombinate'■■· * · führt daher zu 32 χ 32 χ 2 = 2048 Gattern mit drei Lese- oder Schreibeingängen im Zentralspeicher der Belegungszustände.

Der Zentralspeicher der Belegung MCO enthält daher 2048 Worte zu 32 Binärelementen. Er besitzt am Ausgang 32 Informationsleitungen, um im Speicher zu lesen und hat am Eingang 32 Informationsleitungen, um in den ßpeicher einzuschreiben. Die gelesenen Informationsleitungen bilden

109827/1688

die Eingänge des Lese- Schreibregisters, und die Informationsleitungen zum Einschreiben IE bilden die Ausgänge des Lese-Schreib-Registers (sjäie RLE, Pig.3).

Die Lese^ und Schreiboperationen erfolgen über dasselbe Gatter mit drei Adressiereingängen und über eine allgemeine Steuerung, und zwar des Lesens oder des Schreibens. Dieses Lese- oder Schreibverfahren wird verwendet, und zwar entweder in den vorübergehenden Speichern aus Ferritkernen oder in den vorübergehenden Speichern aus Halbleitern, beispielsweise in der MOS-Technik. Die Leitungen der allgemeinen Lesesteuerung CL ( Bezugszeichen 13 ) kommen von der sequentiellen St euer schal t,ung der Fig.4c. Zu diesen sind die Leitungen der allgemeinen Schreib schaltung CE analog (Be zug sz eichen

Die Fig. 7 gibt eine genauere Darstellung des Lese- und Schreibregister ELE , der Auswahlschaltung CC, des Zeitkaid.-registers RVT mit dem Dezimal-Binär-Kodierer CDB und des Binär-Dezimal-Kodier er s DBD, die ihm zugeordnet sind.

Das Lese-Schreib-Register LRE umfaßt 32 bistabile Schaltungen BO, BI... B31} jedes dieser bistabilen Elemente kann mit Hilfe eines Gatters OU oder von der Leitung IL der gelesenen Information in dem Speicher der Belegung MCO (Fig.6) positioniert sein, und in diesem Falle sind die 32 bistabilen Elemente gleichzeitig positioniert oder aber über eine Steuerung, bzw. einen Befehl , der vom Binär-Dezimal-Dekodierer DBD der Nummer des Zeitkanals derselben Fig.7. In diesem letzten Fall ist die Steuerung individuell, d.h. , daß nur ein bistabiles Element positioniert wird, welches durch DBD bezeichnet ist. Die Positionierung erfolg—t mit "1" oder mit "0", was davon abhängt, ob es sich darum handelt, die Belegung oder die Freigabe eines Zeitkanals zu bezeichnen.

Die Auswahlschaltung CC umfaßt 32 Eingänge (welche die 32

2 7/1688

Ausgänge des RegistersHLE darstellen) und 33 Ausgänge . Die Ausgänge O "bis 31 geben die Nummer des ersten freien Zeitkaufs an, von links ausgehend und der Ausgang 32 gibt an, daß kein Zeitkanal auf der in der Prüfung befindlichen Zwischannetζleitung frei ist. Die Auswahlschaltung CC hat daher zur Aufgabe, den ersten freien Zeitkanal einer in der Prüfung befindlichen Leitung anzuzeigen. Diese Auswahlschaltung wird aus einem Netz von in Reihe geschalteten UND-Gattern "ET" und Invertern "I" gebildet, wobei der Ausgang O anzeigt, daß das Binärelement O auf O ist, daher , daß der Zeitkanal YTO frei ist, während der Ausgang 1 anzeigt, daß das Binärelement O auf 1 ist und daß das Binärelement 1 auf O ist, daher, daß der Zeitkanal VT1 frei ist und so weiter bis zum Ausgang 31» welcher anzeigt, daß alle Zeitkanäle von VTO bis VT30 besetzt sind, aber, daß VT31 frei ist, während der Ausgang 32 anzeigt, wie es bereits gesagt wurde, daß alle Zeitkanäle besetzt sind.

Die Schreibleitungen IE1 , IE2, IE3,....IE31 sind Ableitungen von den Ausgängen des Lese- und ßchreibregisters RLE und bilden die Leitungen IE zum Einschreiben in den Speicher MCO der Belegungszustände.

Die Schaltung des Dezimal-Binär-Kodierers CDB besteht aus ODER-Gattern "OU", von P1 bis P5. Sie ermöglicht es, eine Dezimalzahl zwischen 0 und 31 in 5 Binärelemente ia Binärsystem umzuwandeln. Die Eingänge der ODER-Gatter bestehen aus den Ausgängen der Auswahlschaltung CC des freien Zeitkanals. Es wird ein Kodiernetz auf folgende Weise gebüüst, indem auf den Ausgängen 0 bis 31 folgende Ableitungen eingeführt werden:

13, Pur das Gatter P1: Ausgänge 1,3,5,7,9,11,15,17,19,21,23,25,27,

29,31

Für das Gatter P2: Ausgänge 2, 3, 6, 7, 10, 11, 14, 15, 18,

19, 22, 23, 26, 27, 30,

Für das Gatter P3: Ausgänge 4, 5, 6, 7, 12, 13, 14, 15, 20,

22, 23, 28, 29, 30, 31.

Für das Gatter P4: Ausgänge 8, 9, 10, 11, 12, 13, 14, 15, 24,

25, 26, 27, 28, 29, 30,

Für das Gatter P5: Ausgänge 16, 17, 18, 19, 20, 21, 22, 23,

24, 25, 26, 27, 28, 29, 30,

Jedes der fünf Gatter liefert am Ausgang den Zustand 0 oder 1. Somit erhält man am Ausgang eine Binärzahl mit 5 Binärelementen, welche die Binärnummer eines freien Zeitkanals angibt.

Das Register RVT des Zeitkanals besteht aus 5 bistabilen Elementen BA1, BA2....BA5.. Es empfängt seine Information entweder von den 5 ODER-Gattern P1 bis P5 der Schaltung der Dezimal-Binär-Kodierung CDB oder von den Registern VTl oder VTm, welche einen Teil des Registers RRI des Empfangs der Informationen darstellen (siehe Fig.4a). In diesem letzteren Fall sind es die Leitungen, die mit 4 bezeichnet sind, welche die Verbindung zwischen RRI und RVT gewährleisten. Die Eingänge in das Register RVT werden daher tatsächlich durch die Ausgänge der 5 ODER-Gatter gebildet, die mit K1 bis K5 numeriert sind. Die Ausgänge von RVT haben gleichzeitig, wie sie die Eingänge des Binär-Dezimal-Dekodierers DBD bilden, Ableitungen, welche die mit 6 bezeichnetan Leitungen bilden. Diese Leitungen bilden die Eingänge der Register VTl und VTm des Senderegisters der Information RCI (siehe Fig.4b).

Der Binär-Dezimal-Dekodierer DBD, welcher dem Register

109877/1688

RVT zugeordnet ist , hat seine Ausgänge von O bis 311 welche Eingänge des Lese-Schreib-Registers RItE derselben Fig. 7 bilden. Der Zweck dieses Dekodiereiffs besteht darin, zu bestimmen, daß das bistabile Element des Registers RLE auf "O" oder auf "1" vor dem Einschreiben des gesamten Wortes der 32 Binärelemente in den zentralen Speicher der Belegung MCO durch die Leitungen IE zu setzen ist. Dieser Befehl, "0" oder "1" einzuschreiben, kommt von der Schaltung der sequentiellen Steuerung CGS (Pig.4c). Die mit 19 bezeichnete Leitung gibt den Befehl zum Einschreiben der "0", die mit 20 bezeichnete Leitung gibt den Befehl zum Einschreiben der "1" . - Streckenführungs-Prüfungsbetrieb -

Nunmehr wird der Betrieb für den Fall der Streckenführungsprüfung beschrieben, wobei diese Information durch den Zentralrechner auf das Register FO der Fig. 4a gegeben wird.

Der logische Block der Entscheidung und der Steuerung BLDC empfängt in gleicher Weise vom Zentralrechner die Nummer des Ausgangsschalters ACSj und die Nummer des Eingangsschalters ACEi (Fig.4a) wobei die Streckenführungsprüfung darin besteht, die Nummer des Zwischenschalters ACI und die Nummern von VTl und VTm zu bestimmen.

Die Arbeitsweise der Anordnung ist folgende (Fig.1 und 3)s

Zu Beginn der Prüfung schreibt der logische Block der Entscheidung und der Steuerung (BLDC) den Wert "0" in den Teil ACI des Adressenregisters des zentralen Speichers der Belegung MCO und um das Wort von MCO zu lesen, welches der Leitung LREIi entspricht, schreibt er die Zahl "i" in den Teil ACE des Adressenregisters und schreibt "0" (beispielsweise) in das Binärelement, welches dem dritten Teil des Adressenregisters entspricht, wodurch angezeigt wird, daß es sich" um

109877/1688

eine einlaufende Netzleitung LEiEI handelt.

Die Nummer i ist somit durch die Nummer des Eingangsschalters bestimmt, welcher mit einem Zwischenschalter zu verbinden ist, und die Nummer J ist durch die Nummer des Ausgangsschalters bestimmt, welcher mit einem Zwischenschalter zu verbinden ist. Die direkte Beziehung zwischen der Nummer i des Eingangsschalters und der Hummer i der einlaufenden Netzleitung EREIi ebenso wie zwischen der Nummer j des Ausgangsschalters und der Nummer j der auslaufenden Netzleitung LRSIj besteht aufgrund der Struktur des Verbindungsnetzes und aufgrund des Gesetzes des Aufbaus der Verbindungen zwischen den Zwischenschaltern und den Eingangs- und den Ausgangsschaltern , wie dies in der Hauptanmeldung beschrieben ist.

Wenn die Netzleitung IBSIj des Zwischenschalters CH einen freien Zeitkanal enthält, schreibt die Logik der Steuerung BLDC die Nummer j in den Teil ACS des Adressenregisters und setzt das elfte Binärelement auf "1" , um anzuzeigen, daß es sich um die Prüfung einer Leitung LESI handelt, und zwar nachdem in ein Pufferregister des logischen Blocks BLDC die Nummer des Zeitkanals übertragen wurde, die im Register HVT kodiert ist und daß diese Nummer 1 ist.

Wenn die Leitung LRSIj des Schalters CH einen freien Zeitkanal enthält, überträgt die Logik BLDC den neuen Inhalt des Registers RVT in ein Pufferregister von BLDC und daß diese Nummer m ist. Die Streckenführnngsprüfung ist zu Ende, nachdem die Binärelemente der Belegung der genommenen Zeitkanäle auf 1 gesetzt sind. Diese Operation wird durch die Logik von BLDC gesteuert, und zwar durch übertragung der Nummern 1 mit m der Zeitkanäle zur Markierung von "besetzt" im Register RVT, welches den De-

109827/1688 .

!codierer erregt , der ermöglicht, das Binärelement auf "1" zu setzen, dessen "binär kodierte Summer sich in RVT befindet.

Wenn die Logik von BLDC keinen freien Zeitkanal findet, und zwar weder auf LREIi noch auf LRSIj des Schalters GH , steuert sie die Fortschaltung des Registers von 5 Binär element en (AOI) welches dann die Zahl 1 enthält, was der Adresse des Zwischenschalters CI2 entspricht und der oben genannte Prozess beginnt von neuem mit dem Einschreiben der Zahl i in AGE und von "0" in das elfte Binärelement, dann der Zahl j in AGS und von "1" in das 11. Binärelement.

Sooft sowohl auf der Leitung LREIi als auch auf der Leitung LRSIj des Zwischenschalters kein freier Zeitkanal gefunden wird, läßt die Logik BLDC die Nummer des in der Prüfung befindlichen Zwischenschalters vorrücken, und zwar durch Steuerung des Vorrückens des Registers von 5 Binärelementen (ACI), bis dieses Register die Zahl 31 enthält, welche der Adresse des Zwischenschalters CI32 entspricht. Wenn der Schalter CI32 sowohl auf der Leitung LREIi als auch auf der Leitung LRSIj keinen freien Zeitkanal besitzt, wird die Prüfung der Streckenführung angehalten: Es gibt keine mögliche Streckenführung, und die Verbindung kann nicht aufgebaut werden. Der anrufende Teilnehmer empfängt das Bezetztzeichen.

Eine genauere Arbeitsweise der Prüfung der Streckenführung wird nachfolgend angegeben, wobei die Schaltung der sequentiellen Steuerung CCS die folgenden Operationen bewirkt (Fig.4 bis 7):

1098??/1688

den Befehl , das Register ACI auf "O" zu setzen (Leitung 21, Fig.5),

die Übertragung der Nummer von ACSj in ACS oder ACE (Leitung 2, Fig.5),

den Befehl, das Register LHS oder LRE auf "1" zu setzen, in Abhängigkeit davon, ob die Nummer von ACS oder von ACE übertragen wurde (Leitungen 22 , Fig.5)?

Befehl, das somit bestimmte Wort des ZentralSpeichers zu lesen (Leitungen 13» CL, Fig. 6),

das Ergebnis des Lesens wird in das Register RLE übertragen, nachdem die Prüfung des ersten freien Binärelementes durchgeführt ist,

Befehl, den Ausgang des Dezimal-Binär-Kodiernetzes CDB (Fig.7) in das Register RVT (Leitungen 18, Fig.7) zu übertragen und entgegengesetzt, wenn kein Binärelement frei ist, wird das Vorrücken des Zählers ACI (Leitungen 7, Fig.5) befohlen, dann erneuter Lesebefehl des Wortes des bezeichneten Speichers (Leitungen 13, Fig.6).

In dem Fall, in welchem ein freier Zeitkanal auf LRSIj gefunden wird, steuert die Schaltung der sequentiellen Steuerung CCS durch die Leitungen 17 die übertragung des Registers HVT (Fig.7) auf die Register VTm des Benderegieters RCI (Fig.4b). Diese Übertragung erfolgt mit Hilfe der Leitungen 6,

Schließlich wird die Nummer von ACEi des Registers RHI (Fig.4&) in daß Register ACS oder AOE der Hg.5 durch die Leitungen übertragen, welche mit 3 bezeichnet sind und es wird das bistabile Element auf ¹¹O¹¹ positioniert

1098??/1688

(LRS oder LRE) , um in der Prüfung des freien Zeitkanals auf der Netzleitung LREIi fortzufahren.

Die Schaltung der sequentiellen Steuerung CCS steuert dann das Lesen des Wortes des Zentralspeichers, welches durch die neue Adresse bestimmt ist, und wenn ein Binärelement dieses Wortes auf "O" gesetzt ist, d.h. , wenn ein Zeitkanal frei ist, erfolgt die Steuerung der Übertragung des Ausgangs des Dezimal-Binär-Kodierers CDB in das Register RVT (Fig.7) , dann die Übertragung des Registers RYT in das Register VTl des Senderegisters (Fig. 4-b) in analoger Weise zu derjenigen, die für VTm vorliegt.

Schließlich erfolgt die Übertragung des Registers ACI (Fig.5) durch die Leitungen, welche mit 5 bezeichnet sind, in das Senderegister ACI (Fig.4b).

Wenn kein freier Zeitkanal gefunden wird, steuert die sequentielle Schaltung CCS das Vorrücken des Zählers ACI (Fig.5) durch die mit 7 bezeichneten Leitungen, und die Operationen beginnen erneut mit dem neuen Inhalt des Registers ACI, d.h. , für den folgenden Zwischenschalter.

Die folgenden Steuerungen, bzw. Befehle erfolgen erneut,

tfbertragungsbefehl von ACSj in ACS oder ACE...usw

In dem Fall, in welchem ein freier Zeitkanal auf LRSIj und auf LREIl gefunden wurde, befiehlt die Schaltung der sequentiellen Steuerung CCS folgende Operationen:

die Übertragung von VTl des Senderegisters (Fig.4-b) in das Register RVT durch die Leitungen, welche mit 6a bezeichnet sind, daß das bistabile Element LRS oder LRE auf ¹¹O" gesetzt wird, (Fig.5) und die Übertragung der

Nummer von AOEi des Empfangsregisters RHI (Fig.4a) in das Register ACS oder ACE (Fig.5).

Das Lesen des Wortes des Zentralspeichers der Belegung, welches durch die Adresse ACI bestimmt ist (was schon durch die Adresse ACEi und IBE positioniert war),

daß das Binärelement auf "1" gesetzt wird, welches durch das Register RVT und den zugeordneten Dekodierer DBD bestimmt ist, im Lese-Schreib-Register RLE,

das Einschreiben im Zentralspeicher auf derselben Adresse des neuen Inhaltes des Lese-Schreibregisters,

die Übertragung des Registers ACSj des Empfangsregisters RRI (Fig.4a) in das Register ACS oder ACE (Fig.5),

daß das bistabile Element LRS oder LRE auf "1" gesetzt wird,

das Lesen des Wortes des Zentralspeiehers der Belegung MCO, welches durch diese neue Adresse bestimmt ist,

die Übertragung in RVT (Fig.?) des Registers VTm des Senderegisters durch die mit 6a bezeichneten Leitungen,

den Befehl, im Lese-Schreib-Register das durch das Register RVT und den zugeordneten Dekodierer DBD bestimmte Binärelement auf "1" zu setzen,

das Einschreiben des neuen Inhaltes des Lese-Schreib-Registers in den Zentralspeicher bei derselben Adresse.

Die Schaltung der sequentiellen Steuerung CCS steuert an-

109827/1688

schließend die Übertragung der Information zum Zentralrechner durch die Leitungen EOC (Hg.4b) , welche im Senderegister ECI enthalten ist, nämlich die Funktion der positiven Streckenführungsprüfung, d.h.:

die Nummer von VTl auf LREIi
die Nummer von VTm auf LRSIj

wobei der Zentralrechner schon die Hummern der Schalter

ACSj und ACEi disponiert, d.h. , die Nummern von λ

LRSIj und LREIi . '

Wenn die Prüfung negativ ist, zeigt die übertragene Funktion an, daß keine Streckenführung verfügbar ist, und der Inhalt des Registers ist O (ACI, VTl und VTm).

Nachfolgend wird ein weiterer Betriebsfall beschrieben, und zwar für den lall der Freigabe einer Streckenführung_o Nach dem Empfang der Funktion FO der Freigabe der Streckenführung durch den Block BLDC empfängt das Empfangsregister RRI (Fig.4-a) die erforderlichen Informationen zur Ausführung, d.h.:

die Adresse ACI des Zwischenschalters,

die Adressen ACSj und ACEi der Schalter, welche die Netzleitungen LRSIj und LREIi der Verbindung mit ACI haben,

die Nummern der Zeitkanäle VTl und VTm der Zeitkanäle, welche auf LREIi und LRSIj frei zu geben sind. Die Freigabe der Streckenführung besteht, nachdem die Worte der Si&erspeicher MOS, MCI und MCE gelöscht sind, darin, die Löschung der Binärelemente der Belegung im Zentralspeicher MCO durchzuführen. Die Worte der ßteuerspeicher werden frei,

109829/1683

ohne den logischen Block der Entscheidung und der Steuerung BLDC einzuschalten. Hingegen greift der Block BLDC zur Freigabe des Speichers MCO ein.

Der Betrieb der Anordnung ist folgender (Figuren 1 und 3):

der logische Block BLDC überträgt die Nummer von CIk , d.h., die Anzahl k in dem Teil ACI des Adressenregister, dann die Zahl j in dem Teil ACS, setzt das 11. Binärelement auf "1" , um LRSIj freizugeben und um die Anzahl m (Nummer von VTm) in das Register RVT zu übertragen.

Der logische Block BLDC steuert zunächst das Lesen des bezeichneten Wortes von MCO, dann die Löschung (setzten auf "0") des durch m bezeichneten Binärelementes und schließlich das erneute Wiedereinschreiben des Inhaltes des gelesenen Wortes.

Der logische Block BLDC fährt mit der Freigabe von VTl auf der Leitung LREIi von CIk fort und überträgt dazu, ohne den Inhalt von ACI zu verändern, die Zahl i in ACE, setzt das 11. Binärelement auf "0" und überträgt die Zahl 1 (Nummer von VTl) in RVT .

Der logische Block BLDC steuert dann das Lesen des von MCO bezeichneten Wortes, dann das Löschen des durch 1 bezeichneten Binärelementes und schließlich das erneute Wiedereinschreiben des Inhaltes des gelesenen Wortes.

Eine genauere Betriebsweise der Freigabe der Streckenführung wird nachfolgend angegeben, wobei die Schaltung der sequentiellen Si&erung CCS die folgenden Operationen bewirkt (Figuren 4 bis 7):

Freigabe des Zeitkanals VTl von LREIi des Zwischenschalters

Übertragung des Inhaltes von ACI des Empf angsregisters KRI (SIg.4a) in das Eegister ACI (Fig.5) durch die mit 1 bezeichneten Leitungen,

Übertragung von ACEi des Empfangsregisters RRI (Fig.4a) in das Eegister ACE oder ACS (Fig.5) durch die mit 3 bezeichneten Leitungen,

Übertragung von VTl des Empfängeregisters ERI (Fig.4a) ä

in das Eegister EVT der Fig.7 durch die mit 4 bezeichneten Leitungen,

auf - O - setzen des bistabilen Elementes LES oder LRE durch die mit 22 bezeichneten Leitungen, Steuerung des Lesens des Wortes des zentralen Speichers der Belegung MCO , welches durch die Adresse im Platz in den Registern bestimmt ist und anschließende Übertragung dieser Information in das Lese-Schreib-Eegister LRE (mit 13 bezeichnete Leitungen, Fig. 6 und Übertragung Fig.7)i

Steuerung des auf - O - Setzens des Binärelementes des ^

Leseregisters ELE, welches durch das Eegister EVT ™

bestimmt ist und des zugehörigen Dekodierers DBD (Fig.7) durch die mit 19 bezeichneten Leitungen,

Steuerung des Einschreibens in den Zentralspeicher MCO in derselben Adresse des neuen Inhaltes des Eegisters BLE , wobei die Steuerung durch die mit 14 bezeichneten Leitungen erfolgt,(Fig.6), und das Übertragen von ELE in MCO wird mit Hilfe der Leitungen IE und ELE bewirkt (Fig.7).

Freigabe des Zeitkanals VTm von LRSIJ des Zwischenschalters

109827/1688

Sie erfolgt durch analoge Operationen zur Freigabe von VTIi

übertragung von ACSj in das Register ACS oder ACE (Fig.5) durch die mit 2 bezeichneten Leitungen,

übertragung von VTj des Empfangsregisters BEI (Fig.4a) in das Register RVT der Fig.7 durch die mit 4 bezeichneten Leitungen,

auf -"1" - Setzen des bistabilen Elementes LRS oder LRE (Fig.5)ι Steueruigdes Lesens des Wortes des Zentralspeichers der Belegung MCO, welches durch die Adresse im Platz in den Registern bestimmt ist und anschließende Übertragung dieser Information in das Lese- und Schreibregister RLE (mit 13 bezeichnete Leitungen, Fig.6 und Übertragung Fig.7),

Steuerung des auf -^MO"- Setzens des Binärelementes des Leseregisters RLE , welches durch das Register RVT bestimmt ist und des zugehörigen Dekodierers DBD (Fig.7), d.h., des Binärelementes der Belegung des Zeitkanals VTm.

Steuerung des Einschreibens in den Zentralspeicher MCO in derselben Adresse des neuen Inhaltes des Registers RLE , wobei die Steuerung durch die mit 14 bezeichneten Leitungen erfolgt (Fig.6) und die Übertragung von RLE in MCO erfolgt mit Hilfe der Leitungen IE von RLE (Fig.7).

Diese Operationsgruppe vervollständigt die Freigabe einer Streckenführung, und zwar entweder vom Anrufer zum Angerufenen oder vom Angerufenen zum Anrufer.

- Patentansprüche -109827/1688

Claims (1)

1. - 31 -

   Patentansprüche

   Vorrichtung zur Prüfung der Streckenführung mit einem Zentralspeicher der Belegungszustände, wie in der ersten Zusatzanmeldung (P 20 31 784.4-) , insbesondere zur Anwendung in einer Selbstwahl-Fernmeldeeinrichtung , mit einem Zentralrechner und mit einem Verbindungsnetz mit Zeitschaltung und mit Zeitstufen, die aus einer Eingangsstufe, einer Zwischenstufe und einer Ausgangsstufe bestehen, wobei die Eingangsstufe η Eingangsschalter mit η Eingängen und höchstens 2n - 1 Ausgängen, die Zwischenstufe höchstens 2n - 1 Zwischenschalter mit η Eingängen und η Ausgängen und die Ausgangsstufe, ebenso wie die Eingangsstufe, η Ausgangsschalter mit höchstens 2n - 1 Eingängen und/Ausgängen aufweist, wobei jeder Eingangsschalter, wie jeder Ausgangsschalter, durch eine Zwischennetzleitung mit allen Zwischenschaltern verbunden ist, wobei jeder Schalter eine analoge interne Struktur hat, iiudem er einen Pufferspeicher und einen Steuerspeicher besitzt, nach Patent...(Patentanmeldung 20 25 102.9), dadurch gekennzeichnet , daß der Zentralspeicher der Belegungszustände mehrere spezialisierte Organe aufweist:

   einen Block logischer Funktionen zur Entscheidung und zur Steuerung , der in permanenter Verbindung mit dem Zentralrechner, sequentiell die verschiedenen Organe des Steuerspeichers anweist und steuert , ein Adressenregister der Verbindungsschalter in einer Verbindung, einen Adressendekodierer, welcher den Zugang zu einem Speicherblock ermöglicht, der die Zahl der Worte enthält, · welche allen Zwischenaktζleitungen der Zentrale entspricht, wobei jedes Wort soviel Binärelemente enthält, wie es

   109827/1688

   Zeitkanäle in einer Zwischennetzleitung gibt, ein Lese- und Schreibregister, welches dem Speicherlöbck zum Lesen oder Schreiben, eines Wortes des Speichers zugeordnet ist, eine Auswahlvorrichtung des freien Zeitkanals, ein Register der freien Zeitkanäle, welches am Eingang einem Dezimal-Binär-Kodierer und am Ausgang einem Binär-Dezimal-Kodierer zugeordnet ist, welches die Nummer des im Speicher einzuschreibenden oder zu löschenden Zeitkanals angibt, und zwar in Abhängigkeit davon, ob es sich um die Prüfung oder die !freigäbe der Streckenführung handelt und andererseits zur Verbindung der Organe und der Verbindungen mit dem Zentralrechner, die so beschaffen sind, daß die Vorrichtung ebenso gut zur vorbereitenden Prüfung der Streckenführung beim Aufbau der Verbindung wie auch zur !freigäbe der Streckenführung am Ende der Verbindung geeignet ist, und daß der Zentralspeicher der Belegungszustände ermöglicht, in jedem Augenblick den Belegungszustand aller Zwischennetzleitungen und ihrer Zeitkanäle für die Anordnung des Verbindungsnetzes zu kennen.

   2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,, daß der Block der logischen IHinktionen zur · Entscheidung und zur Steuerung drei Hauptteile umfaßt:

   Ein Empfangsregister der Informationen vom Zentralrechner, ein Senderegister der Informationen zum Zentralrechner und eine sequentielle Steuerschaltung der logischen Operationen für die Prüfung der Streckenführung und für die Freigabe der Streckenführung in der Weise, daß ein einziges geeignetes Organ dafür vorgesehen ist, um einerseits die Ausführung der Befehle des Zentralrechners für die verschiedenen Organe zu übersetzen und zu überwachen, in—dem der Zentralspeicher der Belegung gebildet wird und um andererseits demselben

   109822/1688

   Zentralrechner die ihn betreffenden neuen Belegungszustände zuzuführen.

   3. Vorrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet , daß die Schaltung zur Sequentiellen Steuerung in der Weise betrieben wird, daß der Sutohbefehl (oder der Prüfbefehl) der Streckenführung im wesentlichen darin besteht, die einlaufenden und die auslaufenden Zwischennetzleitungen zu kennen, deren Kenntnis dem Block der logischen !Funktionen der Entscheidungen und der Steuerung durch den Zentralrechner gegeben wurde, um einen Zwischenschalter zu bestimmen, welcher einen freien Zeitkanal auf der dann einlaufenden Zwischennetzleitung besitzt, indem dieser Zwischenschalter bewahrt wahrt wird, um weiterhin bei entsprechendem Vorhandensein einen freien Zeitkanal auf der auslaufenden Zwischennetzleitung zu bestimmen und bei der dann vorliegenden Kenntnis der zwei Zwischennetzleitungen und der zwei entsprechenden einlaufenden und auslaufenden Zeitkanäle diese in den Zentralspeicher als neue Belegungszustände dieser zwei Zwischennetzleitungen einzuschreiben und den Zentralrechner von der positiven Prüfung der Streckenführung un_d den Elementen, welche dieselbe bestimmen, zu informieren.

   4. Vorrichtung nach Anspruch 1 und 2, dadurch gekennzeichnet , daß die Schaltung der sequentiellen Steuerung in der Weise betrieben ist, daß die Steuerung der Freigabe der Streckenführung im wesentlichen daraus besteht, bei Kenntnis der Nummer des verwendeten Zwischenschalters, der Hummern der einlaufenden und der auslaufenden Zwischennetzleitungen und der Nummern der verwendeten entsprechenden Zeitkanäle, deren Kenntnis dem logischen Block zur Entscheidung und zur Steuerung durch den Zentralrechner gegeben wurde, sobald die Verbindung in dem Verbindungsnetz durch Löschung der Worte der Steuerspeicher

   109827/1688

   in den Eingangs- , Zwischen- und Ausgangs schaltern zu Ende gegangen ist, daß die Löschung der Binärelemente der entsprechenden Belegung der Worte des Belegungsspeichers erfolgt, die somit dadurch erfolgt, daß nach übertragung der Nummer des Zeitkanals der auslaufenden Zwischennetzleitung in das Register der Zeitkanäle und nach dem Lesen des Wortes der Zwischennetzleitung, welches im Belegungsspeicher steht, dann die Löschung des Binärelementes der Belegung der Nummer des Zeitkanals und das Wiedereinschreiben des somit erreichten neuen Wortes in den Zentralspeicher vorgenommen werden, und zwar erfolgt dies in analoger Weise für die Löschung des Binärelementes der Belegung des Zeitkanals der einlaufenden Zwischennetzleitung unter Beachtung der Bewahrung derselben Nummer des Zwischenschalters.

   5· Vorrichtung nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß das Lese- und Schreibregister aus 32 binären bistabilen Elementen aufgebaut ist, deren Eingänge mit den jeweiligen Ausgängen von 52 logischen ODER-Gattera verbunden sind, daß jedes ODER-Gatter zwei Eingänge aufweist, daß der eine aus einer Ausgangsleseleitung des Speichere der Belegung und der andere^ aus einer Auegangsleitung des dem Register des Zeitkanals zugeordneten Binär-Dezimal-Dekodierers besteht, daß die Ausgänge des Lese-Schreib-Registers einerseits mit den Eingängen der Auswahlschaltung und andererseits mit den Eingängen des "El η Schreibens des Belegungespeichers in der Weise verbunden sind, daß in der Prüfung der Streckenführung ein freier Zeitkanal durch die Auswahlschaltung ausgewählt werden kann und dessen Einschreiben nachfolgenden in den Speicher der Belegung zur übertragung des neuen Zustendeβ erfolgen kann·

   109822/1688

   !!!!:;¹ "ΙΙΓΙΙΙΙΒΙΒΊΙ »T™!!'»,"! ^1J

   ■" ' ' H"!!ⁱiii^|1!:^:!:!^:i!"iJ^lMⁿ "' i" '"

   - 55 -

   Vorrichtung nach Anspruch 1 bis 5» dadurch gekenn zeichnet, daß die .Adressenregister ein Adressenregister des Zwischenschalters (AOI) , ein Adressenregister des Eingangs- oder des Ausgangsschalters (AOE oder AOS) , ein Register zur Auswahl zwischen Eingangs- und Ausgangs-Netzleitungen (IBE oder IES) aufweisen, daß dem Register ACI ein erster Binär-Dezimal -Dekodirer (DCI) und dem Register AOE oder AOS ein zweiter Binär-Dezimal-Dekodierer (DIEI) zugeordnet sind, daß diese Dekodierer die Binärzahl in eine Dezimalzahl in der Weise umwandeln, daß im Falle der Freigabe der Streckenführung die Dekodierer AOI, ACE oder AOS und IEE-IES durch Übertragung des logischen Blocks zur Entscheidung und zur Steuerung (BLDC) die Informationen vom Zentralrechner empfangen haben, dieselben dekodiert und dem Zentralspeicher der Belegung (MCO) zugeführt haben, welcher somit durch Lesen das Wort bestimmt, welches der hinlaufenden oder der auslaufenden Zwischennetzleitung und dem Zwischenschalter entspricht, daß dieses Wort dann in das Leseregister (RLE) , wo darüberhinaus die Nummer des Zeitkanals, welcher der Zwischennetzleitung entspricht, ebenfalls vom logischen Block BLDO übertragen wurde, daß das auf -0- Setzen des entsprechenden Binärelementes (eb) dann ausgeführt ist und daß der neue Inhalt des Lese-Schreib-Registers (RLE) in den Zentralspeicher der Belegung (MOO) übertragen ist.

   Vorrichtung nach Anspruch 1 bis 6, dadurch gekenn zeichnet , daß federn Wort mit 32 Binärelementen des Zentralspeichers der Belegung ein logisches UND-Gatter mit drei Eingängen zur Steuerung des Lesens oder des Schreibens zugeordnet ist, daß die drei Eingänge durch eine erste Ausgangsleitung des Dekodierers der Nummer des Zwischenschalters, durch eine zweite Ausgangs-

   109827/1688

   leitung dee Dekodierers der Nummer des Eingangsschalters oder des Auegangsschalters und durch eine dritte Leitung gebildet sind, welche präzisiert, ob die Zwischennetzleitung ©inlaufend oder auslaufend ist, daß diese drei Eingänge die genaue Bestimmung eines einzelnen Wortes des Speichers ermöglichen, welches die Hummer der einlaufenden oder der auslaufenden Zwischennetzleitung ist, und daß die Ausgangsleitung des Gatters mit drei Eingängen das Lesen dieses Wortes des Speichers steuert.

   8. Vorrichtung nach Anspruch 1 bis 7i dadurch ge k e η η zeichnet, daß die Auswahlschaltung (OC) 32 Eingänge aufweist, welche aus den 32 Ausgängen des Lese- und Schreibregisters (BLE) bestehen, daß die 32 Ausgänge der Vorrichtung 32 Zeitkanälen einer Netzleitung mit einem zusätzlichen Ausgang entsprechen, welcher anzeigt, daß kein Zeitkanal auf der in der Prüfung befindlichen Zwischenneteleitung frei ist, daß die Auswahlschaltung aus einem Netz von 31 UND-Gattern und 32 Invertern besteht, die in Kaskade geschaltet sind, daß die zwei Eingänge eines UND-Gatters ETp der Ordnung ρ von dem Ausgang der Ordnung p-1 vom vorhergehenden Inverter und der Eingang der Ordnung ρ der Auswahlschaltung, der Ausgang dee UND-Gatters ρ einerseits mit dem Eingang des Inverters der Ordnung p+1 und andererseits mit dem Ausgang der Ordnung ρ der Auswahlschaltung in der Weise verbunden ist, daß der Ausgang O der Auswahlschaltung anzeigt, daß das Binärelement ebo auf O ist und somit , daß der Zeitkanal VTo frei ißt, daß der Ausgang 1 anzeigt, daß das Binärelement ebo auf 1 gesetzt ist und daß das Binärelement eb1 auf 0 gesetzt ist und somit, daß der Zeitkanal VT1 frei ist und soweiter , bis zum Ausgang 31, weldier anzeigt, daß alle Zeitkanäle von VTO bis VT30 besetzt sind, daß jedoch VT31 frei ist, daß der

   109877/1G88

   Ausgang 32 anzeigt, daß alle Zeitkanäle der in der Prüfung der Streckenführung befindlichen Zwischennetzleitung besetzt sind.

   1098??/1688

   Leersei te