DE2045833A1 - Schaltverbindung zwischen inte grierten Schaltungen - Google Patents

Description

Dr. phil. G. B. HAGEN Patentanwalt

8000 München 71 (Solin) München, den 7. September 1 970

Franz-Hals-Straße 21 Dr.H./^F'm

Telefon 796213

HEC 2770

Sharp Kabushiki Kaisha 22-22, Nagaike-cho, Abeno-ku Osaka (JAPAN)

aaltverbind\m,: aviselien integrierten

\ί> ο in al tunken

Priorität: 16. September 1969

Japan; Nr. 73434/1969

Die Erfindung bezieht sich auf eine Verbindungsanordnung für integrierte Schaltungen oder ähnliche und speziell auf eine verbesserte Verbindung einer Anordnung, die wenigstens eine integrierte Schaltung aufweist, bei der ein Mehrphasenschaltsystem verwendet wird.

Es sind ausführliche Forschungen im Gang, die sich mit integrierten Schaltungen für die elektronische Industrie beschäftigen. Der Bereich der elektronischen Computer und elektronischen Rechner und anderer digitaler Geräte befindet sich gegenwärtig in einem Zustand, in-dem solchen Geräten integrierte Schaltungen angepaßt werden, um sie zu miniaturisieren und ihre Leistungsfähigkeit zu erhöhen. Eine weitgehende Integration i3t für solche Geräte mit großer Geschwindigkeit vorangetrieben worden. Mit dem Portschreiten des Zusammenbaus zu integrierten Großanlagen

109817/1241

Bayerische Vereinebank München 820993

2770 - 2 -

(large scale integration) wurde es möglich, solche G-eräte ευ.ε wenigen integrierten Schaltungen zu bauen. Der üinbau solcher Gerate in die äquivalenten integrierten Schaltungen nach der herkömmlichen '.Technik "bringt große Schwierigkeiten mit sich wegen der großen Zahl von Verbindungεklemmen. Käufliche geschlossene Schaltungen für eine integrierte Schaltung sind begrenzt in der Zahl der erreichbaren Kontakte.

Eine solche Begrenzung bildet ein Hindernis für das Fortschreiten der Integration bzw. des Zusammenbaue integrierter Schaltungen. Pur den Fall, daß eine Menge von zu behandelnden digitalen Informationen größer ist als die maximal mögliche Kapazität bezüglich der Anzahl der Kontakte der integrierten Schaltung, sollte die Zahl der integrierten Schaltungsanordnungen erhöht werden. Mit anderen Worten ist der wichtigste Paktor bei der Entscheidung der benötigten Anzahl der integrierten Schaltungen die Zahl der Kcrtaktstellen und nicht die Zahl der Schaltungselemente.

Es sei angenommen, daß eine Mehrzahl Ausgangsstui'en in einer integrierten Schaltung mit den entsprechenden Ein_tangsstufen in einer anderen integrierten Schaltung verbunden werden sollen, Bei den integrierten Schaltungen wird ein allgemeines Mehrphasentaktgebersystem verwendet, iaatsprechai d den herkömmlichen Techniken werden eine Mehrzahl von Schaltungsansc^llissen allen Ausgangs- und üingongsstufen zugeteilt, um nach cu.iea v/eiterverbunden ^u werden. Die entsprechenden Kontaktanbchlüsse sind entsprechend mit jedem anderen Toc-r jeweils verschiedene Ver bindungsdrähte verbunden. In diesem .Fall ist die Ausgangsstuic in einer Vorrichtung gesteuert duiuh ein Phasen-eins-'I!a.ktßi^n;':I und da nn die Eingangestufe in der t.nderen Vorrichtung durch Phatjea-zwei-'i'n.ktüi^nale, wobei die gespeicherte Inforuation in der -Ausgangsstufe übertragen wird zur Einbau & stufe ^:iLt j.· 'ine besondere Leitung. Sowohl die .Aiis^angastufo c'ls aiu;h ν Ί.

109817/1241

·:Λ. ..;-. 3.·.. ν. τ,:;:::;;:. ^ j. ι '';:.ero 'ielße ist e an

109817/1241

nicht verwendet werden. Die Komplexität einer Schaltungsanordnung stellt kein sehr schwieriges Problem für die Schaltungsintegration dar. Es ist daher erwünscht, ein v/irksame a Schaltungssystem integrierter Schaltungen mit einer begrenzten Anzahl von Kontaktanschlüssen zu schaffen.

Ss ist Aufgabe der Erfindung, sine Verbindung für integrierte Schaltungen und ähnliches zu schaffen, die die Nachteile und Begrenzungen der herkömmlichen An or el nurige η vermeidet.

Sine andere Aufgabe eier Erfindung ist es, e'.ne wirksame Verbindung für integrierte Schaltungen bzw. integrierte G-rοßanlagen mit einer begrenzten Anzahl von Kontaktanschlüssen zu schaffen.

Liiine weitere Aufgabe der Erfindung besteht in der Schaffung einer Verbindung, bei der die notwendige Anzahl von IContaktanschlüssen der geschlossenen Schaltung zur Verbindung nach außen reduziert ist.

üiin(?weitere Aufgabe besteht in der Schaffung einer Verbindungsanordnung, in der eine Mehrzahl von Ausgangs- und Eingangsstuien entsprechend miteinander durch einen gemeinsamen Verbindungsdraht verbunden werden können.

Eine weitere Aufgabe der Erfindung besteht in der Schaffung einer Schaltungsanordnung, die Multiplexübertragung (timeshared transmission) zwischen den integrierten Schaltungen ermöglicht, ohne daß der Schaltungsauf wand vergrößert v/erden müßte.

Diese Aufgabe wird durch eine verbesserte Verbindungsanordnung gelöst,die einen ersten und einen zweiten Schalt un,_sblock aufweist* von

109817/1241

BAD ORIGINAL

Hj3G 2770 - ST-

deiien wenigstens einer eine integrierte Schaltung ist, daß der erste Schaltungsblock Kontaktmittel und eine Mehrzahl von Ausgan.-.sstuien und der zweite Schaltungsblock Kontaktmittel und eine Mehrzahl von Eingangsstufen aufweisen, daß die sich entsprechende Ausgangsstufe des ersten Sehaltungsblockes und Eingangsstufe des zweiten Schaltungsblockes als ■ ein Paar von Ausgangs- und Eingangsstufen arbeiten, daß innere Verbindungsmittel zum Untereinand'erverbinden der Stufen von wenigstens einem Sohaltungsblook und Verbinden der zusammengeschalteten Stufen mit den Kontaktmitteln desselben Blockes vorgesehen sind, daß die zusammengeschalteten Mittel zwischen den Kontaktmitteln des, ersten Blockes und i

den Kontaktmitteln des zweiten Blockes angeordnet sind, und da2 ein Generator zur Erzeugung einer Mehrzahl von Taktgeber-.signalfolgen mit jeweils unterschiedlichen Phasen und so mit den Paaren aus Ausgangs- und Eingangsstufen und dem Generator verbundene Steuermittel vorgesehen sind»daß ein Paar von Ausgangs -und Singangsstufen durch dieselben Phasentaktgebersignale gesteuert wird und dadurch eine Multiplexübertragung zwischen den Paaren über die gemeinsame Verbindung möglich ist.

Die wesentlichen Merkmale der Erfindung, durch die sich diese vom Stand der Technik unterscheidet, liegen darin, daß alle Paare der Eingangs- und Ausgangsstufen über eine einzige Ver- " bindung verbunden sind und daß jedes Paar der Ein- und Ausgangsntufen, die sich einander entsprechen, durch dieselben Phasentaktsignale gesteuert werden. Auf diese Weise ist nur ein Zuführungskontakt für jede integrierte Schaltung zur wechselseitigen Verbindung eines Paares aus Eingangs- und Ausgangsstufen notwendig. Für den iall, daß die integrierte Schaltung Multiphasentaktgebersysteine verwendet, besteht keine Notwendigkeit i'-'ir die Erzeugung einer Mehrzahl von Taktsignalreihen mit unter-

109817/1241

HEO 2770 - $ ~

schiedllchen Phasen.

Me Erfindung wird im weiteren anhand der Figuren im Zusammenhang mit einem Ausführungsbeispiel beschrieben. Van den ^iguren zeigen:

Fig. 1 ein Schaltungsdiagramm einer Grundausführung,

Fig. 2 ein Zeitdiagramm mit der Impulsfolge nach der in Fig. 1 dargestellten Schaltung,

Fig. 3A und 3B Schaltungsdiagramme von Schaltungen,

bei denen Mehrphasentaktgebersystenf- verwendet werden,

Fig. 4 ein Zeitdiagraoim mit Impulsen zur Erklärung des Betriebes des Mehrphasenschaltsystems,

Fig. 5 ein Blockschaltbild der ersten Ausführungsform,

Fig. 6 ein Schaltungsdiagramm der in Fig. 5 gezeigten Ausführungsform,

Fig. TA bis 7D Schaltungsdiagramme verschiedener Beispiele der Ausgangsstufen und

Fig. 8 ein Schaltungsdiagramm eines zweiten Ausführungsbeispieles.

Die ganze Verbindungsanordnung zur Verbindung zwischen zwei integrierten Schaltungen ist schematisch in Fig. 1 gezeigt. Zur Erklärung zeigt Fig. 1 die Verbindung zwischen vier Paaren

109817/1241

HEC 2770

von Ausgangs- und Eingangsstufen. Die ersten und zweiten integrierten Schaltungen 10 und 20 sind vom MOSFET (MOS-Feldeffekttransistor)-Typ. Solche MOS-Feldeffekttransistoren sind am "besten für die Schaltungsintegration geeignet wegen ihrer einfachen Herstellung. Der erste integrierte Schaltungs-"block 10 weist vier Ausgangsstufen auf, die aus mehreren Feldeffekttransistoren vom MOS-Typ bestehen. Der zweite Schaltungstilock 20 enthält vier Eingangsstufen aus MOS-Feldeffekttransistoren, Die Ausgangsstufen des ersten Schaltungs-"blocks 10 sollen nach außen zu den entsprechenden Eingangsstufen des zweiten Schaltungsblockes 20 führen. Die sich ein- I ander entsprechende Ausgangsstufe des ersten Blockes 10 und die Eingangsstufe des zweiten Blockes 20 wirken als ein Paar von Ausgangs- und Eingangsstufen.

Jede Ausgangsstufe 11, 12, 13, 14 in dem ersten Block 10 weist entsprechend wenigstens drei MOS-Feldeffekttransistoren T11-T22 auf.

Ein Satz aus drei Feldeffekttransistoren T11, T12 und T13 bildet eine Inverterstufe. Der Transistor T11 wirkt als Speicherelement für ,die zeitweise Speicherung einer elektrischen Ladung zur Aufnahme einer Bitinformation» Die Transitoren T12 * und 3113 dienen als Aufladewiderstand für dan Speichertransistor T11 . Die Quellen-Senken-Schaltung (S-D-Schaltung) der Transistoren T11 , T12 und T13 sind in Eeihe geschaltet. Die S-Elektrode des Transistors T11 ist geerdet, und D-Elektrode des Transistors TI 3 ist mit einer negativen Spannungsquelle VDD verbunden. Die Gitterelektrode des Transistors T11 ist mit der Eingangssignalquelle ,und die Gitterelektrode der zwei Transistoren T12 und T13

109817/1241

HEC 2770 - t

sind gemeinsam mit der Taktgeba?signalquelle verbunden.

Unterschiedliche Eingangssignale Ta, TF, Tc und Td" werden in den entsprechenden Inverterstufen 11, 12,' 13 und 14 oder bei den Gitterelektroden der Speichertransistoren T11, T14, T17, T20 zugeführt. Jede Inverterstufe 11, 12, 13,- 14 ist an der letzten Stufe in dem Schaltungsblock 10 angeordnet, und natürlich sind verschiedene Stufen vom MOS-Felj^deffekttransistortyp in den vorhergehenden Stufen dieser Inverterstufen hinzugefügt.

Taktgeberimpulsfolgen <ζί1 , φ2, 0 und φ 4 werden entsprechend in den Gitterelektroden der ladetransistoren T12, T13, T15, T16, T18, T19, T21 und T22 zugeführt. Wie in Fig. 2 gezeigt ist, sind die Taktgeberimpulse /oibis <js 4 gegeneinander phasenverschoben und überlappen sich nicht gegenseitig. Jeder Verbindung spunk t des Ladetransistorpaares ist zusammenverbunden, (sogenannte "verdrahtete-ODER"-Schaltung) in der geschlossenen Schaltung für diesen Schaltungsblock 10. Die zusammengeschalteten Verbindungspunkte führen über einen einzigen Kontaktpunkt 15 nach außen, der auf dem Unterboden des Gehäuses für die integrierte Schaltung 10 angebracht ist.

Jede der Eingangsstufen 16, 17, 18, 19 in der zweiten integrierten Schaltungsanordnung 20 weist eine Inverterstufe und eine Übertragungsstufe auf. Die Inverterstufen bestehen entsprechend aus wenigstens einem MOS-Peldeffekttransistor T23, T24, T25, T26, die als Speicherelemente für vorübergehende Speicherung wirken. Der Metransistor ist vorgesehen für den Speicherinvertertransistor, aber nicht gezeigt.

Die S-Elektroden (Quellelektroden) der Spa ichertransistoren T23 bis T26 sind geerdet, und die D-Elektroden (Senkenelektroden)

109817/1241

ε ..lid nit einer negetiven Poteiitialnuelle VDD verbunden. Die ent spree Ii end en Übertragungsstufen weisen einen MOb-Peldelffekttransistor T27, 223, T29, TpO auf. Eskt^eberinpulse ^1, φ?., φ3 unC φ\ v/erden entsprechend den G-itterel-.->"tradeu der Übertragungstraiisistoren ÜD27 "bis 230 auge-ί'^ΓΓΐϋ·ΐ. Das hei.3t, es v/erden dieselben Phasentalrtgeber impulse vn einer be stimmt en Ausgangsstufe zn dein transiator der entsprechenden j3ingen_osstufe sujefiihrt.

Die L-.,lektroden der Übertragungstransistoren T27 bis Ϊ30 sine] enigpreoh^ncl mit den G-itterelektroden der Speichcrxransistoren 223 bis 22ο verbunden, und die D-Elektroden sind λ

ausarxiiengeseaaltet. Die susammeiigeschalteten Punkte werden über einen einzigen Kontakopunkt 21 nach außen geführt, der ■an dem 'J-ehäuse des zweiten Blockes 20 befestigt ist. Auf diese "Weise sind beide kontakt ρ unk te 15 und 21 .miteinander über einen gemeinsamen Yerbindungsdraht 22 verbunden, und die wechselseitige Verbindung zwischen all den IDingangs-Ausga.ngsstufeiroaaren wird durch einen einzigen Verbindungsdraht 22 hergestellt.

In der folgenden Beschreibung wird zur Erklärung angenommen, daß die verschiedenen Jingangssignale Ta, Tb, Ic, Td entsprechend den 3-ittea?lektroden der Speicher transistoren Ϊ11, 1Ί4, Ϊ17 und 120 zugeführt werden. In diesel j?all bewirken \ die entsprechenden b'peichertränsistoren eine vorübergehende Spoioi'ierung der Inf'-j^iation, herrührend von der parasitären Belastbarkeit zwischen diesen G-itterelektroden und dem Substrat.

Auf das Auftreten der Taktgeberimpulse ^1 werden die Ladetransißtoren TI 2 und T13 in dem ersten Schaltungsblock 10 und der Übertragungstransistor T27 gMchzeitig leitend. Entsprechend

109817/1241

BAD

HEO 2770

ist ein Weg zur Übertragung der in dem Transistor T11 gespeicherten Information geschlossen. Pur den Pail, daß das an der D-Elektrode des Transistors T11 auftretende Ausgangssignal negativ ist, ist die parasitäre Belastbarkeit (parasitic capacitance) des Transistors T23 negativ geladen. Gleichzeitig befindet sich der Transistor T23 in nichtleitendem Zustand. Dieser Zustand hält an, bis zum Auftreten des nächsten Taktgeberimpulses φΐ. Unter diesen Bedingungen befinden sich alle anderen Ladetransistoren T12, T13, T15, T16, Π8, T19, T21 , .T22 und die anderen Übertragungstransistoren T27, T28, T29, T3O in nichtleitendem Zustand und die in dem Speichertransistor T11 gespeicherte Information wird den anderen Speichertransistoren nicht zugeführt, ausgenommen dem korrespondierenden Speichertransistor. Das Ausgangs signal von der D-Eiktrodeydes Speichertansistors T23 wird verwendet zur Schaltungsbetätigung der folgenden Stufen in dem zweiten Block 20.

Werden den Ladetransist)ren^rJi5 und T16 an dem Übertragungstransistor Ί28 Taktgeberimpulse i>2 zugeführt, dann werden diese Transistoren T15, T16 und T28 leitend. In diesem Moment wird ein Übertragungsweg für die in dem Transistor T14 gespeicherte Information geschlossen. Auf diese Weise wird die in den Speichertransistor T17 und T20 gespeicherte Information zu den entsprechenden Transistoren T25 und T26 übertragen , ohne daß sie auf die anderen Informationen einwirkt. Abweichend von dieser Anordnung ist entsprechend der herkömmlichen Technik im Bereich der integrierten Schaltung Jeder Verbindungspunkt des Ladepaares entsprechend verbunden i)£t dem entsprechenden Übertragungstransi st or durch exklusiven Kontaktpunkt und exklusiven Draht, wordurch eine große •Anzahl von Kontaktpunkten notwendig wird.

Fig. 3A zeigt eine Speicherschaltung, bei der ein· Mehrphasen-

109817/1241

2770 41

tairbschaltsysY,e>ü (multi-phase gating logic system) veruendet wir-ά. Die gezeigte Cchaltung weist eine 1-Bit-Jj¹IiP-Pl ο ρ-Schaltung in einem dynamiseIien Schieberegister von zwei G-ruppon aus drei Transistoren T31, T32_r T33 und T 3 4« -33 r T36 auf. Die 3-D-Schaltung en von zwei Paaren sind entsprechend in lie ine geschaltet. Die D-Elektrode des Trancist οι·ε 231 und di^. G-_a_ektrode des Transistors T33 und it·: Gitterelektrode de.o letzteren sind nit der ersten Eakt- _r¹,3j:i:.:ip'alGCLi.^-lle φ Λ verounöen. Die G-itteieLelitroden des ■I'i'oiiEistoi.s Ί'31 und des Sraiisistors 232. sind entsprechend mit der oiiinf/an^ssi^iialq.uelle Sin und der aweiten !Dalctgeberimpulscu3lie /2 verl-unden.

In der ooen beschriebenen Vfeise sind die S-Elektrode des !Transistors ϊ'54, die Gitter- und die D-Blektroden des i'raneistnrs !5^:i nit der dritten ^rfaktgeberimpulsq.uelle φ3 Λ^-erbunden, Die G-itterelektrode des Transistors Ί35 ist mit der vierten Talvtgeberimpulsquelle ^verbunden. Die Gitterelektrode des !Transistors Ϊ34 ist mit der D-Elektrode des Sransistors T32 verbunden.

".Teiui dec Sin_oaia^ssignal Sin mit hohem liiveau und der erste ialrt^eoerimpuls φΛ den ent spr seilend en Elektroden zugeführt warden, behaltet d«r Transistor 233 εη. Die parasitäre Be-Iast .YCi₂, des 2r:nsistors T"4- ist auf ein negatives Potential * geladen von do::i Ssictgeberimpuls φ\ über den Transistor T33· Dir;sprechend ist das G-itterpotential des Transistors Ϊ34 unbedingt negativ, so daß die gespeicherte Information freigegeben wird. Sei Auftreten des zweiten Taktgeberimpulses φζ schalten die Transistoren T31 und T32 an, \ieil das Potential negativ ist. In dieser Taktgeberperiode wird die parasitäre Belastbarkeit durch die Transistoren T31 und T32 entladen und damit das Potential am Punkt A null. Dieser Zustand wird fort-

109817/1241

BAD ORIGINAL

HEG 2770 "44 ~

gesetzt unabhängig vom Auftreten eines zweiten Taktgeberimpulses φ2.. Wenn der dritte Taktgeberimpuls fö zugeführt wird, wird das Potential im Punkt 13 negativ und die Gitterspannung des Transistors T34 null. Anstelle des Auftretens eines vierten laktgeberimpuleeB $A wird der Punkt B ungeladen und entsprechend dem Eingangssignal Sin.

Durch die obige Schaitungsoperation ist das Eingangssignal verschoben und gespeichert in der parasitären Belastbarkeit als Folge der Serie von vier Phasentaktgeberimpulsen. Pig. 4 zeigt die Impulsfolge der oben erklärten Speicheroperation.

der

Jig. 5B zeigt die /in der Fig. 3A gezeigten Schaltung äquivalente Speicherschaltung. Sie weist vier Paare aus drei iransistorreihen T37, 138, T39; T4O, T41, Ϊ42; Ί43, 144, 245 und T46, T47, T48 auf. Der Betrieb der Schaltung ist im wesentlichen derselbe wie der in Fig. 3A.

Gemäß der Erfindung ist jede Stufe in unterschiedlichen Maße aufgeteilt, und das hat eine wesentliche Eigenschaft der Erfindung zur Folge. Beispielsweise sind ira Fall der letzter. Stufe des SpeichersX die ganzen vier Paare des Inverters integriert in dem zweiten Block 20. Im Fall des Speichers Y sind drei Paare in dem ersten Block' 10 und das verbleiben-de vierte Paar in dem zweiten Block 20 integriert. In dem Speicher W sind die entsprechenden zwei Paare in dem ersten und zweiten Block 10 und 20 integriert. In dem Speicher M ist das eine Paar im ersten Block 10 und die verbleibenden drei Paare in .dein zweiten Block 20 integriert. Einzelheiten dieser Verbindungen sind in Fig. 6 gezeigt.

Die Figuren 7A bis 7D zeilen verschiedene Beispiele von Ausgangsstufen des ersten Blockes 10. Der Betrieb jedes der Elemente ist aus der obigen Erklärung und der herkömmlichen " Technik zu verstehen.

109817/1241

51 S ·

H3O 2770 - 43 ""

Pig. 3 zeigt eine zweite Ausführung gemäß der Erfindung'. Es ist eine Verbindungsanordnung gezeigt, in der ein Tastenfeld 50 und eine integrierte Schaltung 60 verbunden sind. In dem Tastenfeld 50 ist die Gruppe der numerischen Tasten KO bis K9 in zwei Gruppen unterteilt. Eine Gruppe wird durch erste Taktsignale 11 und die andere Gruppe durch zweite Taktsignale T2 gesiaiert. Jedes Schaltpaar der einen oder der anderen Gruppe ist zusammengeschaltet und zu den liontaktpunkten 51 bis 55 geführt. Der zweite Schaltungsblock 60 ' weist eine Mehrzahl von Speicherschaltungen auf, die jeweils aus D-]?lip-J?lop-Schaltungen Έ0 bis ΪΊ0 und zwei Rückführungs- a

gliedern GO1 bis 6102 bestehen. Das Rückführungsglied wird durch jedes der Taktgebersignale T1 und T2 gesteuert.

Patentansprüche -

1 0 9817/1241

Claims (1)

1. HlG 2770

   Pat e η t a η s pr Li c he

   ( 1.)Schaltverbindungsanordnung, dadurch gekennzeichnet, dai3 ein erster und ein zweiter Schaltungsblock (10, 12) vorgesehen sind, von daien wenigstens einer eine integrierte Schaltung ist, daß der erste Schalt uiigsblock Kontaktmittel und eine Mehrzahl von Ausgangsstufen (11, 12, 13, 14) und der zweite Schaltungsblock (20) Kontaktmittel und eine Mehrzahl von Eingangsstufen (16, 17, 18, 19) aufweisen, daß die sich entsprechende Ausgangsstufe des ersten Schaltungsblockes (10) und Eingangsstufe des zweiten Schaltungsbiookes (12) als ein Paar von Ausgangs- und Eingangsstufen arbeiten, daß innere Verbindungsmittel zum Untereinanderverbinden der Stufen von wenigstens einem Schaltungsblock und Yerbinden der zusammengeschalteten Stufen mit den Kontaktmitteln desselben Blockes vorgesehen sind, daß · die zusammenschaltenden Mittel zwischen den Kontaktmitteln des ersten Blockes (10) und den Kontaktmitteln des zweiten Blockes (12) angeordnet sind und daß ein G-enerator zur Erzeugung einer Mehrzahl von Taktgeber signalfolgen mit jeweils unterschiedlichen Phasen und so mit den Paaren aus Ausgangs- und Bingangsstufen und dem Generator verbundene Steuermittel vorgesehen sind, daß ein Paar von Ausgangs- und Eingangsstufen durch dieselben Phasentaktgebersignale gesteuert wird und dadurch eine !Multiplexübertragung zwischen den Paaren üh$r die gemeinsame Verbindung (23) möglich la*.

   2. Schaltverbindungsanordnung nach Anspruch t, d a Ά η r c h g e k e η η ζ ei c h η e t, daß die JSingangastuLfe .(1.O) ein Speicherelement aufweist.

   3. Schaltungs^erbindungsanoxdnung nach Anspruch 1, d a - I durch geke nnzeichnet, daß die integrierte

   HEO 2770 -4Γ-

   Schaltung durch 24OS-]?eläeffekttransi stören realisiert ist.

   4. Schal tverbindungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die sich entsprechenden in der Ausgangsstufe und der Singangsstufe angeordneten Elemente simultan gesteuert werden durch dieselben Phasentaktgebersignale, um den Übertragungsweg zwischen dem ersten und dea zweiten Block zu öffnen oder zu schließen.

   5. SchaltTerbindungsanordnung nach Anspruch 2,dadurch gekenn is eich, net, daß die Eingangsstufe wenigstens

   einen MOS-Feldeffekttransistor mit einer Belastbarkeit zur | Speicherung τοη Informationen aufweist,

   €. Schal^verbindungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß in der Ausgangs- und Eingangs™ stufe Mehrphasentakt systeme verwendet werden.

   7. Schal tverbindungsanordiiung nach Anspruch 6, dadurch gekennzeichnet, daß das Mehrjohasentaktsystem aus vier haaren τοη Inverterstufen besteht.

   8. SchaltTerbindungsanordnung nach Anspruch 1, d a d u r c h g e k e η n ζ e i ebne t, daß der erste Schaltblock (10)

   aus einer Schaltaatrix: zusammengesetzt ist. |

   109817/1241

   Leerseite