DE2036223A1 - Verfahren und Vorrichtung zum Verschlus sein und zum Entschlüsseln digitaler Daten - Google Patents

Description

21. Juli 1970 Dr.Schie/E

Docket SA 968 063 USA-Serial-Nr.843

Anmelderin: International Business Machines Corporation, Armonk, N. Y. 10504 (V.St.A.)

Vertreter: Patentanwalt Dr.-Ing. Eudolf Schiering, 703 Böblingen/Württ., Westerwaldweg 4

Verfahren und Vorrichtung zum Verschlüsseln und zum Entschlüsseln digitaler Daten

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zum Verschlüsseln und zum Entschlüsseln digitaler Daten. Es wird ein Verfahren und eine Vorrichtung zum Verarbeiten und Speichern einer binären Information in einem Medium, welches zwei getrennt erkennbare Niveaus oder Zustände aufweist, wobei mehrere nahezu einheitliche Bit-Zellen vorhanden sind, offenbart.

Das Verschlüsseln wird durch Einschreiben eines Obergangs zwischen den beiden Zuständen in der Mitte zwischen Jeder Bit-Zelle bewerkstelligt, welche eine "Eins" verkörpert, wenn inf--\t eine "Null Eins" vorausgeht und eine "Null" folgt. Die Übergänge werden an den Vorderflanken·der Bit-Zellen eingeschrieben, welche eine "Null" darstellen sollen, wenn es keine "Eins" oder eine in die vorhergehende Zelle eingeschriebene "Null" oder eine in der vorhergehenden Zelle abgesetzte "Eins¹¹ gibt·

Beim Entschlüsseln werden die an den Zentren der Bit-Zellen entdeckten Übergänge als "Einsen" getrennt,, während

009886/2163

Bit-Zellen mit einem Übergang an der Vorderflanke berücksichtigt werden, um eine "Null" zu verkörpern. Bit-Zellen ohne Übergang entweder im Zentrum oder an der Vorderflanke sind dazu bestimmt, eine "Null" zu repräsentieren, wenn nicht die sogleich folgende Bit-Zelle an der Vorderflanke oder im Zentrum in ähnlicher Weise eine Übertragung nicht aufweist. In diesem Falle wird in die erste der beiden Bit-Zellen, bei denen irgendeine Übertragung fehlt, eine "Eins" eingefügt.

Die Erfindung bezieht sich also auf Verfahren und Vorrichtungen zum Verschlüsseln und Entschlüsseln digitaler Daten und insbesondere auf Methoden und Vorrichtungen zum Verarbeiten und Aufdecken einer binären Information, in einem Medium, das mindestens zwei getrennt erkennbare Zustände zeigt·

Bei Impuls-Kommunikationssystemenj zum Beispiel bei drahtloser Übertragung oder leitungsgerichteter Drahtübertragung der Datenverarbeitung einer digitalen Information, können die Informationssignale bequem in binärer Form dargestellt werden, wobei die Signale das eine oder das andere der beiden erkennbaren Niveaus oder Zustände enthalten. Die üblichen Möglichkeiten der Binärform-Darstellung von Signalen sind daher elektrische Ein-Aus-Signale₉ Punkt-Strich-Signale oder positive und negative Signale«,

Zum Gebrauch in vielen Systemen der Kommunikation und der Datenverarbeitung wird die binäre Information durch verschiedene Kombinationen und oder Taktsteuerung von Übergängen zwischen zwei stabilen Zuständen dargestellt» Dieser' übliche Typ der Darstellung ist der nahezu'alleinige Typ, den man beim Speichern der binären Information auf dem Magnetband oder auf der Magnetplatte

Das verwer. lete Speichermedium zeigt Hysteres©=-Eigensehaf%

mit zwei stabilen Zuständen, in denen die beiden Richtungen der magnetischen Orientierung von Teilen des Mediums enthalten sind. Ein Kopfstück bewirkt das Schreiben auf dem Medium durch Erzeugung magnetischer Felder in der einen oder anderen Richtung und bewirkt das Schalten der Richtung im Einklang mit der einzuschreibenden Information. Die meisten derartigen Systeme spalten das Aufzeichnungsmedium in eine Anzahl von fiktiven, gleichlangen Teilen, genannt Bit-Zellen, auf. Diese dienen als Erkennungs-Grenzen für Jedes binäre Bit (eine individuale "Eins" oder "Null") der Information. In den Koramunikations-Systemen sind die Bit-Zellen willkürlich gleich Zeitperioden.

Gewisse Typen der Verschlüsselung, z. B. die Phasen-Verschlüsselung, repräsentieren die Binärinformation durch die Richtung des Übergangs zwischen den beiden Zuständen Im Zentrum jeder Bit-Zelle. Andere Typen der Verschlüsselung, z. B. die "Doppelfrequenz¹·-Verschlüsselung, schließen das Schreiben einer binären "Eins" als zwei tfbergänge innerhalb einer Bit-Zelle ein und zwar einen an der Vorderflanke und den anderen im Zentrum. Eine binäre "Null" wird als ein einzelner "übergang an der Vorderflanke der Bit-Zelle geschrieben. Dieser Verschlüsselungstyp repräsentiert die binäre Information durch die Zahl der Übergänge in einer Bit-Zelle.

Diese beiden bekannten Verschlüsselungsmethoden erfordern relativ hohe obere Frequenzen für einen gegebenen Datenbetrag. Da die Entwicklungsrichtung zu höherer Leistung bei der Packung von größeren Datenbeträgen in einem begrenzten Raum verläuft, sind derartige, bekannte Methoden stark einschränkend.

Eine Verschlüsselungstechnik, welche entwickelt worden ist, um die für einen gegebenen Betrag von Daten erforderliche

009886/2163

hohe obere Frequenz zu reduzieren, läuft unter der Bezeichnung "modifizierte FM-Verschlüsselung"« Bei diesem Verschlüsselungstyp wird eine "Eins" durch einen einzelnen Übergang am Mittelpunkt einer Bit-Zelle und eine "Null" durch einen einzelnen Übergang an der Vorderflanke einer Bit-Zelle dargestellt. Um die höchste Frequenz unter derjenigen der Phasen-Verschlüsselung oder derjenigen der Doppelfrequenz-Verschlüsselung herabzusetzen, wird die Aufzeichnung irgendeines Übergangs in einer "Null"-Bit-Zelle übersprungen, wenn die unmittelbar vorhergehende Zelle eine "Eins" enthält.

Die modifizierte FM-Darstellung von Daten durch die exakte Lage eines Übergangs innerhalb einer Bit-Zelle verlangt eine sehr exakte Beziehung zwischen der Taktgabe der Daten-Trennmittel und dem Eingang verschlüsselter Daten«. Die Zeitbeziehung wird normalerweise durch Anwendung der Übergänge und durch kontinuierliches Justieren der Zeitbeziehung aufrechterhalten, so daß die Übergänge mit der Zeitsteuerung der Bit-Zellen der Trennmittel ausgerichtet werden«

Bei hoher Packungsdichte, wo die Datenbits relativ dicht gegeneinander getrennt sind, beeinflußt dem entgegen eine "Bit-Verschiebung" oder eine "Spitzen-Verschiebung" das modifizierte FM-Verschlüsseln« Wenn magnetisch aufgezeichnete Übergänge zusammengebracht werden, wird ein Magnetkopf sowohl den Übergang beim Durchgang als auch den unmittelbar vorangehenden und den folgenden Übergang feststellen, wenn sie dicht an dem zu lesenden übergang liegen* Da die Übergänge mit dem Vorzeichen oder der-Richtung wechseln, subtrahiert sich die Erkennung eines vorhergeilenden oder folgenden Übergangs in der Amplitude von dem zn lesenden Übergang. Wenn außerdem nur einer der benachbarten Übergänge dicht neben dem zu lesenden. Übergang liegt₉ ist die Subtraktion nicht symmetrisch» Deshalb wird das Erken»

«_ 5 ■«.

' 009886/2163

nungssignal für den zu lesenden Übergang nur auf einer Seite reduziert werden, da der Betrag der Subtraktion umgekeüfc abhängig ist von der Distanz zwischen den Übergängen. Die Spitze des Erkennungssignals wird dadurch wirksam gegenüber dem dichtest benachbarten Übergang verschoben.

Die Bit-Verschiebung kann einen unheilvollen Effekt auf die Trennung der modifizierten FM-Information durch eine Erkennungsschaltung mit Gewinnung des Taktes aus der Information haben. Wenn zum Beispiel einer Anzahl von "Einsen" drei oder mehr "Nullen" folgen, dann tritt der erste Takt-Übergang 1 1/2 Bit-Zellen nach dem letzten "Eins^w-Übertrag ein und der nächste Takt-Übertrag findet nur 1 Bit-Zelle später statt. Der nächste Takt wird daher eine Bit-Verschiebung des ersten Takt-Übertrages bewirken, der auf die Trennorgane nach einer Reihe von "Einsen" traf. Der verschobene Takt-Bit kann fälschlich als ein Daten-Bit festgestellt werden. In derartigen Fällen wird die Selbst-Taktgeber-Schaltung irrtümlich eher bestimmen, daß das erkannte Bit ein verzögertes Daten-Bit als ein frühes Takt-Bit ist.

Man könnte die "Verschlüsselungstechnik durch Variation der modifizierten FM-Technik so verbessern, daß eine stark verkleinerte Bit-Verschiebung in Situationen hoher Datendichte anfällt· Dem Bekannten gegenüber werden dabei unterschiedlich L₁.*; Takt-Übergänge nicht den Vorderflanken der wechselnden Bit-Zellen in einer Folge von "Hüllen" geschrieben. Das sich ergebende Zeitintervall zwischen benachbarten Takt-Übergängen in einer Reihe von "Nullen" wird gleich der zweifachen Länge einer Bit-Zelle, und die Bit-Verschiebung der Takt-Übergänge wird stark verkleinert, insbe~ sondere im Falle des ersten und des letzten Takt-Übergangs in einer Reihe von "Hüllen".

s:.

Wälirend die Verschlüsselungsmethode in der eben erwähnten ■ Methode zu einer stark verkleinerten Bit~Verschiebung des "Null"-Überganges oder des iBakt«=Übergang©s führt, bleibt das Problem, daß benaehba^© - "Einsen" übergänge haben, welche nur mit einer Distanz gleich der Länge einer Bit-Zelle getrennt werden· Wo eine Folge von drei oder mehr als drei "Einsen" vorkommt, erleiden di® Daten-Übergänge, welche die entgegengesetzten Enden der folge enthalten, ziemlich viel Verschiebung gegenüber den dazwischenliegenden "Einsen". Eine ausgedehnte Verschiebung-solcher Übergänge wird jedoch, dureh die Anwesenheit'der dazwischenliegenden "Eins¹¹ oder den Daten-Übergängen verhindert. Wo das Muster "Null, Eins, Eins, Ball¹" vorkommt, besteht die Neigung, daß die beiden. Daten-Übergänge, welche die "Einsen" enthalten, eine ziemlich kräftige Verschiebung erfahren.

Die Erfindung schafft eis Yerfahren und eine Vorrichtung sur Nachrichtenübertragung einer Maaren Information mit einem Medium₉ das zwei getrennt erkennbare Zustände hat und in eine Anzahl von Bit-Zellen nsJaesu einheitlicher.Länge geteilt ist» Die durch Übergänge wischen den Zuständen darzustellend© Information soll eine hohe Packungsdichte mit einem Minimum an Bit-Verschiebung ermöglichen. Die Daten-Bits oder die "Einsen⁵⁸ werden, im Zentrum einer Bit-Zelle geschrieben, wem sticht eine^Mlfall Eins" vorausgeht oder eine "Hull" folgt»

Die Takt-Bits oder "!füllen⁸⁸ werden an der Vorderflanke einer Bit-Zelle geschrieben^, wenn eine "Bins™ oder eine •'Null" nicht in der- vorhergehenden Zelle geschrieben wird und wenn eiae "Eins" nicht in der vorhergehenden Zelle atisgefallen ist·

Beim Lesevorgang ist eiae Bit-Zeil® dadurcfe, bestimmt_s daß sie ©ine ^!lExas·⁸ enthält _s ι^θώά ©ia Baten°Bit ia deren Zen-

7-

trum vorhanden ist oder wenn ein Takt-Bit oder ein Daten-Bit nicht in der Zelle ist und die unmittelbar folgende Bit-Zelle keinen Takt-Bit oder Daten-Bit aufweist.

Bit-Zellen, in denen ein Takt-Bit eingeschrieben ist, oder welche weder einen Takt-Bit nach einen Daten-Bit enthalten und unmittelbar auf eine Bit-Zelle folgen, welche ein Daten-Bit oder ein Takt-Bit besitzen, sind dazu bestimmt, eine "Null" zu enthalten.

Nach einer besonders vorteilhaften Ausführungsform der Erfindung werden die zu verschlüsselnden Daten seriell durch eine Anzahl von Schieberegistern und der Steuerung von Taktgeberschaltungen, welche eine Folge von Bit-Zellen für die Daten festsetzen, befördert. Die Schieberegister-Ausgangswerte werden für eine Konditionierung separater Daten und der Takt-Und-Gatter gebraucht, welche periodisch durch die Taktgeberschaltungen ausgewertet werden, um "Eins"-Impulse und "Null"-Impulse am Ausgang zu liefern.

Das Schreiben von wechselnden Übergängen in einer Folge von "Nullen" wird durch Verriegelung und durch Und-Schaltungen verhindert. Diese sind dem Takt-Und-Gatter zugeordnet und entsprechen der Erzeugung jedes "Null"-Impulses, um das Takt-Und-Gatter während des folgenden Bit-Zellen-Intervalls unwirksam zu machen.

Das Schreiben der zweiten "Eins" im Datenmuster "Null, Eins, Eins, Null" wird durch eine Schaltung verhindert, welche der Anwesenheit des Musters "Null, Eins, Eins, Null" in den Schieberegistern entspricht, um das Daten-Und-Gatter während des zugeordneten Bit-Zellen-Intervalls unwirksam zu machen.

In einer besonders vorteilhaften Erkennungs-Anordnung nach der Erfindung für das Trennen der Daten wird ein variabler

Frequenz-Oszillator in Form eines Sagezahngeneratore
oder Eampen-Generators verwendet$ um ein Referenzsignal

im Synchronismus mit den eingehenden "Eins"- und "Hull"-Impulsen zu erzeugen» Das Referenzsignal wird benutzte, um die Gatter zu betätigen, welche die ^MEins"» rad ⁸⁸NuIl⁵¹ =
Impulse zu trennen haben® Dies geschieht durch. Impuls ^len kung, um die "Daten"- und "Takt^t8-»Schieberegister &u treiinen« ' ■ ■

Der Torschtzb der Schieberegister erfolgt unter der Steuerung, des variablen Frequenz'oszillators_s um die getrennten "Einsen*" und "'Bullen¹⁵ an den Ausgang passieren zu lass.en₀ Die~ abwesende - zweite "Eins⁰³ im ⁵³HuIl₉ Eins, Eins, Hull"= Muster wird dmrcli eine Schaltung eingefügt₉ welche den
Schieberegister-Äusg äagen entspricht₉ so oft als das
Muster ^MIull„ EinSg Eins·, Hull" dort vorhanden ist ο.

Für ein "Verfahren und für ein© ¥orrichtuag sur ¥©rschlüs= aelung und zw Entsealüss©liang digitaler Daten, bei der
Datenverarbeitung «ad Speicherung einer binären Inforaa=» tion durch Yerarbeituag von Datensignalen, mit zv®± erkenn baren Niveaus ©der Zuständen innerhalb einer Folge Hillkürlich definierter Bit°Zellen=Ia.tervallen₉ wobei Übergänge an der V©rd©rflaak@ einer Bit-Zelle- Saktispuls©
stimmen und wobei Übergänge ia Mittenbersich der

das YerseMüssels durch Einschreiben 'sines * über*

Bit—Zelle fcrchgefufet Ui^d₉ woait eia© ^wElns-'

ist uad eiae ⁸³MLl'³ folgt_ö &aB Übergänge" an dek

flanken der Bit"=Zell©n ©ijagssclirieben wo^dsa^ w©l©M© ©iss

"Still¹* r©präs^:entl©3?©n₈ u©an es dort

3A die voraage&ead© Bit-Eelle ©iageschrisbOiä©

eiae in der voE'angefe.dadaa Z©11© @nsgefallen® ^Eiai:⁸⁰ (giu-e»₀ daß feeiü Entschlüss@la dl© ia den Elitt®nb©r©ieii©a dei¹ Bit-=

Zellen ermitterten Daten-Übergänge als "Einsen" getrennt werden, während jene Bit-Zellen mit Übergang an der Vorderflanke als eine "Eins" repräsentierend angesehen werden, und daß Bit-Zellen, welche weder im Mittenbereich noch an der Vorderflanke einen Übergang aufweisen, dazu bestimmt sind, eine "Null" zu repräsentieren» wenn nicht der unmittelbar folgenden Bit-Zelle in ähnlicher Weise ein Übergang an der Vorderflanke oder im Mittenbereich fehlt, wobei in letzterem Fall eine "Eins" in die.erste von zwei Bit-Zellen, in denen Übergänge fehlen, eingefügt wird*

Die Erfindung sei nachstehend an Hand der schemätigehen Zeichnungen für besonders vorteilhafte Ausführungsbeispiele näher erläutert·

Die Fig. IAbis IF zeigen Wellenformen zur Erläuterung der Spitzen-Verschiebungsprobleme, die bei der Erkennung gewisser Daten-Muster vorhanden sind.

Fig. 2 ist ein Blockschaltbild einer besonders vorteilhaften Aus führungs form für das Verschlüsseln binärer Daten nach der Erfindung.

Fig. 3A bis 3U zeigen Welienformen für die Erläuterung der Arbeitsweise der Anordnung nach Fig. 2.

Fig. 4 ist ein Blockschaltbild mit den Fig. 4A und 4B, die in der in Fig. 4C gezeigten Weise zusammengehören» Das Blockschaltbild nach Fig. 4 bezieht sich auf eine besonders vorteilhafte Ausführungsform einer erfindungsgemäßen Anordnung zum Erkennen verschlüsselter binärer Daten·

Fig. 5A bis 5V" sind Wellenformen an Hand derer die Wirkungsweise der Anordnung nach Fig. 4 erläutertwird.

003 888/2 16 3

-, ίο -

Die Spitzen-Verschiebungsprobleme rühren von relativ dicht gepackten Daten her· Die Art und Weise in der die Erfindung derartige Probleme erleichtert₉ lassen sich besser verstehen durch eine erste Betrachtung der latur der Informationssignale als typisch von einem Kommunikationsmedium abgeleitete Signale» Die Figuren 11 bis IF zeigen verschiedenartige Aufzeichnungen,, wie sie auf einem magnetischen Aufzeichnungsmedium zur Darstellung gewisser Datenmuster existieren könnten» Die Figuren zeigen die entsprechenden Signale,, welche von der Aufzeichnung zum Beispiel mittels Magnet-Abfühlkopf gewonnen werden»

Es sei angenommen, daß das magnetische Aufzeichnungsmedium Hysterese mit zwei stabilen Zuständen der Remanenz zeige und daß binäre Daten durch Einschreiben von Übergängen zwischen den beiden Remanenzzuständen des Äufzeichnungsmediums bei ausgewählten Positionen innerhalb einerFolge von Bit-Zellen eingetragen werden«,

Fig. IA zeigt einen einzelnen'Übergang-'10 im Mittelpunkt der zweiten von drei Bit-Zellen 12« 14- und 16ο

Fig» IB zeigt das sich ergebende Signals das von einem netlesekopf bei seiner !Relativbewegung zum magnetischen Aufzeichnungsmedium erzeugt wird. Das abgeleitete Signal ist nicht beschränkt auf einen -Bereich unmittelbar neben dem Übergang 10, sondern kann sich vielmehr über eine beträchtliche Länge der Aufzeicnnungsapur* erstrecken, welch© annähernd. drei Bit-Zellen enthält·_β ■ Sie Spitze der Signalwellenform koinzidiert jedoch mit der. Plazierung des Übergangs 10 und liefert bei genauer Erkennung eine fehlerfreie Darstellung der Position des "Übergangs_o

Die in Fig» IB gezeigte Wellenform ist etwas idealisiert ■ und zwar in dem Sinne,. daß Signalwellenformen aus Über-

■ " . ' '"■■■■■■- Ii - -

gangen, «eiche dem Übergang XO benachbart sind, sich nicht ausbreiten auf irgendeine der Bit-Zellen 12, 14 und 16» . In der Praxis überlappen jedoch die Signalwelienformen benachbarte übergänge und werden .. subtraktiv kombiniert, s© daß eine kombinierte Wellenform ''-entsteht _$ welche sich wesentlich von den beitragenden Wellenform®!! unterscheidet·. Wie aus der Erörterung der figurea 10 bis If unten zu ersehen ist, werden die Spitzen der kombinierten WoIIqM©s?- men normalerweise leicht verschoben und können bis zn einer beträchtlichen Ausdehnung verschoben'' werden', wo,.-"be- . nachbarte Übergänge relativ dicht beieinander, liegen«-.

fig. IC zeigt eine magnetische Aufzeichnung über eimer Felge von fünf Bit-Zellen für -die-Darstellung- des' Däten-Sfu- _: sters "Eins, Hull, Null, Mull,'Eins™· Die 'Säten-sind-durch' Anwendung der modifizierten SU-Methode aufgezeichnet'-vor-den. Diese umfaßt, wie oben erwähnt, das "Einschreiben ei-.... nes Daten-Übergangs ia Mittelpunkt ^©der Bit-Zelle₀ weicht eine "Eins" repräsentiert_β -und-.das.'Einschreiben'©iaes . Takt-Übergangs an der Vorderflanke 3 eder . Bit-Zelle _v was . eine "Null* darstellt sit Ausnahme wo der Zelle ..nznmittelbar eine "Eins^-Zell® vorangeht*'

Die "Eins*¹ in der ersten Bit-Zelle 18. wird daher diarch "-einen Daten-tibergang 20 an deren l^ttelpunlct' repräsentiert« An der Yorderflanke der folgenden ⁿNull^lt»Bit-aelle 22 wird indessen kein Übergang geschrieben, da der Zelle 22/unralttelbar-eine. "£ine^e-Zelle,vorhergeht· Di© folgenden Zellen 24 und 26 haben an., .ihren .Torderflanken die --Sakt-tfoergänge 28 und JO, und die "Eins^H-Zelle 32 "hat in ihrem Mittelpunkt einen Daten-Übergang

Wenn jeder der übergänge 20, 28, 30 und 34 durch eiiaen von den anderen Übergängen unabhängigen Lesekopf abgefüllt werden konnte, würde eine Signalwellenform erseugt werä.ea.₉

welche der in Fig* IB gezeigten in jedem Falle ähnlich wäre* Pie Wellenformen, welche den Übergängen 20» 28, 30 und 34 entsprechen, sind gestrichelt dargestellt und mit den Bezugszeichen 36 bzw. 38 bzw. 40 bzw. 42 versehen.

In der Praxis fühlt jedoch der Lesekopf den Gesamtfluß ab, der von der Kombination der Übergänge ausgeht, wenn er das magnetische Aufzeichnungsmedium passiert, um die kombinierte Signalwellenform 44 zu liefern. Diese ist in Fig. ID durch einen stark ausgezogenen Umriß gezeigt.

Für die Wellenform 44 wird angenommen, daß sie den Übergang 20 innerhalb der Bit-Zelle 18 repräsentiert udn zwar ohne jede Interferenz mit einem Übergang, welcher links davon auftreten kann.

In ähnlicher Weise wird für die Wellenform 44 innerhalb der letzten Bit-Zelle 32 angenommen, daß sie den Übergang 34 repräsentiert und zwar ohne jede Interferenz mit einem benachbarten Übergang rechts davon. Im Falle des Übergangs 20 wird der Einfluß der Signalwellenform 38 abgeleitet von dem folgenden Übergang 28, der mit einer Distanz von 1 1/2 Bit-Zellen getrennt ist· Er ist daher am Mittelpunkt der Bit-Zelle 18 geringfügig, und die Spitze der kombinierten Wellenform 44 tritt virtuell am Mittelpunkt der Bit-Zelle 18 in Koinzidenz mit dem Übergang 20 auf·

In ähnlicher Weise ist im Falle der letzten Bit-Zelle 32 der Einfluß der Signalwellenform 40 am Mittelpunkt der Bit-Zelle 32 zu vernachlässigen· Die Wellenform ist vom Übergang 30 abgeleitet, welcher dem Übergang 34 mit einer Distanz von 1 1/2 Bit-Zellen vorangeht* Die entsprechende Spitze der kombinierten Wellenform 44 erscheint virtuell am Mittelpunkt.

Im Falle der Übergänge 28 und 30, welche einsein nur durch

. . . ■■=■■.- 13 -

009886/2163

eine Distanz gleich einer Bit-Zelle getrennt sind, treten indessen Probleme auf. Während die Signalwellenformen 36 und 42 aus den Übergängen 20 und 34 praktisch keine Wirkung auf die Übergänge 28 und 30 haben, interferieren die von den Übergängen 28 und 30 abgeleiteten Signalwellenformen 38 und 40 miteinander, was ihrer dichten Lage zuzuschreiben ist, die von der Verschiebung der entsprechenden Spitzen der kombinierten Signalwellenform 44 herrührt·

Die Wellenform 40 aus dem Übergang 30 subtrahiert sich daher von der Wellenform 38» so daß sich die entsprechende Spitze um eine beträchtliche Distanz nach links verschiebfc. Die Wellenform 38 subtrahiert sich in gleicher Weise von der negativen Wellenform 40, Die resultierende Spitze» welche dem Übergang 30 entspricht, verschiebt sich um eine beträchtliche Distanz nach rechts.

Es sei bemerktj daß in jedem Falle die Spitzen so dargestellt sind, als seien sie um etwa 1/4 der Länge einer Bit-Zelle aus ihrer gewünschten Lage verschoben; In der Praxis kann der Betrag der Spitzen-Yerschiebung größer oder kleiner sein, was von den Eigenschaften des besonderen, verf wendeten Lesekopfes abhängt. .

Eine ausgedehnte Spitzen-Verschiebung ist aus einer Anzahl von Gründen unerwünscht. Wo die Spitzen sowohl der Daten-Übergänge als auch der Takt -Übergänge in einer Daten-Erkennungsanordnung zur Erzeugung eines Beferenzsignales oder eines Paktes im Synchronismus damit verwendetwerden_fkönnen die verschobenen Daten-Spitzen als Takt-Spitzen fehlerhaft identifiziert werden was umgekehrt zu eine» Verlust an Synchronisation führt.

Zum mindesten erfordern die Spitason, daß die Synchronisationsschaltung die Justierungen dafür konstant maekt. Bei

0Q9886/2T63

— 14 - ■":. ■■-. .. ."■■'■. :^{: ;} \

der wirklichen Erkennung von Daten können verschobene "Eins"-Spitzen fälschlich als "Mullen" identifiziert werden und umgekehrt. In Erkeimungsenördnungen, welche mit Impulsgattern arbeiten, werden deshalb normalerweise "Einsen" bis zur Ausschließung von. "Nullen¹* durch Identifizierung jeder Spitze als eine "Bins^w abgefühltj welche in einem Intervall auftritt, das ein Viertel des Weges durch jede Bit-Zelle beginnt und drei Viertel des Weges durch die Zelle -endet, wobei angenommen wird, daß alle anderen Spitzen "Bullen"' repräsentieren·

In derartigen Anordnungen werden "Nullen^Sgitzen* welche von den Vorderflanken ihrer Bit-Zellen·; u» mehr als· ein Viertel einer Bit-Zelleniänge verschoben sind₉.fälschlich als "Einsen" identifiziert, wäMreM ^öMnsⁿ-Bpit«en,^: welche' von den Mittelpunkten ihrer Bit-Zellen-, ranraehrals'ein Viertel einer Bit-Zellenlänge-verschoben sind-» bX& "Nullen"· Spitzen angenommen werden·

Bin Spitsen-VerscMeltaiggprott in den;

ren 10 und IB dargestellten.» ®χ|έΜ®^-3.0Γ.·ίί§' w0>.eim Paaar benachbarter "Einsea"» auftritt» ^#¥®i'dÄ;^:MfseiehnTiins. nach Fig» IE«. -Die Fig» IE illiastsisrt das Bäiea-Muster "Null, Eins, Eins_f lull«· ■ /, . ■ ^:; ^:

Die letzte Bit-Zeil© 52 hat küdaifi': ®Ät-Ülb©rgaagV an' Vorderflanke₉ da ite eine ■ "Eins^w""in das» BIt=ZeIIe 50--voran geht. Für die erste Bit-Z@ll© 46.-.^3rird"angenommen₉-'daß si© keinen Takt-Übergang am des? Voi'&rflask©; b@s±tät.g-.τά.® dies' der Fall sein würde, wenn die■■ ■ vöS?äng©S|-ei3säe".■Bit-Zelle.-"Eins" war®» Die i

in den HittelpunkteA Signalwellenf ormen ^B Tbswe-" 60., nien geneigt ist«
62 (v©rgle⁴©h.e dl©

Lesekopf kombiniert·

Infolge der '-relativ dichten Nähe der Daten-Übergänge 54 und 56 werden die entsprechenden Spitzen stark nach linke bzw« nach rechts verschoben· Der Betrag der ßpitzen-yerschiebung ist wiederum in Fig. IF zum Zwecke der Illustration gezeigt. Die in der Praxis tatsächlich auftretende Spitzenverschiebung hängt mindestens zum Teil von dem benutzten Lesekopf ab. ·.·"-

Die Figuren IE und IF illustrieren die Spitzen-Verschiebungs-Probleme» die des System innewohnen, wenn ein Paar von "Einsen" von "Nullen" umgeben ist in dem Datenmuster "Hull, Eins, Eins, Null"· Dieses Muster ist das unangenehmste Huster, das benachbarte "Einsön" enthält, wobei die "Eine" oder die Daten-Übergänge dicht voneinander getrennt sind und außerdem eine wesentliche Distanz von benachbarten Übergängen auf der Gegenseite vorliegt.

Das Problem ist jedoch beträchtlich weniger streng, wenn eine Folge von drei oder mehr als drei "Einsen¹¹ durch "Nullen¹¹ umschlossen sind. In diesem Falle ergibt sich, daß erheblich weniger Spitzen-Verschiebungen vorkommen, was augenscheinlich der Tatsache zuzuschieben ist, daß der Zwischen-Daten-Übergang oder die Übergänge wirksam die äußeren Daten-Übergänge einer zu starken Verschiebung durch den Lesekopf abhalten.

Die Fig. 31 zeigt eine modifizierte FM-Aufzeichnung für das Datenmuster "Null, Sins, Eins, Null, Eins, Null, Hull, Hull, Eins". Die ersten vier Bit-Zellen 70, 72, ?4-und ?6 enthalten das Datenmaster "Hull, Eins, Eins, Null", das in Fig. IE dargestellt ist, wahrend die restlichen fünf Bit-Zellen 78, 80, 82, 84 und 86 das Datenmuster "Eins, Null, Hull, Null, Eins" nach Fig. IC enthalten. Es kann der

- ' ■/ ^{λ :} - 16 W- ■■■.. ■ .■ ■■-.-

009886/2163

obigen Erörterung entnommen werden, daß die Elimination dicht benachbarter Takt-Übergänge in einer Folge tob.

"Nullen⁴' und die Elimination dicht benachbarter Datenttbergäng® in einem Paar von "Einsen" höchst wünschenswert sein würde·

Eine Aufzeichuu&g_f welch© herEÜJhxt von einer Methode der Eliminierung. wesentlicher SpitzenverschiebungspfQbleffle .

bei einer Folge ¥on '"Hüllen¹" und welche das Einschreiben

Bit-Zellen innerhalb ©iner folge, von lullea eisschließt ₉ 1st in Pig· 3B illustriert« Dieses Aufzeichnen sei der Einfachheit halber nachstehend als modifizierte -Hull-Veresehlüsselung bezeichnet.«. ■'

Ee sei bemerkt „ daß die "Eias"-Bit-Zeilen-Intervalle 72§ 7^₉ 78 -und 86 im derselben Weise behandelt werden wi® bei der modifizierten M»l©th©d@ dureh 'Erzeugen eines Üfe©^-= gangs in den Mittelpunkten dieses Z©llea_o Bieselbi-Hagel liefert im Falle einer ⁵⁵IuU^oi=Bit=>Z@lle ussitt.©rbar durek eine voraagegaogene "Eins"»Zelle -die Bit=Z.ellen 7O₅) 76 -und 8O₁₁ welche ohne Übergang an den Yorderflanken gemäß Figo 3B sind» - - . .

W© indessea eine Folge ¥©s ds?©i oder mehr/als dz>@i auftritt, werden übergänge an.den Vorderflanken der seitigen, Zellen ©feer gescteiebCT. als innerhalb ged®2> des Zellen^ wie im'Fall© der modifizierten FM^Method©₀ Sa di "Sullⁿ->Bit~Z@lle 80 keinen Übergaag am ihr©E wird ein Übergaag aa der Vorderflöak©'"&@2P

iaieden₉ welche nur amß©n sdt

eiaer folge vom ^MMiaLll©mⁿ getes.nnt sind._a la® iaäeßsem moch.₉ w©nn--d-a@-Datenmus-ter "MuIl₉ Sias_s EiSB₉ Stall⁵

vorkommt, wenn die Daten-Übergänge an den Mittelpunkten "benachbarter "Eins"-Zellen dient zueinander getrennt sind. Dies führt zu den Spitzenverschiebungs-Problemen, die oben an Hand der Figuren IE und IF erörtert worden sind.

Gemäß der Erfindung werden Übergänge an den Vorderflanken wechselseitiger Bit-Zellen innerhalb einer Folge von "Nullen", wie im lalle der modifizierten Null-Verschlüsselung, nicht geschrieben« Zusätzlich wird gedoch die zweite "Eins" im Datenmuster "Null, Eins, Eins, Null" beim Schreiben oder bei deren Verschlüsselung fallen gelassen und später während der Entschlüsselung oder bei der Erkennung der Daten wieder eingesetzt. Dadurch wird vermieden, daß ein Paar dicht getrennter Daten-Übergänge entsteht.

Das erfindungsgemäße Verschlüsseln des Datenmusters nach Fig. 3A ergibt sich aus der Wellenform nach Fig. 30. Es sei bemerkt, daß die Wellenform nach Fig. 30 dieselbe ist wie jene nach Fig. 3B für das Datenmuster "Eins, Null, Null, Null, Eins", Ein Unterschied besteht aber für das Muster "Null, Eins, Eins, Null" darin, daß die zweite "Eins" durch Nichtschreiben eines Übergangs im Mittel-, punkt der Bit-Zelle 74- fallengelassen ist.

Eine besonders vorteilhafte Ausführungsform einer Anordnung nach der Erfindung ist in Fig. 2 schematisch dargestellt· Nach ,Fi"-../ 2 werden die ankommenden und aufKUzeichnendea oder zu übertragenden binären Daten seriell der Eingangsleitung 90 aufgeprägt. Diese überträgt die Daten auf eine ©rste Stufe oder !Register 9? eines vierstufigen Schieberegisters 94·· Die Daten werden durch das Schieberegister 94-unter der Steuerung der Taktgeberschaltung befördert, welche ©inen Oszillator 96, einen Trigger 98 und einen Einsebuß-Multivibrator 100 auch monostabile Kippschaltung oder monostabiler Multivibrator oder Monoflop genannt_e enthältο

009886/2163

Der Oszillator liefert eine Rechtecfcwslle bei einer solchen Frequenz, daß zwei vollständige Schwingungen für jede Bit-Zelle erfaßt werden. Der Ausgang des Oszillators 96 wird gemäß Fig. 30 mit dem Trigger 98 und dem monostabilen Multivibrator 100 verbundene

Der Trigger 98 liefert vier getrennte Ausgänge A₅ B₈ C und D» Der Ausgang A enthält einen positiven Impuls für das erste Viertel einer BXt-ZeIIe₉ wie sie Fig. 3E zeigt» Dieser wird dem Schieberegister 94 über die Leitung 102 und einer Und-Schaltung 104 über die Leitung 106 zugeführt. Der Ausgang 0 enthält einen positiven Impuls für die zweite Hälfte einer Bit-Zelle gemäß Figo 3G° Dieser wird über eine Leitung 108 auf einen der Eingänge einer Und-Schaltung 110 gegeben® Der Ausgang 0 des Triggers 98 enthält einen positiven impuls für die erste Hälfte jeder Bit-Zelle» Eine solche Bit-Zelle ist in Fig» 3H gezeigt» Dieses. Impuls fließt über ©ine Leitung 112 zu einem der Eingänge einer Und-Schaltung 114» Der Ausgang B enthält einen positiven.Impuls für das dritte Viertel ^eder Bit-Zeil®₉ nie sie Figo 3F zeigt·, und wird über eine Leitung 116 auf das Schieberegister 94₉ über eine Leitung 118 -auf einen Eingang einer Und-Schaltung 120 und über eine Leitung 122 auf ©inen Eingang einer Und- . Schaltung 124 gegeben» ..-.-■ " .

Die monostabil© Schaltung 100 reagiert auf positiv verlauf ende Übergänge des Oszillators 96₉ um einen kurzen. Ialrtimpmls iimd Bat@&reg±ster<-Xmpulse über eine Leitung 126 auf die UM-Schaltimg -110 waä über ©ine Leitung 128 auf . die Uad~Schaltung 114 m geTb©a_o _

Das Schieberegister 94 ©at&ält smsätglieh gnaa ersten Begister 92 ein zweites legist er 130$- ©in teittes Register 152 und ein viertes legist@E 134₀ J@des der- Segistsr- 92. 13O₉ 132 uBä.134 hat AmsgangslEl©mja®a_e di© nit A und .B be

= 19-

zeichnet sind. Der Α-Ausgang liefert ein positives Signal, wenn im Register eine "Eins" enthalten ist. Der B»Auagang liefert ein positives Signal, wenn in Register ein© "lull" ist. Der A-Ausgang des zweiten Registers 130 ist über eine Leitung 136 mit einem der Eingänge d©r'-Und-Sohaltvae 110 gekoppelt·

Die B-Ausgänge "der Register 130 und 132 sind .über'die. Üeitungen 138 bzw. 140 mit zwei -.verschiedenen Eingäagea der · ' ünd-Schaltung 114 verbunden. Die B-₉ A-, A-\iuad. B-Außgänge der vier Register. 92, bzw, 130, bzw. -132, bzw» 134 fllüd über die Leitungen 142, 144, 146 und 148 mit den vier Eingängen einer Ünd-Schaltung 150 verbunden» Der Ausgang der Und-Sehaltung ist angekoppelt_t um die Ünd-Schaltung 110 zu sperren, -wenn alle vier Eingänge dasu in der Läge* ßincl*

Die Ünd-Schaltung 110 reagiert auf eine "Eine⁰ -te Eegister-130 über die Leitung 136 und. auf die Zeltgeberslgnal@. vo» B-Ausg.ang des' Triggers 98 .und. von dem Einscküß-lisltifltea- . " tor 100 über die Leitungen 108 und 128, um Baten oder'. ^wEias^B« Bits über die Leitung 152 auf eine Oder-Schaltung 154 mud auf einen Trigger 156 zu übertragen« Der Trigger 98.iiBd*der-Monoflop 100 liefern demgemäß Taktsignale an die ted-ScMal-» tung 110 zur Daten-Signal-Übertragung, wenn das Register eine "Eins" enthält, ausgenommen_s wenn die Register 92» und 134 eine "Hull¹¹ bzw. eine "Eins" und bzw. eine «Hull« enthalten.

Die Und-Schaltung 114 ist an die B-Ausgänge der Hegist«¹ 130 und 132 über die Leitungen 138 und 140, der G-ik-ssgang d@s Triggers 98 über die Leitung 112_t der Ausgang des EinschuB-Multivibrators 100 über die Leitung 128 und der Ausgang einer Terriegeliang 158 über eine Leitung. 16Q .schlossen. Der Trigger'98 und der ElnschuB-lfultivibrato'r . liefert deiEgemäß. Taktimpulse für die-'tJnd-Schaltuag 114 %m tlbertragung eines Takt-Signals, wenn die Register 130 uusfi

00988 67 2t6 3

132 beide eine "Null" enthalten und wenn die Verriegelung ausgeschaltet ist.

Die seriellen Eingabedaten fließen zuerst dem Register 92 zu und fließen dann, unter Steuerung des Triggers 98₉ über die Register 130, 132 und 134« Der iusgangswert toe B des Registers 132 an der Und-Schaltung 114 verhindert die Übertragung ©ines Taktisapialses für einen.'"Null"-Datenbit im Register 130, wenn er unmittelbar einer "Eins⁸⁸ folgt«,

Die Und-schaltung 110 reagiert normalerweise auf das Vorhandensein einer "Eins" im Register 130, um einen Daten-Impuls auf die Oder-Schaltung 154 zu geben- Wenn die "Eins" im Register 130 die zweite "Eins" des Datenmusters "'NuIl₉ Eins, Eins, Null" umfaßt₉ werden indessen alle vier Eingänge der Und-Sehaltung 150 in die Lage versetzt₉ die- Und·= Schaltung 110 zu sperren und die Übertragung ©ine© Daten-» impulses durch die Und-Schaltung 110 auf die Oder-Schaltung 154 au blockieren.

Die Verriegelung 158 blockiert die Übertragung, eines Taktimpulses für eine "Null" im Register 13"O₉. welche unmitteX- b_ar einer "lull" im Register 132 folgt und weiche als Taktimpuls übertragen wurde«, Die Taktimpulse aus der Und-Sclietl» tung 114 werden über eine Leitung 160 auf die Oder-154 gegeben und auf den Trigger 156 sowie über'eine-Le:! 162 übertragen, um die Verriegelung 164 einzustellen«)

Der Ausgangswert der Und-Schaltung 104 ©rseheiat auf der Leitung 166, um die Verriegelung 164 gurückÄst©U@a_o 3D©e> "Exn^B«-A5isgangswert der Verriegelung ^ird üb@r die leitung 168 auf einen Eingang der und-schaltung." 120 Ausgang der Unä-SchaltuBg 120 ist*;-über eis© geschlossen, w& die Verriegelimj'VSJi riegelung wird (torch einen Ausgssgg##^t a®s ffaä-

124 über die Leitung 172 zurückgestellt. Der "Ein"-Ausgang der Verriegelung 158 steuert einen Eingang der Und-Schaltung 104 über eine Leitung 174·» während der "Aus"-Ausgang der Verriegelung Einfluß hat auf einen Eingang der Und-Schaltung 114 über die Leitung 160, wie bereits erwähnt wurde.

Es sei angenommen, daß beide Verriegelungsschaltungen 164 und 158 anfangs im Aus-Zustand sind. Dann wird ein von der Und-Schaltung 114 herrührender und auf der Leitung 1β2 erscheinender Taktimpuls die Verriegelung 164 in den Ein-Zustand bringen. Der "Ein"-Ausgangswert der Verriegelung 164 wird über die Leitung 168 übertragen, um auf einen der Eingänge der Und-Schaltung 120 Einfluß zu nehmen. Dies geschieht an der Vorderflanke einer Bit-Zelle. Später erscheint in derselben Bit-Zelle der D-Ausgangswert des Triggers 98 auf der Leitung 118 und wird durch die. Und-Schaltung 120 gesteuert, um die Verriegelung 168 in den Ein-Zustand zu bringen. Damit wird das Signal auf der Leitung 160 beendet und die Und-Schaltung 114 durch die Steuerung eines anderen Taktimpulses blockiert· ,

Der "Ein"-Ausgangswert der Verriegelung 158 wird über die Leitung 174 übertragen, um auf einen der Eingänge der Und-Schaltung 104 Einfluß zu nehmen. Bei Beginn der folgenden Bit-Zelle wird der A-Ausgangswert des Triggers 98 auf der Leitung 306 übertragen und durch die Und-Schaltung 104 in die Leitung 166 gesteuert, womit es zu einer Rückstellung der Verriegelung 164 in den Aus-Zustand kommt. Damit endet das Signal auf der Leitung·168,und es kommt zu einer Blockierung der Und-Schaltung 120. Gleichzeitig wird vom "Aus"-Ausgang der Verriegelung 164 über eine Leitung 176 ein Signal übertragen, um auf einen der Eingänge der Und-Schaltung 124 Einfluß zu nehmen·

Im Mittelpunkt jener Bit-Zelle wird der D-Ausgangswert des

- 22 - \

00988S/2163

Triggers 98 über die leitung 122 übertragen und durch die Und-Schaltung 124 über die Leitung 1?2 gesteuert,um die Verriegelung 158 in den Aus-Zustand zu bringen. Dies liefert wieder einen Ausgangswert auf der leitung 16Ov womit der zugeordnete Eingang der Und-Schaltung 114· angesteuert und die Übertragung eines Taktimpulses auf die Oder-Schaltung 154 ermöglicht wird·

Wie bereits beschrieben, kontrolliert di© Verriegelung die Operation der Verriegelung lpS>/und der·. ■'.'AuEfk.Ausgang. der Verriegelung 158 kon.tro31.ert; .-.den'. .iatrf'•.■•öder; die Blockie» rung der Taktimpulse durch die ^;Uaä-S©haltU2if,. 114. Mit der Übertragung eines Saktimpulaei? "■ dupch d£e-:;Ü]qi|^öhalt:ung au Beginn einer Bit-Zelle werden ^:d|.©;.¥©iiy^:i®i5elimgeÄ"-164/ ■■ und 158 betätigt, .um das Signal· axt der·· leitung 160' für die letzte Hälfte jener Bit-Zelle und "fÜE die .erste:'Hälfte der Tinnüttelbar folgenden Bit-Zelle ■ aiii ^tes^. au schalten» Bie. Blockierung der Und-ße&altmag 114 üMEsp&aa^ .dadurch die Vor der flank© der. folgenden- Bit»2ölle₉ -m^astdtireh; wiederum" einen unmittelbar" folg^isuäea■ Äi Vorriegelungsschaltungen
gestellt, damit die Übertragung.. des fafe;t-«impuises- in der "■ folgenden Bit-Zelle ermöglicht Wi^d₉ falls eine "-Bull¹¹ im Register 130 erscheint.

Die Anordnung nach Fig» 2 läßt sich in ihrer Arbeitsweise besser an Hand der Fig. 3D bis 3U mnd an Hand der Bildung der Datensignale nach Fig« 30 verstehen und erläutern»

Die seriellen Eingangs-Daten, für das'Muster "IuIl₉ Eins,. Bins, Null,. Eins, lull·,, 9μ1}_β MIl₉. Bias"*' mach.Fig«, 3 werden auf die Eingabe.l.eitiHig. 90>. pie^is Wi$<> 5 1 geitigtj gegeben« Diese Daten, werden- dTgirek. ©im Signal repräsentiert, welches einen niedrigen Pegel, aütaiimt während "gern© ".Bit-Zellen eiss "lull" repr'äseittierezi und welshes einen ^;hohea.

0 0.9 8 86/2183.

V ■ ■■ - 23 - ■'.. ; - ■',;,

Pegel annimmt während jene Bit-Zellen eine "Eins" repräsentieren. ■

Das erste Register 92 des 'Schiebregisters 94- reagiert auf die seriellen Eingangs-Daten, um die Ausgangswert A und B zu bilden, wie dies in Fig* 3J durch eine einsige Wellenform gezeigt ist· Wenn die dargestellte Wellenform auf dem höheren seiner beiden Niveaus liegt, erscheint am A-Ausgang ein Signal und kein Signal am B-Ausgang. Umgekehrt, wenn die Wellenform das niedere seiner beiden Nieveaüs hat₉ wird angezeigt, daß eine "Null" im Register gespeichert ist, und ein Signal erscheint am B-Ausgang, während am A-Ausgang kein Signal auftritt.

Die resultierenden Ausgangswerte des zweiten, dritten und vierten Registers 13O₉ bzw. 132, bzw. 134 sind in den entsprechenden Figuren 3K* 3Ii und 3M dargestält. Diese Ausgangswerte sind dieselben wie im ersten Register 92 nach Fig. 3J mit der Ausnahme, daß sie um eine Anzahl von Bit-Zellen gleich der Anzahl der Registerstufen versetzt sind, womit sie vom ersten Register 92 entfernt werden. Die in jedem Register gespeicherten Daten werden in das nächst© Register weitergeschoben und zwar jedesmal wenn eine neu© Bit-Zelle anfängt«

Das zweite Register 130 des Schieberegisters 94 wird gebraucht, um die Datenbite und die Takt-Ausgangs-Bits über die Und-Schaltungen 110 und 114 zu erzeugen. Die verschlüsselten Ausgangs-Daten werden demgemäß um eine Bit-Zelle aus den seriellen Eingabe-Daten verzögert, was von einer Verschiebung ua eine Bit-Zelle des Datenausters nach Fig· 31 herrührt.

Wie vorstehend beschrieben, liefertein Einschuß-Multivibrator'■ 100 einen kurzen Taktimpuls und Daten-Registrierimpulse

0Ö9886/2163

■- 24, -

an die Und-Schaltung en 110 und 114- während jeder Bit-Zelle« Die Takt-Anzeige impulse "beginnen an der Vorderflanke Jeder Bit-Zelle und die Daten-Anzeige-Impulse beginnen im Mittelpunkt jeder Bit-Zelle, wie dies die Fig» 3P zeigt. Jeder Daten-Anzeige-Impuls aus dem monostabilen Multivibrator 100 "beeinflußt einen der drei Eingänge der Und-Schaltung 100. Ein. zweiter der Eingangswerte kann während der zweiten Hälfte Jeder Bit-Zelle durch den B-Ausgang des Triggers 98 Einfluß nehmen»

Wenn der dritte Eingang des Und-Kreises 110 durch ein Signal vom Ausgang A des Registers 130 wirksam wird, kommt es zu einer Steuerung des Daten-Anzeigeimpulses durch die Und-Schaltung 110 auf die Oder-Schaltung 154-, wenn es nicht zu einer Sperrung durch die Und-Schaltung 150 kommt» Derartige angesteuerte Daten-Impulse zeigt die Fig«. 3Q·

Zwei von fünf Eingängen der Und-Schaltung 114 enthalten B-Ausgänge der Register 130 und 152« Da ein Übergang an der Vorderflanke einer Bit-Zelle, welche eine "Null" darstellt, nicht eingeschrieben wird, wenn der Zelle unmittelbar ein© "Eins"-Zelle vorangeht, werden die beiden Eingänge zur Und-Schaltung 114 von den Registern 130 und 132 nicht wirksam gemacht, wenn nicht beide Register eine "Null" enthalten. Es sei angenommen, daß beide Register 130 und 132 "Hüllen" enthalten. Dann kommt es zu einer Auslösung der Und-Schaltung 114 durch die entsprechenden beiden Eingänge während der Dauer der Bit-Zelle.

Der dritte Eingang der Und-Schaltung 114 wird während der ersten Hälfte der Bit-Zelle durch den C-Ausgangswert des Triggers 98 (vgl. Fig. 3H) wirksam. Der Takt~Anzeig@impule aus dem monostabilen Multivibrator 100 wird daher am vierten Eingang der Und-Schaltung 114 auf die Oder-Schaltung 1^4 eingesteuert werden solange wie der fünfte Ein-

- 25 -

009886/2163

gang der Und-schaltung 114 durch ein "Aus "-Signal durch die Verriegelung 158 wirksam ist* Die durch die Und-Schaltung 114 gesteuerten Impulse sind in Fig. 2H dargestellt. Diese Impulse werden mit jenen aus der Und-Schaltung 110 in der Oder-Schaltung kombiniert, um den in Fig. 35 gezeigten Impulszug zu schaffen·

Wie oben bereits erwähnt, verhindert das Fehlen eines "Ausⁿ-Ausgangswertes von der Verriegelung 158 die Einsteuerung einer "!Null" oder eines Takt-Impulses durch die Und-Schaltung 114, wenn ein Takt-Impuls in der unmittelbar vorhergehenden Bit-Zelle erzeugt wurde. Die normalerweise im Aus-Zustand befindliche Verriegelung wird durch jeden erzeugten Takt-Impuls von der Und-Schaltung 114 eingestellt. Der Ausgangswert der Verriegelung 164 ist in Fig. 33? dargestellt. Hier repräsentiert das untere Niveau der Wellenform das "Aus", und das obere Niveau repräsentiert das "Ein". Die Einstellung der Verriegelung 164 wird betätigt, um die Verriegelung 158 während der zweiten Hälfte der Bit-Zelle und der ersten Hälfte der unmittelbar folgenden Bit-Zelle, wie oben beschrieben, einzustellen. Der Ausgangswert der Verriegelung 158 ist in Fig. 3U dargestellt. Hier repräsentiert das untere Niveau der illustrierten Wellenform den Zustand "Aus", und das Niveau stellt das "Ein" dar·

Unter Hinweis auf die Fig. 3Q sei bemerkt, daß die Daten-Anzeige·* -pulse durch die Und-Schaltung 110 auf die Oder-Schaltung 154 während der Bit-Zellen ?2, 78 und 86 gesteuert werden, um in diesen Zellen die "Einsen" darzustellen. Während der Bit-Zelle 74 werden alle drei Eingänge der Und-Schaltung 110 wirksam, jedoch erscheinen die Ausgangs-Signale an den B-, A-, A- und B-Ausgängen der Register 92, 130, 132 und 134, damit alle vier Eingänge der Und-Schaltung 150 wirksam werden und damit ein Sperrsignal am Ausgang entsteht, wie in Fig. 3 0 gezeigt« Der Ausgang

- 26 -

009886/2163

der Und-Schaltung 15O sperrt die Und-Schaltung 110, welche die Bildung eines Daten-Bits entsprechend der zweiten "Eins" im Datenmuster "Null, Eins, Eins, Null" verhindert·

Wie bereits oben erörtert, vermeidet die Löschung dieser zweiten "Eins" ein dicht getrenntes Paar benachbarter "Eins"-Übergänge. Eine wesentliche Herabsetzung der Spitzen-Verschiebungsprobleme würde andernfalls vorhanden sein. Während des Lesens wird die fehlende "Eins" in das Datenmuster "Null, Eins, Eins, Null" wiedereingefügt. Dies geschieht in der nachstehend an Hand der Fig. 4- zu beschreibenden Weise. Die Fig. 4 zeigt eine Erkennungsanordnung.

Während der Bit-Zelle 70 erscheint am B-Ausgang dSs dritten Registers 132, wie in Fig. 3L gezeigt, kein Signal. Der entsprechende Eingangswert an der Und-Schaltung 114 ist demgemäß nicht in der Lage, die Erzeugung eines Täkt-Anzeigeimpulses, wie in Fig. 3R gezeigt, zu verhindern.

Die Erzeugung eines Takt-Anaeigeimpulses in den Bit-Zellen 76 und 80 wird in ähnlicher Weise verhindert, da jeder dieser Zellen eine Zelle vorangeht, in welcher eine "Eins" vor handen ist. Bei Beginn der Bit-Zelle 82 sind alle fünf Eingänge der Und-Schaltung 114 wirksam, und der Takt-Anzeigeimpuls wird auf die Oder-Schaltung 154, wie in Fig. 3R gezeigt, eingesteuert·

Dieser Takt-Impuls stellt die Verriegelung 164 während der Bit-Zelle 82 ein, wie in Fig. 33! gezeigt ist. Das "Ein"-Signal am Ausgang der Verriegelung 164 erseheint an einem der Eingänge der Und-Schaltung 120 land wird eingesteuert, VM die Verriegelung 158 im Mitttlpwn&t der Bit-!S®ll© ©iaauachalten, wenn ddc D-Auegaßg de» fjpiggerp 98 auf de» -an-' deren Eingang der Und-Schaltung 120

Wie in Fig® 3 IT geseigt» bleibt der Ausgang dar ¥©rrieg®lmg

Q0S88B/2183

158 auf "Ein" bis zum Mittelpunkt der nächsten Bit-Zelle 84V Zu Beginn der Bit-Zelle 84 beeinflußt der Α-Ausgang des Triggers 98 die Und-Schaltung 104, um das "Ein"-Ausgangs-Sisnal der Verriegelung 158 zur Rückstellung der Verriegelung 164 in den "Aus"-Zustand,wie in Fig. 3 T gezeigt, passieren zu lassen. Das Signal aus dem "Aus"-Ausgang der Verriegelung 164 wirkt auf einen Eingang der Und-Schaltung 124. Der andere Eingang von 124 wird im Mittelpunkt der Bit-Zelle 84 durch den D-Ausgang des Triggers 98 wirksam, um die Verriegelung 158 auf "Aus" zu bringen und den zugeordneten Eingang der Und-schaltung 114 über die Leitung 160 wirksam zu machen.

Wenn die nächste Bit-Zelle 86 eine "Null" anstelle einer "Eins" darstellen würde, dann würde ein Takt-Anzeigeimpuls durch die Und-Schaltung 114 auf die Oder-Schaltung 154 eingesteuert werden, und die Verriegelungen 164 und 158 würden beide auf "Ein" eingeschaltet werden um die Einsteuerung eines Takt-Anzeigeimpulses an der Vorderflanke der folgenden Bit-Zelle zu blockieren, falls die folgende Bit-Zelle eine "Hull" repräsentieren sollte.

Es ist ersichtlich, daß die Verriegelungen 164 und 158 sowie die zugeordneten Schaltkreise so arbeiten, daß wechselseitige Taktimpulse in einer Folge von "Nullen" blockiert werden, um dicht getrennte Übergänge in einer Folge von "Nullen" zu verhindern. Wie bereits oben erörtert, reduziert die Elimination der wechselseitigen "Nullen" oder Taktimpulsen wesentlich die Probleme der SpitzeriverSchiebung, welche sonst vorhanden wären. Wie aus der Erörterung der Erkennungsanordnung nach Fig. 4 hervorgeht, macht das Fehlen von Übergängen oder Impulsen an den Vorderflanken wechselweiser "Nullⁿ~Bit-Zellen keinen Unterschied soweit die Erkennung der Daten betroffen ist, da alle Bit-Zellen mit einem übergang oder Impuls im Hittelpunkt identifiziert werden als

- 28 -

009886/2163

eine "Eins"· Alle anderen Bit-Zellen werden als eine "Null" darstellend angenommen, wenn sie niehfc dritte Zelle ia "Null, Eins, Eins* Nullⁿ-Mus.te£ eind₀

Wie in Fig* 3S gezeigt tsir&^ vereinigt die 154 öle £atea»Impuls®. sach.Hgv 5Q--uaiä" di@ nach Fig· 3B "au einem einsigen Xapul©&ug giis ©ia© Kommunikation der TbiaSrem Daten« Wo dt© Bat©a netisches Medium zu registrieren 'SiM₉ t?@rd@n schiedenen Impulse am Ansgaag d©^ Od©r=Sehaltung 15^· verwendet, mil wechselweise ct©s Jigger 1% ^zjtmhen seinea stabilen Ztistäsaten am aeÄslt©a₀ Sa© dabei ©Ä-aengto Siga&l ist in fig· 30 dargestellte Bis £3aga©t!s©pf t7ix>d V@rüöad@t um auf den magnet is eaea Stdima Aufseicimuagea. Qn aäeh@Ho ßpricnt auf das Signal aacö. FIg₀ 30 durch üakelbu? der Hieh tung der lagaetisieriaiis bei $©dem der übergänge

für die E isemmas ^©a Baten₉-

welche Ämreli ©ime ila©2?da.i!iag aae& I¹Ig₀ -2 ü ist in Fig»

Wellenformen sind ia d©a Figuren 5A "bis 5f g@a©igt₀ Aus Gründen, der seieliatriiieM^ja Ba^stolliaog wird @ag@aöiia©a.9 da die Baten in der ia IFIg₀ 51 g©g©igtea for® aufgezeichnet.

sind., und daß ein aagst@tisciier L^sekopf 100 v@rü©adet lst₀ um die aufgeaeicliiietea. Signal© uiederzug@b@ao

Eine LeseverstärkereiaJitit mad ©la "Detektor 182 reagiert. auf das durch dta Kopf IBO abgeleitete Signal dureJh Aus-, sieben der Hochfr©qu@as=Eausekisignal© unä spri©fe.t amf al® Olbergänge deü aufgegeiehneten Signals aa_s u® ®is<sa positiv verlaufenden Xojpmlii ®a dar Stelle Qia©i j@ gai^e zu sehaff©a₉ xn±® di©s Figo 5B zeigt fcönmen als Eoa-Datea aag©s@&@a u©rdea₀ -Si© x?©rd©a ©ia variablen feoqmeas-Osgillatog' 184 übe^ die Leitrog 1 dem einen Eiagamg eines Paares ^oa Üad™Scaaltuiag©a 188 und

„ 29 -

/2163

-■ 29 190 über die Leitung 192 bzw. 194 zugeführt.

Der variable Frequenz-Oszillator 184 reagiert auf die genaue Lage der erkannten Übergänge in Bezug auf die Bit-Zellen-Grenzen. Biese sind bestimmt durch einen spannungsgesteuerten Oszillator 196. Der variable Frequenz-Oszillator 184 Justiert Frequenz und Phase des spannungsgesteuerten Oszillators 196 soweit es notwendig ist, das taktgebende Ausgangssignal des variablen Frequenz-Oszillators in Synchronismus mit den Bit-Zellen der erkannten Übergänge zu halten.

Der variable Frequenz-Oszillator 184 enthält den spannungsgesteuerten Oszillator 196, einen Abfrageschalter 198 und ein Filter 200. Der spannungsgesteuerte Oszillator 196 enthält einen Wandlerverstärker 202 und einen Rampengenerator 204. Der Rampen-Ausgangswert des Generators 204, welcher dem Abfrageschalter 198 über die Leitung 206 zugeht und welcher in Fig. 50 dargestellt ist, enthält einen vertikalen Übergang vom Negativen zum Positiven, gefolgt von einem Schleifenübergang vom Positiven zum Negativen·

Die positiv verlaufenden Übergänge treten an Stellen mit ein Viertel- und mit Dreiviertel-Distanz längs jeder Bit-Zelle auf. Der Impulsausganswert des Rampengenerators 204, welcher über einen Leiter 208 auf den Trigger 210 läuft, sowie ein Inverter 212 und die zweite und die vierte Und-Schaltung von vier verschiedenen Und-Schaltungen 214, 216, 218 und 220 enthalten Impulse während des zweiten Viertels und während des vierten Viertels jeder Bit-Zelle, wie dies in Fig. 5D gezeigt ist.

Wenn der spannungsgesteuerte Oszillator 196 in der Frequenz und in der Phase genau synchronisiert ist mit den ankommenden Bit-Zellen, dann sind die Mittelpunkte der Schleifen-

- 30 -

0098 86/2163

Rampenaignale genau mit den Mittelpunkten und Vorderflanken der Bit-Zellen ausgerichtet· Um. laufend die S^ehronisation zu prüfen ι werden Rampea-Ausgaagsw@r.t© yqm (!©aerator 204 UDd die einlauf enden ftob-Satsn auf äea Ai&frageseteiter 198 gegeben, wel einer auf -die Phase d<§r ein! auf eaten. Boh-Baten und auf die Übergänge anspricht mad mit des Filter .200 verbunden ist«, Die augenblickliche Spannung der Bampe wird Im-Zeitpunkt" des Hoh-BateniapiilseE emp£$ng©n<> "Wenn daher ein Boß-Batenimpiils genau- im Hittelpunkt d©E> Raspe empfan·» gen wird,, liefert der Abfragesehalter 198 eine Null-Ausgangsspannung.. Wenn jedoch Boh-Dat©nblts leicht ψοέ dem Mittelpunkt der Rampe ankommen_s dann liefert der Abfrageschalter eine kleine positive Spannung* Je weiter die Roh-Datenfoits zum Mittelpunkt des Se&leifen-Rampen-Signals gehen_t desto größer ist die Äusgangsspannung des Abfrageschalters 198 β

Wenn in ähnlicher Weise der"Hoh-Datenbit durch den Abfrag©- schalter 198 nach dem Mittelpunkt des "Schleifen-Baiapen-Sig= nads empfangen wird,, erhält das Filter 200 eine negative Spannungβ Das filter 200 glättet den Ausgaogswert dos Ab~ frageschalters 198, so daß plötzliche Änderungen scharf ab-» geschwächt werden und der Querleitungsirerstärker 202 ein glattes Signal erhält_o

Der Querleitungsverstärker 202\ auch Gegemjirkleitwert-Terstärker genannt_f reagiert auf den geglätteten Ausgangswert des "Filters 20O₉ um einen Felalerstrom &u liafernj der der Fehler spannung des Filters entspricht ₉ Tasi di© des Eampengeneratops 204 ata. stemern₀ Ber spas te Oscillator 196 ist voi?ges@]i@n₀ ws. das Aaspreeliea auf eine positiTe Fehlerspannmig aiis dea filter 200 sm "ba-=^ schleunigen und das Anspresh©A &.nf ©ia©- nega^iir© lehlerspaa· nung zu. ¥erlangsajiEen_o "

Eine Differenz zwischen d©x> Bapfangsaeit ©inos loh-Baten-

bits und dem Mittelpunkt des Schleifenteile des Kampensignals wird linear übertragen in eine Spannung durch den Abfrageschalter 198, dann konvertiert in einen Strom durch den Querleitun_;jsverstärker 202 und dann dem Rampengenerator 204 zugeführt, um dessen Geschwindigkeit zu ändern, so daß eich der variable Frequenaost&llator 184 graduell in den genaueren Synchronismus mit den Bit-Zellen der empfangenen aufgezeichneten Signale bewegt.

Die lind-Schaltungen 214, 216, 218 und 220 funktionieren in Kombination mit dem Trigger 210, mit dem Inserter 212 und mit den lind-Schal tungen 188 «ad 190, um dl® »Eine*-» Impulse von den "Null"-Impulsen zu trennen und einen Vorschub der Daten und der fakt-Scfaiefoeregister 222 und 224 au bewerkstelligen, welche mit den ernts^ rechenden Enpfan» gem der getrennten "Eins^H- und "^!!"-Impulse gekoppelt sind.

Der "Ein"-Ausgang des Triggers SlO₉ übt in ist und welcher einen Impuls wlteeat der MittelfcSIft©. Jeter Bit-Zelle aufweist, wird als Eiagangsiiipule der Und-Sehaltungen 188, 216 und 218 und als Eingangsimpuls eines Paares von Und-Schaltungen 226 und 228 an den Ausgängen der Dates« und der Taktschieberegister 222 und 224 verwendet. Der komplementäre "Aus^Auseangswert des Triggers 210 wird auf die TJnd-Sdhaltungen 214, 190 und 22C gegeben. Daß Impulssignal aus dem Rampengenerator 204 fließt über den Inverter 212 in invertierter Form als zweiter Eingangswert der Und-Schaltung 214 und der Und-schaltung 218 zu.

Im ersten Viertel ^eder Bit-Zelle sind gleichzeitig Signale am "Aus"-Ausgang des Triggers 210 und des Inverters 212 vorhanden. Dies ergibt einen Impuls am Ausgang der ersten Zyklus-Und-Schaltung 214 „ wie in Fig. 5F gezeigt ist. Das "Ein"-Ausgangssignal vom Trigger 210 vereinigt sichmit

■■■■'■- 32 -

009886/2163

dem Impuls-Ausgang des Eampengenerators 204· während des zweiten Viertels jeder Bit-Zelle, um einen Impuls am Ausgang der zweiten Zyklus-Und-Schaltung 216 zu bilden, wie dies die Fig, 5G zeigt«,

Während des dritten Viertel© jeder 'Bit-Zelle vereinigt sich das Impulssignal aus dem Rampengenerator 204 nach dem Durchgang durch den Inverter 212 in invertierter Form mit dem "Ein"-Ausgangswert des Triggers 210 in der dritten Zyklus-. Und-Schaltung 218₉ um einen Ausgangsimpuls zu schaffe^ wie dies die Fig« 5 H zeigt«.

Im vierten Viertel jeder Bit-Zelle wird das Impulssignal aus dem Rampengenerator 204 der vierten Zyklus-Und-Schaltung 220 zugleich mit dem "Aus"-Ausgangswert des Triggers 210 übertragen, um einen Impuls zu schaffen, wie dies die Fig. 5 I zeigt. Es sei bemerkt, daß nach Fig» 51 bis 51 die Ausgänge der Und-Schaltungen214₉ .216, 218 und 220 Impulse enthalten, welche nacheinander während des ersten, zweiten, dritten und vierten Viertels jeder Bit-Zelle auftreten. Wie aus der Erörterung noch deutlicher werden wird_s werden diese Impulse verwendet« t» den Vorschub der Daten·» und Takt-Schieberegister 222 und 224 zu "bewerkstelligen«.

Die "Ein¹*-und "Aus"-Ausgänge des Triggers 210 werden auch in Verbindung mit den TUad-Schaltuagen 188 und 190 benutzt ₉ um die "Eins"- xmä. "Null"-Impulse zu trennen$ welche am Ausgang des Leseverstärkers «ad des Detektors 182 erscheinen,, Bex "Ein"-Ausgang des Triggers 210 wirkt auf di®-Und-Schaltung 188 in der littelMlfte jeder Bit-Zelle,'um "Eins«⁸· Impulse, weiche während dieses Intervalls s&£tr@ten, dtiMfe» sulassen und auf den "Iinstell⁸'-Eingang einer ersten Daten-Verriegelung 230 im Daten-8csi©Tb®r®gister 222 zu geben»

- 33 -

Die getrennten "Einsen" am Ausgang der Und-Schaltung 188 sind in. Fig. 5 J dargestellte Der "Aus"»Ausgang des Triggers 210 wirkt auf die Und-Schaltung während des ersten und des letzten Viertels jeder Bit-Zelle_? um "NuIl"-Impulse auf den "Einstell'-Eingang einer ersten Takt-Verriegelungs-Vorrichtung 232 im Takt-Schieberegister 224 einzusteuern. Die getrennten"Nullen^Blam Ausgang der Und-Schaltung 190 sind in Fig. 5K gezeigt.

Die erste Daten-Verriegelungsvorrichtung 230 im Dat®i->Schieberegister 222 wird durch jeden getrennten "Eins"-Impuls und "Rückstell"-Impuls eingestellt und zwar am Beginn jeder Bit-Zelle durch den Ausgang der ersten Zyklus-Und-Schaltung 214, wie dies Fig. 5L zeigt« Die "Ein"- und "Aus"-Ausgänge der ersten Datenverriegelung 230 siud entsprechend gekoppelt, um einen Eingangswert eines Paares von Umd-Schaltungen und 236 an den "Einstell"- und "Huckst®!!"- Eingängen einer zweiten Daten-Verriegelung 238 wirksam zu machen· Der andere Eingang der Und-Schaltunge» 234 und 236 wird durch den Ausgang der vierten Zyklus-Und-Schaltusg -220 während des letzten Viertels jeder Bit-Zelle wirksam gemacht.

Das Daten-Schieberegister 222 enthält zusätzlich eine drrfcte Daten-Verriegelung 240 mit zugeordneten Und-Schaltungen und 244 an den "Einstell"- und "Bückstell"-Eingängen, sowie eine vierte Daten-Verriegelungsvorrichtung 245 mit eingangsseitigen Und-Schaltungen 248 und 250 und schließlich eine fünfte Daten-Verriegelungsvorrichtung 252 mit ©ingangsseitigen Und-Schaltungen 254 und 256,

Die Und-Schaltungen 242 und 244 an den Eingängen der dritten Daten-Verriegelungsvorrichtung 240 sowie die Und-Schaltungen 254 und 256 an. den Eingängen der fünften Daten-Verriegelungsvorrichtung 252 sind angeschlossen, um hiervon einen Eingangswert zu heben, mit dem während des zweiten Viertels jeder Bit-Zelle über den Ausgang des zweiten Zyklus-Und-

- 34 -

009886/2163

■ - 34 - ■
Schaltung 216 gearbeitet werden kann.

In ähnlicher Weise sind die Und-Schaltungen 234 und 236 an die Eingänge der zweiten Daten-Ysrriegeluagsvorrichtung 238, an die Und-Schaltungen 248 und 250 rad an die Eingänge der vierten Daten-Verriegelungsvorrichtung 246 gekoppelt und damit während des -vierten Viertels jeder Bit-Zelle durch das Ausgangs-Signal aus der vierten Zyklus-Und-Schaltung 220 wirksam gemacht«

Demgemäß wird jede. "Eins¹", welche in die erste Daten-Verriegelungsvorrichtung 230 eingegeben wird, in die zweite Daten-Verriegelungsvorrichtung 238 zu Beginn des vierten Viertels der Bit-Zelle verschoben_t vergleiche hierzu die Fig. 5M₀ Danach wird die gespeicherte "Eins" in die dritte, vierte und fünfte Datenverriegelungsvorrichtung 240, 246 und 252 in Intervallen einer halben Bit-Zelle verschoben, vergleiche hierzu die Figuren 5^» 50 und 5P<»

Das Takt-Schieberegister 224 arbeitet in ähnlicher Weise wie das Daten-Schieberegister 222 und ist auch in ähnlicher Weise angeordnet, um "Null"-Impulse oder Takt-Impulse zu speichern und zu verschieben. Jede in der ersten Takt-Verriegelungsvorrichtung 232 gespeicherte '.'Null" wird in eine zweite Takt-Verriegelungsvorrieiitung 258 über die Und-Schaltungen 260 und 262 zm Beginn des zweiten Viertels.der nächsten Bit-Zelle nach ihrem Auftreten verschoben« Dies zeigt Fig. 5H· Danach kommt es zu einer Yersehiebung in die dritte, vierte und fünfte Takt-VeETiegelungsvorrichtung 264, und 268 über die zugeordnetes XJnd-Sohaltungen 270, 2?2„ 274 _$ 2?6, 278 und 280 im Zeitpunkt einer kalben Bit-Zelle, vgl, hierzu die Fig. 5S₈ 5T

Wie oben bereits eiewälaitg äadest das FalleaXaiSsea won Übergängen an den. Vor&erflamkes. weenselweiser Bit-Zellen in einem Strang von. "lullga⁶⁸ nicht dea !(©sepTOseBg da die ge-

■ - 35 -

0098 8 6/2183

trennten "Eins"-Impulse nicht Rücksicht nehmen auf den Ausschluß von "Nullen"-Impulsen oder deren Abwesenheit. Dem«, gemäß werden "Binsen" am Ausgang des Daten-Schieberegisters 222 in der Darstellung durch den "Ein"-Zustand der fünften Daten-Verriegelungsvorrichtung 252 über die Und-Schaltung 226 durch das "Ein"-Signal aus dem Trigger 210 gesteuert und passieren eine Oder-Schaltung 282, deren Ausgangswert in Fig. 5V dargestellt ist.

DIe¹¹NuIl¹¹ Bits werden durch einen "Aus"-Ausgang der fünften Daten-Verriegelungsvorrichtung 232 repräsentiert. In die- { sem Falle kann die fünfte Takt-Verriegelungsvorrichtung 268 entweder im "Ein"- oder im "Aus"-Zustand sein, was davon abhängt, ob ein Takt-Impuls an der Vorderflanke der Bit-Zelle vorhanden ist oder nicht. In jedem Falle kommt das "Null"-Bit nicht zum Ausgang durch·

Wo die »weite "Eins" im Datematister "Null, Eins, Eins₀ lull" fallen gelassen worden ist, ist ©s jedoch notwendige &i® fehlende "Eins" wieder einzufügen. Dies wird durch die undschaltung 228 erreicht.

Wie oben bereits bemerkt wurde, ergeben sich aus dem Fallenlassen der zweiten "Eins" im Muster "Null, Eins, Eins, Null" I zwei benachbarte Bit-Zellen, welche weder einen "Eins"- noch einen "Null"-Impuls Iiaben. Dieser Zustand wird durch die Und-Schaltung 228 abgefühlt, welche einen angeschlossenen Eingang hat, der während der Mittelhalfte jeder Bit-Zelle durch den "Ein"-Ausgang des Triggers 210 tätig wird. Drei zusätzliches Eingänge sind mit den "Aus"-Ausgängen der dritten Daten-Verriegelungsvorrichtung 2¹K), mit der vierten Takt-Verriegelungsvorrichtung 266 und mit der fünften Takt-Verriegelungsvorrielitung 268 gekoppelt.

Wie aus Fig. 5B zu ersehen ist, sind die benachbarten Bit-

■ -36 -

0 0 9 8 8 6/2163

Zellen 74 und 76 ohne irgendeinen Impuls in den Zentren oder in den Vorderflanken« Die Und-Schaltungen 228 entsprechen diesem Zustand, um eine "Eins" in die Bit-Zelle 7^ einzufügen, wie in Fig. 5V gezeigt ist. Zu Fig. 5V sei auch zu bemerken, daß die Daten- und Takt-Schieberegister 222 und 224 die Ausgangs-Daten über zwei volle Bit-Zellen relativ zu den Eingangs-Rohdateh verzögern.

Patentansprüche

- 37 -

009886/216 3

Claims (6)

1. Pat ent ansprüohe

   Verfahren zur Verschlüsselung und zur Entschlüsselung digitaler Daten bei der Datenverarbeitung und Speicherung einer binaren Information durch. Verarbeiten von Datensignalen mit zwei erkennbaren Niveaus oder Zuständen innerhalb einer Folge willkürlich definierter Bit-Zellen-Intervallen, wobei Übergänge an der Torderflanke einer Bit-Zelle Taktimpulse bestimmen und wobei Übergänge im Mittenbereich der Bit-Zelle den Daten zugewiesen sind, dadurch gekenn- { zeichnet, daß das Verschlüsseln durch Einschreiben eines Übergangs zwischen den beiden Zustanden im Mittenbereich jeder Bit-Zelle durchgeführt wird, womit eine "Eins" dargestellt ist, wenn nicht eine "Null-Eins" vorausgegangen ist und eine "Null¹¹ folgt, und daß Übergänge an den Vorderflanken der Bit-Zellen eingeschrieben werden, welche eine "Null" repräsentieren, wenn es dort keine "Eins" oder eine in die vorangehende Bit-Zelle eingeschriebene "Null" oder eine in der vorangehenden Zelle ausgefallene "Eins" gibt.
2. 2.) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Entschlüsseln die in den Mittenbereichen der Bit-Zellen ermittelten Daten-Übergänge als "Einsen" getrennt wer- " den, während jene Bit-Zellen mit Übergang an der Vorderflanke als eine "Eins" repräsentierend angenommen, und daß Bit-Zellen, welche weder im. Mittenbereich noch an der Vorderflanke einen Übergang aufweisen, dazu bestimmt sind, eine "Null" zu repräsentieren, wenn nicht der unmittelbar folgenden Bit-Zelle in ähnlicher Weise ein Übergang an der Vorderflanke oder im Mittenbereich fehlt, wobei im letztenen Falle eine "Eins" in die erste von zwei Bit-Zellen, in denen Übergänge fehlen, eingefügt wird.

   - 38 -

   0 09886/2163
3. 3.) Vorrichtung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß Taktgeberschaltungen (96, 98, 100) die Bit-Zellen kennzeichnen und Schieberegister (92, 130, 132, 134) zum zeitlichen Speichern der Daten dienen, daß Schieberegister-Ausgänge zur Konditionierung getrennter Daten- und Takt-Und-Schaltungen (110, 114, 150) eingerichtet sind, welche periodisch durch die Zeitgeberschaltungen anzeigbar sind, um "Eins¹¹- und "Null"-Impulse am Ausgang zu schaffen·
4. 4.) Vorrichtung nach Anspruch 3» dadurch gekennzeichnet, daß das Schreiben wechselseitiger Übergänge in einer Folge von "Nullen" durch eine Schaltung verhindert wird, welche auf die Erzeugung eines jeden "Null"-Impulses ansprechbar eingerichtet ist, um eine Takt-Und-Schaltung während des folgenden Bit-Zellen-Intervalls unwirksam zu machen.
5. 5.) Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Einschreiben einer zweiten "Eins" in ein Datenmuster "Null, Eins, Eins, Null" durch eine Schaltung verhindert wird, welche auf das Vorhandensein eines Musters "Null, Eins, Eins, Null" im Schieberegister reagiert, um das Daten-Und-Gatter während des zugehörigen Bit-Zellen-Intervalls unwirksam zu machen.
6. 6.) Vorrichtung nach den Ansprüchen 3 bis 5_S gekennzeichnet durch eineDoppel-Frequenzmodulation beim Verschlüsseln der Daten, wobei Übergänge an der Vorderflanke einer Bit-Zelle Takt-Impulse bezeichnen und wobei Übergänge im Mittenbereich der Bit-Zelle Daten-Impulse bezeichnen.

   009886/216

   Leerseite