-
HINTERGRUND
-
GEBIET
-
Die Erfindung betrifft im Allgemeinen analoge Schaltungen und insbesondere eine Linearspannungsreglerschaltung mit einem verbesserten Versorgungsspannungsdurchgriff (PSRR- power supply rejection ratio).
-
BESCHREIBUNG DES STANDES DER TECHNIK
-
Lineare Spannungsregler sind ein Typ von Spannungsreglern, die in Verbindung mit Halbleitervorrichtungen, integrierter Schaltung (IC-integrated circuit), Batterieladegeräten, und anderen Anwendungen verwendet werden. Lineare Spannungsregler können in digitalen, analogen und Leistungs-Anwendungen verwendet werden, um eine geregelte Versorgungsspannung bzw. Betriebsspannung zu liefern. In Leistungsverwaltungs-Halbleiterchips ist es wünschenswert, die geringste-mögliche Menge von Energie zu verbrauchen, um die Batterielebensdauer zu verlängern. Bei der Initialisierung eines Leistungsverwaltungs-Halbleiterchips ist ein Bias-Strom für die internen Knoten und Zweige des Chips erforderlich. Dieser Anfangs-Bias-Strom stellt einen Vorbedingungszustand für viele Anwendungen her. Insbesondere benötigen analoge Schaltungen bzw. Schaltungsblöcke oft eine Versorgung mit einem genauen Bias-Strom bzw. eine entsprechende Bias-Schaltung, um intern lokale Ströme und Spannungen zu erzeugen. Die Größe des Bias-Stroms sollte ein niedriger Wert sein, um eine Batterielebensdauer zu verlängern. Eine Reduzierung des Bias-Stroms führt dazu, dass Bias-Leitungen eine hohe Impedanz bekommen. Zusätzlich hat bei einer Reduzierung des Bias-Stroms ein Rauschen einen größeren Einfluss. Die Rauschsignale können in das System durch eine parasitäre Kapazität eintreten. Mit langen Bias-Leitungen in der Größenordnung von Millimetern sind die Größe der parasitären Kapazität und das Rauschsignal signifikant und beeinflussen den Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio), insbesondere wenn das Rauschsignal den Systemausgang beeinflusst, beispielsweise die Ausgangsspannung eines Spannungsreglers beeinflusst.
-
In Systemen sieht die Design-Methodik typischerweise zwei verschiedene Verfahren zum unter Vorspannung setzen bzw. Biasing für ein globales Biasing und ein lokales Biasing vor. Ein Strom-Biasing wird für ein globales Biasing verwendet. Ein Spannungs-Biasing wird für ein lokales Biasing in einem Funktionsblock verwendet. In einem beispielhaften System kann ein Design eines System-Bauplans eine Vielzahl von digitalen Blöcken, einen Bias-Block und Routing-Leitungen enthalten. In einem großen System können die Routing-Leitungen eine signifikante Länge haben, die zu einer Verschlechterung des Versorgungsspannungsdurchgriffs (PSRR – power supply rejection ratio) führt.
-
Es ist deshalb wünschenswert, eine Lösung für einen verbesserten PSRR vorzusehen, zum Beispiel für Low-Drop-Out(LDO – low drop-out)-Regler.
-
ZUSAMMENFASSUNG
-
Eine Aufgabe der vorliegenden Offenbarung ist, eine Schaltungsimplementierung vorzusehen, die die Auswirkung einer parasitären Kapazität verringert, die mit Bias-Leitungen assoziiert ist.
-
Eine weitere Aufgabe der vorliegenden Offenbarung ist, eine Schaltung vorzusehen, die die Auswirkung einer parasitären Kapazität auf einen Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio) von analogen Funktionsblöcken reduziert.
-
Ein weiterer Aspekt der vorliegenden Offenbarung ist, eine Schaltungsvorrichtung mit analogen Blöcken vorzusehen, die den Standby-Strom für das System reduziert.
-
Ein weiterer Aspekt der vorliegenden Offenbarung ist, eine Schaltungsvorrichtung mit einem Freigabe-Schaltelement vorzusehen, das durch eine vor-geregelte Energieversorgung angesteuert bzw. versorgt wird.
-
Ein System mit einem verbessertem Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio) über einem weiten Frequenzbereich wird offenbart. Der verbesserte PSRR wird erreicht durch Negieren des Einflusses der parasitären Kapazität, die mit den Bias-Leitungen assoziiert ist, und/oder der Einführung/Verwendung einer geregelten Energie/Stromversorgung, die eine Welligkeits-freie und geregelte Versorgungsspannung vorsieht. Durch die Reduzierung der parasitären Kapazität und/oder einem Vorsehen eines Freigabe-Schaltelements, versorgt durch die vorgeregelte Energie/Stromversorgung, wird die Verbesserung des PSRRs erreicht. Die Ausführungsbeispiele umfassen sowohl n-Kanal- als auch p-Kanal-MOSFET-Implementierungen und eine geregelte Energieversorgung mit positiver und negativer Polarität. Durch den kombinierten Einfluss der Verwendung der geregelten Energieversorgung und der Senkung einer Energieversorgung-zu-Bias-Leitungs-Kapazität unter Verwendung eines Design-Layouts und verbesserten Bauplans wird ein verbesserter PSRR über eine breite Frequenzverteilung erreicht.
-
Die obigen und andere Aufgaben werden durch eine Low-Drop-Out-Vorrichtung mit verbessertem Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio) erreicht. Die Vorrichtung kann einen p-Kanal-MOSFET-Pullup, einen n-Kanal-MOSFET-Schalter, ein digitales Gate, das durch eine Welligkeits-freie, vor-geregelte, gefilterte Energie/Stom- bzw. Spannungsquelle angesteuert wird, eine Batteriespannungsquelle und eine Masse aufweisen.
-
Die obigen und andere Aufgaben werden weiter durch ein System mit einem verbesserten Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio) erreicht. Das System kann eine geregelte Energieversorgung, einen Funktionsblock, eine Bias-Quelle zum Vorsehen eines Bias-Stroms und eine Bias-Leitung aufweisen, die die Bias-Quelle und den Funktionsblock elektrisch koppelt. Der Funktionsblock kann ein Gate- bzw. Freigabe-Element und ein Schaltelement umfassen, wobei das Gate-Element mit dem Schaltelement verbunden ist und das Schaltelement steuert bzw. freigibt, wobei das Gate-Element elektrisch mit der geregelten Energieversorgung verbunden ist.
-
Die obigen und andere Aufgaben werden weiter durch ein System mit einem verbesserten Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio) erreicht. Das System kann eine geregelte Energieversorgung, einen Freigabe(Gate)-Schalter, der elektrisch mit der geregelten Energieversorgung verbunden ist und der eine Freigabe(Enable)-Funktion vorsieht, einen Funktionsblock, der elektrisch mit dem Freigabe-Schalter verbunden ist, eine Bias-Quelle zum Vorsehen von Bias-Strom und eine Bias-Leitung aufweisen, die die Bias-Quelle und den Funktionsblock elektrisch koppelt.
-
Die obigen und andere Aufgaben werden weiter durch ein System mit einem verbesserten Versorgungsspannungsdurchgriff (PSRR) erreicht. Das System kann einen Freigabe(Gate)-Schalter, der eine Freigabe(Enable)-Funktion vorsieht, einen Tiefpassfilter, der elektrisch mit dem Ausgang des Freigabe-Schalters gekoppelt ist, einen Funktionsblock, der elektrisch mit dem Tiefpassfilter gekoppelt ist, eine Bias-Quelle zum Vorsehen von Bias-Strom und eine Bias-Leitung aufweisen, die die Bias-Quelle und den Funktionsblock elektrisch. koppelt.
-
Die obigen und andere Aufgaben werden weiter durch ein System mit einem verbesserten Versorgungsspannungsdurchgriff (PSRR) erreicht. Das System kann eine geregelte Energieversorgung, einen Freigabe(Gate)-Schalter, der elektrisch mit der geregelten Energieversorgung verbunden ist und der eine Freigabe(Enable)-Funktion vorsieht, einen Low-Drop-Out(LDO)-Regler, der elektrisch mit dem Freigabe-Schalter verbunden ist, eine Bias-Quelle zum Vorsehen von Bias-Strom und eine Bias-Leitung aufweisen, die die Bias-Quelle und den Low-Drop-Out(LDO)-Regler elektrisch koppelt.
-
Die obigen und andere Aufgaben werden weiter durch ein System erreicht, das einen Funktionsblock, ein Master-Bias-Netzwerk, einen Freigabe(Enable)-Schalter, eine Bias-Leitung und eine geregelte Energieversorgung zum Zuführen einer geregelten Spannung zu dem Freigabe-Schalter, und eine weitere Energieversorgung aufweist zum Zuführen einer Spannung, die eine Spannungsversorgung repräsentiert, zu dem Funktionsblock. Die parasitäre Kapazität der Bias-Leitung kann weiter durch ein Design-Layout minimiert werden für einen verbesserten Versorgungsspannungsdurchgriff (PSRR).
-
Die obigen und andere Aufgaben werden weiter durch ein System erreicht, das einen Funktionsblock, ein Master-Bias-Netzwerk, einen Freigabe(Enable)-Schalter, eine Bias-Leitung, einen Tiefpassfilter (LPF – low pass filter) und eine geregelte Energieversorgung aufweist zum Zuführen einer geregelten Spannung zu dem Freigabe-Schalter, wobei der Tiefpassfilter (LPF – low pass filter) den Ausgang (bzw. das Ausgangssignal) des Freigabe-Schalters filtert. Die parasitäre Kapazität der Bias-Leitung kann weiter durch ein Design-Layout minimiert werden für einen verbesserten Versorgungsspannungsdurchgriff (PSRR).
-
Somit wird eine neue Low-Drop-Out(LDO)-Vorrichtung mit einem verbesserten Versorgungsspannungsdurchgriff (PSRR – power supply rejection ratio) über einen weiten Frequenzbereich vorgesehen. Weitere Vorteile werden für Fachleute auf dem Gebiet offensichtlich.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die vorliegende Offenbarung und die dadurch vorgesehenen entsprechenden Vorteile und Merkmale sind am besten zu verstehen und zu beurteilen bei einer Betrachtung der folgenden detaillierten Beschreibung der Offenbarung in Verbindung mit den folgenden Zeichnungen, in denen gleiche Bezugszeichen gleiche Elemente repräsentieren, wobei:
-
1 ein Beispiel eines System-Bauplans ist;
-
2 ein Beispiel der Darstellung eines gemessenen und simulierten Versorgungsspannungsdurchgriffs (PSRR – power supply rejection ratio) als Funktion der Frequenz ist;
-
3 ein Beispiel eines Diagramms auf hoher Ebene eines Master-Bias, eines LDO, einer Verbindungs-Bias-Leitung und einer parasitären Kapazität der Bias-Leitung ist;
-
4 eine Darstellung eines simulierten Versorgungsspannungsdurchgriffs (PSRR) als eine Funktion des Logarithmus der Frequenz mit und ohne parasitäre Kapazität auf der Bias-Leitung ist;
-
5 ein schematisches Schaltungsdiagramm ist, das die Verbindung des Bias-Stroms von dem Bias-Block zu dem Low-Drop-Out(LDO)-Regler darstellt;
-
6 ein schematisches Schaltungsdiagramm ist, das die Verbindung des Bias-Stroms von dem Bias-Block zu dem Low-Drop-Out(LDO)-Regler in Übereinstimmung mit einem ersten Ausführungsbeispiel der Offenbarung darstellt;
-
7 eine Darstellung des gemessenen und simulierten Versorgungsspannungsdurchgriffs (PSRR) als eine Funktion der Frequenz in Übereinstimmung mit dem ersten Ausführungsbeispiel der Offenbarung ist;
-
8 ein schematisches Schaltungsdiagramm ist, das die Verbindung des Bias-Stroms von dem Bias-Block zu dem Low-Drop-Out(LDO)-Regler in Übereinstimmung mit einem zweiten Ausführungsbeispiel der Offenbarung darstellt;
-
9 ein schematisches Schaltungsdiagramm ist, das die Verbindung des Bias-Stroms von dem Bias-Block zu dem Low-Drop-Out(LDO)-Regler in Übereinstimmung mit einem dritten Ausführungsbeispiel der Offenbarung darstellt;
-
10 ein schematisches Schaltungsdiagramm ist, das die Verbindung des Bias-Stroms von dem Bias-Block zu dem Low-Drop-Out(LDO)-Regler in Übereinstimmung mit einem vierten Ausführungsbeispiel der Offenbarung darstellt; und
-
11 ein Ablaufdiagramm eines Prozesses zum Vorsehen eines Systems mit verbessertem Versorgungsspannungsdurchgriff (PSRR) ist.
-
DETAILLIERTE BESCHREIBUNG
-
1 zeigt ein System 1, das ein Ausführungsbeispiel darstellt. In heutigen Systemen sieht die Design-Methodik typischerweise zwei verschiedene Verfahren zum unter Vorspannung setzen bzw. Biasing vor: globales Biasing und lokales Biasing. Ein Strom-Biasing wird für ein globales Biasing verwendet. Ein Spannungs-Biasing wird für ein lokales Biasing in einem Funktionsblock verwendet. In einem beispielhaften System wird ein Design eines System-Bauplans in 1 dargestellt. 1 zeigt das vollständige System 1, das eine Vielzahl von Schaltungsblöcken 20, einen Bias-Block 30 und Routing-Leitungen 40 enthält. Die Routing-Leitungen 40 zeigen das Routing für den Bias-Strom von dem Bias-Block 30 zu der Vielzahl von Blöcken 20. In einem großen System können die Routing-Leitungen eine signifikante Länge haben, die zu einer Verschlechterung eines Versorgungsspannungsdurchgriffs (PSRR) führt. Typischerweise werden Bias-Leitungen nicht zu digitalen Blöcken geleitet. Jedoch werden die meisten analogen Blöcke mit Bias-Strom versorgt.
-
2 ist ein Beispiel der Darstellung eines gemessenen und simulierten Versorgungsspannungsdurchgriffs (PSRR – power supply rejection ratio) als eine Funktion der Frequenz. In 2 ist die PSRR-zu-Frequenz-Darstellung 50 gezeigt, in der die gemessene PSRR-Darstellung 55 und die simulierte PSRR-Darstellung 60 verglichen werden. Bei niedriger Frequenz unter 1000 Hz (zum Beispiel 1 kHz), haben das gemessene PSRR 55 und das simulierte PSRR 60 eine gleiche Größe. Bei Frequenzen über 1000 Hz weicht der gemessene PSRR 55 von dem simulierten ab. Bei einer Frequenz von 10 kHz ist der gemessene PSRR 55 ungefähr 20 dB schlechter als der simulierte PSRR 60. Die beobachtete Verschlechterung ist mit der parasitären Kapazität der Bias-Leitung assoziiert.
-
3 ist ein Beispiel eines Diagramms auf hoher Ebene eines Master-Bias, eines LDO, einer Verbindungs-Bias-Leitung und einer parasitären Kapazität der Bias-Leitung. Das System 70 wird als eine Master-Bias-Funktion 75, einen Low-Drop-Out(LDO)-Regler 80, eine Bias-Leitung 85 und eine parasitäre Kapazität 90 aufweisend gezeigt. Die parasitäre Kapazität 90 wird als die Kapazität zwischen der Bias-Leitung und dem Massepotential 95 dargestellt.
-
4 zeigt den Versorgungsspannungsdurchgriff (PSRR) als eine Funktion eines Logarithmus der Frequenz für einen Low-Drop-Out(LDO)-Regler, wie in 3 dargestellt. Die PSRR-Simulation ohne eine 500fF-Kapazität auf der Bias-Leitung wird als „PSRR vs. Frequenz”-Kurvenspur 105 gezeigt. Die PSRR-Simulation mit einer parasitären Kapazität wird in der „PSRR vs. Frequenz”-Kurvenspur 110 gezeigt. Wie beobachtet werden kann, weichen die Kurvenspur 105 und die Kurvenspur 110 bei Frequenzen über 1 kHz ab.
-
5 zeigt die Lieferung von Bias-Strom von einem Bias-Block an einen Low-Drop-Out(LDO)-Regler (nur teilweise gezeigt). Der LDO enthält einen n-Kanal-MOSFET-Schalter N1 120. Der n-Kanal-MOSFET-Schalter N1 120 ermöglicht den Fluss von Bias-Strom an den Low-Drop-Out (LDO), wenn der LDO in einem Freigabe-Betriebsmodus ist. Der LDO enthält weiter einen p-Kanal-MOSFET 130 zwischen einer Energieversorgung 135 (zum Beispiel eine Batteriespannung) und dem n-Kanal-MOSFET-Schalter N1 120. Ein p-Kanal-MOSFET 130 kann ein Teil einer lokalen Bias-Schaltung des LDOs sein, um einen präzisen lokalen Bias-Strom oder -Spannung zu erzeugen. Zum Beispiel kann der p-Kanal-MOSFET 130 ein Teil eines Stromspiegels sein, der einen oder mehrere weitere p-Kanal-MOSFETs aufweist. Ein Bias-Strom-Generator 140 erzeugt den Bias-Strom für den LDO und ist zwischen dem n-Kanal-MOSFET 120 und einer Masseverbindung 150 verbunden. Eine digitale Gate-Schaltung 162 wird durch I1 repräsentiert und steuert das Gate des n-Kanal-MOSFETs N1 120 und ist elektrisch über eine Leitung 160 mit der Energieversorgung 135 verbunden. Ein ENABLE- bzw. FREIGABE-Signal tritt in das Netzwerk ein als ein Eingang zu dem Schaltungselement 162. Eine parasitäre Kapazität, die mit dem n-Kanal-MOSFET 120 assoziiert ist, ist eine Gate-zu-Drain-Kapazität 121, Gate-zu-Source-Kapazität 122 und Source-zu-Drain-Kapazität 123. Eine parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Masseverbindung 150 kann als Kapazitätselement 170 ausgedrückt werden. Eine parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Energieversorgung 135 kann als Kapazitätselement 180 ausgedrückt werden. In Betrieb, wenn das Freigabe-Signal empfangen wird, steigt das Gate des n-Kanal-MOSFETs 120 auf die Energieversorgungs- bzw. Batteriespannung an. Ein Wechselstrom(a. c. – alternating current)-Signal, das an dem Gate des n-Kanal-MOSFETs 120 vorhanden ist (zum Beispiel ein Rauschen, das durch Spitzen oder Wellen auf der Energieversorgung verursacht wird), wird über die Gate-zu-Source-Kapazität 122 in die Bias-Leitung 165 gekoppelt, was zu einer Verschlechterung des Versorgungsspannungsdurchgriffs (PSRR) führt. Es ist anzumerken, dass dies keine Funktion eines n-Kanal-MOSFETs ist, aber auch wahr ist, wenn der Schalter ein p-Kanal-MOSFET ist.
-
6 ist ein schematisches Schaltungsdiagramm, das die Lieferung von Bias-Strom von einem Bias-Block zu einem Low-Drop-Out(LDO)-Regler (nur teilweise gezeigt) in Übereinstimmung mit einem ersten Ausführungsbeispiel der Offenbarung darstellt. Der LDO enthält einen n-Kanal-MOSFET-Schalter N1 120. Der n-Kanal-MOSFET-Schalter N1 120 ermöglicht den Fluss von Bias-Strom an den Low-Drop-Out (LDO), wenn der LDO in einem Freigabe-Betriebsmodus ist. Der LDO enthält weiter einen p-Kanal-MOSFET 130 zwischen einer Energieversorgung 135 (zum Beispiel eine Batteriespannung) und dem n-Kanal-MOSFET-Schalter N1 120. Ein Bias-Strom-Generator 140 erzeugt den Bias-Strom für den LDO und ist zwischen dem n-Kanal-MOSFET 120 und der Masseverbindung 150 verbunden. Eine Gate-Schaltung 220 wird durch I1 repräsentiert und steuert das Gate des n-Kanal-MOSFETs N1 120. Die Gate-Schaltung 220 ist elektrisch über eine Leitung 200 mit der geregelten Energieversorgung (VREG) 210 verbunden. Die Gate-Schaltung kann eine aus einem Verstärker, einem Puffer, einem Speicherelement bzw. Latch oder einem Logik-Gatter sein. Mit der elektrischen Verbindung der Gate-Schaltung 220 zu VREG verwendet die Schaltung eine Welligkeits-freie/geregelte/gefilterte Energieversorgung. Ein FREIGABE-Signal tritt in das Netzwerk ein als ein Eingang in das Schaltungselement 220. Eine parasitäre Kapazität, die mit dem n-Kanal-MOSFET 120 assoziiert ist, ist eine Gate-zu-Drain-Kapazität 121, eine Gate-zu-Source-Kapazität 122 und eine Source-zu-Drain-Kapazität 123. Eine parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Masseverbindung 150 kann als Kapazitätselement C1 170 ausgedrückt werden. Eine parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Energieversorgung 135 kann als Kapazitätselement C2 230 ausgedrückt werden.
-
In diesem Ausführungsbeispiel, wie in 6 dargestellt, ist die Modifikation von 5 die Verwendung des Schaltungselements I1 220, gekoppelt mit der geregelten Energieversorgung, die noch weitere wünschenswerte Merkmale für das Netzwerk hat. Die geregelte Spannungsquelle bietet einen hohen Versorgungsspannungsdurchgriff (PSRR) für den Low-Drop-Out (LDO). Durch Versorgen der Gate-Schaltung I1 220 mit einer geregelten und somit Welligkeits-freien Versorgungsspannung werden Rauschen und Wechselstrom-Komponenten an dem Gate des n-Kanal-MOSFETs 120 reduziert, was zu einem reduzierten Koppeln in die Bias-Leitung 165 führt, wodurch der Versorgungsspannungsdurchgriff (PSRR) verbessert wird. Zusätzlich kann die Kapazität C2 230, die die parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Energieversorgung 135 ist, durch ein Design-Layout minimiert werden. Mit dem kombinierten Einfluss der Verwendung der geregelten Energieversorgung und der Senkung der Energieversorgung-zu-Bias-Leitung-Kapazität C2 unter Verwendung eines Design-Layouts und eines verbesserten Bauplans wird ein weiter verbesserter PSRR erreicht.
-
7 ist eine Darstellung des gemessenen und simulierten Versorgungsspannungsdurchgriffs (PSRR) als eine Funktion der Frequenz in Übereinstimmung mit dem ersten Ausführungsbeispiel der Erfindung. In der Darstellung 240 wird das simulierte PSRR 245 mit dem gemessenen PSRR 250 verglichen. Aus der Darstellung 240 gibt es keinen Hinweis auf eine PSRR-Verschlechterung mit der Frequenz als ein Ergebnis der reduzierten parasitären Kapazität der Bias-Leitung.
-
8 ist ein schematisches Schaltungsdiagramm, das die Lieferung von Bias-Strom von einem Bias-Block zu einem Low-Drop-Out(LDO)-Regler (nur teilweise gezeigt) in Übereinstimmung mit einem zweiten Ausführungsbeispiel der Erfindung darstellt. Der LDO enthält einen n-Kanal-MOSFET-Schalter N1 120. Der n-Kanal-MOSFET-Schalter N1 120 ermöglicht den Fluss von Bias-Strom an den Low-Drop-Out (LDO), wenn der LDO in einem Freigabe-Betriebsmodus ist. Der LDO enthält weiter einen p-Kanal-MOSFET 130 zwischen einer Energieversorgung 135 (zum Beispiel eine Batteriespannung) und dem n-Kanal-MOSFET-Schalter N1 120. Ein Bias-Strom-Generator 140 erzeugt den Bias-Strom für den LDO und ist zwischen dem n-Kanal-MOSFET 120 und der Masseverbindung 150 verbunden. Eine Gate-Schaltung 162 wird durch I1 repräsentiert und ist elektrisch mit der Energieversorgung 135 verbunden. Ein FREIGABE-Signal tritt in das Netzwerk ein als ein Eingang in das Schaltungselement 162. Eine parasitäre Kapazität, die mit dem n-Kanal-MOSFET 120 assoziiert ist, ist eine Gate-zu-Drain-Kapazität 121, eine Gate-zu-Source-Kapazität 122 und eine Source-zu-Drain-Kapazität 123. Eine parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Masseverbindung 150 kann als Kapazitätselement C1 170 ausgedrückt werden. Eine parasitäre Kapazität von der Bias-Routing-Leitung 165 zu der Energieversorgung 135 kann als Kapazitätselement C2 180 ausgedrückt werden.
-
In diesem zweiten Ausführungsbeispiel umfasst die Modifikation einen Tiefpassfilter (LPF – low pass filter), der als ein Widerstand R1 260 und Kondensator C3 270 repräsentiert wird. Das Widerstandselement R1 260 ist in Reihe zwischen dem Ausgang der Gate-Schaltung I1 162 und dem Gate des n-Kanal-MOSFETs 120. Der Kondensator C3 270 ist elektrisch mit dem Ausgang des Widerstands R1 260 und der Masseverbindung 150 verbunden, die ein RC-Netzwerk bilden. In diesem Ausführungsbeispiel kann jedes Netzwerk, das die Funktion für einen Tiefpassfilter vorsieht, die gleichen Ergebnisse erzielen. Das Widerstandselement R1 und das Kondensatorelement C3 können unter Verwendung von passiven oder aktiven Elementen implementiert werden, einschließlich Metall-Oxid-Halbleiter(MOS – metal oxide semiconductor)-Feldeffekttransistoren.
-
9 ist ein schematisches Schaltungsdiagramm, das die Lieferung von Bias-Strom von einem Bias-Block zu einem Low-Drop-Out(LDO)-Regler (nur teilweise gezeigt) in Übereinstimmung mit einem dritten Ausführungsbeispiel der Offenbarung darstellt. Der LDO enthält einen n-Kanal-MOSFET-Schalter N1 120. Der n-Kanal-MOSFET-Schalter N1 120 ermöglicht den Fluss von Bias-Strom an den Low-Drop-Out (LDO), wenn der LDO in einem Freigabe-Betriebsmodus ist. Die Schaltung enthält ein Bias-Strom-Netzwerk 280 gekoppelt zwischen der Energieversorgung 135 und dem n-Kanal-MOSFET-Schalter N1 120. Ein „On MOSFET” NFET N2 290 ist elektrisch verbunden zwischen dem n-Kanal-MOSFET 120 und der Masseverbindung 150. Eine Gate-Schaltung 220 wird durch I1 repräsentiert und steuert das Gate des n-Kanal-MOSFETs N1 120. Die Gate-Schaltung 220 ist elektrisch über die Leitung 200 mit der geregelten Energieversorgung 210 verbunden. Mit der elektrischen Verbindung zu der geregelten Spannung verwendet die Schaltung eine Welligkeits-freie/geregelte/gefilterte Energieversorgung, die den PSRR verbessert. Ein FREIGABE-Signal tritt in das Netzwerk ein als ein Eingang in das Schaltungselement 220. Eine parasitäre Kapazität, die mit dem n-Kanal-MOSFET 120 assoziiert ist, ist eine Gate-zu-Drain-Kapazität 121, eine Gate-zu-Source-Kapazität 122 und eine Source-zu-Drain-Kapazität 123. Eine parasitäre Kapazität von der Bias-Leitung 166 zu der Masseverbindung 150 ist ein Kapazitätselement C1 170. Die Bias-Leitung 166 kann mit einer darunter verlaufenden Energieversorgungsleiterbahn abgeschirmt werden, um C1 zu reduzieren. Dies vermeidet eine Verschlechterung eines Hochfrequenz-PSRRs. Eine parasitäre Kapazität von der Bias-Leitung 166 zu der Energieversorgung 135 kann als Kapazitätselement C2 230 ausgedrückt werden. Die Bias-Leitung 166 ist die Leitung zwischen der Bias-Schaltung 280 und dem n-Kanal-MOSFET 120.
-
In diesem Ausführungsbeispiel ist das Schaltungselement I1 220 mit der geregelten Energieversorgung 210 verbunden, was weitere wünschenswerte Merkmale für das Netzwerk hat. Die geregelte Spannungsquelle bietet einen hohen Versorgungsspannungsdurchgriff (PSRR) für den Low-Drop-Out (LDO). Zusätzlich können die parasitären Kapazitäten durch ein Design-Layout minimiert werden. Mit dem kombinierten Einfluss der Verwendung der geregelten Energieversorgung und der Senkung der parasitären Kapazitäten unter Verwendung eines Design-Layouts und eines verbesserten Bauplans wird ein weiter verbesserter PSRR erreicht.
-
10 ist ein schematisches Schaltungsdiagramm, das die Lieferung von Bias-Strom von einem Bias-Block zu einem Low-Drop-Out(LDO)-Regler (nur teilweise gezeigt) in Übereinstimmung mit einem vierten Ausführungsbeispiel der Offenbarung darstellt. Der LDO enthält einen p-Kanal-MOSFET-Schalter PFET 310. Der p-Kanal-MOSFET-Schalter 310 ermöglicht den Fluss von Bias-Strom zu dem Low-Drop-Out (LDO), wenn der LDO in einem Freigabe-Betriebsmodus ist. Die Schaltung enthält ein Bias-Strom-Netzwerk 280 zwischen der Energieversorgung 135 und dem p-Kanal-MOSFET-Schalter 310. Ein „On MOSFET” NFET N2 290 ist elektrisch verbunden zwischen dem p-Kanal-MOSFET-Schalter 310 und der Masseverbindung 150. Ein digitales Gate 220 wird durch I1 repräsentiert und steuert das Gate des p-Kanal-MOSFETs 310 und ist elektrisch mit einer geregelten Energieversorgung 300 mit negativer Polarität verbunden. Mit der elektrischen Verbindung zu der geregelten Energieversorgung verwendet die Schaltung eine Welligkeits-freie/geregelte/gefilterte Energieversorgung. Ein FREIGABE-Signal tritt in das Netzwerk ein als Eingang in das Schaltungselement 220. Eine parasitäre Kapazität, die mit dem p-Kanal-MOSFET 310 assoziiert ist, ist eine Gate-zu-Drain-Kapazität, eine Gate-zu-Source-Kapazität und eine Source-zu-Drain-Kapazität (nicht gezeigt). Eine parasitäre Kapazität von der Bias-Leitung 166 zu der Masseverbindung 150 kann als ein Kapazitätselement C1 170 ausgedrückt werden. Die Bias-Leitung 166 kann mit einer darunter verlaufenden Energieversorgungsleiterbahn abgeschirmt werden, um C1 zu reduzieren. Dies vermeidet eine Verschlechterung eines Hochfrequenz-PSRRs. Eine parasitäre Kapazität von der Bias-Leitung 166 zu der Energieversorgung 135 kann als Kapazitätselement C2 230 ausgedrückt werden. Die Bias-Leitung 166 ist die Leitung zwischen der Bias-Schaltung 280 und dem p-Kanal-MOSFET 310. In diesem Ausführungsbeispiel wird das Schaltungselement I1 220 zusammen mit der geregelten Energieversorgung 300 verwendet bzw. von dieser mit Strom bzw. Spannung versorgt, was weitere wünschenswerte Merkmale für das Netzwerk hat. Die geregelte Spannungsquelle bietet einen hohen Versorgungsspannungsdurchgriff (PSRR) für den Low-Drop-Out (LDO). Zusätzlich können die parasitären Kapazitäten C1 170 und C2 230 durch ein Design-Layout minimiert werden. Mit dem kombinierten Einfluss der Verwendung der geregelten Spannungsversorgung und der Senkung der Kapazität C1 170 und C2 230 unter Verwendung eines Design-Layouts und eines verbesserten Bauplans wird ein weiter verbesserter PSRR erreicht.
-
11 zeigt einen Prozess zum Erlangen einer „verbesserter Versorgungsspannungsdurchgriff (PSRR)”-Frequenzabhängigkeit in einem System. Der Prozess umfasst (1) Vorsehen eines Systems, das einen Funktionsblock, ein Master-Bias-Netzwerk zum Vorsehen von Bias-Strom, einen Freigabe-Schalter, eine Bias-Leitung und eine geregelte Energieversorgung aufweist (Schritt 320), (2) Zuführen einer geregelten Spannung, die von der geregelten Energieversorgung geliefert wird, zu dem Freigabe-Schalter (Schritt 330), (3) Zuführen einer Spannung (die zum Beispiel eine Batteriespannung repräsentiert) zu dem Funktionsblock (Schritt 340), und (4) Minimieren einer parasitären Kapazität der Bias-Leitung durch ein Design-Layout (Schritt 350). In diesem Verfahren kann der Funktionsblock ein Low-Drop-Out(LDO)-Regler sein.
-
Ein zweiter Prozess zum Erlangen einer „verbesserter Versorgungsspannungsdurchgriff(PSRR)-Frequenzabhängigkeit in einem System umfasst (1) Vorsehen eines Systems, das einen Funktionsblock, ein Master-Bias-Netzwerk zum Vorsehen von Bias-Strom, einen Freigabe-Schalter, eine Bias-Leitung, einen Tiefpassfilter (LPF – low pass filter) und eine geregelte Energieversorgung aufweist, (2) Zuführen einer geregelten Spannung, die von der geregelten Energieversorgung geliefert wird, zu dem Freigabe-Schalter, (3) Filtern des Ausgangs des Freigabe-Schalters unter Verwendung des Tiefpassfilters (LPF), und (4) Minimieren einer parasitären Kapazität der Bias-Leitung durch ein Design-Layout. Der Funktionsblock kann ein Low-Drop-Out(LDO)-Regler sein.
-
Der Low-Drop-Out(LDO)-Regler kann unter Verwendung von bipolaren Transistoren oder Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs – metal oxide semiconductor field effect transistors) definiert werden. Der LDO-Regler kann in einer komplementären Metall-Oxid-Halbleiter(CMOS – complementary metal oxide semiconductor)-Technologie hergestellt werden und p-Kanal- und n-Kanal-Feldeffekttransistoren (zum Beispiel PFETs beziehungsweise NFETs) verwenden. Der LDO-Regler kann in einer Bipolar-Technologie hergestellt werden unter Verwendung von Vorrichtungen des Typs Bipolartransistoren mit Homoübergang (BJT – homo junction bipolar transistors) oder des Typs Bipolartransistoren mit Heteroübergang (HBT – hetero-junction bipolar transistors). Der LDO-Regler kann in einer Energietechnologie unter Verwendung von LDMOS(lateral diffused metal oxide semiconductor)-Vorrichtungen hergestellt werden. Die LDMOS-Vorrichtungen können ein n-Typ-LDMOS (NDMOS) oder ein p-Typ-LDMOS (PDMOS) sein. Der LDO-Spannungsregler kann in einer Bipolar-CMOS(BiCMOS)-Technologie oder einer Bipolar-CMOS-DMOS(BCD)-Technologie hergestellt werden. Der LDO-Regler kann unter Verwendung von sowohl planaren MOSFET-Vorrichtungen als auch nicht-planaren FinFET-Vorrichtungen definiert werden.
-
Somit wird hier ein Spannungsregler mit verbesserter Spannungsregelung beschrieben. Die Verbesserung wird mit minimaler Auswirkung auf eine Siliziumfläche oder einen Energieverbrauch erreicht. Die verbesserte Low-Drop-Out(LDO)-Regler-Schaltung verbessert eine Spannungsregelung mit „verbesserter Versorgungsspannungsdurchgriff(PSRR)”-Frequenzeigenschaften durch eine Reduktion der parasitären Kapazität, die mit der der Bias-Leitung assoziiert ist. Weitere Vorteile sind für Fachleute auf dem Gebiet offensichtlich. Die obige detaillierte Beschreibung der Offenbarung und die hier beschriebenen Beispiele wurden für die Zwecke einer Darstellung und Beschreibung präsentiert. Während die Prinzipien der Offenbarung oben in Verbindung mit einer bestimmten Vorrichtung beschrieben wurden, ist offensichtlich, dass diese Beschreibung nur beispielhaft ist und nicht eine Einschränkung des Umfangs der Offenbarung darstellt.
