-
HINTERGRUND
-
Transistoren und insbesondere Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) bieten viele wünschenswerte Schaltmerkmale. Dennoch können einige ihrer Eigenschaften ihre Verwendung in bestimmten Zusammenhängen problematisch machen. Beispielsweise erzeugt der Herstellungsprozess für MOSFETs interne Verbindungen zwischen p- und n-Silicium und ergibt parasitäre Dioden, die zu berücksichtigen sind. Normalerweise wird eine dieser parasitären Dioden kurzgeschlossen, indem die MOSFET-Anschlüsse mit dem „Körper” verbunden werden, d. h. dem Grundmaterial der Halbleitereinrichtung. Üblicherweise wird der auf diese Weise konfigurierte Anschluss als „Source” bezeichnet, während der Anschluss mit der verbleibenden parasitären Diode als „Drain” bezeichnet wird. Wird der „Drain” nicht auf einer Spannung gehalten, die im Wesentlichen gleich der oder größer als die Spannung an der Source ist, führt dies zu übermäßigem Fluss durch die parasitäre Diode und damit zu potenziellen Schäden an der Einrichtung. Dieses Merkmal ergibt Schwierigkeiten bei Schaltanwendungen, wobei die Spannung über die Schaltanschlüsse unbekannt ist oder wechselnde Polaritäten aufweisen kann.
-
Ein verbreitetes Verfahren zum Umgang mit dieser Schwierigkeit ist die Verwendung einer Anti-Serienschaltkonfiguration, d. h. einer Konfiguration, bei der zwei in Reihe angeschlossene MOSFETs zwischen den Schalteranschlüssen mit entgegengesetzten Ausrichtungen ihrer parasitären Dioden eingesetzt werden. Der Zwischenknoten zwischen den Transistoren kann deren Source-Knoten verbinden, oder er kann deren Drain-Knoten verbinden. Die Source-Zwischenknoten-Konfiguration ermöglicht die Verwendung eines gemeinsamen Gate-Signals, während die Drain-Zwischenknoten-Konfiguration individuelle Gate-Signale für jeden Transistor benötigt.
-
Bei Anwendungen, die eine Abfrage der Schaltanschlussspannungen erfordern (z. B. Umschaltmatrizes, verlustfreier Abgleich von Batteriebänken), ist der Anti-Serienschalter im Allgemeinen als Einrichtung mit vier Anschlüssen implementiert. Insbesondere bei der Verwendung der Source-Zwischenknoten-Konfiguration ist es wünschenswert, den gemeinsamen Gate-Anschluss relativ zum Source-Zwischenknoten zu steuern, sodass zusätzlich zu den Schaltanschlüssen zwei Anschlüsse erforderlich sind. Dagegen erfordert die Drain-Zwischenknoten-Konfiguration zusätzlich zu den Schalteranschlüssen zwei Gate-Anschlüsse, wodurch sich wiederum vier Anschlüsse ergeben, und sie erfordert zusätzlich einen zweiten Gate-Signaltreiber zum Booten. Mit zunehmender Anzahl externer Anti-Serienschalter wird es unmöglich, für jeden Schalter vier Pins bereitzustellen.
-
Verschiedene Versuche wurden unternommen, um den Anti-Serienschalter als Einrichtung mit drei Anschlüssen zu implementieren, indem eine Source-Zwischenknoten-Konfiguration ohne einen mit dem Zwischenknoten verbundenen Anschluss eingesetzt wird. Derartige Konfigurationen haben entweder den Nachteil einer schlechten Schaltleistung, oder sie verwenden eine unerwünschte Anzahl externer Komponenten, um den Gate-Anschluss mit der Zwischenknotenspannung zu verbinden.
-
ZUSAMMENFASSUNG
-
Daher werden hierin integrierte Schaltungskonfigurationen und Verfahren zum Steuern externer Anti-Serienschalter offenbart. Bei einer Ausführungsform steuert eine integrierte Schaltung einen oder mehrere Back-to-Back-Transistorschalter (Anti-Serien-Transistorschalter) mit drei Pins pro Schalter. Zwei Pins koppeln die Schaltanschlüsse des externen Schalters mit Anschlüssen eines internen Anti-Serienschalters. Ein Source-Zwischenknoten des internen Schalters stellt eine Referenzspannung bereit, die den Source-Zwischenknoten des externen Schalters wiedergibt. Ein Vortreiber der integrierten Schaltung steuert ein Gate-Signal relativ zur Referenzspannung und ermöglicht somit ein schnelles, verlustfreies Schalten des externen Schalters. Eine Ausführungsform des offenbarten Verfahrens schließt das Koppeln von Schaltanschlusssignalen von einem externen Anti-Serienschalter mit Anschlüssen eines internen Anti-Serienschalters ein; sowie das Steuern eines Gate-Signals zum externen Anti-Serienschalter relativ zu einer Referenzspannung eines Zwischenknotens des internen Anti-Serienschalters.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Die verschiedenen offenbarten Ausführungsformen werden besser verständlich aus der folgenden ausführlichen Beschreibung in Zusammenhang mit den beigefügten Zeichnungen, in denen Folgendes gezeigt wird:
-
1 zeigt eine beispielhafte integrierte Schaltung, die einen Anti-Serienschalter in einer Konfiguration mit drei Anschlüssen steuert.
-
2A und 2B zeigen Varianten einer verbesserten Ausführungsform einer integrierten Schaltung zum Steuern eines Anti-Serienschalters.
-
3 zeigt eine alternative Ausführungsform einer integrierten Schaltung zum Steuern eines Anti-Serienschalters.
-
4 ist ein Ablaufdiagramm eines beispielhaften Steuerverfahrens eines Anti-Serienschalters.
-
Es versteht sich, dass die Zeichnungen und die dazugehörige detaillierte Beschreibung die Offenbarung nicht einschränken, sondern dass sie vielmehr die Grundlage für das Verständnis aller Abänderungen, Äquivalente und Alternativen bereitstellen, die unter den Schutzumfang der beigefügten Ansprüche fallen.
-
DETAILLIERTE BESCHREIBUNG
-
Die offenbarten Verfahrensabläufe sind im Zusammenhang am besten verständlich. Demgemäß zeigt 1 eine beispielhafte integrierte Schaltung 102 mit einer Gate-Steuer- und Vortreiberschaltung 104, gekoppelt mittels drei Pins mit einem externen Anti-Serienschalter mit zwei Back-to-Back-Transistoren (BTB-Transistoren) T1, T2. Die Transistoren sind p-Typ- oder n-Typ-MOSFETs, deren parasitäre Körperdioden antiseriell ausgerichtet sind, vorzugsweise unter Verwendung einer gemeinsamen Source-Konfiguration entsprechend der Darstellung. Die in 1 gezeigte Ausrichtung der Körperdioden ist repräsentativ für einen n-Typ-Anti-Serienschalter, wobei die Körperdioden gemeinsame Anoden haben. Bei einem p-Typ-Anti-Serienschalter hätten die Körperdioden gemeinsame Kathoden. In beiden Fällen wird verhindert, dass die Körperdioden die Schaltfunktion umgehen, denn, wenn die Polarität so eingerichtet ist, dass eine der Dioden leiten würde, blockiert die andere den Strom (mindestens bis zum Erreichen einer Durchbruchspannung). Die gemeinsame Source-Konfiguration ermöglicht das Steuern der Transistoren durch einen gemeinsamen Gate-Knoten G und erfordert somit nur einen Treiber. (Eine Konfiguration mit gemeinsamen Drain erfordert die Verwendung von zwei Gate-Signalen und damit zwei Treibern.)
-
Die ideale Treiberkonfiguration für das Gate-Signal verwendet einen Vortreiber, dessen Masse physisch mit dem Source-Zwischenknoten S verbunden ist. Diese Konfiguration stellt beispielsweise eine optimale Kontrolle von Entladungsgeschwindigkeit, maximaler elektromagnetischer Verträglichkeit (EMV), Unempfindlichkeit in Bezug auf kapazitive Kopplungseffekte und die Fähigkeit zum vollständigen Entladen des Gates bereit. Wie in den Hintergrundinformationen erwähnt, ist ein Anti-Serienschalter mit dieser Treiberkonfiguration jedoch eine Einrichtung mit vier Anschlüssen. Wenn viele derartige externe Schalter durch eine integrierte Schaltung gesteuert werden müssen, wird die Anzahl der erforderlichen Pins übermäßig.
-
Dementsprechend ist der Anschluss zum Steuern des Source-Zwischenknotens in 1 ausgelassen. Stattdessen koppelt eine Impedanz Z den gemeinsamen Gate-Knoten G mit dem Source-Zwischenknoten S und ermöglicht die Steuerung des externen Anti-Serienschalters als Einrichtung mit drei Anschlüssen. Die Schaltanschlüsse D1, D2 sind über Pins der integrierten Schaltung mit der Gate-Steuer- und Vortreiberschaltung 104 gekoppelt, die vorzugsweise konfiguriert ist, um die Anschlussspannungen als Teil eines Schaltsteuerprozesses einzusetzen. Die Gate-Steuer- und Vortreiberschaltung 104 steuert den gemeinsamen Gate-Knoten G über einen dritten Pin der integrierten Schaltung. Wenn das Gate-Signal ansteht, begrenzt die Impedanz Z die Spannung zwischen dem gemeinsamen Gate-Knoten G und dem Source-Zwischenknoten S. Wenn das Gate-Signal abgelegt wird, entlädt die Impedanz Z die Restspannung zwischen dem Gate- und dem Source-Knoten. (Die dargestellte Impedanz ist eine parallele Kombination eines Widerstands und eines Spannungsbegrenzers, jedoch eignen sich auch andere Impedanz-Konfigurationen.)
-
Der Schaltungsentwickler sieht sich einem unerwünschten Nachteil gegenüber, wenn er versucht, einen geeigneten Widerstand für Z auszuwählen. Ein hoher Widerstandswert erhöht die RC-Zeitkonstante, wodurch wiederum die Schalthäufigkeit eingeschränkt wird. Für schnelle Schaltanwendungen geeignete geringe Widerstandswerte erhöhen die Stromeinspeisung und den Energieverlust und beeinträchtigen die Systemeffizienz. Eine weitere Alternative besteht darin, die Komplexität von Z zu erhöhen, z. B. durch Einführen von Flipflops und anderen diskreten Komponenten. Diese Alternative wird durch den damit verbundenen Kostenanstieg, die belegte Platinenfläche und Zuverlässigkeitsrisiken als nicht wünschenswert angesehen.
-
Demgemäß zeigt 2A eine verbesserte integrierte Schaltung 202 mit einer Gate-Steuer- und Vortreiberschaltung 204 und einem internen Anti-Serienschalter 206. Im Gegensatz zur Vortreiberschaltung 104 (1) steuert die Vortreiberschaltung 204 das Gate-Signal G relativ zu einem Source-Zwischenknoten S' des internen Anti-Serienschalters 206. Der interne Schalter 206 schließt zwei Transistoren T1' und T2' in einer antiseriellen Konfiguration mit gemeinsamer Source zwischen den Schaltanschlüssen D1, D2 ähnlich den Transistoren des externen Schalters ein. Die internen Schalttransistoren T1', T2' haben weiter einen gemeinsamen Gate-Knoten G', der mit dem Gate-Knoten G gekoppelt ist. (2B zeigt eine Variante, wobei der interne Gate-Knoten G' separat vom externen Gate-Knoten G gesteuert wird, um die Flexibilität zu erhöhen, indem z. B. die Verwendung interner Transistoren mit niedriger Spannung, ein einstellbares Timing oder eine individuelle Anpassung anderer Parameter ermöglicht werden.) Wenn die internen Schalttransistoren angemessen miteinander abgeglichen sind, wird vom Source-Zwischenknoten S' erwartet, dass er als hinreichend präziser Spiegel des Source-Zwischenknotens S des externen Schalters dient. Die internen Schalttransistoren brauchen nicht mit den externen Schalttransistoren abgeglichen zu werden, und sie müssen nicht einmal im gleichen Prozess oder mit dem gleichen Halbleitertyp wie die externen Schalttransistoren hergestellt werden.
-
Ein wahlfreier Pufferverstärker B kann verwendet werden, um den Source-Zwischenknoten S' vom Laden durch den Vortreiber zu isolieren, wodurch T1' und T2' kleine Transistoren sein können. Ein weiterer Vorteil des Pufferns des Source-Zwischenknotens ist die Minimierung von Leckstrom aus den Schalteranschlüssen, was wichtig sein kann, wenn geringer Stromverbrauch gefordert ist oder wenn Ströme die Messgenauigkeit beeinträchtigen können, z. B. bei Anwendungen zur Batterieüberwachung. Ein potenzieller Nachteil durch das Puffern ist die Verlängerung der Stromschleifen, die die EMV-Performance reduzieren kann.
-
Die Ausführungsformen aus 2A–2B belassen die Impedanz Z zwischen dem Gate- und dem Source-Knoten des externen Schalters, doch dies ist wahlfrei. Die Impedanz Z ist für den korrekten Betrieb des externen Schalters nicht mehr erforderlich, kann aber die Fehlertoleranz zwischen den Source-Zwischenknoten S und S' erhöhen. (S und S' müssen nicht genau abgeglichen sein, sie müssen aber gut genug angepasst sein, um den ON/OFF-Status des externen Schalters zu steuern.) Wenn ein Fehler ansteht, steuert der Vortreiber weiter den größten Teil des Gate-Source-Spannungsbereichs, wobei der Widerstand die Restentladung der Gate-Kapazität aufnimmt.
-
Die Impedanz Z kann auch als Sicherheitsvorsorge gegen einen Ausfall der integrierten Schaltung dienen. In dieser Funktion kann der Widerstand von Z zum Beispiel erhöht werden, um den Energieverlust zu minimieren. Das heißt, dass die Einschränkungen und Nachteile der Auswahl von Z deutlich vermindert werden, sodass der Entwickler sekundäre Performance-Fragen, wie zum Beispiel Kosten und Zuverlässigkeit, berücksichtigen kann.
-
3 zeigt eine alternative Ausführungsform, wobei eine integrierte Schaltung 302 eine geänderte Gate-Steuer- und Vortreiberschaltung 304 und einen abgeänderten internen Anti-Serienschalter 306 hat. Anders als bei der Ausführungsform aus 2A hat der interne Anti-Serienschalter 306 keinen mit dem gemeinsamen Gate-Knoten des externen Schalters gekoppelten gemeinsamen Gate-Knoten. Stattdessen haben die internen Schalttransistoren T1' und T2' separate Gates G1' und G2', die durch die Gate-Steuer- und Vortreiberschaltung 304 unabhängig voneinander und vom externen Gate-Knoten G gesteuert werden. In der Praxis stehen die Signale zueinander in Beziehung, doch die Trennung der Knoten ermöglicht eine größere Kontrolle über den Source-Zwischenknoten S', der als Referenz zum Steuern des Gate-Signals verwendet wird. Insbesondere kann diese Konfiguration eine Pegelanpassung und Skalierung der Referenzspannung aufnehmen.
-
Auf diese Weise wird eine repräsentative Source-Zwischenknoten-Spannung (S') zur Verwendung als lokale Masse oder Masse-Referenz für einen Vortreiber des Gate-Signals G für den externen Schalter verfügbar. (Der Begriff „Masse-Referenz” schließt jede Referenzspannung ein, die verwendet wird, um einen Knoten abzuleiten, der als lokale Masse dient, wobei eine derartige Ableitung Vorgänge einschließt, wie zum Beispiel Pufferung und Pegelanpassung.) Die offenbarten Ausführungsformen aus 2A–3 können somit schnelles Schalten externer Anti-Serienschalter bei geringem Verlust unter Verwendung von nur drei IC-Pins pro Schalter bereitstellen, wodurch eine wesentliche Verringerung der PIN-Anzahl bereitgestellt wird, wenn mehrere externe Schalter gesteuert werden. Wenn zusätzliche Pins verfügbar sind, kann die integrierte Schaltung selbstverständlich einen Pin für jede wahlfreie Verbindung mit dem Source-Knoten des externen Schalters bereitstellen.
-
Zusätzlich zum Steuern des Gate-Signals G relativ zur repräsentativen Spannung des Knotens S' können die Gate-Steuer- und Vortreiberschaltungen 204, 304 weiter diese repräsentative Knoten-Spannung als eine der Grundlagen verwenden, um zu bestimmen, wann das Gate-Signal G angelegt oder abgesetzt wird, zum Beispiel als Teil eines synchronen Gleichrichters, eines aktiv abweichenden Ladungstransfer-Reglers, eines DC/DC-Wandlers oder eines Schalters mit dV/dt-Steuerung. Für diese Zwecke kann die repräsentative Knotenspannung an einen Verstärker, Komparator, Integrator, PID-Regler oder an eine andere derartige Komponente der Steuer- und Vortreiberschaltung angelegt werden.
-
4 ist ein Ablaufdiagramm eines beispielhaften Steuerverfahrens eines Anti-Serienschalters, das durch einen Chip mit integrierter Schaltung implementiert werden kann. In Block 402 koppelt der Chip die Schaltanschlüsse des externen Schalters mit Anschlüssen eines internen Anti-Serienschalters. In Block 404 beaufschlagt die integrierte Schaltung die Gates der Transistoren des internen Schalters mit einem oder mehreren Gate-Signalen, wodurch eine Source-Zwischenknoten-Spannung erzeugt wird, die die Source-Zwischenknoten-Spannung des externen Schalters wiedergibt. In Block 406 verwendet die integrierte Schaltung die repräsentative Knotenspannung als Referenz zum Steuern des Gate-Signals zum externen Schalter. (Obwohl die vorstehenden Vorgänge gezeigt und erörtert werden, als ob sie in aufeinander folgender Reihenfolge erfolgen, erfolgen sie in der Praxis gleichzeitig, und sie können in einer anderen als der gezeigten Reihenfolge auftreten.)
-
Anders als bei anderen Steuerverfahren, die den Source-Knoten des externen Schalters nicht explizit abfragen, stellt dieses Verfahren größere Freiheitsgrade für die Entwicklung eines Vortreibers einer integrierten Schaltung bereit, sodass der Entwickler Faktoren besser optimieren kann, wie beispielsweise Schaltgeschwindigkeit, Stromeinspeisung, Steuerung von Impedanz, EMV-Emission und Verlust während der Übergangszeit. Eine hinreichend genaue Spannungsschätzung des zur Verwendung als lokale Masse verfügbaren Source-Zwischenknotens ermöglicht es den Gate-Signal-Vortreibertransistoren weiter, niedrigere Durchbruchspannungen zu haben als bei Treibern, die zur Steuerung des Gate-Knotens relativ zu Masse erforderlich sind. EMV-Emission (und -Sensibilität) werden minimiert, da die Stromschleife lokal geschlossen wird.
-
Im Interesse der Veranschaulichung sind bei den vorstehenden Ausführungsformen verkomplizierende Faktoren wie zum Beispiel parasitäre Impedanzen, strombeschränkende Widerstände, Pegelwandler, Klemmleisten, Spannungsaufbereitung und so weiter ausgelassen, die vorliegen können, aber den Betrieb der offenbarten Schaltungen nicht nennenswert beeinflussen können. Diese und zahlreiche andere Abänderungen, Äquivalente und Alternativen werden für Fachleute auf diesem Gebiet nach dem Studium der vorstehenden Offenbarung offensichtlich.
-
Beispielsweise wurde in der vorstehenden Beschreibung angenommen, dass die internen und externen Anti-Serienschalter jeweils aus einem Back-to-Back-Transistorpaar bestehen. Bestimmte Hochleistung-Anti-Serienschalter implementieren jedoch jeden dieser Transistoren als eine Zusammensetzung mehrerer parallel oder in Reihe geschalteter Transistoren. Insbesondere können die Anti-Serienschalter als Back-to-Back-Anordnung von zwei kaskodierten Transistorengruppen implementiert sein. Die Gates dieser kaskodierten Back-to-Back-Transistoranordnung müssen üblicherweise über ein Vorspannungsnetzwerk verbunden werden (zum Beispiel über Widerstände, die einen Spannungsteiler bilden), sie wären aber weiterhin mittels eines einzelnen Gate-Signals steuerbar, mit dem das Vorspannungsnetzwerk beaufschlagt wird. Bei einer derartigen Anordnung würden die in den Ansprüchen aufgeführten Transistoren den innersten Transistoren entsprechen, die ein Back-to-Back-Paar bilden.
-
Als weiteres Beispiel kann, wenn mehrere externe Schalter durch die integrierte Schaltung gesteuert werden, für jeden Schalter ein entsprechender interner Schalter bereitgestellt werden, der eine geschätzte Spannung des Source-Zwischenknotens bereitstellt. Die folgenden Ansprüche sollen so ausgelegt werden, dass sie gegebenenfalls alle derartigen Abänderungen, Äquivalente und Alternativen umfassen.
-
Die offenbarten Ausführungsformen schließen eine integrierte Schaltung ein, die Folgendes umfasst: einen Gate-Pin, der mit einem gemeinsamen Gate-Knoten von zwei an der Source verbundenen Transistoren koppelt, die einen externen Anti-Serienschalter zwischen zwei Schaltanschlüssen bilden; zwei Anschluss-Pins, die an die beiden Schaltanschlüsse koppeln; einen internen Anti-Serienschalter, einschließlich zweier integrierter Transistoren zwischen den beiden Anschluss-Pins, wobei die beiden integrierten Transistoren einen Zwischenknoten haben, der ihre Source-Anschlüsse verbindet, wobei der Zwischenknoten eine Referenzspannung hat; und einen Controller mit einem Vortreiber, der den Gate-Pin relativ zur Referenzspannung steuert. Die beiden integrierten Transistoren können miteinander abgeglichen sein. Die beiden integrierten Transistoren können einen mit dem Gate-Pin gekoppelten, gemeinsamen Gate-Anschluss haben. Die beiden integrierten Transistoren können einen separat vom Gate-Pin durch den Controller gesteuerten, gemeinsamen Gate-Knoten haben. Alternativ dazu kann jeder der beiden integrierten Transistoren einen dazugehörigen, von einem dazugehörigen Gate-Signal vom Controller gesteuerten Gate-Anschluss haben. Eine gepufferte Version der Referenzspannung kann als lokale Masse für den Vortreiber dienen. Der Vortreiber kann als lokale Masse eine pegelangepasste Version der Referenzspannung empfangen. Der Controller kann den Gate-Pin zumindest teilweise basierend auf Spannungen der beiden Anschluss-Pins setzen und absetzen. Der Controller kann den Gate-Pin zumindest teilweise basierend auf der Referenzspannung setzen und absetzen. Die beiden integrierten Transistoren können eine niedrigere Gate-Durchbruchspannung haben als die beiden an der Source verbundenen Transistoren des externen Anti-Serienschalters. Der Gate-Pin und die beiden Anschluss-Pins können eine Pin-Gruppe zum Steuern eines externen Anti-Serienschalters bilden, und die integrierte Schaltung kann mehrere derartige Pin-Gruppen umfassen, wobei jede Gruppe zum Steuern eines externen Anti-Serienschalters dient. In diesem Fall kann die integrierte Schaltung für jede Pin-Gruppe einen dazugehörigen internen Anti-Serienschalter umfassen.
-
Die offenbarten Ausführungsformen schließen ein Verfahren zum Steuern eines externen Anti-Serienschalters mit einer integrierten Schaltung ein, wobei das Verfahren Folgendes umfasst: Koppeln von Schaltanschluss-Signalen von einem externen Anti-Serienschalters mit Anschlüssen eines internen Anti-Serienschalters; sowie das Steuern eines Gate-Signals zum externen Anti-Serienschalter relativ zu einer Referenzspannung eines Zwischenknotens des internen Anti-Serienschalters. Das Verfahren kann weiter das Koppeln des Gate-Signals mit einem gemeinsamen Gate integrierter Transistoren umfassen, die den internen Anti-Serienschalter bilden. Das Verfahren kann weiter separat vom Gate-Signal zum externen Anti-Serienschalter das Steuern von Gates der integrierten Transistoren umfassen, die den internen Anti-Serienschalter bilden. Das Verfahren kann weiter die Ableitung einer lokalen Masse für einen Vortreiber umfassen, der das Gate-Signal von einer pegelangepassten Version der Referenzspannung liefert. Das Verfahren kann weiter das Puffern der Referenzspannung als lokale Masse für einen Vortreiber umfassen, der das Gate-Signal liefert. Das Verfahren kann weiter den Einsatz mehrerer interner Anti-Serienschalter umfassen, um Referenzspannungen bereitzustellen, die Zwischenknoten-Spannungen von entsprechenden externen Anti-Serienschaltern wiedergeben. In diesem Fall kann jeder Zwischenknoten für die internen und externen Anti-Serienschalter ein gemeinsamer Source-Knoten sein. Diese Steuerung kann das Setzen und Absetzen des Gate-Signals zumindest teilweise basierend auf der Referenzspannung einschließen.
