CN206077350U - 集成电路 - Google Patents

Abstract

公开了集成电路。一种集成电路包括：耦接到两个源极相连晶体管的共享栅极节点的栅极引脚，所述两个源极相连晶体管在两个开关端子之间形成外部反向串联开关；耦接到所述两个开关端子的两个端子引脚；内部反向串联开关，所述内部反向串联开关包括在所述两个端子引脚之间的两个集成晶体管，所述两个集成晶体管具有连接所述两个集成晶体管的源极的中间节点，所述中间节点具有参考电压；以及带有预驱动器的控制器，所述预驱动器相对于所述参考电压驱动所述栅极引脚。

Description

集成电路

技术领域

本公开通常涉及集成电路，并且更特别地涉及控制反向串联开关的集成电路。

背景技术

晶体管，并且具体地讲，金属氧化物半导体场效应晶体管(MOSFET)，提供许多期望的开关特性。然而，它们的一些特性可能使其在某些情况下的使用存在问题。例如，MOSFET的制造工艺在p型和n型硅之间产生内部结，从而产生必须考虑的寄生二极管。正常情况下，通过将MOSFET端子中的一个耦接到“主体”(即半导体装置的本体材料)，这些寄生二极管中的一个被短路。按照惯例，以这种方式配置的端子被指定为源极，而与剩余寄生二极管相连的端子被指定为漏极。任何未能将漏极电压维持在基本上等于或大于源极电压的情况将导致过量的电流流过寄生二极管，潜在地导致对装置的损坏。该特性在开关应用中造成困难，其中横跨开关端子的电压是未知的或者可改变极性。

用于解决该难题的常用技术是使用反向串联开关配置，该配置采用在开关端子之间串联连接的两个MOSFET，这两个MOSFET的寄生二极管具有相对的取向。在晶体管之间的中间节点可接合它们的源极节点，或者该中间节点可接合它们的漏极节点。中间源极节点配置允许使用共享的栅极信号，而中间漏极节点配置需要用于每个晶体管的单独的栅极信号。

在需要感测开关端子电压的应用(例如，切换矩阵、电池组的非耗散均衡)中，反向串联开关通常实施为四端子装置。具体而言，当使用中间源极节点配置时，希望相对于中间源极节点驱动共享的栅极端子，因此除了开关端子之外还需要两个端子。相反，中间漏极节点配置除了开关端子之外还需要两个栅极端子，同样产生四个端子，并且另外需要第二栅极信号驱动器来引导。随着外部反向串联开关的数量增加，为每个开关提供四个引脚变得不可行。

已进行各种尝试，以通过采用不具有连接到中间节点的端子的中间源极节点配置而将反向串联开关实施为三端子装置。这样的配置要么具有较差的开关性能，要么采用不期望数量的外部部件来使栅极端子与中间节点电压有关。

实用新型内容

因此，本文公开了用于控制外部反向串联开关的集成电路配置和方法。在一个实施方案中，集成电路控制一个或多个外部背对背(反向串联)晶体管开关，其中每个开关具有三个引脚。两个引脚将该外部开关的开关端子耦接到内部反向串联开关的端子。内部开关的中间源极节点提供参考电压，该电压表示外部开关的中间源极节点。集成电路的预驱动器相对于参考电压驱动栅极信号，从而能够实现外部开关的快速、非耗散切换。所公开的方法实施方案包括：将来自外部反向串联开关的开关端子信号耦接到内部反向串联开关的端子；以及相对于内部反向串联开关的中间节点的参考电压将栅极信号驱动到外部反向串联开关。

根据本实用新型的一个方面，一种集成电路包括：耦接到两个源极相连晶体管的共享栅极节点的栅极引脚，所述两个源极相连晶体管在两个开关端子之间形成外部反向串联开关；耦接到所述两个开关端子的两个端子引脚；内部反向串联开关，所述内部反向串联开关包括在所述两个端子引脚之间的两个集成晶体管，所述两个集成晶体管具有连接所述两个集成晶体管的源极的中间节点，所述中间节点具有参考电压；以及带有预驱动器的控制器，所述预驱动器相对于所述参考电压驱动所述栅极引脚。

在一个实施例中，所述两个集成晶体管彼此匹配。

在一个实施例中，所述两个集成晶体管具有耦接到所述栅极引脚的共享的栅极端子。

在一个实施例中，所述两个集成晶体管具有由所述控制器独立于所述栅极引脚驱动的共享的栅极节点。

在一个实施例中，所述两个集成晶体管中的每一个具有由来自所述控制器的相应的栅极信号驱动的相应的栅极。

在一个实施例中，缓冲形式的所述参考电压用作预驱动器的局部接地。

在一个实施例中，所述预驱动器接收所述参考电压的电平转换形式作为局部接地。

在一个实施例中，所述控制器至少部分地基于所述两个端子引脚的电压使所述栅极引脚生效和失效。

在一个实施例中，所述控制器至少部分地基于所述参考电压使所述栅极引脚生效和失效。

在一个实施例中，所述两个集成晶体管具有比所述外部反向串联开关的所述两个源极相连晶体管低的栅极击穿电压。

在一个实施例中，所述栅极引脚和两个端子引脚形成一组引脚以用于驱动外部反向串联开关，并且其中所述集成电路包括多个这样的引脚组，每个组用于驱动外部反向串联开关，并且其中所述集成电路包括与每组引脚对应的内部反向串联开关。

附图说明

当结合附图考虑以下详细描述时，可以获得对各种公开的实施方案的更好理解，在附图中：

图1示出了示例性的集成电路，该电路控制具有三端子配置的反向串联开关。

图2A和2B示出了用于控制反向串联开关的集成电路的改进实施方案的变型。

图3示出了用于控制反向串联开关的集成电路的可供选择的实施方案。

图4是示例性的反向串联开关控制方法的流程图。

应当理解，附图和对应的详细描述不限制本实用新型，相反，它们提供用于理解落入所附权利要求范围内的所有修改形式、等同形式和替代形式的基础。

具体实施方式

所公开的技术在上下文中可以得到最佳理解。因此，图1示出了示例性的集成电路102，其具有栅极控制和预驱动器电路104，栅极控制和预驱动器电路104经由三个引脚耦接到具有两个背对背(BTB)晶体管T1、T2的外部反向串联开关。晶体管为p型或n型MOSFET，其寄生体二极管反向串联定向，优选地使用如图所示的共享的源极配置。图1中所示体二极管的取向由n型反向串联开关表示，其中体二极管具有共享的阳极。就p型反向串联开关而言，体二极管将具有共享的阴极。在任一种情况下，体二极管被阻止规避开关功能，因为任何时候极性使得一个二极管将导通时，另一个二极管都阻断电流(至少直到达到击穿电压为止)。共享的源极配置使得晶体管能够由共享的栅极节点G驱动，因此仅需要一个驱动器。(共享的漏极配置需要使用两个栅极信号，因此需要两个驱动器。)

栅极信号的理想的驱动配置采用预驱动器，其接地物理地连接到中间源极节点S。该配置提供例如放电速度的最佳控制、最大电磁兼容性(EMC)、对电容耦合效应的不敏感性以及将栅极充分放电的能力。然而，如在背景技术中提及的，具有该驱动配置的反向串联开关为四端子装置。当需要由集成电路控制许多这样的外部开关时，所需引脚的数量变得过多。

因此，在图1中省略了用于控制中间源极节点的端子。相反，阻抗Z将共享的栅极节点G耦接到中间源极节点S，使得外部反向串联开关能够作为三端子装置被驱动。开关端子D1、D2经由集成电路引脚耦接到栅极控制和预驱动器电路104，该电路优选地被配置成采用端子电压作为开关控制过程的一部分。栅极控制和预驱动器电路104经由第三集成电路引脚驱动共享的栅极节点G。当栅极信号生效时，阻抗Z限制在共享的栅极节点G和中间源极节点S之间的电压。当栅极信号被失效时，阻抗Z释放在栅极节点和源极节点之间的残余电压。(图示阻抗是电阻器和电压限制器的并联组合，但其他阻抗配置也是合适的。)

电路设计者在尝试为Z选择合适的电阻时面临不期望的取舍。高电阻值增加RC时间常数，继而限制开关速率。适合快速开关应用的低电阻值增加电流注入和能量耗散且降低系统效率。另一个备选方案是增加Z的复杂性，可能引入触发器和其他的分立部件。由于成本、占用的板空间和可靠性风险的最终增加，该备选方案被认为是不期望的。

因此，图2A示出了改进的集成电路202，其具有栅极控制和预驱动器电路204和内部反向串联开关206。相比预驱动器电路104(图1)，预驱动器电路204相对于内部反向串联开关206的中间源极节点S’驱动栅极信号G。内部开关206包括在开关端子D1、D2之间处于共享的源极反向串联配置的两个晶体管T1’和T2’，类似于外部开关的晶体管。内部开关晶体管T1’、T2’还具有耦接到栅极节点G的共享的栅极节点G’。(图2B示出了一个变型，其中内部栅极节点G’独立于外部栅极节点G而被驱动以增加灵活性，例如，通过允许使用较低电压的内部晶体管、可调整的定时或其他参数的自定义。)当内部开关晶体管彼此合理地匹配时，中间源极节点S’预计充当外部开关的中间源极节点S的足够精确的镜像。内部开关晶体管不需要匹配到外部开关晶体管，它们甚至也不需要使用与外部开关晶体管相同的工艺或半导体类型进行制造。

可选的缓冲放大器B可用来隔离中间源极节点S’免于来自预驱动器的负载，使得T1’和T2’能够是小型晶体管。缓冲中间源极节点的另一个益处是使开关端子的泄漏电流最小化，在需要低的功耗的情况下或在电流可以影响测量准确度(例如在电池监测应用中)的情况下，这可能是重要的益处。缓冲的潜在缺点是电流环路的加长，这可能降低EMC性能。

图2A-2B的实施方案保留了外部开关的栅极节点和源极节点之间的阻抗Z，但这是可选的。阻抗Z对于外部开关的正确操作不再是必要的，但可以增加对中间源极节点S和S’之间的误差的容许度。(S和S’不需要精确地匹配，只需足够良好地控制外部开关的接通/断开状态。)在存在误差的情况下，预驱动器仍然控制栅极-源极电压范围的大部分，其中电阻适应栅极电容的剩余放电。

阻抗Z也可以用作针对集成电路失效的安全预警。在起这种作用时，Z的电阻可以例如增加以使能量耗散最小化。也就是说，选择Z的约束条件和折衷被大大放宽，使得设计者能够考虑诸如成本和可靠性的次要性能问题。

图3示出了可供选择的实施方案，其中集成电路302具有修改的栅极控制和预驱动器电路304和修改的内部反向串联开关306。相比图2A的实施方案，内部反向串联开关306不具有与外部开关的共享栅极节点耦接的共享栅极节点。相反，内部开关晶体管T1’和T2’具有单独的栅极G1’和G2’，它们由栅极控制和预驱动器电路304驱动(该栅极控制和预驱动器独立于彼此且独立于外部栅极节点G)。在实践中，信号是相关的，但节点的分离使得能够更多地控制中间源极节点，该中间源极节点S’用作驱动栅极信号的基准。具体地讲，该配置可适应参考电压的电平转换和缩放。

以这种方式，代表性的中间源极节点电压(S’)变得可用作外部开关的栅极信号G的预驱动器的局部接地或接地参考。(术语“接地参考”包括用来生成充当局部接地的节点的任何参考电压，这样的生成包括诸如缓冲和电平转换的操作。)图2A-3的公开的实施方案因此能够提供外部反向串联开关的快速低耗散切换，该外部反向串联开关的每个开关仅使用三个IC引脚，从而在多个外部开关被控制的情况下显著减少引脚数量。当然，在附加的引脚可用的情况下，集成电路可以为外部开关的源极节点的可选连接提供引脚。

除了相对于代表性节点S’电压驱动栅极信号G之外，栅极控制和预驱动器电路204、304还可以将该代表性节点电压并入为用于确定何时使栅极信号G生效或失效的基础之一，例如，作为同步整流器、主动平衡电荷转移控制器、DC/DC变换器或具有dV/dt控制的开关的一部分。为此，代表性节点电压可以被供应至放大器、比较器、积分器、PID控制器或控制和预驱动器电路的其他此类部件。

图4是示例性反向串联开关控制方法的流程图，该方法可以由集成电路芯片实施。在框402中，芯片将外部开关的开关端子耦接到内部反向串联开关的端子。在框404中，集成电路将一个或多个栅极信号施加到内部开关的晶体管的栅极，产生代表外部开关的中间源极节点电压的中间源极节点电压。在框406中，集成电路使用代表性节点电压作为用于将栅极信号驱动到外部开关的基准。(尽管上述示出和讨论的操作看似按顺序进行，但在实践中它们同时进行并且可能以不同于所示的次序进行。)

不同于不明确地感测外部开关的源极节点的其他驱动方法，该方法为集成电路预驱动器的设计提供更大的自由度，使得设计者能够更好地优化包括开关速度、电流注入、驱动阻抗、EMC发射和在过渡时间期间的损耗在内的因素。相比相对于接地驱动栅极节点所需的驱动器，可用作局部接地的中间源极节点S的足够准确的电压估计进一步使得栅极信号预驱动器晶体管能够具有较低的击穿电压。EMC发射(和灵敏度)将被最小化，因为电流环路被局部闭合。

出于解释目的，上述实施方案省略了诸如寄生阻抗、限流电阻器、电平位移器、线夹、功率调节等复杂因素，这些因素可能存在，但不会显著影响所公开电路的操作。一旦完全理解了上述公开的内容，对于本领域技术人员来说这些和许多其他修改形式、等同形式以及替代形式就将变得显而易见。

例如，上述描述假设内部和外部反向串联开关各自由一个背对背晶体管对组成。然而，某些高性能反向串联开关将这些晶体管中的每一个实施为并联或串联的多个晶体管的复合物。具体地讲，反向串联开关可以实施为晶体管的两个级联组的背对背布置。该背对背级联晶体管布置的栅极通常需要经由偏置网络(例如，形成分压器的电阻器)连接，但仍可利用施加到偏置网络的单个栅极信号控制该栅极。就这样的布置而言，在权利要求书中叙述的晶体管将对应于形成背对背对的最内晶体管。

作为另一示例，在多个外部开关正由集成电路控制的情况下，每个外部开关可以设有相应的内部开关，该内部开关提供中间源极节点的估计电压。在可适用的情况下，以下权利要求书被解释为旨在包含所有此类修改形式、等同形式和替代形式。

所公开的实施方案包括一种集成电路，该集成电路包括：耦接到两个源极相连晶体管的共享栅极节点的栅极引脚，所述两个源极相连晶体管在两个开关端子之间形成外部反向串联开关；耦接到所述两个开关端子的两个端子引脚；内部反向串联开关，其包括在所述两个端子引脚之间的两个集成晶体管，所述两个集成晶体管具有连接它们的源极的中间节点，该中间节点具有参考电压；以及带有预驱动器的控制器，该预驱动器相对于参考电压驱动栅极引脚。两个集成晶体管可以匹配到彼此。两个集成晶体管可具有耦接到栅极引脚的共享的栅极端子。两个集成晶体管可具有由控制器独立于栅极引脚驱动的共享的栅极节点。作为另外一种选择，两个集成晶体管中的每一个可具有相应的栅极，该栅极由来自控制器的相应的栅极信号驱动。缓冲形式的参考电压可以用作预驱动器的局部接地。预驱动器可以接收参考电压的电平转换形式作为局部接地。控制器可以至少部分地基于两个端子引脚的电压使栅极引脚生效和失效。控制器可以至少部分地基于参考电压使栅极引脚生效和失效。两个集成晶体管具有的栅极击穿电压可以低于外部反向串联开关的两个源极相连晶体管。栅极引脚和两个端子引脚可以形成一组引脚以用于驱动外部反向串联开关，并且集成电路可包括多个此类引脚组，每个组用于驱动外部反向串联开关。如果这样，集成电路可包括用于每组引脚的对应的内部反向串联开关。

所公开的实施方案包括一种用于利用集成电路控制反向串联开关的方法，该方法包括：将来自外部反向串联开关的开关端子信号耦接到内部反向串联开关的端子；以及相对于内部反向串联开关的中间节点的参考电压将栅极信号驱动到外部反向串联开关。该方法还可包括将栅极信号耦接到形成内部反向串联开关的集成晶体管的共享栅极。该方法还可包括将形成内部反向串联开关的集成晶体管的栅极独立于栅极信号驱动到外部反向串联开关。该方法还可包括通过参考电压的电平转换形式导出用于提供栅极信号的预驱动器的局部接地。该方法还可包括缓冲作为局部接地的参考电压，该参考电压用于供应栅极信号的预驱动器。该方法还可包括采用多个内部反向串联开关，以提供表示对应的外部反向串联开关的中间节点电压的参考电压。如果这样，用于内部和外部反向串联开关的每个中间节点可以是共享的源极节点。所述驱动可包括至少部分地基于参考电压使栅极信号生效和失效。

Claims (11)

1.一种集成电路，其特征在于包括：

耦接到两个源极相连晶体管的共享栅极节点的栅极引脚，所述两个源极相连晶体管在两个开关端子之间形成外部反向串联开关；

耦接到所述两个开关端子的两个端子引脚；

内部反向串联开关，所述内部反向串联开关包括在所述两个端子引脚之间的两个集成晶体管，所述两个集成晶体管具有连接所述两个集成晶体管的源极的中间节点，所述中间节点具有参考电压；以及

带有预驱动器的控制器，所述预驱动器相对于所述参考电压驱动所述栅极引脚。

2.根据权利要求1所述的集成电路，其特征在于所述两个集成晶体管彼此匹配。

3.根据权利要求1所述的集成电路，其特征在于所述两个集成晶体管具有耦接到所述栅极引脚的共享的栅极端子。

4.根据权利要求1所述的集成电路，其特征在于所述两个集成晶体管具有由所述控制器独立于所述栅极引脚驱动的共享的栅极节点。

5.根据权利要求1所述的集成电路，其特征在于所述两个集成晶体管中的每一个具有由来自所述控制器的相应的栅极信号驱动的相应的栅极。

6.根据权利要求1所述的集成电路，其特征在于缓冲形式的所述参考电压用作预驱动器的局部接地。

7.根据权利要求1所述的集成电路，其特征在于所述预驱动器接收所述参考电压的电平转换形式作为局部接地。

8.根据权利要求1所述的集成电路，其特征在于所述控制器至少部分地基于所述两个端子引脚的电压使所述栅极引脚生效和失效。

9.根据权利要求1所述的集成电路，其特征在于所述控制器至少部分地基于所述参考电压使所述栅极引脚生效和失效。

10.根据权利要求1所述的集成电路，其特征在于所述两个集成晶体管具有比所述外部反向串联开关的所述两个源极相连晶体管低的栅极击穿电压。

11.根据权利要求1所述的集成电路，其特征在于所述栅极引脚和两个端子引脚形成一组引脚以用于驱动外部反向串联开关，并且其中所述集成电路包括多个这样的引脚组，每个组用于驱动外部反向串联开关，并且其中所述集成电路包括与每组引脚对应的内部反向串联开关。