DE102018105916A1

DE102018105916A1 - Gate-Potential-Steuerungsvorrichtung

Info

Publication number: DE102018105916A1
Application number: DE102018105916.7A
Authority: DE
Inventors: Hidetoshi Morishita; Hikaru Watanabe
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2017-03-15
Filing date: 2018-03-14
Publication date: 2018-09-20
Also published as: JP2018157617A; US10291222B2; US20180269870A1; CN108631589A

Abstract

Eine Gate-Potential-Steuerungsvorrichtung, die konfiguriert ist, um ein Potential eines Gates eines Hauptschaltelements zu steuern, ist hierin bereitgestellt. Die Gate-Potential-Steuerungsvorrichtung enthält: ein Einschalten-Schaltelement und ein Ausschalten-Schaltelement. Bei einem Ausschaltvorgang erhöht sich eine Hauptspannung zwischen Hauptanschlüssen des Hauptschaltelements von einer Ein-Spannung auf einen Spitzenwert einer Stoßspannung und verringert sich diese dann auf eine Aus-Spannung. Die Gate-Potential-Steuerungsvorrichtung ist konfiguriert, um sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement in einem Zeitabschnitt, der zumindest ein Teil eines spezifischen Zeitabschnitts in dem Ausschaltvorgang ist, ausgeschaltet zu lassen, wobei der spezifische Zeitabschnitt von einem Timing, nachdem eine vorgegebene Zeit ab einem Timing eines Anstiegs der Hauptspannung von der Ein-Spannung abläuft, bis zu einem Timing, bei dem die Hauptspannung den Spitzenwert erreicht, ist.

Description

Technisches Gebiet
Die Technologie, die hierin offenbart ist, bezieht sich auf eine Gate-Potential-Steuerungsvorrichtung.
Hintergrund
Bei einem Ausschaltvorgang, in dem ein Schaltelement ausgeschaltet wird, kann sich eine Spannung zwischen Hauptelektroden des Schaltelements unmittelbar erhöhen. Die Spannung, die auf diese Weise unmittelbar erhöht wird, wird eine Stoßspannung genannt.
Die japanische Patenanmeldungsveröffentlichung Nr. 2009-273071 beschreibt eine Gate-Potential-Steuerungsvorrichtung, die im Stande ist, die Stoßspannung zu reduzieren, wenn das Schaltelement ausgeschaltet wird. Die Gate-Potential-Steuerungsvorrichtung steuert ein Potential eines Gates des Schaltelements. Man nehme zur Kenntnis, dass in dem Folgenden das Schaltelement, das durch die Gate-Potential-Steuerungsvorrichtung gesteuert werden soll, als Hauptschaltelement abgekürzt werden kann. In der Gate-Potential-Steuerungsvorrichtung, die in der japanischen Patenanmeldungsveröffentlichung Nr. 2009-273071 beschrieben ist, kann in einem Ausschaltvorgang, in dem das Hauptschaltelement ausgeschaltet wird, ein Gesamtwiderstand von Gate-aus-Widerständen (Widerstände, die zwischen einem Gate und einem Aus-Potential geschaltet sind und die konfiguriert sind, das Gate zu entladen) geändert werden. Der Gesamtwiderstand der Gate-aus-Widerstände wird in einem Initialstadium des Ausschaltvorgangs reduziert und der Gesamtwiderstand der Gate-aus-Widerstände wird in einem Spätstadium des Ausschaltvorgangs erhöht. Folglich wird in dem Spätstadium des Ausschaltvorgangs (das heißt während einem Zeitabschnitt, in dem die Stoßspannung erzeugt wird) eine Erhöhungsrate der Spannung zwischen den Hauptelektroden des Hauptschaltelements niedrig und kann folglich die Stoßspannung reduziert werden.
Zusammenfassung
Die Gate-Potential-Steuerungsvorrichtung, die in der japanischen Patentanmeldungsveröffentlichung Nr. 2009-273071 beschrieben ist, muss die Vielzahl von Widerständen, die als die Gate-aus-Widerstände verwendet werden sollen, die verschiedene Widerstände haben, und Schaltelemente (Steuerungsschaltelemente), die konfiguriert sind, um die Widerstände zu schalten, die in einem Ausschaltstrompfad verwendet werden, enthalten. Infolgedessen ist die Gate-Potential-Steuerungsvorrichtung in der Größe erhöht. Angesichts solcher Umstände wird gemäß einer Ausführungsform der vorliegenden Offenbarung eine Gate-Potential-Steuerungsvorrichtung, die verkleinert ist, während sie im Stande ist, eine Stoßspannung zu reduzieren, bereitgestellt.
Eine Gate-Potential-Steuerungsvorrichtung, die konfiguriert ist, um ein Potential eines Gates eines Hauptschaltelements zu steuern, wird bereitgestellt. Die Gate-Potential-Steuerungsvorrichtung kann aufweisen: ein Einschalten-Schaltelement, das Hauptanschlüsse enthält, von denen einer mit einem Gate-ein-Potential verbunden ist und von denen der andere mit dem Gate verbunden ist, und ein Ausschalten-Schaltelement, das Hauptanschlüsse enthält, von denen einer mit dem Gate verbunden ist und von denen der andere mit einem Gate-aus-Potential, das niedriger als das Gate-ein-Potential ist, verbunden ist. In einem Ausschaltvorgang, in dem das Hauptschaltelement durch ein Entladen des Gates durch das Ausschalten-Schaltelement ausgeschaltet wird, kann sich eine Hauptspannung zwischen Hauptanschlüssen des Hauptschaltelements von einer Ein-Spannung auf einen Spitzenwert einer Stoßspannung erhöhen und kann sich diese dann auf eine Aus-Spannung, die niedriger als der Spitzenwert und höher als die Ein-Spannung ist, verringern. Die Gate-Potential-Steuerungsvorrichtung kann konfiguriert sein, um sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement in einem Zeitabschnitt, der zumindest ein Teil eines spezifischen Zeitabschnitts in dem Ausschaltvorgang ist, zu halten. Der spezifische Zeitabschnitt kann von einem Timing, nachdem eine vorgegebene Zeit ab einem Timing eines Anstiegs der Hauptspannung von der Ein-Spannung abläuft, bis zu einem Timing, bei dem die Hauptspannung den Spitzenwert erreicht, sein.
Man nehme zur Kenntnis, dass der eine der Hauptanschlüsse des Einschalten-Schaltelements direkt mit dem Gate-ein-Potential verbunden sein kann oder durch ein anderes Element, wie beispielsweise einen Widerstand, mit dem Gate-ein-Potential verbunden sein kann. Des Weiteren kann der andere der Hauptanschlüsse des Einschalten-Schaltelements direkt mit dem Gate des Hauptschaltelements verbunden sein oder kann dieser durch ein anderes Element, wie beispielsweise einen Widerstand, mit dem Gate des Hauptschaltelements verbunden sein. Noch weiter kann der eine Hauptanschlüsse des Ausschalten-Schaltelements direkt mit dem Gate des Hauptschaltelements verbunden sein oder kann dieser durch ein anderes Element, wie beispielsweise einen Widerstand, mit dem Gate des Hauptschaltelements verbunden sein. Noch bzw. sogar noch weiter kann der andere der Hauptanschlüsse des Ausschalten-Schaltelements direkt mit dem Gate-aus-Potential verbunden sein oder kann dieser durch ein anderes Element, wie beispielsweise einen Widerstand, mit dem Gate-aus-Potential verbunden sein.
In der Gate-Potential-Steuerungsvorrichtung wird der Zeitabschnitt, in dem sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement ausgeschaltet bleiben, vor dem Auftreten des Spitzenwerts der Stoßspannung festgesetzt. Folglich werden, bevor die Hauptspannung den Spitzenwert erreicht, sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement ausgeschaltet. Dann schwimmt das Potential des Gates des Hauptschaltelements bzw. schaltet dieses potentialfrei und wird das Potential des Gates durch eine kapazitive Kopplung zwischen der Hauptelektrode der Hohes-Potential-Seite und dem Gate des Hauptschaltelements erhöht. Aufgrund dessen wird eine Impedanz des Hauptschaltelements verhältnismäßig niedrig und wird eine Erhöhungsrate der Hauptspannung niedrig. Infolgedessen verringert sich der Spitzenwert der Stoßspannung, die danach erzeugt wird. Mit anderen Worten wird die Stoßspannung reduziert. Des Weiteren reduziert die Gate-Potential-Steuerungsvorrichtung die Stoßspannung durch ein Ausschalten von sowohl dem Einschalten-Schaltelement als auch dem Ausschalten-Schaltelement und folglich muss nicht eine Vielzahl von Gate-aus-Widerständen für ein Reduzieren der Stoßspannung verwendet werden. Infolgedessen kann die Gate-Potential-Steuerungsvorrichtung verkleinert werden.
Figurenliste

1 ist ein Schaltungsdiagramm einer Gate-Potential-Steuerungsvorrichtung,
2 ist ein Timing-Diagramm, das ein Gate-Potential-Steuerungsverfahren zeigt, und
3 ist ein Schaltungsdiagramm einer Gate-Potential-Steuerungsvorrichtung einer Modifikation.

Ausführliche Beschreibung
Eine Gate-Potential-Steuerungsvorrichtung 10 einer Ausführungsform, die in 1 zu sehen ist, steuert ein Hauptschaltelement 90. Das Hauptschaltelement 90 ist ein NMOS (n-Kanal-Typ-MOSFET(Metall-Oxid-Halbleiter-Feldeffekttransistor)), das einen Drain bzw. Ausgang 90d, eine Source bzw. Quelle 90s und ein Gate 90g enthält. Das Hauptschaltelement 90 wird für Schaltpfade, in denen hohe Ströme fließen, zum Beispiel in einem Inverter bzw. Wechselrichter oder einem Gleichspannungswandler, verwendet. Die Gate-Potential-Steuerungsvorrichtung 10 steuert ein Gate-Potential Vgs des Hauptschaltelements 90 (das heißt, ein Potential des Gates 90g). Die Gate-Potential-Steuerungsvorrichtung 10 enthält eine Steuerungseinheit 12, eine PMOS-Antriebseinheit 20, ein PMOS (p-Kanal-Typ-MOSFET) 22, einen Gate-ein-Widerstand R1, eine NMOS-Antriebsschaltung 30, ein NMOS 32, einen Gate-aus-Widerstand R2 und eine Gate-Potential-Messschaltung 40.
Die Steuerungsschaltung 12 enthält einen IC bzw. integrierten Schaltkreis (integrated circuit). Die Steuerungsschaltung 12 ist mit der Gate-Potential-Messschaltung 40 und der NMOS-Antriebsschaltung 30 verbunden. Des Weiteren ist die Steuerungsschaltung 12 durch einen Pegelumsetzer bzw. Pegelwandler 24 ebenso mit der PMOS-Antriebsschaltung 20 verbunden. Die Steuerungsschaltung 12 empfängt ein Signal M1, das von einer Außenseite übertragen wird. Wie es in 2 zu sehen ist, hat das Signal M1 ein Potential, das sich zwischen Von1 und 0V ändert. Man nehme zur Kenntnis, dass sich 0V hierin auf dasselbe Potential wie das der Source bzw. Quelle 90s des Hauptschaltelements 90 bezieht. Das Potential Von1 ist höher als 0V. Das Signal M1 bei dem Potential Von1 entspricht einer Anweisung, das Hauptschaltelement 90 einzuschalten, und das Signal M1 bei 0V entspricht einer Anweisung das Hauptschaltelement 90 auszuschalten. Des Weiteren empfängt die Steuerungsschaltung 12 ebenso einen Wert, der durch ein Messen mit der Gate-Potential-Messschaltung 40 erhalten wird und von dieser übertragen wird (ein Wert, der durch ein Messen des Gate-Potentials Vgs erhalten wird). Die Steuerungsschaltung 12 erzeugt ein Signal MN und ein Signal MP gemäß dem empfangenen Signal M1 und dem empfangenen Gate-Potential Vgs. Das erzeugte Signal MN wird von der Steuerungsschaltung 12 an die NMOS-Antriebsschaltung 30 übertragen. Wie es in 2 zu sehen ist, hat das Signal MN ein Potential, das sich zwischen dem Potential Von1 und 0V ändert. Des Weiteren wird das erzeugte Signal MP von der Steuerungsschaltung 12 durch den Pegelumsetzer bzw. Pegelwandler 24 an die PMOS-Antriebsschaltung 20 übertragen. Der Pegelumsetzer bzw. Pegelwandler 24 ist konfiguriert, um ein Referenzpotential des Signals MP, das von der Steuerungsschaltung 12 übertragen wird, zu erhöhen und um das Signal MP, das das erhöhte Referenzpotential hat, an die PMOS-Antriebsschaltung 20 zu übertragen. Wie es in 2 zu sehen ist, hat das Signal MP, nachdem es durch den Pegelumsetzer bzw. Pegelwandler 24 übertragen wurde (das heißt, das bzw. das Signal zu der Zeit eines Empfangen Werdens durch die PMOS-Antriebsschaltung 20), ein Potential, das sich zwischen Von2 und Voff2 ändert. Das Potential Voff2 ist ein Potential, das höher als 0V ist, und das Potential Von2 ist ein Potential, das höher als jedes der Potentiale, Potential Von1 und Potential Voff2, ist.
Die PMOS-Antriebsschaltung 20 enthält einen IC bzw. integrierten Schaltkreis. Die PMOS-Antriebsschaltung 20 ist mit einem Gate von dem PMOS 22 verbunden. Die PMOS-Antriebsschaltung 20 ist konfiguriert, um ein Potential des Gates von dem PMOS 22 gemäß dem empfangenen Signal MP zu steuern. Aufgrund dessen schaltet die PMOS-Antriebsschaltung 20 das PMOS 22. Die PMOS-Antriebsschaltung 20 schaltet das PMOS 22 ein, wenn das Signal MP bei dem Potential Von2 ist, und schaltet das PMOS 22 aus, wenn das Signal MP bei dem Potential Voff2 ist.
Das PMOS 22 ist zwischen einer Hohes-Potential-Leitung 50 und dem Gate 90g des Hauptschaltelements 90 geschaltet. Die Hohes-Potential-Leitung 50 ist eine Leitung, auf die das Potential Von2 angelegt wird. Eine Source bzw. Quelle von dem PMOS 22 ist mit der Hohes-Potential-Leitung 50 verbunden. Ein Drain bzw. Ausgang von dem PMOS 22 ist mit einem Ende des Gate-ein-Widerstands R1 verbunden. Das andere Ende des Gate-ein-Widerstands R1 ist mit dem Gate 90g verbunden. Folglich fließt, wenn das PMOS 22 eingeschaltet ist, ein Strom von der Hohes-Potential-Leitung 50 durch das PMOS 22 und den Gate-ein-Widerstand R1 zu dem Gate 90g hin. Aufgrund dessen kann das Gate 90g geladen werden.
Die in NMOS-Antriebsschaltung 30 enthält einen IC bzw. integrierten Schaltkreis. Die NMOS-Antriebsschaltung 30 ist mit einem Gate von dem NMOS 32 verbunden. Die NMOS-Antriebsschaltung 30 ist konfiguriert, um ein Potential des Gates von dem NMOS 32 gemäß dem empfangenen Signal MN zu steuern. Aufgrund dessen schaltet die NMOS-Antriebsschaltung 30 das NMOS 32. Die NMOS-Antriebsschaltung 30 schaltet das NMOS 32 ein, wenn das Signal MN bei dem Potential Von1 ist, und schaltet das NMOS 32 aus, wenn das Signal MN bei 0V ist.
Das NMOS 32 ist zwischen dem Gate 90g des Hauptschaltelements 90 und einer Masse bzw. Erdung 52 geschaltet (eine Leitung, auf die 0V angelegt wird). Ein Drain bzw. Ausgang von dem NMOS 32 ist mit einem Ende des Gate-aus-Widerstands R2 verbunden. Das andere Ende des Gate-aus-Widerstands R2 ist mit dem Gate 90g verbunden. Eine Source bzw. Quelle von dem NMOS 32 ist mit der Masse bzw. Erdung 52 verbunden. Folglich fließt, wenn das NMOS 32 eingeschaltet ist, ein Strom von dem Gate 90g durch den Gate-aus-Widerstand R2 und das NMOS 32 zu der Masse bzw. Erdung 52 hin. Aufgrund dessen kann das Gate 90g entladen werden.
Die Gate-Potential-Messschaltung 40 ist konfiguriert, um das Gate-Potential Vgs des Hauptschaltelements 90 zu messen. Die Gate-Potential-Messschaltung 40 überträgt den Wert, der durch ein Messen des Gate-Potential Vgs erhalten wird, an die Steuerungsschaltung 12.
Als Nächstes wird ein Ausschaltvorgang, in dem die Gate-Potential-Steuerungsvorrichtung 10 das Hauptschaltelement 90 von ein zu aus schaltet, beschrieben. 2 zeigt Änderungen von Werten in dem Ausschaltvorgang. Man nehme zur Kenntnis, dass ein Drain-Source-Strom bzw. Ausgang-Quelle-Strom Ids in 2 (im Nachfolgenden als Drain-Strom bzw. Ausgang-Strom Ids abgekürzt) ein Strom ist, der von dem Drain bzw. Ausgang 90d zu der Source bzw. Quelle 90s fließt. Des Weiteren ist eine Drain-Source-Spannung bzw. Ausgang-Quelle-Spannung Vds (im Nachfolgenden als Drain-Spannung bzw. Ausgang-Spannung Vds abgekürzt) in 2 eine Spannung zwischen dem Drain bzw. Ausgang 90d und der Source bzw. Quelle 90s. In dem Timing-Diagramm der Drain-Spannung Vds repräsentiert eine durchgehende Linie Werte der Drain-Spannung Vds hinsichtlich der Gate-Potential-Steuerungsvorrichtung 10 dieser Ausführungsform und repräsentiert eine gestrichelte Linie Werte einer Drain-Spannung hinsichtlich einer Gate-Potential-Steuerungsvorrichtung eines Vergleichsbeispiels. Des Weiteren führt in Zeitabschnitten P0, P1, P2, P3, P4 und P5, die in 2 zu sehen sind, die Gate-Potential-Messschaltung 40 Prozesse eines Messens des Gate-Potentials Vgs und eines Übertragens des Werts, der durch das Messen erhalten wird, an die Steuerungsschaltung 12 wiederholt aus.
Ein Timing t1 in 2 ist ein Starttiming des Ausschaltvorgangs. In dem Zeitabschnitt P0 vor dem Timing t1 wird das Signal M1 bei dem Potential Von1 aufrecht gehalten (ein Potential, das der Anweisung, das Hauptschaltelement 90 einzuschalten, entspricht). Während das Signal M1 bei dem Potential Von1 aufrecht gehalten wird, hält die Steuerungsschaltung 12 das Signal MP bei dem Potential Von2 und das Signal MN bei 0V aufrecht. Folglich hält in dem Zeitabschnitt P0 die PMOS-Antriebsschaltung 20 das PMOS 22 eingeschaltet und hält die NMOS-Antriebsschaltung 30 das NMOS 32 ausgeschaltet. Infolgedessen ist in dem Zeitabschnitt P0 das Gate 90g des Hauptschaltelements 90 durch das PMOS 22 und den Gate-ein-Widerstand R1 mit der Hohes-Potential-Leitung 50 verbunden. Entsprechend ist in dem Zeitabschnitt P0 das Potential Von2 der Hohes-Potential-Leitung 50 an das Gate 90g des Hauptschaltelements 90 angelegt. Das Potential Von2 ist höher als ein Gate-Schwellenwert des Hauptschaltelements 90. Folglich ist in dem Zeitabschnitt P0 das Hauptschaltelement 90 eingeschaltet und ist der Drain-Strom Ids hoch, und wird die Drain-Spannung Vds bei einer Ein-Spannung Vds1 aufrecht gehalten. Man nehme zur Kenntnis, dass die Ein-Spannung Vds1 eine Spannung zwischen dem Drain bzw. Ausgang 90d und der Source bzw. Quelle 90s unter bzw. gemäß einem Zustand ist, in dem das Hauptschaltelement 90 eingeschaltet ist, was hauptsächlich von Charakteristiken des Hauptschaltelements 90 abhängt.
Bei dem Timing t1 ändert sich das Potential des Signals M1 von Von1 zu 0V. In Erwiderung reduziert die Steuerungsschaltung 12 das Potential des Signals MP von Von2 auf Voff2 und erhöht diese das Potential des Signals MN von 0V auf Von1. In Erwiderung schaltet die PMOS-Antriebsschaltung 20 das PMOS 22 aus und schaltet die NMOS-Antriebsschaltung 30 das NMOS 32 ein. Wenn das PMOS 22 ausgeschaltet wird, wird das Gate 90g von der Hohes-Potential-Leitung 50 getrennt. Des Weiteren wird, wenn das NMOS 32 eingeschaltet wird, das Gate 90g durch den Gate-aus-Widerstand R2 und das NMOS 32 mit der Masse bzw. Erdung 52 verbunden. Aufgrund dessen fließt der Strom von dem Gate 90g zu der Masse bzw. Erdung 52 hin und wird das Gate 90g entladen. Aus diesem Grund verringert sich in dem Zeitabschnitt P1 unmittelbar nach dem Timing t1 das Gate-Potential Vgs.
Bei einem Timing t2 hat sich das Gate-Potential Vgs auf ein Potential Vmr (das Miller-Potential genannt wird) verringert. Unmittelbar danach beginnt in dem Zeitabschnitt P2 der Drain-Strom Ids damit, sich zu verringern, und beginnt die Drain-Spannung Vds damit, sich zu erhöhen. Des Weiteren wird, wenn der Drain-Strom Ids damit beginnt, sich in dem Zeitabschnitt P2 zu verringern, eine Verringerungsrate des Gate-Potentials Vgs durch einen Miller-Effekt niedrig. Die Steuerungsschaltung 12 hat das Gate-Potential Vgs seit dem Start des Ausschaltvorgangs überwacht. Noch spezifischer hat seit dem Start des Ausschaltvorgangs die Steuerungsschaltung 12 überwacht, ob die Verringerungsrate des Gate-Potentials Vgs ein bestimmter Wert oder geringer als dieser ist, oder nicht. In dem Zeitabschnitt P2 verringert sich die Verringerungsrate des Gate-Potentials Vgs auf einen bestimmten Wert oder geringer als diesen. Folglich misst unmittelbar nach dem Timing t2 die Steuerungsschaltung, dass sich die Verringerungsrate des Gate-Potentials Vgs auf den bestimmten Wert oder geringer als diesen verringert hat. Dann reduziert bei einem Timing t3, bei dem eine vorgegebene Zeit ab dem Timing t2 vergangen ist, die Steuerungsschaltung 12 das Potential des Signals MN von Von1 auf 0V. Eine Zeit von dem Timing t2 bis zu dem Timing t3 ist eine Zeit, die in der Steuerungsschaltung 12 voreingestellt ist. Das Potential des Signals MN wird von Von1 auf 0V reduziert und folglich wird das NMOS 32 bei dem Timing t3 ausgeschaltet. Mit anderen Worten sind in dem Zeitabschnitt P3 unmittelbar nach dem Timing t3 sowohl das PMOS 22 als auch das NMOS 32 ausgeschaltet. Folglich tritt das Gate 90g des Hauptschaltelements 90 in einen schwimmenden Zustand bzw. potentialfrei geschalteten Zustand ein. Wenn das Potential des Gates 90g schwimmt bzw. potentialfrei geschaltet ist, wird das Gate-Potential Vgs durch eine kapazitive Kopplung durch eine parasitäre bzw. störende Kapazität 92, die zwischen dem Gate 90g und dem Drain bzw. Ausgang 90d existiert, etwas bzw. ein wenig erhöht. Folglich wird das Gate-Potential Vgs in dem Zeitabschnitt P3 etwas bzw. ein wenig höher als das in dem Zeitabschnitt P2 unmittelbar bevor diesem. Deshalb verringert sich in dem Zeitabschnitt P3 eine Impedanz des Hauptschaltelements 90. Infolgedessen wird eine Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P3 niedriger als die in dem Zeitabschnitt P2. Mit anderen Worten schreitet die Drain-Spannung Vds damit fort, sich von dem Zeitabschnitt P2 bis zu dem Zeitabschnitt P3 zu erhöhen, jedoch ist die Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P3 niedriger als die in dem Zeitabschnitt P2.
Bei einem Timing t4, nachdem eine vorgegebene Zeit ab dem Timing t3 abläuft, stellt die Steuerungsschaltung 12 das Potential des Signals MN von 0V auf Von1 wieder her. Eine Zeit von dem Timing t3 bis zu dem Timing t4 ist eine Zeit, die in der Steuerungsschaltung 12 voreingestellt ist. Die Zeit von dem Timing t3 bis zu dem Timing t4 ist derart voreingestellt, dass das Timing t4 ein Timing vor einem Timing t5, bei dem die Drain-Spannung Vds ihren Spitzenwert Vsgp durch einen Einfluss einer Stoßspannung Vsg erreicht, ist. Wenn sich das Potential des Signals MN bei dem Timing t4 auf Von1 erhöht, wird das NMOS 32 wieder eingeschaltet. Dann wird das Gate 90g mit der Masse bzw. Erdung 52 verbunden und wird das Gate-Potential Vgs etwas bzw. ein wenig reduziert. Die Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P4 unmittelbar nach dem Timing t4 wird nicht signifikant von der in dem Zeitabschnitt P3 geändert.
Am Ende des Zeitabschnitts P4 wird die Stoßspannung Vsg erzeugt. Durch den Einfluss der Stoßspannung Vsg erreicht die Drain-Spannung Vds den Spitzenwert Vsgp bei dem Timing t5. In dem Zeitabschnitt P5 verringert sich, nachdem der Spitzenwert Vsgp erreicht wurde, die Drain-Spannung Vds auf eine Spannung Vds2 und wird diese bei der Spannung Vds2 stabilisiert. Die Spannung Vds2 ist eine Spannung, die niedriger als der Spitzenwert Vsgp und höher als die Ein-Spannung Vds 1 ist. Des Weiteren verringert sich in dem Zeitabschnitt P5 das Gate-Potential Vgs auf 0V und verringert sich der Drain-Strom Ids auf im Wesentlichen 0A. Aufgrund dessen wird der Ausschaltvorgang des Hauptschaltelements 90 vervollständigt.
Wie es oben beschrieben wurde, repräsentiert die gestrichelte Linie der Drain-Spannung Vds in dem Timing-Diagramm von 2 Werte der Drain-Spannung Vds hinsichtlich der Gate-Potential-Steuerungsvorrichtung des Vergleichsbeispiels. In der Gate-Potential-Steuerungsvorrichtung des Vergleichsbeispiels bleibt das NMOS 32 während dem Ausschaltvorgang eingeschaltet. Folglich erhöht sich das Gate-Potential Vgs in dem Zeitabschnitt P3 nicht und folglich verringert sich die Impedanz des Hauptschaltelements 90 nicht. Infolgedessen wird in dem Zeitabschnitt P3 die Erhöhungsrate der Drain-Spannung Vds nicht niedrig und folglich schreitet die Drain-Spannung Vds damit fort, sich mit schneller Rate zu erhöhen, bis die Stoßspannung Vsg erzeugt wird. Aus diesem Grund wird der Spitzenwert Vsgp der Stoßspannung Vsg höher als der in der Ausführungsform.
Wie es weiter oben beschrieben wurde, ist die Gate-Potential-Steuerungsvorrichtung 10 der Ausführungsform im Stande, den Spitzenwert Vsgp der Stoßspannung Vsg zu reduzieren, und zwar mehr als die Gate-Potential-Steuerungsvorrichtung des Vergleichsbeispiels es tut. Des Weiteren kann ein Verlust, der verursacht wird, wenn das Hauptschaltelement 90 ausgeschaltet wird (Ausschaltverlust), durch ein Reduzieren der Stoßspannung Vsg reduziert werden.
Des Weiteren wird in der Gate-Potential-Steuerungsvorrichtung 10 der Ausführungsform das NMOS bei dem Timing t3 ausgeschaltet, nachdem die vorgegebene Zeit ab dem Timing t2 des Anstiegs der Drain-Spannung Vds von der Ein-Spannung Vds1 in dem Ausschaltvorgang abläuft. Folglich ist in dem Zeitabschnitt P2 von dem Timing t2 bis zu dem Timing t3 die Erhöhungsrate der Drain-Spannung Vds hoch. Die Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P2 beeinflusst eine Größe bzw. einen Betrag der Stoßspannung Vsg nicht. Folglich kann, selbst wenn die Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P2 hoch ist, die Stoßspannung Vsg reduziert werden. Des Weiteren wird in der Gate-Potential-Steuerungsvorrichtung 10 der Ausführungsform die Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P2 unmittelbar nach dem Anstieg der Drain-Spannung Vds erhöht und wird dann die Erhöhungsrate der Drain-Spannung Vds in dem Zeitabschnitt P3 nach P2 und vor der Erzeugung der Stoßspannung Vsg reduziert. Aufgrund dessen kann das Hauptschaltelement 90 bei bzw. mit verhältnismäßig schneller Geschwindigkeit geschaltet werden, während die Stoßspannung Vsg reduziert wird.
Des Weiteren stellt die Gate-Potential-Steuerungsvorrichtung 10 der oben beschrieben Ausführungsform die Erhöhungsrate der Drain-Spannung Vds nicht durch ein Ändern eines Widerstands des Gate-aus-Widerstands R2 ein, sondern durch ein Reduzieren der Impedanz des Hauptschaltelements 90 durch ein Bringen bzw. Setzen des Gates 90g in den elektrisch schwimmenden Zustand bzw. elektrisch potentialfrei geschalteten Zustand. Eine Vielzahl von Gate-aus-Widerständen für ein Einstellen der Erhöhungsrate der Drain-Spannung Vds muss nicht bereitgestellt werden. Folglich kann die Gate-Potential-Steuerungsvorrichtung 10 verkleinert werden. Zusätzlich ist, wenn die Vielzahl von Gate-aus-Widerständen für ein Einstellen der Erhöhungsrate der Drain-Spannung Vds nicht bereitgestellt werden muss, ein Einfluss von Fehlern bei einem Widerstand zwischen den Gate-aus-Widerständen unerheblich und folglich kann der Ausschaltvorgang stabil durchgeführt werden. Des Weiteren kann durch das Verfahren eines Bringens bzw. Setzens des Gates 90g in den elektrisch schwimmenden Zustand bzw. potentialfrei geschalteten Zustands wie in dieser Ausführungsform die Erhöhungsrate der Drain-Spannung Vds einzig durch ein Ausschalten von dem einzelnen NMOS 32 reduziert werden. Eine Schaltgeschwindigkeit von dem NMOS 32 ist hoch und folglich kann der Zeitabschnitt P3, in dem die Erhöhungsrate der Drain-Spannung Vds niedrig ist, verkürzt werden. Wenn der Zeitabschnitt P3 verkürzt wird, kann der Zeitabschnitt P2 erhöht werden und kann folglich die Schaltgeschwindigkeit des Hauptschaltelements 90 weiter erhöht werden. Mit anderen Worten ist die Gate-Potential-Steuerungsvorrichtung 10 dieser Ausführungsform im Stande, das Hauptschaltelement bei bzw. mit einer Geschwindigkeit, die höher als die in einer Gate-Potential-Steuerungsvorrichtung ist, die konfiguriert ist, um die Erhöhungsrate der Drain-Spannung durch ein Ändern der Widerstände der Gate-aus-Widerstände zu steuern, zu schalten.
Des Weiteren ist es ebenso vorstellbar, das PMOS 22 einzuschalten, während das NMOS 32 in dem Zeitabschnitt P3 ausgeschaltet ist. Jedoch sind Träger von dem PMOS 22 Löcher und ist folglich eine Schaltgeschwindigkeit von dem PMOS 22 niedrig. Folglich ist ein Einschalten von dem PMOS 22 innerhalb des extrem kurzen Zeitabschnitts P3 schwierig. Zusätzlich gibt es, wenn das PMOS 22 eingeschaltet ist, ein Risiko, dass sich das Gate-Potential Vgs in dem Zeitabschnitt P3 unnötig erhöht. Auf diese Weise ist, wenn das PMOS 22 eingeschaltet ist, ein genaues Steuern des Gate-Potentials Vgs in dem Zeitabschnitt P3 schwierig. Unterdessen ist in der Gate-Potential-Steuerungsvorrichtung 10 dieser Ausführungsform in dem Zeitabschnitt P3, damit das Gate-Potential Vgs genau gesteuert werden kann, das PMOS 22 nicht eingeschaltet und wird das Gate 90g in den schwimmenden Zustand bzw. potentialfrei geschalteten Zustand gebracht bzw. gesetzt. Aufgrund dessen kann der Ausschaltvorgang stabil durchgeführt werden.
In der oben beschriebenen Ausführungsform ist die Beschreibung hinsichtlich der Reduzierung des Spitzenwerts Vsgp der Stoßspannung Vsg gegeben. Jedoch wird, wenn Einstellungen derart gemacht werden, dass die Spitzenwerte Vsgp, die in sowohl der Ausführungsform als auf dem Vergleichsbeispiel erhalten werden sollen, äquivalent zueinander sind, die Schaltgeschwindigkeit in der Ausführungsform höher als die in dem Vergleichsbeispiel. Ebenso kann in diesem Fall ein Schaltverlust mit der Konfiguration der Ausführungsform reduziert werden.
In der oben beschriebenen Ausführungsform wird das Timing t3, bei dem das NMOS 32 ausgeschaltet wird, basierend auf der Verringerungsrate des Gate-Potentials Vgs bestimmt. Jedoch kann, wie es in 3 zu sehen ist, eine Drain-Strom-Messschaltung bzw. Ausgang-Strom-Messschaltung 42, die konfiguriert ist, um den Drain-Strom bzw. Ausgang-Strom Ids zu messen, derart bereitgestellt werden, dass das Timing t3, bei dem das NMOS 32 ausgeschaltet wird, basierend auf einer Verringerungsrate des Drain-Stroms Ids bestimmt werden. Wie es in 2 zu sehen ist, beginnt der Drain-Strom Ids damit, sich im Wesentlichen gleichzeitig mit dem Timing t2 des Anstiegs der Drain-Spannung Vds zu verringern. Folglich kann das Timing t3, bei dem das NMOS 32 ausgeschaltet wird, basierend auf einem Timing, bei dem die Verringerungsrate des Drain-Strom Ids einen bestimmten Wert übersteigt, bestimmt werden. Solange das Timing t3, bei dem das NMOS 32 ausgeschaltet wird, entsprechend dem Timing t2 des Anstiegs der Drain-Spannung Vds bestimmt werden kann, gibt es keine besondere Beschränkung darauf, auf welchem Wert basierend das Timing t3 bestimmt wird.
Des Weiteren wird in der oben beschriebenen Ausführungsform das NMOS 32 bei dem Timing t4 vor dem Auftreten des Spitzenwerts Vsgp der Stoßspannung Vsg wieder eingeschaltet. Jedoch kann das NMOS 32 bei einem Timing, das anschließend zu dem Auftreten des Spitzenwerts Vsgp ist, wieder eingeschaltet werden (z.B. ein Timing, bei dem die Drain-Spannung Vds bei der Spannung Vds 2 stabilisiert ist).
Noch weiter ist in der oben beschriebenen Ausführungsform das Hauptschaltelement 90 ein NMOS. Jedoch kann das Hauptschaltelement 90 ein IGBT (Bipolartransitor mit isolierter Gate-Elektrode, insulated gate bipolar transistor) sein.
Nun werden Verhältnisse zwischen den Komponenten in der oben beschriebenen Ausführungsform und Komponenten in den Ansprüchen beschrieben. Das PMOS 22 in der Ausführungsform ist ein Beispiel des „Einschalten-Schaltelements“ in den Ansprüchen. Das NMOS 32 in der Ausführungsform ist ein Beispiel des „Ausschalten-Schaltelements“ in den Ansprüchen. Der Drain-Strom bzw. Ausgang-Strom Ids ist ein Beispiel des „Hauptstroms“ in den Ansprüchen. Die Drain-Spannung bzw. Ausgang-Spannung Vds in der Ausführungsform ist ein Beispiel der „Hauptspannung“ in den Ansprüchen. Die Spannung Vds2 in der Ausführungsform ist ein Beispiel der „Aus-Spannung“ in den Ansprüchen. Der Zeitabschnitt P3 und der Zeitabschnitt P4 in der Ausführungsform sind ein Beispiel des „spezifischen Zeitabschnitts in dem Ausschaltvorgang, wobei der spezifische Zeitabschnitt von einem Timing, nachdem eine vorgegebene Zeit ab einem Timing eines Anstiegs der Hauptspannung von der Ein-Spannung abläuft, bis zu einem Timing, bei dem die Hauptspannung den Spitzenwert erreicht“ in den Ansprüchen ist. Der Zeitabschnitt P3 in der Ausführungsform ist ein Beispiel des „Zeitabschnitts, der zumindest ein Teil eines spezifischen Zeitabschnitts in dem Ausschaltvorgang ist, wobei der spezifische Zeitabschnitt von einem Timing, nachdem eine vorgegebene Zeit ab einem Timing eines Anstiegs der Hauptspannung von der Ein-Spannung abläuft, bis zu einem Timing, bei dem die Hauptspannung den Spitzenwert erreicht“ in den Ansprüchen ist (das heißt, ein Beispiel von „dem Zeitabschnitt, in dem sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement ausgeschaltet bleiben“ in den Ansprüchen).
Einige der technischen Elemente, die hierin offenbart sind, werden im Nachfolgenden aufgezählt. Es sollte angemerkt werden, dass jedes der nachstehenden technischen Elemente unabhängig nützlich ist.
In einer Gate-Potential-Steuerungsvorrichtung, die hierin offenbart ist, kann diese als ein Beispiel des Weiteren einen Messwertgeber, der konfiguriert ist, das Potential des Gates zu messen, aufweisen. Ein Starttiming des Zeitabschnitts, in dem sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement ausgeschaltet bleiben, kann basierend auf einem Timing, bei dem eine Verringerungsrate des Gate-Potentials in dem Ausschaltvorgang niedrig wird, gesteuert werden.
Im Wesentlichen gleichzeitig mit dem Timing des Anstiegs der Hauptspannung des Hauptschaltelements wird die Verringerungsrate des Potentials des Gates durch den Miller-Effekt niedrig. Folglich kann der Zeitabschnitt bei dem Timing, nachdem die vorgegebene Zeit ab dem Timing des Anstiegs der Hauptspannung des Hauptschaltelements abläuft, durch ein Steuern des Starttimings des Zeitabschnitts basierend auf dem Timing, bei dem die Verringerungsrate des Potentials des Gates niedrig wird, gestartet werden.
In einer Gate-Potential-Steuerungsvorrichtung, die hierin offenbart ist, kann diese als ein Beispiel des Weiteren einen Messwertgeber, der konfiguriert ist, um einen Hauptstrom des Hauptschaltelements zu messen, aufweisen. Ein Starttiming des Zeitabschnitts, in dem sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement ausgeschaltet bleiben, kann basierend auf einem Timing, bei der Hauptstrom damit beginnt, sich in dem Ausschaltvorgang zu verringern, gesteuert werden.
Im Wesentlichen gleichzeitig mit dem Timing des Anstiegs der Hauptspannung des Hauptschaltelements beginnt der Hauptstrom des Hauptschaltelements damit, sich zu verringern. Folglich kann, auch wenn das Starttiming des Zeitabschnitts basierend auf dem Timing gesteuert wird, bei dem der Hauptstrom damit beginnt, sich zu verringern, der Zeitabschnitt bei dem Timing, bei dem die vorgegebene Zeit ab dem Timing des Anstiegs der Hauptspannung des Hauptschaltelements vergangen ist, gestartet werden.
In der Gate-Potential-Steuerungsvorrichtung von noch einem anderen Beispiel, das hierin offenbart ist, ist ein Endtiming des Zeitabschnitts, in dem sowohl das Einschalten-Schaltelement als auch das Ausschalten-Schaltelement aus bleiben, vor einem Timing, bei dem die Hauptspannung den Spitzenwert erreicht.
Die Ausführungsformen sind in dem Obigen ausführlich beschrieben worden. Jedoch sind diese einzig Beispiele und beschränken nicht die Ansprüche. Die Technologie, die in den Ansprüchen beschrieben wird, enthält verschiedene Modifikationen und Änderungen der konkreten Beispiele, die oben repräsentiert sind. Die technischen Elemente, die in der vorliegenden Beschreibung oder den Zeichnungen erläutert sind, üben unabhängig oder in Kombination von einigen von diesen einen technischen Nutzen aus und die Kombination ist nicht auf die eine beschränkt, die in den Ansprüchen, wie sie eingereicht werden, beschrieben ist. Zudem erreicht die Technologie, die in der vorliegenden Beschreibung oder den Zeichnungen veranschaulicht wird, eine Vielzahl von Zielen zu derselben Zeit und hat diese einen technischen Nutzen durch ein Erreichen eines von solchen Zielen.

Claims

Gate-Potential-Steuerungsvorrichtung (10), die konfiguriert ist, um ein Potential eines Gates (90g) eines Hauptschaltelements (90) zu steuern, wobei die Gate-Potential-Steuerungsvorrichtung (10) aufweist: ein Einschalten-Schaltelement (22), das Hauptanschlüsse enthält, von denen einer mit einem Gate-ein-Potential (Von2) verbunden ist und von denen der andere mit dem Gate (90g) verbunden ist, und ein Ausschalten-Schaltelement (32), das Hauptanschlüsse enthält, von denen einer mit dem Gate (90g) verbunden ist und von denen der andere mit einem Gate-aus-Potential (52), das niedriger als das Gate-ein-Potential (Von2) ist, verbunden ist, wobei in einem Ausschaltvorgang, in dem das Hauptschaltelement (90) durch ein Entladen des Gates (90g) durch das Ausschalten-Schaltelement (32) ausgeschaltet wird, erhöht sich eine Hauptspannung (Vds) zwischen Hauptanschlüssen (90d, 90s) des Hauptschaltelements (90) von einer Ein-Spannung (Vds1) auf einen Spitzenwert (Vsgp) einer Stoßspannung (Vsg) und verringert sich diese dann auf eine Aus-Spannung (Vds2), die niedriger als der Spitzenwert (Vsgp) und höher als die Ein-Spannung (Vds1) ist, die Gate-Potential-Steuerungsvorrichtung (10) konfiguriert ist, um sowohl das Einschalten-Schaltelement (22) als auch das Ausschalten-Schaltelement (32) in einem Zeitabschnitt (P3), der zumindest ein Teil eines spezifischen Zeitabschnitts (P3, P4) in dem Ausschaltvorgang ist, ausgeschaltet zu lassen, wobei der spezifische Zeitabschnitt (P3, P4) von einem Timing (t3), nachdem eine vorgegebene Zeit ab einem Timing (t2) eines Anstiegs der Hauptspannung (Vds) von der Ein-Spannung (Vds1) abläuft, bis zu einem Timing (t5), bei dem die Hauptspannung (Vds) den Spitzenwert (Vsgp) erreicht, ist.
Gate-Potential-Steuerungsvorrichtung (10) von Anspruch 1, die des Weiteren einen Messwertgeber (40), der konfiguriert ist, um das Potential (Vgs) des Gates (90g) zu messen, aufweist, wobei ein Starttiming (t3) des Zeitabschnitts (P3), in dem sowohl das Einschalten-Schaltelement (22) als auch das Ausschalten-Schaltelement (32) ausgeschaltet gelassen werden, basierend auf einem Timing (t2), bei dem eine Verringerungsrate des Potentials (Vgs) des Gates (90g) in dem Ausschaltvorgang niedrig wird, gesteuert wird.
Gate-Potential-Steuerungsvorrichtung (10) von Anspruch 1, die des Weiteren einen Messwertgeber (42), der konfiguriert ist, um einen Hauptstrom (Ids) des Hauptschaltelements (90) zu messen, aufweist, wobei ein Starttiming (t3) des Zeitabschnitts (P3), in dem sowohl das Einschalten-Schaltelement (22) als auch das Ausschalten-Schaltelement (32) ausgeschaltet gelassen werden, basierend auf einem Timing (t2), bei dem der Hauptstrom (Ids) damit beginnt, sich in dem Ausschaltvorgang zu verringern, gesteuert wird.
Gate-Potential-Steuerungsvorrichtung (10) von einem der Ansprüche 1 bis 3, wobei ein Endtiming (t4) des Zeitabschnitts (P3), in dem sowohl das Einschalten-Schaltelement (22) als auch das Ausschalten-Schaltelement (32) ausgeschaltet gelassen werden, vor einem Timing (t5), bei dem die Hauptspannung (Vds) den Spitzenwert (Vsgp) erreicht, ist.