DE19962242C2

DE19962242C2 - Einrichtung und Verfahren zur Messung der Bitfehlerrate eines Telekommunikationskanals

Info

Publication number: DE19962242C2
Application number: DE1999162242
Authority: DE
Inventors: Stephen Routliffe; George Jeffrey
Original assignee: Zarlink Semoconductor Inc
Current assignee: Microsemi Semiconductor ULC
Priority date: 1998-12-30
Filing date: 1999-12-22
Publication date: 2003-08-14
Anticipated expiration: 2019-12-23
Also published as: GB9828802D0; CA2293201A1; FR2788182A1; GB2345405A; DE19962242A1

Description

Die Erfindung betrifft das Gebiet der Telekommunikation und insbesondere eine Einrichtung zum Messen der Zuverlässigkeit eines digitalen Telekommunikationskanals durch Messung der Bitfehlerrate.

Jeder beliebige Telekommunikationspfad ist eine Veranlassung für Fehler, die ausgesendete Bits dazu bringen können, inver tiert zu werden. Um die Leistungsfähigkeit von Telekommunika tionsnetzwerken zu überwachen, besteht die Notwendigkeit, die Rate, mit welcher Bitfehler auftreten, zu überwachen. Eine Einrichtung zur Durchführung dieser Aufgabe ist als BERT (Bit Error Rate Tester; Bitfehlerratentester) bekannt. Ein BERT kann mit einem Telekommunikationskanal verbunden und dazu veranlaßt werden, eine bekannte Folge aus 1-en und 0-en aus zusenden, die durch eine Empfangseinrichtung am fernen Ende nach Fehlern überwacht werden kann. BERTs sind typischerweise selbständige Einrichtungen, die dem Benutzer eine begrenzte Flexibilität bieten. Solche Einrichtungen werden bei T1-, E1- und ISDN-Leitungen benutzt.

US 4,143,354 offenbart ein Verfahren zur Fehlerermittlung bei einem Digitalsystem, welches den Empfang einer Ziffernfolge aus einem Sender, bei dem jede gesendete Ziffer eine vorbestimmte Funktion von wenigstens zwei Ziffern ist, wobei jede dieser Ziffern aufgrund eines bestimmten Abstandes in der Folge vorangeht, den Vergleich einer bestimmten Ziffer in der empfangenen Folge mit der Kombination von wenigstens zwei dieser aufgrund des bestimmten Abstandes vorangehenden Ziffern entsprechend der vorbestimmten Funktion und die Erzeugung einer Fehleranzeige bei fehlender Korrelation umfasst.

EP 0 618 714 A1 offenbart eine Vorrichtung zur Verwendung bei der Messung der Bitfehlerrate eines Telekommunikationskanals, die einen Verbinder zur Herstellung einer Verbindung, eine Art Pseudozufallsgenerator zum Erzeugen einer Pseudozufallsfolge als Antwort auf Befehle aus einem PC zur Verbindung mit einem Zeitmultiplexverbindungsglied zum Aussenden einer Pseudozufallsfolge auf wenigstens einen ausgewählten Telekommunikationskanal als Antwort auf Programmbefehle aus dem PC umfasst. Dabei kann ein Empfänger zum Vergleichen einer empfangenen Bitfolge mit einem lokalen Bitstrom enthalten sein.

Bei einer Zeitmultiplexausstattung besteht eine Notwendigkeit, mehrere Kanäle auf einer Zufallsbasis zu testen und das Zeitmaß, dem jeder Kanal oder jede Kanalgruppe einem Test ausgesetzt wird, zu steuern. In einigen Fällen können BERTs über serielle oder parallele Kabel gesteuert werden, jedoch bieten solche Einrichtungen nicht den erforderlichen Grad an Flexibilität für einen angemessenen Test, beispielsweise bei TDM-Bussen, wie z. B. einem ST-Bus (Standard Telecom Bus).

Aufgabe der Erfindung ist es, einen hohen Grad an Flexibilität für einen angemessenen Test zu ermöglichen.

Gemäß der vorliegenden Erfindung ist dazu eine Einrichtung zur Verwendung bei der Messung der Bitfehlerrate eines Tele kommunikationskanals vorgesehen, die einen Verbinder zum Ein setzen in einen Personal Computer-PC-Kartenslot zur Herstel lung einer Verbindung mit einem PC-Bus, einen Pseudozufalls folgengenerator zum Erzeugen einer Pseudozufallsfolge als Antwort auf Befehle aus dem PC und ein Ausgabemittel zur Ver bindung mit einem Zeitmultiplexverbindungsglied zum Aussenden einer Pseudozufallsfolge auf wenigstens einen ausgewählten Telekommunikationskanal als Antwort auf Programmbefehle aus dem PC umfaßt.

Der Verbinder ist vorzugsweise so ausgelegt, daß er in einen Standard ISA/EISA/PCI-Verbinder eines IBM-kompatiblen PCs ge steckt werden kann. Der Computer kann den BERT, den TDM-Bus und andere Einrichtungen am TDM-Bus steuern, wobei automati sche Testfolgen ermöglicht werden, die unter Steuerung der auf dem PC laufenden Software abgewickelt werden sollen.

Es läßt sich mehr als eine Einrichtung auf dem PC gleichzei tig installieren, wobei in diesem Fall jede Einrichtung ein zeln durch getrennte, auf dem PC laufende Programme gesteuert werden kann.

Der BERT erzeugt vorzugsweise eine Pseudozufallsfolge, die auf dem erzeugenden Polynom X¹⁵ + X¹⁴ + X² + 1 beruht, obwohl natürlich andere Folgen angewandt werden können. Diese Folge kann auf einen Kanal oder eine Gruppe von Kanälen über ein Telekommunikationsverbindungsglied, z. B. einen TDM-Bus, aus gesandt werden. Die Folge wird dann auf einer Bit zu Bit-Ba sis mit einer am fernen Ende erzeugten, identischen Folge verglichen, wobei Bitfehler in einem Zähler aufgezeichnet werden.

Der BERT ist für Standard-Rückwandplatinen, wie z. B. HMVIP/MVIP/SCSA, geeignet.

Da der BERT durch auf dem PC laufende Software gesteuert wird, kann er zum Testen einzelner Kanäle, zum Testen von Gruppen von zufällig ausgewählten Kanälen, zum Wandern über viele Kanäle und zum Steuern des Zeitmaßes, mit dem jeder Ka nal getestet wird, benutzt werden.

Die Erfindung sieht auch ein Verfahren zum Messen der Bitfeh lerrate eines Telekommunikationskanals vor, umfassend die Schritte des Vorsehens einer Testeinrichtung zum Einsetzen in einen Personal Computer-Karten-Slot, des Erzeugens einer Pseudozufallsfolge als Antwort auf vom Personal Computer emp fangene externe Programmbefehle, des Aussendens der Pseudozu fallsfolge als Antwort auf vom Personal Computer empfangene Programmbefehle auf wenigstens einem ausgewählten Telekommu nikationskanal auf einem Zeitmultiplex-Telekommunikationsver bindungsglied und des Vergleichens einer über diesen wenig stens einen ausgewählten Kanal empfangenen Bitfolge mit einer lokal erzeugten Pseudozufallsfolge, die mit der ausgesendeten Folge synchronisiert wird, um die Bitfehlerrate dieses wenig stens einen Kanals zu ermitteln.

Die Erfindung wird nun detaillierter nur anhand eines Bei spiels unter Bezugnahme auf die beigefügten Zeichnungen be schrieben, in denen zeigen:

Fig. 1 ein ausgewähltes Blockschaltbild, das einen BERT nach der Erfindung darstellt,

Fig. 2 eine Blockschaltbild eines BERT-Senders, und

Fig. 3 ein Blockschaltbild eines BERT-Empfängers.

In Fig. 1 hat ein IBM-Standard-kompatibler PC eine Vielzahl von ISA/EISA/PCI-Peripherie-Slots in einer bekannten Weise, um das Einsetzen von Peripherie-Karten zu ermöglichen.

Ein BERT 2 ist auf einer Karte angebracht, die dazu ausgelegt ist, in einem der Peripherie-Slots über einen Steckverbinder 9 auf herkömmliche Weise eingesetzt zu werden. Der BERT 2 hat einen Ausgangsanschluß 3 zur Verbindung mit einem TDM-Bus 4, der ein ST-Bus oder ein MVIP/HMVIP/SCSA-Telekommunikations- Bus sein kann. Das ferne Ende des Busses 4 ist mit der Ein richtung im Test (EIT) 5 verbunden, die ihrerseits an das Netz 6 mit der Rückschleife 7 angeschlossen ist.

Der BERT 2 enthält auch einen Zufallsfolgengenerator 8, der eine Folge erzeugt, die auf dem erzeugenden Polynom X¹⁵ + X¹⁴ + X² + 1 beruht.

Unter Software-Steuerung von seiten eines Computers 1 kann der BERT 2 das Pseudozufallsmuster in jeder beliebigen Kombi nation von Kanälen auf dem Bus 4 anordnen. Die empfangende Einrichtung 5 enthält einen Pseudozufallsfolgengenerator, der mit der Sendeseite synchronisiert ist. Die empfangenen Bits werden auf einer Bit zu Bit-Basis mit einem lokal durch die Einrichtung 5 erzeugten Muster einer XOR-Gatterung unterwor fen. Die Einrichtung 5 enthält einen Zähler, der jedesmal in krementiert wird, wenn ein empfangenes Bit verfälscht ist.

Fig. 2 zeigt noch ein Blockschaltbild des Senders des BERT 2. Der Sender besteht aus dem Pseudozufallsgenerator (PZG) 8, der einen Strom von 1-en empfängt und eine Modulo 2-Division unter Verwendung eines vorher festgelegten erzeugenden Po lynoms, z. B. X¹⁵ + X¹⁴ + X² + 1, ausführt. Der Rest der Divi sion wird als ein serieller Strom von Bits ausgegeben. Wenn die START-Eingabe 12 tief (low) ist, wird der Pseudozufalls generator (PZG) 8 mit allen 1-en geladen und alle 1-en werden als ein serieller Strom ausgesendet. Wenn die START-Eingabe 12 nach hoch (high) gezogen wird, erzeugt der Pseudozufalls generator (PZG) 8 Zufallswerte. Das erste Bit, das, nachdem die START-Eingabe 12 hoch gezogen wurde, ausgesendet wird, muß 0 sein, um den Empfänger zu synchronisieren. Der Zu fallsstrom von Bits wird zu einem der Eingabeströme eines Mitel MT90820-Digitalkoppelpunktschalters 10 gesendet, der dazu benutzt wird, das Pseudozufallsmuster in die Kanäle ei nes MVIP/HMVIP/SCSA-Busses 11 abzubilden. Sowohl der Schalter 10 als auch die START-Eingabe 12 zum Pseudozufallsgenerator (PZG) 8 werden durch den Computer 1 gesteuert.

Der Empfängerteil des BERT ist in Fig. 3 gezeigt. Ein Pseu dozufallsgenerator (PZG) 15 ist identisch zum Pseudozufalls generator (PZG) 8 im Sender. Wenn die START-Eingabe 16 nach tief gezogen wird, wird der PZG 15 mit dem ersten Wert der Pseudozufallsfolge geladen, welche diejenige Folge ist, die vom Sender ausgesendet wird, nachdem die START-Eingabe 12 nach hoch gezogen wird. Wenn die START-Eingabe 16 nach hoch gezogen wird, bleibt der PZG 15 eingefroren, bis ein Null-Bit empfangen wird. Zu diesem Zeitpunkt beginnt der PZG 15 durch die Pseudozufallsfolge durchzulaufen und er wird mit dem PZG 8 im Senderteil des BERT synchronisiert. Ein Synchronisa tionsdetektor 20 detektiert, wenn Synchronisation eintritt.

Der empfangene Bitstrom wird am Koppelpunktschalter 10 emp fangen, der mit dem Sender gemeinsam ist, und mit dem vom Empfänger-PZG 15 kommenden Bitstrom in einem Exklusiv-Oder- Gatter 18 einer Exklusiv-Oder-Gatterung unterzogen. Ein Zäh ler 19 wird jedesmal inkrementiert, wenn die Bits der beiden Ströme zueinander nicht angepaßt sind.

Wie der Sender, so arbeitet auch der Empfänger unter der Steuerung des Computers 1, der die folgenden Programmschritte ausführt:

1. Ziehe den START nach tief
2. Richte die Kanalabbildung im Digitalschalter ein
3. Ziehe den START nach hoch
4. Warte auf die Synchronisierungslogik 20 bis zur Aussage: Synch Signal
5. Warte auf Meßperiode
6. Lies den Zähler
7. Berechne die Bitfehlerrate (BER; Bit Error Rate) aus dem Ausdruck BER = Zählerwert/Meßperiode
8. Gehe zu Schritt 5.

Der BERT 2 läßt sich unter Verwendung von ASIC/FPGA/CPLD-Teilen oder von diskreten TTL-Teilen ausfüh ren. Er kann in ISA/EISA-Slots oder PCI-Slots gesteckt werden und MVIP/HMVIP/SCA testen. Er ermöglicht auch H.100/H.100-Be trieb und kann für andere Tests benutzt werden, wie z. B. für digitale Milliwatt-, Festtöne- oder Verzerrungsmessungen. Er kann allgemein zum Test von an einen Standard-TDM-Bus ange schlossenen Telekommunikationskomponenten, zum Test von Tele kommunikationsleitungen unter Benutzung eines BERT an jedem Ende der Leitung mit Fernsteuerung durch Modem, zum Test von CBR(Constant Bit Rate Services)-Diensten über ATM-Komponenten mit einem Tester an jedem Ende, Rückschleife an einem ATM-Schalter oder Rückschleife an einem ATM-Bus. Er kann auch zu automatischen Testanwendungen und fernausgelösten Tests benutzt werden. Ein Fern-PC läßt sich durch Modem steuern.

Wenn Tests unter Rückschleifenbedingungen ausgeführt werden, wird nur ein BERT benötigt. Es können jedoch getrennte BERTs verwendet werden, wenn sie an entgegengesetzten Enden eines Übertragungsmediums angeordnet sind. In diesem Fall ist es möglich, eine volle Duplex-Überwachung einzurichten, bei wel cher der Sender des Nahend-BERTs zum Empfänger des Fernend- BERTs sendet und umgekehrt.

Claims

1. Einrichtung zur Verwendung bei der Messung der Bitfehlerrate eines Telekommunikationskanals, die einen Verbinder zum Einsetzen in einen Personal Computer-PC-Kartenslot zur Herstellung einer Verbindung mit einem PC-Bus, einen Pseudozufallsfolgengenerator zum Erzeugen einer Pseudozufallsfolge als Antwort auf Befehle aus dem PC and ein Ausgabemittel zur Verbindung mit einem Zeitmultiplexverbindungsglied zum wahlweisen Aussenden einer Pseudozufallsfolge auf einem Telekommunikationskanal oder einer Gruppe von Telekommunikationskanälen als Antwort auf Programmbefehle aus dem PC umfasst, die außerdem einen Empfänger zum Vergleich einer entweder auf dem einen Telekommunikationskanal oder der Gruppe von Telekommunikationskanälen empfangenen Bitfolge mit einer lokal erzeugten Pseudozufallsfolge, die mit der ausgesendeten Folge synchronisiert ist, und bei welcher das Ausgabemittel auf Programmbefehle aus dem PC anspricht, um ausgewählte Telekommunikationskanäle oder Gruppen von Telekommunikationskanälen nach dem Zufallsprinzip zu testen.

2. Einrichtung nach Anspruch 1, Zufallsgenerator die Folge X¹⁵ + X¹⁴ + X² + 1 erzeugt.

3. Einrichtung nach Anspruch 1, bei welcher das Ausgabemittel auf Programmbefehle aus dem PC anspricht, um ausgewählte Gruppen von Kanälen nach dem Zufallsprinzip zu testen.

4. Einrichtung nach Anspruch 1, bei welcher des Ausgabemittel auf Programmbefehle aus dem PC anspricht, um der Reihe nach durch Kanäle zu wandern.

5. Einrichtung nach Anspruch 1, bei welcher das Ausgabemittel auf Programmbefehle aus dem PC anspricht, um das Zeitmaß zu steuern, mit dem jeder Kanal getestet wird.

6. Einrichtung nach einem der Anspruche 1 bis 5, bei welcher das Ausgabemittel ein vom PC gesteuerter Koppelpunktschalter ist.

7. Einrichtung nach Anspruch 1, die außerdem einen Empfänger zum Vergleichen einer empfangenen Bitfolge mit einem lokal erzeugten Bitstrom enthält, welcher zur gesendeten Pseudozufallsfolge angepasst ist.

8. Einrichtung nach Anspruch 7, bei welcher der Empfänger ein Exklusiv-Oder-Gatter zur Ausführung einer Exklusiv-Oder-Operation an der empfangenen Bitfolge and der ausgesendeten Pseudozufallsfolge enthält.

9. Einrichtung nach Anspruch 7, die außerdem einen Zähler zum Zählen der Anzahl von Fehlanpassungen der empfangenen Bitfolge mit der ausgesendeten Pseudozufallsfolge enthält.

10. Verfahren zum Messen der Bitfehlerrate eines Teilekommunikationskanals, umfassend die Schritte des Vorsehens einer Testeinrichtung zum Einsetzen in einen Personal Computer-Karten-Slot, des Erzeugens einer Pseudozufallsfolge als Antwort auf vom Personal Computer empfangene externe Programmbefehle, des Aussendens der Pseudozufallsfolge als Antwort auf vom Personal Computer empfangene Programmbefehle auf wenigstens einem ausgewählten Telekommunikationskanal auf einem Zeitmultiplex-Telekommunikationsverbindungs glied und des Vergleichens einer über diesen wenigstens einen ausgewählten Kanal empfangenen Bitfolge mit einer lokal erzeugten Pseudozufallsfolge, die mit der ausgesendeten Folge synchronisiert wird, um die Bitfehlerrate dieses wenigstens einen Kanals zu ermitteln, wobei die Kanäle nach dem Zufallsprinzip getestet werden.

11. Verfahren nach Anspruch 10, wobei der Pseudozufallsgenerator die Folge X¹⁵ + X¹⁴ + X² + 1 erzeugt.

12. Verfahren nach Anspruch 10, wobei die Kanäle nach dem Zufallsprinzip in Gruppen getestet werden.

13. Verfahren nach Anspruch 10, wobei beim Empfänger an der empfangenen Bitfolge und der ausgesendeten Pseudozufallsfolge eine Exklusiv-Oder-Operation ausgeführt wird, um die Anzahl der Fehlanpassungen zu ermitteln.