DE19962242A1 - Einrichtung und Verfahren zur Messung der Bitfehlerrate eines Telekommunikationskanals - Google Patents

Einrichtung und Verfahren zur Messung der Bitfehlerrate eines Telekommunikationskanals

Info

Publication number
DE19962242A1
DE19962242A1 DE1999162242 DE19962242A DE19962242A1 DE 19962242 A1 DE19962242 A1 DE 19962242A1 DE 1999162242 DE1999162242 DE 1999162242 DE 19962242 A DE19962242 A DE 19962242A DE 19962242 A1 DE19962242 A1 DE 19962242A1
Authority
DE
Germany
Prior art keywords
sequence
pseudo random
channel
received
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1999162242
Other languages
English (en)
Other versions
DE19962242C2 (de
Inventor
Stephen Routliffe
George Jeffrey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of DE19962242A1 publication Critical patent/DE19962242A1/de
Application granted granted Critical
Publication of DE19962242C2 publication Critical patent/DE19962242C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/14Monitoring arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/241Testing correct operation using pseudo-errors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/24Testing correct operation
    • H04L1/242Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/243Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/26Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

Eine Einrichtung (2) zum Messen der Bitfehlerrate eines Telekommunikationskanals ist auf einer Peripherie-PC-Karte angebracht und in einen Karten-Slot eines Personalcomputers (1) eingesetzt. Die Einrichtung spricht auf externe Programmbefehle aus dem PC an. Ein Pseudozufallsfolgengenerator (8) erzeugt eine Pseudozufallsfolge und sendet sie über ein Ausgabemittel zur Verbindung mit einem Zeitmultiplex-Telekommunikationsverbindungsglied als Antwort auf Programmbefehle aus dem PC.

Description

Die Erfindung betrifft das Gebiet der Telekommunikation und insbesondere eine Einrichtung zum Messen der Zuverlässigkeit eines digitalen Telekommunikationskanals durch Messung der Bitfehlerrate.
Jeder beliebige Telekommunikationspfad ist eine Veranlassung für Fehler, die ausgesendete Bits dazu bringen können, inver­ tiert zu werden. Um die Leistungsfähigkeit von Telekommunika­ tionsnetzwerken zu überwachen, besteht die Notwendigkeit, die Rate, mit welcher Bitfehler auftreten, zu überwachen. Eine Einrichtung zur Durchführung dieser Aufgabe ist als BERT (Bit Error Rate Tester; Bitfehlerratentester) bekannt. Ein BERT kann mit einem Telekommunikationskanal verbunden und dazu veranlaßt werden, eine bekannte Folge aus 1-en und 0-en aus­ zusenden, die durch eine Empfangseinrichtung am fernen Ende nach Fehlern überwacht werden kann. BERTs sind typischerweise selbständige Einrichtungen, die dem Benutzer eine begrenzte Flexibilität bieten. Solche Einrichtungen werden bei T1-, E1- und ISDN-Leitungen benutzt.
Bei einer Zeitmultiplex-Ausstattung besteht eine Notwendig­ keit, mehrere Kanäle auf einer Zufallsbasis zu testen und das Zeitmaß, dem jeder Kanal oder jede Kanalgruppe einem Test ausgesetzt wird, zu steuern. In einigen Fällen können BERTs über serielle oder parallele Kabel gesteuert werden, jedoch bieten solche Einrichtungen nicht den erforderlichen Grad an Flexibilität für einen angemessenen Test, beispielsweise bei TDM-Bussen, wie z. B. einem ST-Bus (Standard Telecom Bus).
Aufgabe der Erfindung ist es, dieses Problem zu mildern.
Gemäß der vorliegenden Erfindung ist dazu eine Einrichtung zur Verwendung bei der Messung der Bitfehlerrate eines Tele­ kommunikationskanals vorgesehen, die einen Verbinder zum Ein­ setzen in einen Personal Computer-PC-Kartenslot zur Herstel­ lung einer Verbindung mit einem PC-Bus, einen Pseudozufalls­ folgengenerator zum Erzeugen einer Pseudozufallsfolge als Antwort auf Befehle aus dem PC und ein Ausgabemittel zur Ver­ bindung mit einem Zeitmultiplexverbindungsglied zum Aussenden einer Pseudozufallsfolge auf wenigstens einen ausgewählten Telekommunikationskanal als Antwort auf Programmbefehle aus dem PC umfaßt.
Der Verbinder ist vorzugsweise so ausgelegt, daß er in einen Standard ISA/EISA/PCI-Verbinder eines IBM-kompatiblen PCs ge­ steckt werden kann. Der Computer kann den BERT, den TDM-Bus und andere Einrichtungen am TDM-Bus steuern, wobei automati­ sche Testfolgen ermöglicht werden, die unter Steuerung der auf dem PC laufenden Software abgewickelt werden sollen.
Es läßt sich mehr als eine Einrichtung auf dem PC gleichzei­ tig installieren, wobei in diesem Fall jede Einrichtung ein­ zeln durch getrennte, auf dem PC laufende Programme gesteuert werden kann.
Der BERT erzeugt vorzugsweise eine Pseudozufallsfolge, die auf dem erzeugenden Polynom X15 + X14 + X2 + 1 beruht, obwohl natürlich andere Folgen angewandt werden können. Diese Folge kann auf einen Kanal oder eine Gruppe von Kanälen über ein Telekommunikationsverbindungsglied, z. B. einen TDM-Bus, aus­ gesandt werden. Die Folge wird dann auf einer Hit zu Bit-Ba­ sis mit einer am fernen Ende erzeugten, identischen Folge verglichen, wobei Bitfehler in einem Zähler aufgezeichnet werden.
Der BERT ist für Standard-Rückwandplatinen, wie z. B. HMVIP/MVIP/SCSA, geeignet.
Da der BERT durch auf dem PC laufende Software gesteuert wird, kann er zum Testen einzelner Kanäle, zum Testen von Gruppen von zufällig ausgewählten Kanälen, zum Wandern über viele Kanäle und zum Steuern des Zeitmaßes, mit dem jeder Ka­ nal getestet wird, benutzt werden.
Die Erfindung sieht auch ein Verfahren zum Messen der Bitfeh­ lerrate eines Telekommunikationskanals vor, umfassend die Schritte des Vorsehens einer Testeinrichtung zum Einsetzen in einen Personal Computer-Karten-Slot, des Erzeugens einer Pseudozufallsfolge als Antwort auf vom Personal Computer emp­ fangene externe Programmbefehle, des Aussendens der Pseudozu­ fallsfolge als Antwort auf vom Personal Computer empfangene Programmbefehle auf wenigstens einem ausgewählten Telekommu­ nikationskanal auf einem Zeitmultiplex-Telekommunikationsver­ bindungsglied und des Vergleichens einer über diesen wenig­ stens einen ausgewählten Kanal empfangenen Bitfolge mit einer lokal erzeugten Pseudozufallsfolge, die mit der ausgesendeten Folge synchronisiert wird, um die Bitfehlerrate dieses wenig­ stens einen Kanals zu ermitteln.
Die Erfindung wird nun detaillierter nur anhand eines Bei­ spiels unter Bezugnahme auf die beigefügten Zeichnungen be­ schrieben, in denen zeigen:
Fig. 1 ein ausgewähltes Blockschaltbild, das einen BERT nach der Erfindung darstellt,
Fig. 2 eine Blockschaltbild eines BERT-Senders, und
Fig. 3 ein Blockschaltbild eines BERT-Empfängers.
In Fig. 1 hat ein IBM-Standard-kompatibler PC eine Vielzahl von ISA/EISA/PCI-Peripherie-Slots in einer bekannten Weise, um das Einsetzen von Peripherie-Karten zu ermöglichen.
Ein BERT 2 ist auf einer Karte angebracht, die dazu ausgelegt ist, in einem der Peripherie-Slots über einen Steckverbinder 9 auf herkömmliche Weise eingesetzt zu werden. Der BERT 2 hat einen Ausgangsanschluß 3 zur Verbindung mit einem TDM-Bus 4, der ein ST-Bus oder ein MVIP/HMVIP/SCSA-Telekommunikations- Bus sein kann. Das ferne Ende des Busses 4 ist mit der Ein­ richtung im Test (EIT) 5 verbunden, die ihrerseits an das Netz 6 mit der Rückschleife 7 angeschlossen ist.
Der BERT 2 enthält auch einen Zufallsfolgengenerator 8, der eine Folge erzeugt, die auf dem erzeugenden Polynom X15 + X14 + X2 + 1 beruht.
Unter Software-Steuerung von seiten eines Computers 1 kann der BERT 2 das Pseudozufallsmuster in jeder beliebigen Kombi­ nation von Kanälen auf dem Bus 4 anordnen. Die empfangende Einrichtung 5 enthält einen Pseudozufallsfolgengenerator, der mit der Sendeseite synchronisiert ist. Die empfangenen Bits werden auf einer Bit zu Bit-Basis mit einem lokal durch die Einrichtung 5 erzeugten Muster einer XOR-Gatterung unterwor­ fen. Die Einrichtung 5 enthält einen Zähler, der jedesmal in­ krementiert wird, wenn ein empfangenes Bit verfälscht ist.
Fig. 2 zeigt noch ein Blockschaltbild des Senders des BERT 2. Der Sender besteht aus dem Pseudozufallsgenerator (PZG) 8, der einen Strom von 1-en empfängt und eine Modulo 2-Division unter Verwendung eines vorher festgelegten erzeugenden Po­ lynoms, z. B. X15 + X14 + X2 + 1, ausführt. Der Rest der Divi­ sion wird als ein serieller Strom von Bits ausgegeben. Wenn die START-Eingabe 12 tief (low) ist, wird der Pseudozufalls­ generator (PZG) 8 mit allen 1-en geladen und alle 1-en werden als einserieller Strom ausgesendet. Wenn die START-Eingabe 12 nach hoch (high) gezogen wird, erzeugt der Pseudozufalls­ generator (PZG) 8 Zufallswerte. Das erste Bit, das, nachdem die START-Eingabe 12 hoch gezogen wurde, ausgesendet wird, muß 0 sein, um den Empfänger zu synchronisieren. Der Zu­ fallsstrom von Bits wird zu einem der Eingabeströme eines Mitel MT90820-Digitalkoppelpunktschalters 10 gesendet, der dazu benutzt wird, das Pseudozufallsmuster in die Kanäle ei­ nes MVIP/HMVIP/SCSA-Busses 11 abzubilden. Sowohl der Schalter 10 als auch die START-Eingabe 12 zum Pseudozufallsgenerator (PZG) 8 werden durch den Computer 1 gesteuert.
Der Empfängerteil des BERT ist in Fig. 3 gezeigt. Ein Pseu­ dozufallsgenerator (PZG) 15 ist identisch zum Pseudozufalls­ generator (PZG) 8 im Sender. Wenn die START-Eingabe 16 nach tief gezogen wird, wird der PZG 15 mit dem ersten Wert der Pseudozufallsfolge geladen, welche diejenige Folge ist, die vom Sender ausgesendet wird, nachdem die START-Eingabe 12 nach hoch gezogen wird. Wenn die START-Eingabe 16 nach hoch gezogen wird, bleibt der PZG 15 eingefroren, bis ein Null-Bit empfangen wird. Zu diesem Zeitpunkt beginnt der PZG 15 durch die Pseudozufallsfolge durchzulaufen und er wird mit dem PZG 8 im Senderteil des BERT synchronisiert. Ein Synchronisa­ tionsdetektor 20 detektiert, wenn Synchronisation eintritt.
Der empfangene Bitstrom wird am Koppelpunktschalter 10 emp­ fangen, der mit dem Sender gemeinsam ist, und mit dem vom Empfänger-PZG 15 kommenden Bitstrom in einem Exklusiv-Oder- Gatter 18 einer Exklusiv-Oder-Gatterung unterzogen. Ein Zäh­ ler 19 wird jedesmal inkrementiert, wenn die Bits der beiden Ströme zueinander nicht angepaßt sind.
Wie der Sender, so arbeitet auch der Empfänger unter der Steuerung des Computers 1, der die folgenden Programmschritte ausführt:
  • 1. Ziehe den START nach tief
  • 2. Richte die Kanalabbildung im Digitalschalter ein
  • 3. Ziehe den START nach hoch
  • 4. Warte auf die Synchronisierungslogik 20 bis zur Aussage:
    Synch Signal
  • 5. Warte auf Meßperiode
  • 6. Lies den Zähler
  • 7. Berechne die Bitfehlerrate (BER; Bit Error Rate) aus dem Ausdruck BER = Zählerwert/Meßperiode
  • 8. Gehe zu Schritt 5
Der BERT 2 läßt sich unter Verwendung von ASIC/FPGA/CPLD-Teilen oder von diskreten TTL-Teilen ausfüh­ ren. Er kann in ISA/EISA-Slots oder PCI-Slots gesteckt werden und MVIP/HMVIP/SCA testen. Er ermöglicht auch H.100/H.100-Be­ trieb und kann für andere Tests benutzt werden, wie z. B. für digitale Milliwatt-, Festtöne- oder Verzerrungsmessungen. Er kann allgemein zum Test von an einen Standard-TDM-Bus ange­ schlossenen Telekommunikationskomponenten, zum Test von Tele­ kommunikationsleitungen unter Benutzung eines BERT an jedem Ende der Leitung mit Fernsteuerung durch Modem, zum Test von CBR (Constant Bit Rate Services)-Diensten über ATM-Komponenten mit einem Tester an jedem Ende, Rückschleife an einem ATM-Schalter oder Rückschleife an einem ATM-Bus. Er kann auch zu automatischen Testanwendungen und fernausgelösten Tests benutzt werden. Ein Fern-PC läßt sich durch Modem steuern.
Wenn Tests unter Rückschleifenbedingungen ausgeführt werden, wird nur ein BERT benötigt. Es können jedoch getrennte BERTs verwendet werden, wenn sie an entgegengesetzten Enden eines Übertragungsmediums angeordnet sind. In diesem Fall ist es möglich, eine volle Duplex-Überwachung einzurichten, bei wel­ cher der Sender des Nahend-BERTs zum Empfänger des Fernend- BERTs sendet und umgekehrt.

Claims (15)

1. Einrichtung zur Verwendung bei dir Messung der Bitfeh­ lerrate eins Telekommunikationskanals, die einen Ver­ binder zum Einsetzen in einen Personal Computer-PC-Kar­ tenslot zur Herstellung einer Verbindung mit einem PC-Bus, einen Pseudozufallsfolgengenerator zum Erzeugen einer Pseudozufallsfolge als Antwort auf Befehle aus dem PC und ein Ausgabemittel zur Verbindung mit einem Zeit­ multiplexverbindungsglied zum Aussenden einer Pseudozu­ fallsfolge auf wenigstens einen ausgewählten Telekommu­ nikationskanal als Antwort auf Programmbefehle aus dem PC umfaßt.
2. Einrichtung nach Anspruch 1, bei welcher der Pseudozu­ fallsfolgengenerator die Folge X15 + X14 + X2 + 1 er­ zeugt.
3. Einrichtung nach Anspruch 1, bei welcher das Ausgabemit­ tel auf Programmbefehle aus dem PC anspricht, um ausge­ wählte Kanäle nach dem Zufallsprinzip zu testen.
4. Einrichtung nach Anspruch 1, bei welcher das Ausgabemit­ tel auf Programmbefehle aus dem PC anspricht, um ausge­ wählte Gruppen von Kanälen nach dem Zufallsprinzip zu testen.
5. Einrichtung nach Anspruch 1, bei welcher das Ausgabemit­ tel auf Programmbefehle aus dem PC anspricht, um der Reihe nach durch Kanäle zu wandern.
6. Einrichtung nach Anspruch 1, bei welcher das Ausgabemit­ tel auf Programmbefehle aus dem PC anspricht, um das Zeitmaß zu steuern, mit dem jeder Kanal getestet wird.
7. Einrichtung nach einem der Ansprüche 1 bis 6, bei wel­ cher das Ausgabemittel ein vom PC gesteuerter Koppel­ punktschalter ist.
8. Einrichtung nach Anspruch 1, die außerdem einen Empfän­ ger zum Vergleichen einer empfangenen Bitfolge mit einem lokal erzeugten Bitstrom enthält, welcher zur gesendeten Pseudozufallsfolgen angepaßt ist.
9. Einrichtung nach Anspruch 8, bei welcher der Empfänger ein Exklusiv-Oder-Gatter zur Ausführung einer Exklusiv- Oder-Operation an der empfangenen Bitfolge und der aus­ gesendeten Pseudozufallsfolge enthält.
10. Einrichtung nach Anspruch 8, die außerdem einen Zähler zum Zählen der Anzahl von Fehlanpassungen der empfange­ nen Bitfolge mit der ausgesendeten Pseudozufallsfolge enthält.
11. Verfahren zum Messen der Bitfehlerrate eines Telekommu­ nikationskanals, umfassend die Schritte des Vorsehens einer Testeinrichtung zum Einsetzen in einen Personal Computer-Karten-Slot, des Erzeugens einer Pseudozufalls­ folge als Antwort auf vom Personal Computer empfangene externe Programmbefehle, des Aussendens der Pseudozu­ fallsfolge als Antwort auf vom Personal Computer empfan­ gene Programmbefehle auf wenigstens einem ausgewählten Telekommunikationskanal auf einem Zeitmultiplex-Telekom­ munikationsverbindungsglied und des Vergleichens einer über diesen wenigstens einen ausgewählten Kanal empfan­ genen Bitfolge mit einer lokal erzeugten Pseudozufalls­ folge, die mit der ausgesendeten Folge synchronisiert wird, um die Bitfehlerrate dieses wenigstens einen Ka­ nals zu ermitteln.
12. Verfahren nach Anspruch 11, wobei der Pseudozufallsfol­ gengenerator die Folge X15 + X14 + X2 + 1 erzeugt.
13. Verfahren nach Anspruch 11, wobei die Kanäle nach dem Zufallsprinzip getestet werden.
14. Verfahren nach Anspruch 11, wobei die Kanäle nach dem Zufallsprinzip in Gruppen getestet werden.
15. Verfahren nach Anspruch 11, wobei beim Empfänger an der empfangenen Bitfolge und der ausgesendeten Pseudozu­ fallsfolge eine Exklusiv-Oder-Operation ausgeführt wird, um die Anzahl der Fehlanpassungen zu ermitteln.
DE1999162242 1998-12-30 1999-12-22 Einrichtung und Verfahren zur Messung der Bitfehlerrate eines Telekommunikationskanals Expired - Fee Related DE19962242C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB9828802A GB2345405A (en) 1998-12-30 1998-12-30 Measuring the bit error rate of TDM telecommunications channels

Publications (2)

Publication Number Publication Date
DE19962242A1 true DE19962242A1 (de) 2000-07-06
DE19962242C2 DE19962242C2 (de) 2003-08-14

Family

ID=10845147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999162242 Expired - Fee Related DE19962242C2 (de) 1998-12-30 1999-12-22 Einrichtung und Verfahren zur Messung der Bitfehlerrate eines Telekommunikationskanals

Country Status (4)

Country Link
CA (1) CA2293201A1 (de)
DE (1) DE19962242C2 (de)
FR (1) FR2788182A1 (de)
GB (1) GB2345405A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10065937A1 (de) * 2000-11-17 2002-05-23 Rohde & Schwarz Verfahren und Anordnung zum Messen der Bitfehlerrate und/oder Blockfehlerrate eines Mobiltelefons

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3819878A (en) * 1972-12-18 1974-06-25 Antekna Inc Transmission test set for telephone circuit data communication systems
GB1530406A (en) * 1976-05-12 1978-11-01 Post Office Detection of errors in digital signals
US4592044A (en) * 1984-05-22 1986-05-27 At&T Information Systems Inc. Apparatus and method for checking time slot integrity of a switching system
CA2046840A1 (en) * 1990-07-13 1992-01-14 Hisakazu Ohmori Method and apparatus for detecting pseudo noise pattern for remote loopback test
IE922760A1 (en) * 1992-10-21 1994-05-04 Digital Equipment Internat Ltd DS-O Loop-back detection on a DS-1 line
SE501021C2 (sv) * 1993-04-01 1994-10-24 Ericsson Telefon Ab L M Anordning för provning av linjeanslutningar vid telefonväxel
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10065937A1 (de) * 2000-11-17 2002-05-23 Rohde & Schwarz Verfahren und Anordnung zum Messen der Bitfehlerrate und/oder Blockfehlerrate eines Mobiltelefons

Also Published As

Publication number Publication date
GB2345405A (en) 2000-07-05
CA2293201A1 (en) 2000-06-30
FR2788182A1 (fr) 2000-07-07
GB9828802D0 (en) 1999-02-17
DE19962242C2 (de) 2003-08-14

Similar Documents

Publication Publication Date Title
DE3850067T2 (de) Demultiplexeranordnung.
DE4017494C2 (de)
DE4309000A1 (de) Verfahren zur Bestimmung der Zuverlässigkeit von Datenübertragungsleitungen und zugehörige Schaltungsanordnung
DE69921282T2 (de) Verfahren zum vor-Kennzeichnen der kupfernen Schleifen eines ADSL Dienstes
EP0631412A2 (de) Verfahren und Schaltungsanordnung zur Übertragung von ATM-Paketen
DE2530633C3 (de) Verfahren zur automatischen Überprüfung der Funktionstüchtigkeit von Datenübertragungssystemen
EP0374303B1 (de) Verfahren zur individuellen Überwachung von Übertragungsabschnitten einer Nachrichtenübertragungsstrecke und Vorrichtung zur Durchführung des Verfahrens
DE2842371A1 (de) Verfahren zur synchronisierung von sende- und empfangseinrichtungen
DE19962242C2 (de) Einrichtung und Verfahren zur Messung der Bitfehlerrate eines Telekommunikationskanals
DE3723115C1 (en) Test and measuring device for digital signals
DE69736314T2 (de) Nachrichtenrahmen eines Nachrichtenübermittlungsprotokolls
DE3821871A1 (de) Breitbandkoppeleinrichtung
DE2304923A1 (de) Verfahren zur pruefung von vierdrahtverbindungen zwischen zwei miteinander zu verbindenden schaltstellen eines fernmeldenetzes
DE102006045050B4 (de) Verfahren und Vorrichtung zur Bestimmung der Latenzzeit eines digitalen Übertragungssystems, insbesondere eines digitalen optischen Übertragungssystems
DE2155172C3 (de) Schaltungsanordnung zum Prüfen von Leitungssätzen in zentral gesteuerten Fernmelde-, insbesondere Fernsprechvermittlungsanlagen
EP0380730B1 (de) Verfahren und Schaltungsanordnung zur Überprüfung der Funktionsfähigkeit eines Datenübertragungsweges
DE69305872T2 (de) Anordnung zur Messung der Qualität einer Übertragung in einer Zweidrahtleitung mit Echolöschung
DE10016169B4 (de) Verfahren zum Resynchronisieren der Datenübertragung zwischen zwei über eine Standleitung verbundene Modems
DE19914421B4 (de) Prüfschleife für Telekommunikationsnetze
DE4111176C1 (de)
DE3843182C2 (de)
EP1062759B1 (de) Verfahren und anordnung für bitfehlerstruktur-messungen von datenübertragungskanälen
DE3307347C2 (de)
DE19706405C2 (de) Verfahren und Einrichtung zur Erkennung und Anpassung der Laufzeit mehrerer zur Übertragung eines digitalen Signals gebündelter Kanäle
DE2521731B1 (de) Verfahren und anordnung zur sendeseitigen asynchronen uebernahme, uebertragung und empfangsseitigen uebergabe digitaler signale

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: ZARLINK SEMICONDUCTOR INC., CITY OF OTTAWA, ONTARI

8304 Grant after examination procedure
8328 Change in the person/name/address of the agent

Representative=s name: VONNEMANN, KLOIBER & KOLLEGEN, 80796 MUENCHEN

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee