DE19946991C1 - Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen - Google Patents

Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen

Info

Publication number
DE19946991C1
DE19946991C1 DE19946991A DE19946991A DE19946991C1 DE 19946991 C1 DE19946991 C1 DE 19946991C1 DE 19946991 A DE19946991 A DE 19946991A DE 19946991 A DE19946991 A DE 19946991A DE 19946991 C1 DE19946991 C1 DE 19946991C1
Authority
DE
Germany
Prior art keywords
polygons
phase
assigned
integrated circuits
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19946991A
Other languages
English (en)
Inventor
Thomas Krueger
Werner Schiele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19946991A priority Critical patent/DE19946991C1/de
Priority to JP2000299823A priority patent/JP4608070B2/ja
Priority to US09/677,546 priority patent/US6485871B1/en
Application granted granted Critical
Publication of DE19946991C1 publication Critical patent/DE19946991C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

Verfahren zur Erzeugung von Phasenmasken bei automatisierten Entwurf von integrierten Schaltkreisen, bei dem jedem Polygon im Entwurf eine Phase zugeordnet wird und diese Zuordnung zumindest teilweise während der Bearbeitung des Abstandsgraphen, insbesondere während des Ablaufs des Längste-Pfad-Algorithmus erfolgt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Erzeu­ gung von Phasenmasken beim automatisierten Entwurf von inte­ grierten Schaltkreisen.
Hauptaufgabe des Entwurfs integrierter Schaltkreise ist es stets, möglichst viel Schaltungselemente auf einer möglichst geringen Fläche unterzubringen, um so die Arbeitsgeschwindig­ keit der integrierten Schaltkreise zu steigern und gleichzei­ tig die im wesentlichen von der Fläche des integrierten Schaltkreises abhängigen Kosten zu senken. Gleichzeitig müs­ sen jedoch bestimmte technologieabhängige Mindestabstände zwischen verschiedenen leitenden Flächen auf dem integrierten Schaltkreis eingehalten werden. Diese leitenden Flächen wei­ sen üblicherweise die Form eines Polygons auf.
Die Verwendung von Phasenmasken bei der Fertigung integrier­ ter Schaltkreise erlaubt es dem Chip-Designer Layout-Poly­ gone, also leitende Flächen auf einer bestimmten Ebene des integrierten Schaltkreises, näher aneinander zu rücken als Polygone gleicher Phase, die üblicherweise als "gleichfarbi­ ge" Polygone bezeichnet werden. Der Einfachheit halber stellt man sich die Polygone einer Maskenebene je nach Phase ver­ schieden gefärbt vor.
Zur Minimierung der Fläche des integrierten Schaltkreises ist es daher sinnvoll, die Färbung der Polygone, d. h. also die Phasenzuordnung, so zu gestalten, daß sich (wenigstens in Be­ reichen, in denen die betroffene Maskenebene für den Flächen­ verbrauch kritisch ist) möglichst nur "verschiedenfarbige" Polygone, also Polygone verschiedener Phasen, gegenüberste­ hen.
Im derzeitigen Stand der Technik wird dieses Einsparpotential für Layout-Flächen bisher wenig genutzt. Es werden nahelieg­ enderweise einige Verfahren verwendet, die die Polygone so gut es in Anbetracht ihrer zweidimensionalen Ausdehnung geht "im Wechsel" einfärben. Für kleinere Layout-Blöcke können na­ türlich auch manuelle Optimierungen vorgenommen werden.
Der zu der vorliegenden Anmeldung grundlegende Stand der Technik ergibt sich aus dem Buch von Cyrus Bamji und Ravi Va­ radarajan "Leaf cell and hirarchical compaction techniques", Boston: Kluwer Academic Publishers, 1997. Dieses Buch gibt einen guten Überblick über die wichtigsten Verfahren und neu­ esten Entwicklungen zum Thema Layout-Kompaktierung.
Der zur vorliegenden Erfindung nächstgelegene Stand der Tech­ nik ergibt sich aus dem Artikel "Method of Designing Phase- Shifting Masks Utilizing a Compactor" von K. Ooi, K. Koyama und M. Kiryu (Japanese Journal of Applied Physics, Band 33, Seiten 6774-6778, 1994). Kazuko et al integrieren Phasenzu­ ordnung und Layout-Kompaktierung in einen gemeinsamen Gesamt­ ablauf. Die Phasenmasken werden jedoch nicht unmittelbar wäh­ rend der Kompaktierung generiert, so daß die bezüglich des Flächenergebnisses optimale Zuordnung nicht gefunden werden kann.
Weiterer nahegelegener Stand der Technik ergibt sich aus dem Artikel von W. L. Schiele, Th. Krueger und M. C. Utesch "Inser­ tion of Jog Series in Layout Compaction" in der Zeitschrift "Integration", Band 16, Nr. 2, Seiten 149-162, 1993. In diesem Artikel wird ein Verfahren zur Einführung von Knicken dargestellt. Das Knicken von Linien im Layout kann zu einer deutlichen Flächenreduktion führen. Das beschriebene Verfah­ ren optimiert den Graphen, auf dem zuvor der Längste- Pfad- Algorithmus angewendet wurde.
In DE 196 25 894 A1 wird ein Verfahren zur Erzeugung von Fo­ tomasken beschrieben, bei dem optische Annäherungseffekte korrigiert werden, indem Abrasterdaten, die auf Grundlage von von außen empfangenen Maskendaten erzeugt werden, gemäß einem vorbestimmten Korrekturverfahren korrigiert werden. Die kor­ rigierten Abrasterdaten werden zum Steuern eines Musterbe­ lichtungsvorgangs zum Herstellen des Musters einer Fotomaske verwendet.
Gemäß DE 196 42 050 A1 wird eine Erhöhung der Packungsdichte eines Schaltkreises dadurch erzielt, daß eine Phasenschieber­ maske eingesetzt wird, die aus alternierend angeordneten Pha­ senschiebern besteht.
Ausgehend von diesem Stand der Technik ist es Aufgabe der Er­ findung, ein Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen anzu­ geben, durch das eine optimale Zuordnung der Phasen zu den einzelnen Polygonen erzielt werden kann.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Zuordnung zumindest teilweise während der Bearbeitung des Ab­ standsgraphen erfolgt, d. h. also, an der selben Stele im Kompaktierungsalgorithmus, an der gemäß dem Stand der Technik aus Schiele et al das Knicken von Linien eingesetzt wird. Er­ findungsgemäß kann die Phasenzuordnung dabei alternativ oder ergänzend zu dem Einführen von Knicken verwendet werden.
Besonders bevorzugt ist es dabei, die Zuordnung zumindest ei­ nes Teils der Polygone während des Ablaufs des Längste-Pfad- Algorithmus durchzuführen.
Dabei ist es weiter besonders bevorzugt, solange bisher noch nicht festgelegten Polygonen eine Phase zuzuordnen, wie da­ durch der längste Pfad weiter verkürzt werden kann.
Es ist dadurch besonders bevorzugt, Polygonen erst dann un­ terschiedliche Phasen zuzuordnen, wenn diese bereits den Mi­ nimalabstand für Polygone gleicher Phase erreicht haben.
Mit diesen Merkmalen der Erfindung wird verhindert, daß durch eine zu frühe Festlegung der Phasenlage der einzelnen Polygo­ ne vorzeitig Beschränkungen in den Design-Möglichkeiten ein­ geführt werden, durch die später eine optimale Zuordnung ver­ hindert wird.
Es ist dabei besonders bevorzugt, daß einem Teil der Polygone die Phasen erst in späteren Schritten zugeordnet werden.
Vorzugsweise wird einem Teil der Polygone erst nach der auto­ matischen Knickgenerierung eine Phase zugeordnet.
Es ist weiter bevorzugt, einem Teil der Polygone erst in spä­ teren Kompaktierungsschritten, beispielsweise während der ab­ wechselnden eindimensionalen Kompaktierung in X- und Y- Richtung eine Phase zuzuordnen.
Schließlich kann es von Vorteil sein, einem Teil der Polygone erst in einem unabhängigen Verfahren außerhalb der Layout- Kompaktierung eine Phase zuzuordnen.
Die vorliegende Erfindung wird im folgenden näher beschrie­ ben:
Das erfindungsgemäße Verfahren bearbeitet den Abstandsgra­ phen. Im Ablauf des Längste-Pfad-Algorithmus werden solange bis dahin ungefärbte Polygone günstig eingefärbt, wie dadurch der längste Pfad weiter verkürzt werden kann. "Günstig" steht hier zum Beispiel für das unterschiedliche Einfärben von im Pfad benachbarten Polygonen, für die der generell- also auch bei Gleichfarbigkeit - zulässige Minimalabstand bereits er­ reicht ist.
Weiterhin ungefärbte Polygone bleiben flexibel und werden in späteren Schritten eingefärbt. Vorzugsweise erfolgt dies nach der automatischen Knickgenerierung, die ja in ganz ähnlicher Weise an dieser Stelle des Programmablaufs erfolgen kann (sh. Stand der Technik von Schiele et al). Ebenso kann ein Teil der noch ungefärbt gebliebenen Polygone in späteren Kompak­ tierungsschritten, beispielsweise während der abwechselnden eindimensionalen Kompaktierung in X- und Y-Richtung, einge­ färbt werden.
Erfindungsgemäß werden also während der Layout-Kompaktierung die Einfärbungen automatisch und Schritt für Schritt vorge­ nommen. Der besondere Vorteil der vorliegenden Erfindung liegt darin, daß bei der Kompaktierung in jedem Schritt be­ kannt ist, wo jeweils Einfärbungen vorgenommen werden müssen (und wo es noch nicht sinnvoll ist), damit für die Gesamtflä­ che des Layouts die größtmögliche Einsparung erfolgen kann. Erfindungsgemäß bewirkt diese Layout-Kompaktierung im Gegen­ satz zu den Phasenzuordnungsverfahren gemäß dem Stand der Technik, die günstigste Phasenzurodnung auch gleich in einen Flächengewinn umzusetzen.

Claims (8)

1. Verfahren zur Erzeugung von Phasenmasken beim automati­ sierten Entwurf von integrierten Schaltkreisen, wobei jedem Polygon im Entwurf eine Phase zugeordnet wird, dadurch gekennzeichnet, daß die Zuordnung zumindest teilweise während der Bearbeitung des Abstandsgraphen er­ folgt.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Zuordnung während des Ablaufs des längsten Pfad-Algorithmus erfolgt.
3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, daß solange bisher noch nicht festgelegten Polygonen eine Phase zugeordnet wird, wie dadurch der längste Pfad weiter verkürzt werden kann.
4. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, daß Polygonen unterschiedliche Phasen zuge­ ordnet werden, für die der Minimalabstand für Polygone gleicher Phase bereits erreicht ist.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß einem Teil der Polygone die Phasen erst in späteren Schritten zugeordnet werden.
6. Verfahren nach Anspruch 5, dadurch gekenn­ zeichnet, daß einem Teil der Polygone erst nach der automatischen Knickgenerierung eine Phase zugeordnet wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch ge­ kennzeichnet, daß einem Teil der Polygone erst in späteren Kompaktierungsschritten, beispielsweise während der abwechselnden eindimensionalen Kompaktierung in X- und Y- Richtung, eine Phase zugeordnet wird.
8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß einem Teil der Polygone erst in einem unabhängigen Verfahren außerhalb der Layout-Kompak­ tierung eine Phase zugeordnet wird.
DE19946991A 1999-09-30 1999-09-30 Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen Expired - Fee Related DE19946991C1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19946991A DE19946991C1 (de) 1999-09-30 1999-09-30 Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen
JP2000299823A JP4608070B2 (ja) 1999-09-30 2000-09-29 集積回路の自動設計における位相マスク作製方法
US09/677,546 US6485871B1 (en) 1999-09-30 2000-10-02 Method of producing phase masks in an automated layout generation for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19946991A DE19946991C1 (de) 1999-09-30 1999-09-30 Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen

Publications (1)

Publication Number Publication Date
DE19946991C1 true DE19946991C1 (de) 2003-08-07

Family

ID=7923931

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19946991A Expired - Fee Related DE19946991C1 (de) 1999-09-30 1999-09-30 Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen

Country Status (3)

Country Link
US (1) US6485871B1 (de)
JP (1) JP4608070B2 (de)
DE (1) DE19946991C1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6622288B1 (en) * 2000-10-25 2003-09-16 Numerical Technologies, Inc. Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features
US6584610B1 (en) 2000-10-25 2003-06-24 Numerical Technologies, Inc. Incrementally resolved phase-shift conflicts in layouts for phase-shifted features
US6901575B2 (en) 2000-10-25 2005-05-31 Numerical Technologies, Inc. Resolving phase-shift conflicts in layouts using weighted links between phase shifters
US7117456B2 (en) * 2003-12-03 2006-10-03 International Business Machines Corporation Circuit area minimization using scaling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625894A1 (de) * 1995-06-30 1997-01-02 Sony Corp Verfahren und Vorrichtung zum Erzeugen von Abrasterdaten, die zum Herstellen einer Photomaske verwendet werden
DE19642050A1 (de) * 1995-10-13 1997-04-24 Toshiba Kawasaki Kk Belichtungsmaske

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3260474B2 (ja) * 1993-04-22 2002-02-25 株式会社日立製作所 位相シフタ自動配置方法及びそれを用いた位相シフタ自動配置装置
JPH0876350A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 位相シフタ自動配置方法及び装置
US6083275A (en) * 1998-01-09 2000-07-04 International Business Machines Corporation Optimized phase shift design migration
US6330708B1 (en) * 1998-09-17 2001-12-11 International Business Machines Corporation Method for preparing command files for photomask production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625894A1 (de) * 1995-06-30 1997-01-02 Sony Corp Verfahren und Vorrichtung zum Erzeugen von Abrasterdaten, die zum Herstellen einer Photomaske verwendet werden
DE19642050A1 (de) * 1995-10-13 1997-04-24 Toshiba Kawasaki Kk Belichtungsmaske

Also Published As

Publication number Publication date
US6485871B1 (en) 2002-11-26
JP2001154336A (ja) 2001-06-08
JP4608070B2 (ja) 2011-01-05

Similar Documents

Publication Publication Date Title
DE69730335T2 (de) Verfahren und Vorrichtung zur Herstellung eines Schaltkreises mittels Phasenverschiebung
EP0609664A1 (de) Trockensieb sowie Verfahren zu dessen Herstellung
DE69026885T2 (de) Dynamische Selektion von Datenformaten für rekursiv geschachtelte logische Elemente
DE2857725A1 (de) Verfahren zur herstellung einer duennfilmspule
DE10051134B4 (de) Verfahren zur Feststellung und automatischen Behebung von Phasenkonflikten auf alternierenden Phasenmasken
DE102005047475B4 (de) Verfahren zum Herstellen eines Maskensatzes und Maskensatz zum Definieren eines Musters
DE102013210609A1 (de) Tastenstößel für ein Tastenmodul einer Taste für eine Tastatur, Tastenmodul einer Taste für eine Tastatur und Verfahren zum Herstellen desselben
DE19946991C1 (de) Verfahren zur Erzeugung von Phasenmasken beim automatisierten Entwurf von integrierten Schaltkreisen
DE3401782A1 (de) Gewickelte zylindrische buchse
DE10216602A1 (de) Optimierung von compilergeneriertem Programmcode
CH621951A5 (en) Method for the leaktight connection of a lid to a container body, and a container manufactured by this method
DE10205330A1 (de) Verfahren zur Korrektur optischer Nachbarschaftseffekte
EP2899312A1 (de) Entwässerungssieb für die Herstellung von Papier mit einem zweistufigen Wasserzeichen und Verfahren zur Herstellung des Entwässerungssiebes
EP1882089A1 (de) Verfahren zur herstellung einer abgasf]hrenden vorrichtung
EP1146393B1 (de) Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen
DE3206979A1 (de) Verbund-ventilsitz
DE19961058A1 (de) Stator
DE102005039394B4 (de) Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung
DE2360800A1 (de) Verfahren zur herstellung integrierter widerstaende
DE4114778A1 (de) Einrichtung und verfahren zum erzeugen von stickereidaten
DE4329875A1 (de) Einrichtung zur Entwicklung eines Steuerprogramms für eine Strick- oder Wirkmaschine
DE69832569T2 (de) Spiralverdichter
CH676304A5 (de)
EP1055754A2 (de) Verfahren zur Herstellung von Schlauchgestricken auf einer Flachstrickmaschine
DE2709982A1 (de) Elektrischer transformator

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: G03F0001140000

Ipc: G03F0001260000