DE19944738A1 - Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen - Google Patents

Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen

Info

Publication number
DE19944738A1
DE19944738A1 DE19944738A DE19944738A DE19944738A1 DE 19944738 A1 DE19944738 A1 DE 19944738A1 DE 19944738 A DE19944738 A DE 19944738A DE 19944738 A DE19944738 A DE 19944738A DE 19944738 A1 DE19944738 A1 DE 19944738A1
Authority
DE
Germany
Prior art keywords
word line
master
sub
mwl0
word lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19944738A
Other languages
English (en)
Other versions
DE19944738C2 (de
Inventor
Martin Brox
Karl-Peter Pfefferl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19944738A priority Critical patent/DE19944738C2/de
Priority to JP2000280771A priority patent/JP2001118386A/ja
Priority to KR1020000054273A priority patent/KR100633652B1/ko
Priority to TW089118928A priority patent/TW476966B/zh
Priority to US09/663,583 priority patent/US6310793B1/en
Publication of DE19944738A1 publication Critical patent/DE19944738A1/de
Application granted granted Critical
Publication of DE19944738C2 publication Critical patent/DE19944738C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Die Erfindung betrifft eine segmentierte Wortleitungsarchitektur, bei der zwei Master-Wortleitungen (MWL0 bzw. MWL1) vorgesehen sind, denen abwechselnd Sub-Wortleitungen (SWL) zugeordnet sind, so daß den Sub-Wortleitungen abwechselnd zwei Speicherbänke zugewiesen werden können.

Description

Die vorliegende Erfindung betrifft eine segmentierte Wortlei­ tungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen, umfassend:
  • - eine Master-Wortleitung, die über Adreßbits zu mehreren Sub-Wortleitungen ausdecodierbar ist.
In Fig. 4 ist ein Speicherzellenfeld 1 mit schematisch ange­ deuteten Wortleitungen WL und Bitleitungen BL gezeigt, in dessen Mitte ein Rambus-Interface bzw. "SPINE" 2 verläuft, in welchem insbesondere Logik- und Daten-I/O-Elemente unterge­ bracht sind. Die Datenschnittstelle zwischen diesem Speicher­ zellenfeld 1 und dem Rambus-Interface 2 hat bei einem x16- RDRAM eine Breite von 128 Bits, wie dies ebenfalls schema­ tisch aus Fig. 4 zu ersehen ist.
Eine über dem Speicherzellenfeld 1 verteilte, in Fig. 4 ver­ tikale Datenführung, also eine Datenführung in Richtung der Bitleitungen BL, sorgt dafür, daß die Horizontalverdrahtung, d. h. die Verdrahtung in Richtung der Wortleitung WL klein ge­ halten werden kann, so daß wenig Chipfläche benötigt wird.
Nun benötigen aber RDRAMs neben einer großen Datenbreite von 128 oder 256 oder 512 Bits auch eine große Anzahl von Spei­ cherbänken. Dies ist schematisch in Fig. 5 für eine 256 Bits/Bitleitung-Architektur gezeigt, bei welcher acht Speicherbänke "Bank 0", "Bank 1", . . . "Bank 7" mit an Wort­ leitungen WL und Bitleitungen BL (vgl. beispielsweise "Bank 0") angeschlossenen Speicherzellen einen x32-Core ("Kern") bilden.
Wird zu einer 512 Bits/Bitleitung-Architektur übergegangen, deren Aufbau schematisch in Fig. 6 gezeigt ist, so können die einzelnen Speicherbänke nicht mehr wie bei der 256 Bits/Bit­ leitung-Architektur (vgl. Fig. 5) untereinander angebracht werden. Vielmehr sind nunmehr jeweils vier Speicherbänke ne­ beneinander vorgesehen, was den Aufwand für die Horizontal­ verdrahtung mittels "Tristate-Buffers" (Dreizustand-Puffer) 3 usw. erheblich vergrößert. Damit geht der an sich vorliegende Vorteil einer geringeren Chipfläche der 512 Bits/Bitleitung- Architektur gegenüber der 256 Bits/Bitleitung-Architektur wieder verloren.
Es gibt bereits sogenannte segmentierte Wortleitungen, bei denen eine Master-Wortleitung MWL in einer höheren Metallebe­ ne mehreren Sub-Wortleitungen SWL zugeordnet ist, welche in tieferen Metallebenen geführt sind und eine Bitbreite von beispielsweise vier Bits haben. Mittels Decodiergliedern 5 wird die Master-Wortleitung MWL über zwei zusätzliche Adreß­ bits ADD, die den Decodiergliedern 5 zugeführt sind, zu der Sub-Wortleitung SWL ausdecodiert.
Es ist nun Aufgabe der vorliegenden Erfindung, eine solche segmentierte Wortleitungsarchitektur zu schaffen, die es bei 512 und mehr Bits pro Bitleitung gestattet, die Horizontal­ verdrahtung klein zu halten.
Diese Aufgabe wird bei einer segmentierten Wortleitungsarchi­ tektur der eingangs genannten Art erfindungsgemäß dadurch ge­ löst, daß
  • - der Master-Wortleitung eine zusätzliche Master-Wortleitung zugeordnet ist, so daß in einem Speicherzellenfeld die Ma­ ster-Wortleitungen jeweils Master-Wortleitungspaare bilden,
  • - die zusätzliche Master-Wortleitung in gleicher Weise wie die Master-Wortleitung zu mehreren Sub-Wortleitungen ausde­ codierbar ist und
  • - die eine Master-Wortleitung über ihre Sub-Wortleitungen mit Speicherbänken des einen logischen Zustandes (beispielswei­ se "0") und die andere Master-Wortleitung über ihre Sub- Wortleitungen mit Speicherbänken des anderen logischen Zu­ standes (beispielsweise "1") verbunden ist, so daß in Wort­ leitungsrichtung die Speicherbänke des einen und des ande­ ren logischen Zustandes abwechselnd unterbringbar sind.
Bei der erfindungsgemäßen segmentierten Wortleitungsarchitek­ tur können also horizontal zwei Speicherbänke abwechselnd un­ tergebracht werden, indem die Anzahl der Master-Wortleitungen gegenüber dem bisherigen Stand der Technik verdoppelt wird. Damit ist jeweils eine Master-Wortleitung für eine Bank "0" und eine andere Master-Wortleitung für eine Bank "1" vorgese­ hen. Die Sub-Wortleitungen können relativ kurz ausgeführt werden, so daß auch hier der Aufwand für die Horizontalver­ drahtung klein gehalten werden kann.
Die Erfindung ermöglicht so in vorteilhafter Weise die Reali­ sierung von jeweils zwei Speicherbänken in Wortleitungsrich­ tung, deren logischer Zustand "0" bzw. "1" abwechselnd ist.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 und 2 schematische Darstellungen von segmentierten Wortleitungsarchitekturen gemäß der Erfin­ dung,
Fig. 3 eine weitere schematische Darstellung einer erfindungsgemäßen segmentierten Wortleitungs­ architektur, bei der zwei Master-Wortleitun­ gen mehrere Sub-Wortleitungen über UND-Glie­ der zugeordnet sind,
Fig. 4 ein Speicherzellenfeld eines x16-RDRAM,
Fig. 5 eine 256 Bits/Bitleitung-Architektur,
Fig. 6 eine 512 Bits/Bitleitung-Architektur und
Fig. 7 eine herkömmliche segmentierte Wortleitungs­ architektur.
Die Fig. 4 bis 7 sind bereits eingangs erläutert worden. In den Fig. 1 bis 3 werden für einander entsprechende Bauteile die gleichen Bezugszeichen verwendet wie in den Fig. 4 bis 7.
Wie aus Fig. 1 bzw. 2 zu ersehen ist, sind bei der erfin­ dungsgemäßen segmentierten Wortleitungsarchitektur zwei Ma­ ster-Wortleitungen WL0 und WL1 vorgesehen, denen Speicherbän­ ke 0 (Master-Wortleitung MWL0) bzw. Speicherbänke 1 (Master- Wortleitung MWL1) jeweils über eine Sub-Wortleitung SWL zuge­ ordnet sind. Die Verbindung zwischen den Master-Wortleitungen MWL0 bzw. MWL1 und der Sub-Wortleitung ist über Adressier­ glieder 5 wie bei der herkömmlichen Anordnung von Fig. 7 steuerbar, so daß die jeweiligen Master-Wortleitungen MWL0 bzw. MWL1 über diese Adressierglieder 5 zu den Speicherbänken 0 bzw. 1 der Sub-Wortleitung SWL ausdecodierbar sind.
Die Fig. 1 und 2 zeigen zwei verschiedene Varianten für die Anordnung dieser Adressierglieder 5: bei dem Ausführungsbei­ spiel von Fig. 1 sind jedem Adressierglied 5 zwei Speicher­ bänke zugeordnet, während bei dem Ausführungsbeispiel von Fig. 2 einem ersten Adressierglied 5 nur eine Speicherbank zugewiesen ist.
Fig. 3 zeigt ein Ausführungsbeispiel der erfindungsgemäßen segmentierten Wortleitungsarchitektur, bei dem zwischen Spei­ cherzellenbänken 0 und 1 eine Sub-Wortleitungs-Ansteuerung 6 aus UND-Gliedern 7 bzw. 8 liegt, die jeweils mit der Master- Wortleitung MWL0 bzw. mit der Master-Wortleitung MWL1 verbun­ den sind. Die UND-Glieder 7 bzw. 8 sind über Sub-Wortleitung- Wählleitungen SWLSEL ansteuerbar, so daß über diese UND-Glie­ der 7 bzw. 8 mehrere Sub-Wortleitungen SWL0 bzw. SWL1 von den Haupt-Wortleitungen MWL0 sowie MWL1 ausdecodierbar sind.
Die erfindungsgemäße segmentierte Wortleitungsarchitektur er­ möglicht die Realisierung zweier Speicherbänke "0" bzw. "1" in Wortleitungs-Richtung, so daß eine große Anzahl von Spei­ cherbänken bei relativ kleinem Flächenbedarf auf dem Chip und ohne großen Aufwand für die Horizontalverdrahtung unterge­ bracht werden kann.

Claims (4)

1. Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Speicherbänke für Speicherzellen­ felder mit langen Bitleitungen, umfassend:
eine Master-Wortleitung (MWL0), die über Adreßbits zu mehreren Sub-Wortleitungen (SWL) ausdecodierbar ist, dadurch gekennzeichnet, daß
  • - der Master-Wortleitung (MWL0) eine zusätzliche Master- Wortleitung (MWL1) zugeordnet ist, so daß in einem Speicherzellenfeld die Master-Wortleitungen (MWL0, MWL1) jeweils Master-Wortleitungspaare bilden,
  • - die zusätzliche Master-Wortleitung (MWL1) in gleicher Weise wie die Master-Wortleitung (MWL0) zu mehreren Sub-Wortleitungen (SWL) ausdecodierbar ist, und
  • - die eine Master-Wortleitung (MWL0) über ihre Sub-Wort­ leitungen mit Speicherbänken des einen logischen Zu­ standes ("0") und die andere Master-Wortleitung (MWL1) über ihre Sub-Wortleitungen (SWL) mit Speicherbänken des anderen logischen Zustandes ("1") verbunden sind, so daß in Wortleitungsrichtung die Speicherbänke des einen und des anderen logischen Zustandes abwechselnd unterbringbar sind.
2. Segmentierte Wortleitungsarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Master-Wortleitungen (MWL0, MWL1) und der Sub-Wortleitung (SWL) jeweils einzelne Adressierglieder (5) geschaltet sind.
3. Segmentierte Wortleitungsarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß den beiden Master-Wortleitungen (MWL0, MWL1) jeweils meh­ rere Abschnitte der Sub-Wortleitung (SWL0 bzw. SWL1) zu­ geordnet sind.
4. Segmentierte Wortleitungsarchitektur nach Anspruch 3, dadurch gekennzeichnet, daß zwischen den einzelnen Master-Wortleitungen (MWL0 bzw. MWL1) und den zugeordneten Sub-Wortleitungen (SWL0 bzw. SWL1) UND-Glieder (7 bzw. 8) geschaltet sind.
DE19944738A 1999-09-17 1999-09-17 Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen Expired - Fee Related DE19944738C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19944738A DE19944738C2 (de) 1999-09-17 1999-09-17 Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen
JP2000280771A JP2001118386A (ja) 1999-09-17 2000-09-14 セグメント化されたワード線路構造体
KR1020000054273A KR100633652B1 (ko) 1999-09-17 2000-09-15 워드 라인이 긴 비트 라인을 가진 셀 어레이용 다수의 뱅크로 분할되기 위한 구획된 워드 라인 아키텍쳐
TW089118928A TW476966B (en) 1999-09-17 2000-09-15 Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines
US09/663,583 US6310793B1 (en) 1999-09-17 2000-09-18 Segmented word line architecture for dividing up a word line into a plurality of banks for cell arrays having long bit lines

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944738A DE19944738C2 (de) 1999-09-17 1999-09-17 Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen

Publications (2)

Publication Number Publication Date
DE19944738A1 true DE19944738A1 (de) 2001-03-29
DE19944738C2 DE19944738C2 (de) 2001-08-02

Family

ID=7922455

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19944738A Expired - Fee Related DE19944738C2 (de) 1999-09-17 1999-09-17 Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen

Country Status (5)

Country Link
US (1) US6310793B1 (de)
JP (1) JP2001118386A (de)
KR (1) KR100633652B1 (de)
DE (1) DE19944738C2 (de)
TW (1) TW476966B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140043711A (ko) 2010-12-14 2014-04-10 쌘디스크 3디 엘엘씨 선택 디바이스들의 이중 층을 갖는 삼차원 비휘발성 저장
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966315A (en) * 1997-09-30 1999-10-12 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with non-uniform local bit lines
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HAMAMOTO, T. et al.: 400-MHz Random Column Operating SDRAM Techniques with Self-Skew Compensation, In: IEEE Journal of Solid-State Circuits, Vol. 33, No. 5, Mai 1998, S. 770-778 *
MURATINI, T. et al.: Hierarchical Word-Line Architecture for Large Capacity DRAMS, In: IEICE Trans. Electron., Vol. E80-C, No. 4, April 1997, S. 550-556 *

Also Published As

Publication number Publication date
US6310793B1 (en) 2001-10-30
JP2001118386A (ja) 2001-04-27
KR100633652B1 (ko) 2006-10-11
DE19944738C2 (de) 2001-08-02
TW476966B (en) 2002-02-21
KR20010030405A (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
DE69623474T2 (de) Architektur für blockweise angeordnete nichtflüchtige speicher und redundanzblöcke
EP0908893B1 (de) Speicherarchitektur mit Mehrebenenhierarchie
DE3916784C2 (de) Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld
DE69426355T2 (de) Umfangreiche Datenbusarchitektur
DE3906895C2 (de)
DE3939337C2 (de)
DE3538530A1 (de) Halbleiterspeicher
DE10063631A1 (de) Virtueller Kanal in Synchronisation mit einem dynamischen Ram-Speicher
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE3618136C2 (de)
DE3716518A1 (de) Halbleiterspeichervorrichtung
DE68921900T2 (de) Halbleiterspeicheranordnung mit serieller Zugriffsanordnung.
DE19646197A1 (de) Halbleiterspeichervorrichtung mit geteilten Wortleitungen
DE69525527T2 (de) Multiport mehrfachregisterspeicher zum empfang von daten unterschiedlicher länge
DE69717572T2 (de) Halbleiterspeicheranordnung mit erhöhter Bandbreite
DE19944738C2 (de) Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen
DE19756929A1 (de) Zellenarray und Leseverstärkerstruktur mit verbesserten Rauscheigenschaften und verringerter Größe
DE10155102B4 (de) Verfahren und Vorrichtung zum Auffrischen (Refreshing) von Halbleiterspeichern
DE10004109C2 (de) Speicherbaustein mit geringer Zugriffszeit
DE19641237B4 (de) Halbleiterspeichervorrichtung
DE10129928A1 (de) Halbleiterspeichervorrichtung mit einem für hohe Integration geeigneten Aufbau
EP0162934A1 (de) Halbleiterspeicher
DE3328042C2 (de)
DE10020554B4 (de) Halbleiterspeicherbauelement mit Spaltenauswahlschaltung und Aufbauverfahren hierfür
EP0126784B1 (de) Halbleiterspeicher

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 8/00

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee