TW476966B - Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines - Google Patents

Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines Download PDF

Info

Publication number
TW476966B
TW476966B TW089118928A TW89118928A TW476966B TW 476966 B TW476966 B TW 476966B TW 089118928 A TW089118928 A TW 089118928A TW 89118928 A TW89118928 A TW 89118928A TW 476966 B TW476966 B TW 476966B
Authority
TW
Taiwan
Prior art keywords
line
character
lines
main
word
Prior art date
Application number
TW089118928A
Other languages
English (en)
Inventor
Martin Brox
Karl-Peter Pfefferl
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW476966B publication Critical patent/TW476966B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

經濟部智慧財產局員工消費合作社印製 476966 - A7 __；_B7_ 五、發明說明（） 本發明涉及位元線較長之晶#胞陣列中使字元線劃分成 多個排所用之區段式字元線結構，其包括： 一條主（M a s t e r )字元線，其可藉由位址位元而解碼成 多條次（s 11 b )字元線。 第4圖顯示一種記億胞陣列1，其具有字元線W L和位 元線SB L，其中央延伸箸一種R a m b u s介面或S P I N E 2，其 中特別是設有邏輯-和資料I / 〇元件。此種記億胞陣列 1和R a m b u s介面2之間的資料介面在X 1 6 - R D R A Μ中具有 128位元之寬度，這在第4圖中同樣可看出。 一種分佈於記億胞陣列1上之在第4圖中是垂直之資 料傳送（因此是一種在位元線B L之方向中之資料傳送）可 使水平佈線（即，在字元線W L之方向中之佈線）保持很小 ，所需之晶Η面積因此較小。 但R D R A M s除了較大之資料寬度（1 2 8， 2 5 6或5 1 2位元） 外亦需要數目很大之記億排（b a n k )，這顯示在第5圖之 2 5 6位元/位元線結構中，其中8個記億排” B a n k Ο π， π Β a η k y，. . .，π Β a η k 7 π以及連接至字元線W L和位元線 B L (例如，請參閲” B a η k 0’’）之各記億胞形成一種X 3 2 -核心（c 〇 r e ) 〇 若轉換成一種5 1 2位元/位元線結構，則其構造顯示 在第6圖中，則各別之記億排不再像第5圖中之2 5 6位 元/位元線結構那樣上下配置著。反之，現在4個記億 排並排地配置著，這樣會由於’'三態緩衝器” 3而使水平 佈線所需之費用大大地増大。於是5 1 2位元/位元線結 構較2 5 6位元/位元線結構有較小之晶Μ面積此種優點 -3 - __ ___ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
T. . tMmm tMm it ^^1 n i^i §_· ^fe I n· «ϋ a^i _1 I ϋ I 476966 A7 B7 五、發明說明（ 高 較 在 L W Η 線 元 字 主 條 一 其 線 元 字 式 段 區 〇 謂 了 所 失有 消已 又 次有 條具 多如 於例 應 且 對伸 中延 面中 屬面 金屬 之金 之碼 低解 較由 在藉 其 。 ， 度 WL寛 元 位 之 元 位 線 元 字 元 5 碼 件解 元至 線 元 字 主 則 件 元 位 址 位LO 個SW 二線 另元 由字 0 次 W 成 "碼 解 而 送 傳 其 構 結 線 元 字 式 段 區 —1 種 此 供 提 是 的 目 5 之有 明線 發元 本位 條 每 在 其 很 持 保 線 佈 平 水 使 可 時 元 位 多 更 或 元 位 小 結 線 元 字 式 段 區 之 式 形 述 所 頭 開 文 本 在 明 發 本 據 依 胞 億 記 在 得 使 線 元 字 : 主 成條 達該 式於 方應 逑對 下線 以元 的字 目主 逑條 上 一 中另 搆- 碼 ， 解 Γ)式 a 方 (P之 對同 線相 元 線 字元 主字 成主 形該 别和 分以 線可 元線 字元 主字 些主 這條 中 一 列另 陣該 佞 /(V 態 狀 輯 邏 CBI1 種 一 與 而 線 元 字 \J/ o b 線su /tv )其 ub由 (S經 次線 條元 多字 成主 主 條 六乂 可 排 S 另 億 例 η 且 { 記 接態之 連狀態 相輯狀 排邏輯 億一邐 記另種 之、與二 Μ)而此 Μο線使 ，元 ， 如字接 次 — 線宜二 由本 排 經II在 If 線 β 裝 一兀^安 之 字G替 元 字 (請先閱讀背面之注意事項再填寫本頁) T. . i-B-i ·ϋ Hi _1 «ϋ i an ·· I I ΜΒΜ I I 十口 經濟部智慧財產局員工消費合作社印製 排 億 記 個 二 之 平 水 中 $ 精 結 線 元 字 式 段 區 之 0 明 中發 向本 方在 之 者 術 技 前 先 之 前 巨 為 成 冃 數 之 線 元 。 字 著主 裝使 安是 地式 替方 交其 可 HF 0 於 用 線 元 字 主 條Γ 一 排 中於 其用 此線 因元 〇 字 倍主 二條 中 一 構 另式 且方 ο 之 厂短 nk較 Ba以 ί可 線 元 字 次 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 476966 A7 B7 五、發明說明（ 個 二 成 製 中 向 〇 方 小線 較元 持字T 保在為 可式成 用方地 費之替 之利交 需有態 所以狀 線可輯 佈此邏 平因其 水明 ， 使發排 ，本億 成 記 或 發 1 本第 將 下 以 圖 述 詳 來 式 圖 據 明 説 單 簡 式 圖 發 本 解 圖 之 構 結 線 元 字 式 段 區 之 另 之 構 結 線 元 字 式 段 N 區(A 之及 明由 發經 本線 元 圖 字 3 主 第條二 其 解 圖 線 元 字 次 條 多 於 應 對 而 件 元 第第第第 X 圖圖 圖圖 列 “31 胞 億 記 之 構 結 線 元 位\ 元 位 構 結 線 元 位\ 元 位 構 結 線 元 字 式 段 區 之 統 傳 使件 ， 組 中之 圖 應 3 對 第相 至.示 1 表 第來 〇 號 逑符 所考 頭參 開之 文同 本相 如圖 已 7 圖至 7 4 至第 4 第些 這 式 段 ο 區排 之億 明記 發 ， 本L1 W 在α ， ο 示WL 所線 圔元 2 字 第 主 或條 1 二 第有 如設 中 構 結 線 元 字 線 元 字 主 (請先閱讀背面之注意事項再填寫本頁) 線 L 一兀0W 字 ο 主KL /V 1 線 排元 億字 記主 或於 線 元 字 次 由 經 另 分 線 元 字 主 或 應線 對元 而字 L W 次 和 配位 之由 中經 圖可 1X 7 L 第MW 之或 ο 統 L W 傳MW 像線 而元 5 字 件主 元之 ft 位各 由使 經 ， 可制 接控 連被 的樣 間一 之置 --------丨訂·---------. 經濟部智慧財產局員工消費合作社印製 件 元 S 址 線位 元種 字此 次一不 成顯 碼圖 解 2 而第 5 和 件 1 元第 址 或 ο fch 0 億 記 之 置 配 之 同 不 種二 之 每 於 應 對 排 億 記 個二 中 例 施 實 之 __ 2 ο 圖 5 第ί 1而ί 第 元 在 5 址 : 件位 有 只 中 例 施 實 之 圖 元 址 位 個 第 於 應 對 排 億 記 個 中 其 例 施 實 之 構 結 線 元 字 - 式 5 段 f 區 之 明 發 本 是 圖 3 第 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 476966 A7 B7 五、發明說明（ rrF 億 己 χ.=π 在 及 由 uBil 種 在 存 間 之 所 8 或 7 件 元 及 些 這 6 器 制 控 線 元 字 次 之 成 構 字 主 與 rnu 分 件 元 線 元 線 元 字 主 或 可 8 或 7 件 元 及 些 這 ο 接 連 相 次件 L 由元SW 經及線 發億在之 本記置號 個設符 些元 這字 由次 經條 可多 便之 以L1 W ， Μ 制及 控以 被L0 而MW EL線 LS元 SW字碼元 線主解字 擇對行式 選來進段 線COL1區 元或s^之 字 7 或明 二求 成需 製積 中面 向之 方小 。 線較用 元以費 字可之 在排大 可億很 構記需 結多不 線很線 使佈 ， 平 1 水 — 且 上 ο ” 片 排晶 或 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 線 器 元 制 字 列面器控 主 陣介衝件線 一線 胞US緩元元件線線一元 億Inb態址字元元元 1 字 明記 R 三位次及位字 W 次 説 -------訂、--------^^^1. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 476966 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1 . 一種位元線較長之晶胞陣列中使字元線_分成多個排 所用之區段式字元線結構，其包括： 一條主字元線（MWLO),其可藉由位址位元而解碼成 多條次（sub)字元線（SWL),其特徵為： -另一條主字元線（MWL1)對應於主字元線（MWLO), 使得在記億胞陣列中這些主字元線（MWL0,MWL1)分 別形成主字元線對（P a i r ), -此條主字元線（M W L 1 )可以和此主字元線（M W L Ο )相同 之方式解碼成多條次（sub)字元線（SWL), -其中一條主字元線（MWLO)經由其次字元線而與一種 邏輯狀態（” 0 ”）之記億排相連接且另一條主字元線 (M W L 1 )經由其次字元線（S W L )而與另一邏輯狀態（” 1 ” ) 之記億排相連接，使此二種邏輯狀態之記億排可交 替地安裝在字元線方向中。 2. 如申請專利範圍第1項之區段式字元線結構，其中在 主字元線（M W L Ο , M W L 1 )和次字元線（S W L )之間分別連接 各別之位址元件（5 )。 3. 如申請專利範圍第1項之區段式字元線結構，其中此條 次字元線（SWLO或SWL1)之多個區段分別配屬於此二條 主字元線（MWLO , MWL1)。 4. 如申請專利範圍第3項之區段式字元線結構，其中在 各別之主字元線（MWLO或MWL1)和所屬之次字元線（SWL0 或SWL1)之間配置各別之及（AND)元件（7或8)。 (請先閱讀背面之注意事項再填寫本頁) - · --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW089118928A 1999-09-17 2000-09-15 Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines TW476966B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19944738A DE19944738C2 (de) 1999-09-17 1999-09-17 Segmentierte Wortleitungsarchitektur zur Aufteilung einer Wortleitung in mehrere Bänke für Zellenfelder mit langen Bitleitungen

Publications (1)

Publication Number Publication Date
TW476966B true TW476966B (en) 2002-02-21

Family

ID=7922455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089118928A TW476966B (en) 1999-09-17 2000-09-15 Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines

Country Status (5)

Country Link
US (1) US6310793B1 (zh)
JP (1) JP2001118386A (zh)
KR (1) KR100633652B1 (zh)
DE (1) DE19944738C2 (zh)
TW (1) TW476966B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8885381B2 (en) 2010-12-14 2014-11-11 Sandisk 3D Llc Three dimensional non-volatile storage with dual gated vertical select devices
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
WO2014138124A1 (en) 2013-03-04 2014-09-12 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5966315A (en) * 1997-09-30 1999-10-12 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with non-uniform local bit lines
JP4039532B2 (ja) * 1997-10-02 2008-01-30 株式会社ルネサステクノロジ 半導体集積回路装置

Also Published As

Publication number Publication date
DE19944738C2 (de) 2001-08-02
KR20010030405A (ko) 2001-04-16
KR100633652B1 (ko) 2006-10-11
US6310793B1 (en) 2001-10-30
JP2001118386A (ja) 2001-04-27
DE19944738A1 (de) 2001-03-29

Similar Documents

Publication Publication Date Title
TW301726B (zh)
TW419668B (en) Semiconductor memory having hierarchical bit line and/or word line architecture
TW476966B (en) Segmented word-line architecture to divide a word-line into several banks for cells-array with long bit-lines
JPS598193A (ja) ランダム・アクセス・メモリ
TW396596B (en) Logic semiconductor integrated circuit device with built-in dynamic random access memory
US5838604A (en) Semiconductor memory device with an increased band width
KR880010421A (ko) 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리
JP3319637B2 (ja) 半導体記憶装置及びその制御方法
JP2903064B2 (ja) 分布データライン上に負荷を配置したメモリ及びその負荷配置方法
JPS592027B2 (ja) 文字発生装置
JPH0636560A (ja) 半導体記憶装置
TW310429B (zh)
TW420805B (en) Semiconductor memory device and method for relieving defective memory cells
TW492013B (en) Method and device to alternatively operate a write-read-memory in an one-memory-operation mode and in an interlaced many-memories-operation mode
GB2097623A (en) Memory
TW388119B (en) Decode signal comparator
TW413809B (en) Multi-bank system semiconductor memory device capable of operating at high speed
TW464805B (en) Distributed block redundancy for memory devices
JPS63247992A (ja) 集積メモリ回路
US6781879B2 (en) Nonvolatile semiconductor memory with a page mode
JPS63124298A (ja) メモリ装置
TW508584B (en) Digital memory-circuit
JPS58205970A (ja) 二次元デ−タ記憶装置
JP4677167B2 (ja) Ｄｒａｍ回路とその動作方法
JPS60182593A (ja) 半導体メモリ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees