DE19920593B4 - Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls - Google Patents

Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls Download PDF

Info

Publication number
DE19920593B4
DE19920593B4 DE19920593A DE19920593A DE19920593B4 DE 19920593 B4 DE19920593 B4 DE 19920593B4 DE 19920593 A DE19920593 A DE 19920593A DE 19920593 A DE19920593 A DE 19920593A DE 19920593 B4 DE19920593 B4 DE 19920593B4
Authority
DE
Germany
Prior art keywords
chip
connection
substrate
carrier
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19920593A
Other languages
English (en)
Other versions
DE19920593A1 (de
Inventor
David Finn
Manfred Rietzler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Assa Abloy Identification Technology Austria GmbH
Assa Abloy Identification Technology Group AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19920593A priority Critical patent/DE19920593B4/de
Application filed by Assa Abloy Identification Technology Austria GmbH, Assa Abloy Identification Technology Group AB filed Critical Assa Abloy Identification Technology Austria GmbH
Priority to CA2370878A priority patent/CA2370878C/en
Priority to JP2000617495A priority patent/JP2002544671A/ja
Priority to KR1020017013940A priority patent/KR100763572B1/ko
Priority to PCT/DE2000/001396 priority patent/WO2000068994A1/de
Priority to CNB00809974XA priority patent/CN1200460C/zh
Priority to US10/019,696 priority patent/US7105915B1/en
Priority to EP00936667A priority patent/EP1177579A1/de
Priority to AU52080/00A priority patent/AU5208000A/en
Publication of DE19920593A1 publication Critical patent/DE19920593A1/de
Application granted granted Critical
Publication of DE19920593B4 publication Critical patent/DE19920593B4/de
Priority to JP2011006920A priority patent/JP5444261B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Chipträger (19, 28) zur Ausbildung eines Chipmoduls (18) mit einem Substrat und auf dem Substrat angeordneten Anschlussleitern, wobei die Anschlussleiter streifenförmig ausgebildet sind und sich parallel zueinander über das Substrat erstrecken, wobei die Anschlussleiter aus auf das Substrat aufgebrachten elektrisch leitfähigen, in ihrer Ausbildung vom Substrat unabhängigen Anschlussbändern (12, 13) bestehen und das Substrat durch eine Trägerfolie (11) gebildet ist, und die Anschlussbänder (12, 13) zumindest abschnittsweise mit einem Verbindungsmaterialauftrag zur Kontaktierung mit Kontaktmetallisierungen (15, 16) eines Chips (14) versehen sind.

Description

  • Die vorliegende Erfindung betrifft einen Chipträger zur Ausbildung eines Chipmoduls mit einem Substrat und auf dem Substrat angeordneten Anschlussleitern, wobei die Anschlussleiter streifenförmig ausgebildet sind und sich parallel über das Substrat erstrecken, nach Anspruch 1. Des Weiteren betrifft die Erfindung ein Verfahren zur Herstellung eines derartigen Chipmoduls nach Anspruch 4.
  • Zur Herstellung von Chipmodulen werden üblicherweise Chipträger verwendet, die auf ihrer Oberfläche mit einer Leiterbahnstruktur zur Verbindung mit erhöhten Kontaktmetallisierungen des Chips versehen sind. Die Verwendung von durch Ätzverfahren hergestellten Leiterbahnstrukturen ermöglicht zwar beliebige und insbesondere komplex aufgebaute Leiterbahnstrukturen. Jedoch erfordert allein schon die Bereitstellung bzw. Herstellung der üblichen Chipträger unabhängig vom eigentlichen Kontaktierungsvorgang mit dem Chip zur Herstellung des Chipmoduls bereits eine komplexe und entsprechend aufwendige Verfahrensweise. So erfordert die Anwendung von Ätztechniken einen entsprechenden Aufbau der Trägerschicht des Substrats, die neben einer sog. Ätzstopp schicht bei Anwendung von lithographischen Verfahren zur Definition der Leiterbahnstruktur auch mit einer Lackbeschichtung versehen sein muss.
  • Aus der DE 195 41 039 A1 ist ein Chipmodul mit einem Chipträger bekannt, bei dem die auf einer Isolationsschicht ausgebildeten Anschlussleiter sich streifenförmig und parallel zueinander angeordnet über die Isolationsschicht des Substrats erstrecken und jeweils einer erhöhten Kontaktmetallisierung eines Chips zugeordnet sind. Zur Herstellung des bekannten Chipmoduls sind die einzelnen Substrate der Chipträger auf einem endlosen Substratträger angeordnet, der über die sich kontinuierlich über den Substratträger erstreckenden Anschlussleiter mit den einzelnen Substraten verbunden ist. Bei dem bekannten Verfahren dient der filmartig ausgebildete Substratträger lediglich zur Verbindung der Anschlussleiter mit dem Substrat.
  • Aus der US 5 681 662 A sind flexible Schaltkreise bekannt, auf denen parallel zueinander verlaufende, elektrisch leitfähige Anschlussleiter angeordnet sind.
    •
  • Ausgehend von dem bekannten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, einen Chipträger für ein Chipmodul bzw. ein Verfahren zur Herstellung eines Chipmoduls bereitzustellen, das einen gegenüber den bekannten Chipmodulen besonders einfachen Aufbau aufweist und damit die Möglichkeit einer besonders kostengünstigen Herstellung eröffnet.
  • Diese Aufgabe wird durch einen Chipträger mit den Merkmalen des Anspruchs 1 gelöst.
  • Aufgrund der Ausbildung der Anschlussleiter als Anschlussbänder, die in ihrer Ausbildung unabhängig von der Trägerfolie sind, kann auf eine Herstellung der Anschlussleiter in aufwendiger Ätztechnik verzichtet werden. Der erfindungsgemäße Chipträger besteht demnach aus einer Kombination von einer Trägerfolie und Anschlussbändern, die jeweils im Ausgangszustand voneinander unabhängige Elemente darstellen, so dass zur Herstellung des Chipträgers keine besonderen Technologien, wie beispielsweise die Anwendung eines Ätzverfahrens, sondern vielmehr ein einfacher Verbindungs- oder Fügevorgang ausreichend ist, wobei das Substrat in unmittelbarer Weise durch die Trägerfolie gebildet ist. Durch die Ausbildung des Substrats als Trägerfolie werden auch besonders flach ausgebildete Substrate möglich.
  • Da die Anschlussbänder zumindest abschnittsweise mit einem Verbindungsmaterialauftrag zur Kontaktierung mit den Kontaktmetallisierungen des Chips versehen sind, kann ohne weiteren Zwischenschritt nach Bereitstellung des Substrats unmittelbar die Kontaktierung des Chips auf den Anschlussbändern durchgeführt werden. Dieser Verbindungsmaterialauftrag kann beispielsweise aus einem Verbindungslotauftrag oder auch aus dem Auftrag eines elektrisch leitfähigen Klebers oder dergleichen bestehen.
  • Bei einer besonders vorteilhaften Ausführungsform des Chipträgers ist die Trägerfolie auf ihrer den Anschlussbändern gegenüberliegenden Seite mit zumindest einem weiteren leitfähigen Band versehen, derart, dass die isolierende Trägerfolie als Zwischenlage zwischen den Anschlussbändern einerseits und dem weiteren leitfähigen Band andererseits angeordnet ist.
  • Durch die Hinzufügung dieses zumindest einen weiteren leitfähigen Bands auf der Gegenseite der Trägerfolie wird eine Kondensatorstruktur realisiert, die nach einer Kontaktierung der Anschlussbänder mit einem Chip in einer Parallelschaltung mit dem Chip angeordnet ist. Dieser besondere Aufbau des Chipmoduls eröffnet gerade im Bereich der Transpondertechnik bei Kontaktierung der Anschlussbänder mit einer Spuleneinheit den besonderen Vorteil, dass die Reichweite der durch die Kombination des Chips mit der Spuleneinheit gebildeten Transpondereinheit deutlich erhöht werden kann.
  • Wenn die Anschlussbänder des Chipträgers mit Anschlussenden einer Spuleneinheit verbunden sind, kann der Chipträger als Basiseinheit für die Herstellung einer Transpondereinheit dienen, derart, dass die Basiseinheit lediglich noch durch die Kontaktierung mit einem Chip ergänzt werden muss.
  • Basierend auf dem vorstehend erläuterten Chipmodul ist es auch möglich, wie bereits vorstehend erwähnt, ein Transpondermodul bereitzustellen, bei dem die mit den Kontaktmetallisierungen des Chips kontaktierten Anschlussbänder zudem mit Anschlussenden einer Spuleneinheit verbunden sind.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Chipmoduls weist die Merkmale des Anspruchs 4 auf.
  • Das Herstellungsverfahren ist durch eine geringstmögliche Anzahl von Verfahrensschritten gekennzeichnet, dadurch bedingt, dass das mit Anschlussleitern versehene Substrat durch einfache Kombination von Anschlussbändern mit einer Trägerfolie realisiert wird und die Art der erfindungsgemäßen Kontaktierung eine einfache Flip-Chip-Kontaktierung ermöglicht.
  • Wenn vor der Kontaktierung der Anschlussbänder mit dem Chip die Kontaktierung der Anschlussbänder mit der Spuleneinheit erfolgt, ist durch einen ersten Teil des Herstellungsverfahrens, der auch unabhängig von der nachfolgenden Kontaktierung mit dem Chip ausgeführt werden kann, als Zwischenprodukt ein Chipträger realisiert, der unmittelbar zur Herstellung von Transpondereinheiten verwendet werden kann.
    •
  • Nachfolgend wird eine Ausführungsform des Chipmoduls sowie eine Variante des Verfahrens zur Herstellung des Chipmoduls anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1 einen Chipträger zur Herstellung eines Chipmoduls in Draufsicht;
  • 2 den in 1 dargestellten Chipträger mit darauf kontaktiertem Chip zur Ausbildung eines Chipmoduls;
  • 3 eine erste Ausführungsform eines Chipmoduls in einer Schnittdarstellung;
  • 4 eine zweite Ausführungsform des Chipmoduls in einer Schnittdarstellung;
  • 5 eine dritte Ausführungsform eines Chipmoduls in Schnittdarstellung;
  • 6 ein elektrisches Ersatzschaubild für das Substrat des in 5 dargestellten Chipmoduls;
  • 7 eine schematische Darstellung einer Vorrichtung zur Durchführung einer Variante des Verfahrens zur Herstellung des Chipmoduls.
  • 1 zeigt in Draufsicht einen Abschnitt eines Chipträgerbandes 10 mit einer Trägerfolie 11 und auf einer Seite der Trägerfolie 11 aufgebrachten Anschlussbändern 12 und 13.
  • 2 zeigt das in 1 dargestellte Chipträgerband 10 mit einer Mehrzahl von mit Abstand zueinander auf dem Chipträgerband 10 kontaktierten Chips 14. Wie aus 2 ersichtlich, sind die Chips 14 jeweils mit ihren Kontaktmetallisierungen, die fachsprachlich auch als "Bumps" bezeichnet werden, mit den Anschlussbändern 12, 13 in Flip-Chip-Technik kontaktiert, derart, dass jeweils ein Bump 15 bzw. 16 einem Anschlussband 12, 13 elektrisch leitend zugeordnet ist.
  • Wie durch die Trennlinien 17 in 2 angedeutet, werden Chipmodule 18 nach Kontaktierung der Chips 14 mit dem Chipträgerband 10 durch Trennschnitte durch das Chipträgerband 10 aus dem durch das Chipträgerband 10 zusammengehaltenen Chipmodulverbund herausgelöst.
  • 3 zeigt eine Schnittdarstellung gemäß Schnittlinienverlauf III-III in 2. Wie zu erkennen ist, ist der Chip 14 in Flip-Chip-Technik mit seinen Bumps 15, 16 auf den Anschlussbändern 12, 13 des längs den Trennlinien 17 aus dem Chipträgerband 10 herausgetrennten Chipträgers 19 kontaktiert. Im vorliegenden Fall besteht die das Substrat des Chipträgers 19 bildende Trägerfolie 11 aus Kapton, das auf seiner Oberseite mit den Anschlussbändern 12, 13 aus sogenanntem E-Kupfer belegt ist. Zur Verbesserung der Oberflächengüte der Anschlussbänder 12, 13 sind diese im vorliegenden Fall mit einer Kontaktmetallisierung beschichtet. Die Anschlussbänder 12, 13 sind zumindest abschnittsweise mit einem hier nicht dargestellten Verbindungsmaterial zur Kontaktierung mit den Bumps 15, 16 des Chips 14 versehen. Zur Verwendung für den Chipträger 19 bzw. das Chipträgerband 10 kommen auch andere elektrisch nicht leitende Materialien, wie beispielsweise Epoxyglas, Polyester, Polykarbonat und Polyimid, in Frage, wobei insbesondere bei Anwendung eines Herstellungsverfahrens, der Art, wie nachfolgend unter Bezugnahme auf 7 noch näher erläutert, eine flexible Ausbildung der Trägerfolie 11, also beispielsweise aus Polyimid, vorteilhaft ist.
  • 4 zeigt in einer Variante ein Chipmodul 20, bei dem im Unterschied zu dem in 3 dargestellten Chipmodul 18, bei dem die Kontaktierung des Chips 14 mit einer Oberseite 21 der Anschlussbänder 12, 13 erfolgt, die Kontaktierung des Chips 14 mit einer Unterseite 22 der Anschlussbänder 12, 13 durchgeführt wird.
  • Hierzu sind in den von den Anschlussbändern 12, 13 abgedeckten Bereichen der Trägerfolie 11 eines Chipträgers 28 taschenförmige Kontaktaufnahmen 23, 24 ausgebildet, die zur Aufnahme der Bumps 15, 16 des Chips 14 dienen. Dabei ist, wie in 4 dargestellt, zusätzlich ein separates Verbindungsmaterial, wie beispielsweise ein Lotmaterial 25, zwischen den Unterseiten 22 der Anschlussbänder 12, 13 und den Bumps 15, 16 des Chips 14 angeordnet.
  • 5 zeigt in einer weiteren Ausführungsform ein Chipmodul 26, bei dem im Unterschied zu dem in 3 dargestellten Chipmodul 18 auf der den Anschlussbändern 12, 13 gegenüberliegenden Seite der Trägerfolie 11 ein Gegenband 27 vorgesehen ist, das in gleicher Weise wie die Anschlussbänder 12, 13 auf die Trägerfolie 11 aufgebracht ist und aus demselben Material wie die Anschlussbänder 12, 13 bestehen kann.
  • Durch den in 5 dargestellten Aufbau aus einander gegenüberliegend angeordneten und durch eine isolierende Zwischenschicht in Form der Trägerfolie 11 voneinander getrennten Anschlussbändern 12, 13 einerseits und dem Gegenband 27 andererseits wird elektrisch eine Kondensatoranordnung realisiert, deren Ersatzschaubild in 6 dargestellt ist. Gemäß 6 ist durch den Aufbau des Substrats 28 elektrisch eine Reihenschaltung von zwei Kondensatoren realisiert, die parallel zum Chip 14 angeordnet sind.
  • 7 zeigt eine mögliche Variante zur Herstellung eines Chipmoduls, wobei der in 7 dargestellte Anlagenaufbau insbesondere die Herstellung des in 4 dargestellten Chipmoduls 20 in einer endlosen und zusammenhängenden Anordnung ermöglicht. Hierzu umfasst die in 7 schematisch dargestellte Anlage eine Vorratsrolle 30 mit darauf aufgewickelt angeordneter Trägerfolie 11, die in Richtung des Pfeils 31 abgewickelt und am Ende der Anlage auf einer Produktrolle 32 aufgewickelt wird. Im Zwischenbereich der Vorratsrolle 30 und der Produktrolle 32 befinden sich zwei Vorratsrollen 33 und 34 mit aufgewickeltem Anschlussband 12 bzw. 13. Zwischen den Vorratsrollen 33 und 34 einerseits und der Produktrolle 32 andererseits befindet sich eine Laminierwalze 35. Zur Herstellung einer endlosen bandförmigen und zusammenhängenden Anordnung von Chipträgern 28 bzw. Chipmodulen 20, wie in 4 dargestellt, erfolgt gemäß 7 eine getaktete Vorbewegung der Trägerfolie 11 in Richtung des Pfeils 31, wobei entsprechend dem vorgegebenen Takt in definierten Abständen durch eine Stanzeinrichtung 36 Fensteröffnungen zur Ausbildung der in 4 dargestellten Kontaktaufnah men 23, 24 in die Trägerfolie 11 eingebracht werden. Nachfolgend der Stanzeinrichtung 36 werden der Trägerfolie 11 von den Vorratsrollen 33, 34 die Anschlussbänder 12, 13 zugeführt und anschließend in einem durch die Laminierwalze 35 und eine Gegenwalze 37 gebildeten Walzenspalt in einem Kontaktbereich 38 mit der Trägerfolie 11 verbunden. Durch diesen Füge- oder Verbindungsvorgang ist also nachfolgend der Laminierwalze 35 der in 4 im Schnitt dargestellte Chipträger 28 in endloser Form ausgebildet und wird auf der Produktrolle 32 aufgewickelt. Die Produktrolle 32 kann nun ihrerseits als Vorratsrolle für ein anschließendes Herstellungsverfahren zur kontinuierlichen bzw. getakteten Kontaktierung von Chips 14 mit den Anschlussbändern 12, 13 verwendet werden, so dass in endlos zusammenhängender Anordnung Chipmodule 20, wie in 4 dargestellt, herstellbar sind.
  • Zur Vorbereitung für eine nachfolgende Herstellung von Transpondereinheiten können auch nachfolgend dem Laminiervorgang Spuleneinheiten mit den Anschlussbändern kontaktiert werden. Die Ausbildung der Spulen ist hierbei beliebig. Die Spulen können auf einem separaten Träger angeordnet sein oder in besonders vorteilhafter Weise trägerlos und unmittelbar auf die Trägerfolie aufgebracht und mit den Anschlussbändern kontaktiert werden. In diesem Zusammenhang erweist sich die Verwendung von Drahtspulen als vorteilhaft.

Claims (5)

  1. Chipträger (19, 28) zur Ausbildung eines Chipmoduls (18) mit einem Substrat und auf dem Substrat angeordneten Anschlussleitern, wobei die Anschlussleiter streifenförmig ausgebildet sind und sich parallel zueinander über das Substrat erstrecken, wobei die Anschlussleiter aus auf das Substrat aufgebrachten elektrisch leitfähigen, in ihrer Ausbildung vom Substrat unabhängigen Anschlussbändern (12, 13) bestehen und das Substrat durch eine Trägerfolie (11) gebildet ist, und die Anschlussbänder (12, 13) zumindest abschnittsweise mit einem Verbindungsmaterialauftrag zur Kontaktierung mit Kontaktmetallisierungen (15, 16) eines Chips (14) versehen sind.
  2. Chipträger nach Anspruch 1, dadurch gekennzeichnet, dass die Trägerfolie (11) zur Ausbildung einer Kapazität auf ihrer den Anschlussbändern (12, 13) gegenüberliegenden Seite mit zumindest einem weiteren leitfähigen Gegenband (27) versehen ist, derart, dass die isolierende Trägerfolie als Zwischenlage zwischen den Anschlussbändern einerseits und dem Gegenband andererseits angeordnet ist.
  3. Chipträger nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlussbänder (12, 13)) mit Anschlussenden einer Spuleneinheit verbunden sind.
  4. Verfahren zur Herstellung eines Chipmoduls unter Verwendung eines Chipträgers nach einem der Ansprüche 1 bis 3 mit den Verfahrensschritten: – Aufbringung von zumindest zwei elektrisch leitfähigen, in ihrer Ausbildung vom Substrat unabhängigen Anschlussbändern (12, 13) auf eine Seite einer Trägerfolie (11), derart, dass die Anschlussbänder sich parallel zueinander über die Trägerfolie erstrecken, – zumindest abschnittsweise Aufbringung eines Verbindungsmaterials zur Kontaktierung mit Kontaktmetallisierungen eines Chips (14) auf die Anschlussbänder, und – Kontaktierung von Kontaktmetallisierungen (15, 16) des Chips mit den Anschlussbändern, derart, dass jeweils eine Kontaktmetallisierung des Chips mit einem Anschlussband kontaktiert ist.
  5. Verfahren zur Herstellung eines Chipmoduls nach Anspruch 4, dadurch gekennzeichnet, dass vor der Kontaktierung der Anschlussbänder (12, 13) mit dem Chip (14) die Kontaktierung der Anschlussbänder mit einer Spuleneinheit erfolgt.
DE19920593A 1999-05-05 1999-05-05 Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls Expired - Lifetime DE19920593B4 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE19920593A DE19920593B4 (de) 1999-05-05 1999-05-05 Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
AU52080/00A AU5208000A (en) 1999-05-05 2000-05-04 Chip holder for a chip module and method for producing said chip module
KR1020017013940A KR100763572B1 (ko) 1999-05-05 2000-05-04 칩 모듈용 칩 캐리어 및 칩 모듈 제조방법
PCT/DE2000/001396 WO2000068994A1 (de) 1999-05-05 2000-05-04 Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
CNB00809974XA CN1200460C (zh) 1999-05-05 2000-05-04 用于芯片模块的芯片载体及芯片模块的制造方法
US10/019,696 US7105915B1 (en) 1999-05-05 2000-05-04 Chip carrier a chip module and method of manufacturing the chip module
CA2370878A CA2370878C (en) 1999-05-05 2000-05-04 Chip carrier for a chip module and method of manufacturing the chip module
JP2000617495A JP2002544671A (ja) 1999-05-05 2000-05-04 チップモジュール用チップキャリアおよびチップモジュールを製造する方法
EP00936667A EP1177579A1 (de) 1999-05-05 2000-05-04 Chipträger fur ein chipmodul und verfahren zur herstellung des chipmoduls
JP2011006920A JP5444261B2 (ja) 1999-05-05 2011-01-17 チップモジュールを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19920593A DE19920593B4 (de) 1999-05-05 1999-05-05 Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls

Publications (2)

Publication Number Publication Date
DE19920593A1 DE19920593A1 (de) 2000-11-23
DE19920593B4 true DE19920593B4 (de) 2006-07-13

Family

ID=7907006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19920593A Expired - Lifetime DE19920593B4 (de) 1999-05-05 1999-05-05 Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls

Country Status (9)

Country Link
US (1) US7105915B1 (de)
EP (1) EP1177579A1 (de)
JP (2) JP2002544671A (de)
KR (1) KR100763572B1 (de)
CN (1) CN1200460C (de)
AU (1) AU5208000A (de)
CA (1) CA2370878C (de)
DE (1) DE19920593B4 (de)
WO (1) WO2000068994A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2226747A2 (de) 2009-03-07 2010-09-08 Martin Michalk Schaltungsanordnung sowie Verfahren und Vorrichtung zur Erzeugung eines Schaltungsmusters auf einem Substrat
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8315061B2 (en) 2005-09-16 2012-11-20 Polyic Gmbh & Co. Kg Electronic circuit with elongated strip layer and method for the manufacture of the same
US8413316B2 (en) 2007-09-18 2013-04-09 Hid Global Ireland Teoranta Method for bonding a wire conductor laid on a substrate
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10162037A1 (de) * 2000-12-18 2002-09-12 Cubit Electronics Gmbh Anordnung zur Aufnahme elektrischer Bausteine und kontaktloser Transponder
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
US6859057B2 (en) * 2002-09-17 2005-02-22 Aehr Test Systems Die carrier
DE10358422B3 (de) * 2003-08-26 2005-04-28 Muehlbauer Ag Verfahren zur Herstellung von Modulbrücken
US20050129977A1 (en) * 2003-12-12 2005-06-16 General Electric Company Method and apparatus for forming patterned coated films
TWI288885B (en) * 2004-06-24 2007-10-21 Checkpoint Systems Inc Die attach area cut-on-fly method and apparatus
US8646675B2 (en) * 2004-11-02 2014-02-11 Hid Global Gmbh Laying apparatus, contact-making apparatus, movement system, laying and contact-making unit, production system, method for production and a transponder unit
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
DE102006047388A1 (de) 2006-10-06 2008-04-17 Polyic Gmbh & Co. Kg Feldeffekttransistor sowie elektrische Schaltung
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
DE102008016274A1 (de) * 2008-03-28 2009-10-01 Smartrac Ip B.V. Chipträger für ein Transpondermodul sowie Transpondermodul
DE102009056122A1 (de) * 2009-11-30 2011-06-01 Smartrac Ip B.V. Verfahren zur Kontaktierung eines Chips
DE102012200258A1 (de) * 2012-01-10 2013-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines chips
DE102012209328A1 (de) 2012-06-01 2013-12-05 3D-Micromac Ag Verfahren und Anlage zum Herstellen eines Mehrschichtelements sowie Mehrschichtelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426399A (en) * 1993-02-04 1995-06-20 Mitsubishi Electric Corp Film carrier signal transmission line having separating grooves
DE19541039A1 (de) * 1995-11-03 1997-05-07 David Finn Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
US5681662A (en) * 1995-09-15 1997-10-28 Olin Corporation Copper alloy foils for flexible circuits
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
US3855693A (en) * 1973-04-18 1974-12-24 Honeywell Inf Systems Method for assembling microelectronic apparatus
US4125810A (en) * 1977-04-08 1978-11-14 Vari-L Company, Inc. Broadband high frequency baluns and mixer
US4151579A (en) * 1977-09-09 1979-04-24 Avx Corporation Chip capacitor device
JPH01217934A (ja) * 1988-02-26 1989-08-31 Hitachi Ltd キャリアテープ
US5122929A (en) * 1988-08-16 1992-06-16 Delco Electronics Corporation Method of achieving selective inhibition and control of adhesion in thick-film conductors
US5176853A (en) * 1988-08-16 1993-01-05 Delco Electronics Corporation Controlled adhesion conductor
FR2645680B1 (fr) 1989-04-07 1994-04-29 Thomson Microelectronics Sa Sg Encapsulation de modules electroniques et procede de fabrication
JPH03120746A (ja) 1989-10-03 1991-05-22 Matsushita Electric Ind Co Ltd 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
US5635751A (en) * 1991-09-05 1997-06-03 Mitsubishi Denki Kabushiki Kaisha High frequency transistor with reduced parasitic inductance
US5385785A (en) * 1993-08-27 1995-01-31 Tapeswitch Corporation Of America Apparatus and method for providing high temperature conductive-resistant coating, medium and articles
DE4416697A1 (de) 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
US5528222A (en) 1994-09-09 1996-06-18 International Business Machines Corporation Radio frequency circuit and memory in thin flexible package
WO1996013728A1 (fr) * 1994-10-28 1996-05-09 Nitto Denko Corporation Structure de sonde
JP3484554B2 (ja) * 1995-02-28 2004-01-06 日本テキサス・インスツルメンツ株式会社 半導体装置
DE19509999C2 (de) * 1995-03-22 1998-04-16 David Finn Verfahren und Vorrichtung zur Herstellung einer Transpondereinheit sowie Transpondereinheit
EP0742682B1 (de) * 1995-05-12 2005-02-23 STMicroelectronics, Inc. IC-Packungsfassungssystem mit niedrigem Profil
DE19601203A1 (de) 1996-01-15 1997-03-20 Siemens Ag Datenträgerkarte und Verfahren zu deren Herstellung
DE19639646A1 (de) 1996-09-26 1998-04-02 Siemens Ag Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
DE19651566B4 (de) * 1996-12-11 2006-09-07 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
FR2756955B1 (fr) 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
JPH113411A (ja) * 1997-06-13 1999-01-06 Hitachi Chem Co Ltd Ｉｃカード
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6057174A (en) * 1998-01-07 2000-05-02 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US6066512A (en) * 1998-01-12 2000-05-23 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426399A (en) * 1993-02-04 1995-06-20 Mitsubishi Electric Corp Film carrier signal transmission line having separating grooves
US5681662A (en) * 1995-09-15 1997-10-28 Olin Corporation Copper alloy foils for flexible circuits
DE19541039A1 (de) * 1995-11-03 1997-05-07 David Finn Chip-Modul sowie Verfahren und Vorrichtung zu dessen Herstellung
US5847929A (en) * 1996-06-28 1998-12-08 International Business Machines Corporation Attaching heat sinks directly to flip chips and ceramic chip carriers

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8315061B2 (en) 2005-09-16 2012-11-20 Polyic Gmbh & Co. Kg Electronic circuit with elongated strip layer and method for the manufacture of the same
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US8413316B2 (en) 2007-09-18 2013-04-09 Hid Global Ireland Teoranta Method for bonding a wire conductor laid on a substrate
EP2226747A2 (de) 2009-03-07 2010-09-08 Martin Michalk Schaltungsanordnung sowie Verfahren und Vorrichtung zur Erzeugung eines Schaltungsmusters auf einem Substrat
DE102009012255A1 (de) * 2009-03-07 2010-09-09 Michalk, Manfred, Dr. Schaltungsanordnung

Also Published As

Publication number Publication date
CN1360736A (zh) 2002-07-24
KR20020008400A (ko) 2002-01-30
DE19920593A1 (de) 2000-11-23
WO2000068994A1 (de) 2000-11-16
US7105915B1 (en) 2006-09-12
CA2370878A1 (en) 2000-11-16
EP1177579A1 (de) 2002-02-06
JP2011101037A (ja) 2011-05-19
CN1200460C (zh) 2005-05-04
KR100763572B1 (ko) 2007-10-04
AU5208000A (en) 2000-11-21
JP2002544671A (ja) 2002-12-24
JP5444261B2 (ja) 2014-03-19
CA2370878C (en) 2011-02-15

Similar Documents

Publication Publication Date Title
DE19920593B4 (de) Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
DE3303926C2 (de)
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE2732529C2 (de) Gedruckte Schaltungsplatine
DE3639630A1 (de) Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
DE1765434A1 (de) Verfahren zur Herstellung von flexiblen elektrischen Flachkabeln
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE102008050063B4 (de) Chipinduktionsspule und verfahren zum herstellen einer halbleiterchipinduktionsspule
DE3324285C2 (de)
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE19511300A1 (de) Antennenstruktur
DE102004045896B4 (de) Transponder mit Antenne und Flip-Chip-Modul und Verfahren zu dessen Herstellung
EP2009970A2 (de) Verfahren zur Herstellung einer elektisch leitfähigen Struktur
DE3211539A1 (de) Mehrschichten-stromschine hoher kapazitanz und verfahren zur herstellung derselben
EP0057253B1 (de) Systemträgerband mit mehreren Systemträgern für integrierte Schaltkreise
EP1856729A1 (de) Verfahren zum elektrischen und mechanischem verbinden von chipanschlussflächen mit antennenanschlussflächen und transponder
DE1909480A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008024825A1 (de) Antennenanordnung für die Chipkartenherstellung
DE102005015656B4 (de) Verfahren zum elektrischen Verbinden von RFID-Chipmodulen mit RFID-Antennen und Transpondern
DE2536711B2 (de) Hochspannungsgleichrichter für Hochspannungskaskaden
DE102010015942A1 (de) Solarmodul und Verfahren zu dessen Herstellung
WO2002042996A1 (de) Chipmodul sowie chipkartenmodul zur herstellung einer chipkarte
DE3235493A1 (de) Verdrahtung fuer solarzellen
DE19639646A1 (de) Trägerband und Verfahren zum Herstellen eines solchen Trägerbandes
DE3522852A1 (de) Verfahren zur herstellung eines zwischentraegers fuer halbleiterkoerper

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: ASSA ABLOY IDENTIFICATION TECHNOLOGY GROUP AB, STO

Owner name: RIETZLER, MANFRED, 87616 MARKTOBERDORF, DE

8128 New person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SMARTRAC IP B.V., AMSTERDAM, NL

8328 Change in the person/name/address of the agent

Representative=s name: PATENT- UND RECHTSANWAELTE BOECK - TAPPE - V.D. ST

R071 Expiry of right
R081 Change of applicant/patentee

Owner name: LINXENS HOLDING S.A.S., FR

Free format text: FORMER OWNER: SMARTRAC IP B.V., AMSTERDAM, NL

R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE