DE19916104A1

DE19916104A1 - Verfahren und Vorrichtung zur Erkennung von Defekten auf einer Platte in einem Plattenlaufwerk

Info

Publication number: DE19916104A1
Application number: DE19916104A
Authority: DE
Inventors: Ho-Yul Bang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1998-04-15
Filing date: 1999-04-09
Publication date: 1999-10-21
Anticipated expiration: 2019-04-10
Also published as: JP3501212B2; US6151180A; KR19990083130A; GB2336464B; DE19916104B4; KR100325772B1; GB9908074D0; JPH11328877A; GB2336464A

Abstract

Es wird ein Verfahren und eine Vorrichtung für das Bestimmen einer Anzahl von Defekten, die auf einer Platte in einem Festplattenlaufwerk erkannt werden, beschrieben. Das Festplattenlaufwerk umfaßt einen Betätigerarm, der an einem Gehäuse montiert ist, und einen Kopf, der am Betätigerarm montiert ist. Ein Drehmotor ist am Gehäuse montiert und eine Platte ist am Drehmotor befestigt. Die Platte hat eine Vielzahl von Spuren, von denen jede eine Vielzahl von Sektoren aufweist. Jeder der Sektoren hat ein Datenfeld. Das Festplattenlaufwerk umfaßt ferner eine Defekterkennungsschaltung, die mit dem Kopf verbunden ist, die eine Anzahl von Defekten erkennt, die in dem Datenfeld vorhanden sind. In einer Ausführungsform umfaßt das Festplattenlaufwerk eine Defektgrößenerkennungsschaltung, die mit dem Kopf verbunden ist, die eine entsprechende Größe jedes erkannten Defekts erkennt.

Description

Hintergrund der Erfindung Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf Platten speichersysteme und insbesondere auf ein Verfahren und eine Vorrichtung für das Erkennen von Defekten auf einer Platte in einer Plattenlaufwerkvorrichtung.

Beschreibung des Standes der Technik

Plattenlaufwerke sind magnetische Aufzeichnungsvorrichtungen, die für die Speicherung von Information verwendet werden. Die Information wird auf konzentrischen Spuren auf jeder Oberflä che einer oder mehrerer magnetischer Aufzeichnungsplatten aufgezeichnet. Die Platten sind drehbar auf einem Drehmotor montiert, und auf die Information wird mittels Lese/Schreib- Köpfen, die an Betätigungsarmen montiert sind, die durch ei nen Schwingspulmotor gedreht werden, zugegriffen. Der Schwingspulmotor wird mit einem Strom erregt, um den Betäti ger zu drehen und die Köpfe zu bewegen. Die Lese/Schreib- Köpfe müssen genau mit den Speicherspuren auf der Platte aus gerichtet werden, um ein korrektes Lesen und Schreiben der Information zu gewährleisten. Die Lese/Schreib-Köpfe lesen aufgezeichnete Information von der Oberfläche der Platte durch das Messen der magnetischen Übergänge, die von der Oberfläche der Platte ausgehen.

Die Fähigkeit, Information in Form von magnetischen Übergän gen zu speichern und wieder von der Platte zu lesen kann durch das Vorhandensein von Plattendefekten beeinträchtigt werden. Plattendefekte können sich auf mehrere Arten äußern. Eine Art ist einfach ein Rauschen, das mit der zufälligen Na tur der Plattenoberfläche zusammenhängt. Oft kann dieses Rau schen leicht vom Umgebungsrauschen im Rücklesekanal getrennt werden durch Messen des Rauschens vom Vorverstärker, wobei der Kopf über die Platte gleitet, und durch die anschließende Wiederholung der Messung, wobei der Kopf von der Platte ent fernt wurde.

Problematischer sind Sprünge oder Defekte in der Plattenober fläche, die sich als fehlende Bits oder zusätzliche Bits von Daten (das heißt als einfache Bitfehler) darstellen. Fehlende Bits sind Verminderungen in der Amplitude der Hüllkurve des Signals, gewöhnlicherweise über eine kleine Anzahl von Bits (beispielsweise 1-4 Bits), so daß die Amplitude unterhalb den Kanaldetektorabschneidepegel fällt. Die Zahl der fehlende Bits hängt von der Einstellung des Abschneidepegels im Rück lesekanal ab.

Eine verbreitete Technik für das Vermeiden des Problems von fehlenden oder zusätzlichen Bits besteht darin, eine Oberflä chenanalyse der Platte durchzuführen. Diese Oberflächenanaly se führt zu einer Fehlerkarte der Plattenoberfläche. Auf die Fehlerkarte kann dann Bezug genommen werden als Mittel zur Vermeidung lokalisierter Plattendefekte. Die Oberflächenana lyse besteht aus dem Abtasten aller Datenspuren auf der Plat te nach Defekten. Das Plattenlaufwerkssystem verwendet typi scherweise einen Fehlerkorrekturkode, um zu versuchen, die Plattendefekte zu korrigieren. Die lokalisierten Defekte, die nicht korrigierbar sind, werden in einer Defekteliste pla ziert, die später im Speicher mit wahlfreiem Zugriff (RAM) während des Einbrennverfahrens gespeichert wird. Die Defekte liste wird dann den Plattenformatierprogrammen zugänglich ge macht, die Sektorköpfe schreiben, die die defekten Sektoren identifizieren, so daß diese Sektoren ungebraucht bleiben.

Plattendefekte haben, wenn sie unkorrigiert bleiben, eine Tendenz in der Größe zuzunehmen und somit benachbarte Bits und/oder Datensektoren zu beeinflussen. Obwohl konventionelle Systeme allgemein eine Plattenfehlerdetektion durchführen können, fehlen ihnen die Mittel für das Bestätigen der An zahl, der Länge und/oder der Größe der Defekte, die auf der Platte existieren. Als Ergebnis sind Benutzer solcher konven tionellen Systeme nicht in der Lage, vorausschauende Maßnah men für das Vermeiden der Verwendung gewisser Datensektoren zu treffen, bei denen ein Risiko besteht, daß sie durch exi stierende Plattendefekte, die eine Tendenz haben, in der Größe zuzunehmen, beeinflußt werden.

Somit besteht ein Bedürfnis nach einer Technologie für ein Verfahren und eine Vorrichtung für das Erkennen der Anzahl und der Größen der Defekte auf einer Platte in einer Platten laufwerksvorrichtung. Ein solches Verfahren und eine solche Vorrichtung erleichtern eine verbesserte Defekterkennung und Plattendefektvorhersage, so daß eine verbesserte Produktions ausbeute erzielt werden kann.

Kurze Zusammenfassung der Erfindung

Ein Verfahren und eine Vorrichtung für das Bestimmen einer Anzahl von Defekten, die auf einer Platte in einem Festplat tenlaufwerk erkannt werden, wird beschrieben. Das Festplat tenlaufwerk umfaßt einen Betätigerarm, der an einem Gehäuse montiert ist, und einen Kopf, der am Betätigerarm montiert ist. Ein Drehmotor wird am Gehäuse montiert, und eine Platte wird am Drehmotor befestigt. Die Platte hat eine Vielzahl von Spuren, von denen jede eine Vielzahl von Sektoren aufweist. Jeder der Sektoren hat ein Datenfeld. Das Festplattenlaufwerk umfaßt ferner eine Defekterkennungsschaltung, die mit dem Kopf verbunden ist, der eine Anzahl von Defekten, die im Da tenfeld angeordnet sind, erkennt. In einer Ausführungsform umfaßt das Festplattenlaufwerk eine Defektgrößenerkennungs schaltung, die mit dem Kopf verbunden ist, die eine entspre chende Größe jedes erkannten Defektes erkennt.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt ein Festplattenlaufwerk, das die Vorrichtung und das Verfahren der vorliegenden Erfindung implementiert.

Fig. 2 zeigt die allgemeine Gestaltung des Servofeldgebietes einer Spur.

Fig. 3 ist ein Blockdiagramm von Teilen eines integrierten Schaltungslesekanals gemäß der vorliegenden Erfindung.

Fig. 4A ist ein detailliertes Schaltungsdiagramm der Defekt längenzählschaltung 252.

Fig. 4B ist ein detailliertes Schaltungsdiagramm der Defekt anzahlzählschaltung 254.

Fig. 5 ist ein Zeitdiagramm, das die Zeitzyklen des Defekt längenzählverfahrens und des Defektanzahlzählverfahrens der vorliegenden Erfindung zeigt.

Detaillierte Beschreibung der Erfindung

Die vorliegende Erfindung gibt ein Verfahren und eine Vor richtung für das Erkennen der Anzahl und der entsprechenden Größe von Defekten auf einer Platte in einer Plattenlauf werksvorrichtung an. Unter Bezug auf die Zeichnungen, insbe sondere mittels der Bezugszahlen, zeigt Fig. 1 ein Festplat tenlaufwerk 100. Das Plattenlaufwerk 100 umfaßt eine Platte 102, die durch einen Drehmotor 104 gedreht wird. Der Drehmo tor 104 ist auf einer Basisplatte 106 montiert. Auch eine Be tätigerarmvorrichtung 108 ist auf der Basisplatte 106 mon tiert. Die Betätigerarmvorrichtung 108 umfaßt eine Anzahl von Köpfen 110, die an den entsprechenden Biegungsarmen 112 mon tiert sind. Die Biegungsarme 112 sind am Betätigungsarm 114 befestigt, der sich um eine Lagervorrichtung 116 drehen kann. Die Vorrichtung 108 umfaßt auch eine Schwingspule 118, die mit den Magneten 119 verbunden ist, die auf der Basisplatte 106 montiert sind. Das Versorgen der Schwingspule 118 mit Leistung bewegt die Köpfe 110 relativ zur Platte 102. Es gibt typischerweise einen einzelnen Kopf für jede Plattenoberflä che. Der Drehmotor 104, die Schwingspule 118 und die Köpfe 110 sind mit einer Anzahl von elektronischen Schaltungen 120 verbunden, die auf einer gedruckten Leiterplatte 122 montiert sind. In der folgenden Diskussion wird nur auf den Kopf 110 Bezug genommen. Die elektronischen Schaltungen 120 umfassen typischerweise eine Lesekanalschaltung, eine Steuerung auf Mikroprozessorbasis und eine Speichervorrichtung eines Spei chers mit wahlfreiem Zugriff (RAM).

Wie in Fig. 2 gezeigt ist, werden die Daten typischerweise innerhalb von Sektoren radial konzentrischer Spuren gespei chert, die über der Platte 102 angeordnet sind. Ein typischer Sektor wird ein automatisches Verstärkungssteuerungs-(AGG)- Feld 150, ein Synchronisations-(Sync)-Feld 152, ein Gray- Kode-Feld 154, das die Spur identifiziert, ein Identifikati ons-(ID)-Feld 156, das den Sektor definiert, ein Servofeld 158, das eine Anzahl von Servobits A, B, C, D einschließt, ein Datenfeld 160, das die Daten enthält, und ein Fehlerkor rekturkodefeld 162 umfassen. Im Betrieb wird der Kopf 110 zu einer Spur bewegt, und die Servoinformation, die im Servofeld 158 gelesen wird, wird gelesen und an die elektronischen Schaltungen 120 gegeben. Im Falle eines Plattenfehlers wird ein solcher Fehler 164 oder 166 erkannt, die vorliegende Er findung bestimmt die Länge oder die Größe des Defekts 164 oder 166 und die Anzahl der vorhandenen Defekte 164, 166. Die vorliegende Erfindung bestimmt dann, ob der Fehlerkorrektur kode im Fehlerkorrekturkodefeld 162 die Korrektur der Fehler 164 und/oder 166 unterstützen kann. Wenn dem so ist, so wird eine Fehlerkorrektur durchgeführt. Ansonsten wird eine Infor mation, die sich auf die Fehlerlänge und die Anzahl bezieht, im Speicher gespeichert.

Fig. 3 ist ein Blockdiagramm einer elektronischen Schaltung 120 des Laufwerks. Die elektronische Schaltung 120 umfaßt ei nen Vorverstärker 200, der mit einer Lese/Schreib-(R/W)-Ka nalschaltung 210 verbunden ist. Die R/W-Kanalschaltung 210 umfaßt eine R/W-Automatikverstärkungssteuerung (AGC) und eine Filterschaltung 212, einen adaptiven Ausgleicher 214, eine Defekterkennungsschaltung 216 und eine Nicht-auf-Null-(NRZ)- Rückkehr-Schnittstellenschaltung 218. Die R/W-Kanalschaltung 210 umfaßt auch einen Zeitbasisgenerator 220, einen Datensyn chronisierer 222 und eine Steuerlogikschaltung 224. Die elek tronische Schaltung 120 umfaßt ferner eine Defektzählschal tung 250, die mit dem R/W-Kanal 210 verbunden ist. Die De fektzählschaltung 250 umfaßt eine Defektlängenzählschaltung 252, einen Defektanzahlzähler 254 und einen First-In-First- Out-(FIFO)-Zähler 256. Die elektronische Schaltung 120 umfaßt ferner eine Servosteuerung 260 auf Mikroprozessorbasis, die einen digitalen Signalprozessor (DSP) 262 und einen Impuls folgensequenzierer und eine Zeitschaltung 264 einschließt; und einen Speicher 270, wie eine Speichervorrichtung mit wahlfreiem Zugriff (RAM).

Im Betrieb wird die elektronische Schaltung 120 mit einer der Magnetköpfe 110 verbunden, der das Magnetfeld auf einer Ma gnetplatte 102 mißt. Wenn der Kopf die Servoinformation, die im Servofeldgebiet 10 auf der Platte 102 angeordnet ist, liest, so erzeugt der Kopf 1210 ein Lesesignal, das dem Ma gnetfeld auf der Platte 102 entspricht. Das Lesesignal wird zuerst durch den Vorverstärker 200 verstärkt und dann an die R/W-Kanalschaltung 210 geliefert. Die AGC-Daten, die im Lese signal enthalten sind, werden an die R/W-AGC und die Filter schaltung 212 geliefert. Die R/W AGC Schaltung in der Schal tung 212 überwacht die AGC Daten, die durch das Lesesignal geliefert werden, und das Lesesignal wird dann durch die Fil terschaltung gefiltert, die in der R/W AGC und der Filter schaltung 212 angeordnet ist. Das sich ergebende Lesesignal wird dann durch den adaptiven Ausgleicher 214 ausgeglichen. Das gefilterte und ausgeglichene Signal wird als nächstes an die Defektabtastschaltung 216 gegeben, die arbeitet, um Va riationen des Lesesignals durch einen Vergleich mit einem vorbestimmten Signalpegel zu erkennen.

Um dies zu verwirklichen, kann die Defektabtastschaltung 216 beispielsweise einen (nicht gezeigten) Vollwellengleichrich ter umfassen, der das Lesesignal gleichrichtet, und einen (nicht gezeigten) Spitzendetektor, der das gleichgerichtete Signal mit einem vorbestimmten Referenzsignal vergleicht. Wenn die Amplitude des Lesesignals größer als das vorbe stimmte Referenzsignal ist, so wird es nicht als ein Defekt identifiziert, und ein niedriges Ausgangssignal wird an die NRZ-Schnittstellenschaltung 218 geliefert. Umgekehrt wird, wenn die Amplitude des Lesesignals kleiner als das vorbe stimmte Referenzsignal ist, dieses als ein Defekt identifi ziert, und ein hohes Ausgangssignal wird an die NRZ-Schnitt stellenschaltung 218 geliefert. Die NRZ-Schnittstellenschal tung 218 gibt ein Signal NRZ in Erwiderung auf die Ausgabe der Defektabtastschaltung 216 aus. Insbesondere gibt die NRZ- Schnittstellenschaltung 218 ein logisches Signal mit hohem Pegel in Erwiderung auf das Vorhandensein eines Defektes aus, und ein logisches Signal mit niedrigem Pegel in der Abwesen heit eines Defektes. Das sich ergebende Ausgangssignal NRZ wird dann an die Defektzählschaltung 250 geliefert.

Der Zeitbasisgenerator 220 empfängt Taktsignale von einem ex ternen Taktgeber 230, auf der Basis, auf der der Zeitbasisge nerator 220 Referenztaktpulse einer vorbestimmten Frequenz an den Datensynchronisierer 222 gibt. Insbesondere erzeugt der Zeitbasisgenerator 220 Referenztaktpulse mit einer speziellen Frequenz für einen spezielle Zone der Platte 102. Der Daten synchronisierer 222 empfängt auch abgetastete Lesesignale vom adaptiven Ausgleicher 214. Basierend auf den Referenztaktpul sen und den abgetasteten Lesesignalen erzeugt der Datensyn chronisierer ein Lesereferenztaktsignal RRCLK, das sowohl an die Defektzählschaltung 250 als auch die Servosteuerung 260 gegeben wird.

Die Steuerlogikschaltung 224 empfängt das Lesesignal vom Vor verstärker 200 und erzeugt ein Lesegattersignal RG, das an zeigt, daß eine Leseoperation gerade ausgeführt wird. Die Steuerlogikschaltung 224 erzeugt auch ein Synchronisations byteerkennungssignal (SDB) mit niedrigem Pegel nach der Er kennung eines Synchronisationsbytes. (Bitte liefern Sie hier einige Details).

Die Defektzählschaltung 260 empfängt die NRZ, RRCLK und RG Signale von der Lese/Schreib-Kanal-Schaltung 210 und liefert diese Signale an die Defektlängenzählschaltung 252 und die Defektanzahlzählschaltung 254 nach dem ersten Takt-FCLK Si gnal vom schnellen Taktgenerator 258. Ein Leistungsrücksetz signal PORB, das durch eine Motoransteuerschaltung 240 (die im Drehmotor 104 der Fig. 1 angeordnet ist) geliefert wird, wird auch an die Defektlängenzählschaltung 252 und die Defek tanzahlzählschaltung 254 nach dem ersten Taktsignal FCLK vom schnellen Taktgenerator 258 geliefert. Die Verwendung des schnellen Taktgenerators 258 bei der Ansteuerung der Schal tungen 252 und 254 gewährleistet, daß die Schaltungen 252 und 254 keines der NRZ-Signale verpassen, die durch die Defektab tastschaltung 216 und die NRZ Schnittstellenschaltung 218 ge liefert werden. In einer Ausführungsform werden die Taktsi gnale FCLK, die durch den schnellen Taktgenerator 258 erzeugt werden, mit der doppelten Frequenz des RRCLK Signals gelie fert. Ein Durchschnittsfachmann wird verstehen, daß die Fre quenz des FCLK-Signals ein positives Vielfaches der Frequenz der RRCLK-Signale betragen kann. Das PORB-Signal wird ausge geben, wenn die Versorgungsspannung des Festplattenantriebs 100 kleiner als 5 V oder größer als 12 V ist.

Die Defektlängenzählschaltung 252 erzeugt Signale r_L, die die Größe (das sind die Bytes) über die ein spezieller Defekt, beispielsweise Defekt 164 oder 166 (siehe Fig. 2) geht, dar stellen. Ein First-In-First-Out-(FIFO)-Puffer 256 wird ver wendet, um diese Information zu speichern. Die Defektan zahlzählschaltung 254 erzeugt ein Signal r_n, das die Zahl der Defekte in einem speziellen Datensektor darstellt. Die Signa le r_L und r_n werden an den DSP 260 nach dem Ausgeben der Steuersignale DRD1 beziehungsweise DRD2 geliefert. Die Daten, die der Defektgröße und der Defektanzahl entsprechen, werden dann in den entsprechenden Registern 266, 268 im DSP 262 ge speichert. Nach dem Empfangen der Daten, die der Defektgröße und der Defektanzahl entsprechen, bestimmt die DSP 262, ob die Fehlerkodekorrekturleistung der Servosteuerung 260 aus reicht, um eine Korrektur zu garantieren. In einer Ausfüh rungsform umfaßt die ECC-Fähigkeit der Servosteuerung eine kontinuierliche Korrektur von 72 Bits in einer Single-Burst- Betriebsart und eine kontinuierliche Korrektur von 24 Bits in einer Triple-Burst-Betriebsart. Wenn die ECC-Leistung die Korrektur der Defekte in einem speziellen Datensektor unter stützt, so wird eine Fehlerkorrektur durchgeführt. Ansonsten wird Information bezüglich der Defektgröße und der Defektan zahl im Speicher 270 gespeichert.

Fig. 4A ist ein detailliertes Schaltungsdiagramm der Defekt längenzählschaltung 252 und Fig. 4B ist ein detailliertes Schaltungsdiagramm der Defektanzahlzählschaltung 254. Der Be trieb der Defektlängenzählschaltung 252 und der Defektan zahlzählschaltung 254 wird nun unter Bezug auf das Zeitdia gramm der Fig. 5 beschrieben.

Unter Bezug auf die Fig. 4A und 5 wird zuerst der Betrieb der Defektlängenzählschaltung 252 beschrieben. Die Defektlän genzählschaltung 252 umfaßt eine Zählschaltung 300 und eine Defektlängenhalteschaltung 310. Die Zählschaltung 300 umfaßt UND-Gatter A1-A3, einen Zähler CTR1 und D-Flip-Flops DF1, DF2. Die NRZ und RG Signale von der NRZ- Schnittstellenschal tung 218 beziehungsweise der Logikschaltung 224 werden zuerst an das UND-Gatter A1 geliefert, das ein Signal mit logisch hohem Pegel nur dann erzeugt, wenn ein Defekt erkannt wird (wenn NRZ einen logisch hohen Pegel aufweist, beispielsweise nach dem RRCLK-Zyklus T4) während der Leseoperation (wenn RG ein Signal mit logisch hohem Pegel ist, beispielsweise nach dem RRCLK-Zyklus T0). Wenn dies auftritt, so wird das Aus gangssignal des UND-Gatters A1 an einen Eingang eines D-Flip- Flops DF1 geliefert, das auch FCLK-Signale vom schnellen Taktgenerator 258 empfängt. Die FCLK-Signale werden verwen det, um DF1 anzusteuern, um zu gewährleisten, daß DF1 keinen der NRZ-Pulse (die durch die NRZ-Schnittstelle 132, die durch die RRCLK-Signale angesteuert werden, geliefert wird), die das Auftreten eines Defektes anzeigen, verfehlt. Das D-Flip- Flop DF1 erzeugt ein Ausgangssignal, das den Takteingang ei nes zweiten D-Flip-Flop DF2 ansteuert. Der Eingang von DF2 wird auf einer konstanten Spannung VCC gehalten, so daß nur dann ein Ausgangssignal erzeugt wird, wenn DF2 ein Taktein gangssignal von DF1 empfängt. Das Ausgangssignal von DF2 wird an ein UND-Gatter A3 geliefert, das auch Taktsignale RRCLK als Eingangssignale empfängt. Das UND-Gatter A3 erzeugt somit ein Ausgangssignal mit jedem RRCLK-Eingangspuls, wenn das Ausgangssignal von DF2 einen logisch hohen Pegel aufweist (das heißt, wenn während der Leseoperation ein Defekt erkannt wird). Jeder Ausgangspuls, der durch das UND-Gatter A3 gelie fert wird, wird als Eingangssignal an den Zähler CTR1 gelie fert, der die Zahl der Bytes zählt, die die Defekte 164 oder 166 bedecken. Der Zähler CTR1 wird anfänglich auf null ge setzt, und jeder Impuls, der durch das UND-Gatter A3 gelie fert wird, inkrementiert den Zähler um einen Wert 1. Bei spielsweise weist im Beispiel, das in der Fig. 5 gezeigt ist, der Defekt 1 eine Dauer von 4 RRCLK-Pulsen auf, so daß CTR1 am Ende den Zählwert von 4 aufweist.

Der Gesamtzählwert wird im FIFO 256 gehalten, nach dem Ausge ben eines WRCK Taktsignals, das durch die Defektlängenhalte schaltung 310 geliefert wird, wenn der Defekt (beispielsweise Defekt 1) nicht mehr länger durch die Defektabtastschaltung 216 erkannt wird.

Wie in Fig. 4A gezeigt ist, umfaßt die Defektlängenhalte schaltung 310 UND-Gatter A4-A6, D-Flip-Flops DF3-DF6 und Inverter INV1, INV2. Wenn ein Defekt, wie Defekt 1, nicht länger durch die Defekterkennungsschaltung 216 erkannt wird, so nimmt NRZ einen logisch niedrigen Pegel an (beispielsweise nach dem RRCLK-Puls T8). Die NRZ und RG-Signale von der NRZ- Schnittstellenschaltung beziehungsweise der Logikschaltung werden an das UND-Gatter A4 geliefert. In Erwiderung darauf erzeugt das UND-Gatter A4 ein logisch hochpegeliges Signal, das zuerst durch den Inverter INV1 invertiert und dann an den Takteingang eines D-Flip-Flops DF3 geliefert wird. Das D- Flip-Flop DF3 verbleibt somit inaktiv so lange sich das Aus gangssignal der Defekterkennungsschaltung 216, das ist NRZ, auf einem logisch hohen Pegel befindet. Wenn jedoch ein De fekt nicht länger erkannt wird, so nimmt NRZ einen logisch niedrigen Pegel an, was zu dem Bereitstellen eines logisch hochpegeligen Signals an den Eingangsanschluß von DF3 führt.

In Erwiderung darauf erzeugt DF3 ein Ausgangssignal mit lo gisch hohem Pegel, das an das D-Flip-Flop DF4 geliefert wird, das wiederum ein Ausgangssignal mit logisch hohem Pegel an DFS liefert, das wiederum ein Ausgangssignal mit logisch ho hem Pegel erzeugt und an DF6 gibt. Die D-Flip-Flops DF4, DFS und DF6 werden durch FCLK angesteuert, das in einer Ausfüh rungsform mit der doppelten Frequenz von RRCLK betrieben wird. Die Ausgangssignale von DF4 und DFS werden an das UND- Gatter 5 geliefert, wobei es wiederum an den WRCK-Anschluß des FIFO 256 geliefert wird. Somit arbeiten DF4, DFS und A5, um eine kurze Zeitverzögerung zu liefern, und auch um einen Defektlängenhaltepuls DL1 zu liefern, wie er am Ausgang von AS geliefert wird, der als ein Taktsignal WRCK dient, um den Zählwert von CTR1 im FIFO 256 zu halten. Der Wert, der im FIFO 256 gespeichert ist, wird in das Register 266 im DSP 266 nach dem Ausgeben eines Steuersignals DRD1 vom DSP 262 an den FIFO 256 gegeben. Die Ausgangssignale von DF5 und DF6 werden auch an das UND-Gatter A6 gegeben, das ein Ausgangssignal er zeugt, das durch den Inverter INV2 invertiert wird, um ein Defektlängenzählerrücksetzsignal DLCR zu liefern, das in Ver bindung mit dem PORB-Signal über das UND-Gatter A2 verwendet wird, um DF2 und CTR1 zurück zu setzen, wenn kein Defekt mehr durch die Defekterkennungsschaltung 216 erkannt wird. Auf diese Weise kann die Defektlängenhalteschaltung 310 zurückge setzt werden, wenn kein Defekt mehr erkannt wird.

Auf diese Weise werden die Größen oder Längen (in Bytes) der Defekte, die erkannt wurden, wie Defekt 1, Defekt 2, Defekt 3 und Defekt 4, durch CTR1 gezählt und im FIFO 256 gespeichert.

Auf den Zählwert, der im FIFO 256 gespeichert wird, kann, wenn erforderlich, durch den DSP 262 zugegriffen werden. Das DF1 wird rückgesetzt, wenn PORB einen logisch hohen Pegel aufweist; DF2 und CTR1 werden rückgesetzt, wenn sowohl PORB als auch das Defektlängenzählrücksetzsignal DLCR beide einen logisch hohen Pegel aufweisen. Der FIFO 256 wird rückgesetzt, wenn sowohl PORB sich auf einem logisch hohen Pegel befindet als auch ein FIFO-Rücksetzsignal ausgegeben wird.

Unter Bezug auf die Fig. 4B und Fig. 5 wird als nächstes der Betrieb der Defektanzahlzählschaltung 254 beschrieben. Die Defektlängenhaltesignale DL1, DL2, DL3 und DL4 werden durch die Defektzählschaltung 254 verwendet, um den Zählwert eines zweiten Zähler CTR2 zu inkrementieren. Insbesondere um faßt die Defektzählschaltung 254 eine Defektzählschaltung 320 und eine Defektzahlhalteschaltung 330. Die Defektzählschal tung 320 umfaßt einen Zähler CTR2, ein D-Flip-Flop L, ein De fektregister DR und ein UND-Gatter A11, A12. Das Ausgangssi gnal des UND-Gatters A5 der Defektlängenhalteschaltung 310 wird als Eingangssignal des Zähler CTR2 bereitgestellt. Somit werden alle Defektlängenhaltepulse DL1, DL2, DL3 und/oder DL4 in den Zähler CTR2 gegeben, wobei der Zählwert des Zählers CTR2, der anfänglich auf null gesetzt wird, inkrementiert wird. Der Zählwert, der in CTR2 gespeichert ist, wird durch eine Halteschaltung L in das Defektregister DR gegeben, wenn die Leseoperation, wie sie durch das Signal RG dargestellt wird, nicht mehr länger andauert, das heißt, an der fallenden Flanke von RG und wenn SDB-Übergänge von einem Signal mit lo gisch niedrigem Pegel zu einem Signal mit logisch hohem Pegel anzeigen, daß die Leseoperation für einen speziellen Sektor beendet wurde. Die Halteschaltung L wird freigegeben, wenn PROB einen logischen hohen Pegel aufweist, und wenn das De fektzählerhalte-DCL-Signal einen logisch hohen Pegel auf weist. Die Inhalte der Halteschaltung L werden dann an das Defektregister DR gegeben. Die Inhalte des Defektregister DR werden in das Register 268 des DSP 262 nach dem Ausgeben ei nes Steuersignals DRD2 gegeben.

Die Defektanzahlhalteschaltung 330 umfaßt UND-Gatter A8-A10, D-Flip-Flops DF7-DF10 und Inverter INV3, INV4. Das RG- Signal wird als Eingangssignal dem Inverter INV3 zugeführt. Somit invertiert der Inverter INV3 an der fallende Flanke des RG-Signals das RG-Signal mit logisch niedrigem Pegel, um ein Signal mit logisch hohem Pegel zu liefern, das als Takt dem Eingang des D-Flip-Flops DF7 zugeführt wird, das auch einen Eingang aufweist, der auf einer konstanten Spannung VCC ge halten wird. Das Ausgangssignal des DF7 wird als Eingangssi gnal an das DF8 gegeben, welches wiederum ein Ausgangssignal erzeugt, das als Eingangssignal an das DF9 gegeben wird. Das Ausgangssignal des DF9 wird als ein Eingangssignal an das DF10 geliefert. Die Ausgangssignale des DF8 und des DF9 wer den als Eingangssignale an das UND-Gatter A8 geliefert, wel ches ein Ausgangssignal DLCR (wie DLCR1, DLCR2, DLCR3, DLCR4) liefert, wenn die Ausgänge von DF8 und DF9 einen hohen Pegel aufweisen. Wie in Fig. 4B gezeigt ist, werden DF8, DF9 und DF10 alle durch FCLK angesteuert, das in einer Ausführungs form mit der doppelten Frequenz von RRCLK betrieben wird. Die Ausgangssignale von DF9 und DF10 werden als Eingangssignale dem UND-Gatter A10 geliefert, das ein Ausgangssignal mit lo gisch hohem Pegel erzeugt, wenn die Ausgangssignale von DF9 und DF10 einen logisch hohen Pegel aufweisen. Das Ausgangssi gnal von A10 wird durch den Inverter INV4 invertiert und als Defektzählerrücksetzsignal DCR bereitgestellt, das bei der Rücksetzung von CTR2 nach dem Beenden der Leseoperation eines speziellen Sektors verwendet wird. Das Ausgangssignal von INV4 wird auch als Eingangssignal dem UND-Gatter A9 zugeführt. Das UND-Gatter A9 empfängt als Eingangssignal PORB und er zeugt ein Ausgangssignal, um DF7 zu einer Zeit zurückzuset zen, wenn PORB ein logisch hohes Signal aufweist, und nach einer kurzen Zeitverzögerung wenn RG ein logisch hohes Signal darstellt.

Der Zähler CTR2 wird rückgesetzt, wenn alle drei der folgen den Haltebedingungen erfüllt sind: (1) wenn PORB sich auf ei nem hohen logischen Pegel befindet; (2) wenn die Leseopera tion gerade stattfindet, das heißt, wenn RG sich auf einem logisch hohen Pegel befindet; und (3) wenn das Defektzähler rücksetzsignal DCR einen logisch hohen Pegel aufweist.

Die vorliegende Erfindung liefert somit ein Verfahren und ei ne Vorrichtung für das Erkennen der Anzahl und der Größen von Defekten auf einer Platte in einem Plattenlaufwerk. Ein sol ches Verfahren und eine solche Vorrichtung erleichtert eine verbesserte Defekterkennung und eine Plattendefektvorhersage, so daß eine verbesserte Produktionsausbeute erzielt werden kann.

Während gewisse beispielhafte Ausführungsformen beschrieben und in den begleitenden Zeichnungen gezeigt wurden, sollte verstanden werden, daß solche Ausführungsformen nur zur Er läuterung dienen sollen und die breite Erfindung nicht ein schränken sollen, und daß diese Erfindung nicht auf speziell gezeigten und beschriebenen Konstruktionen und Anordnungen beschränkt ist, da verschiedene andere Modifikationen für Durchschnittsfachleute ersichtlich sein werden.

Claims

1. Festplattenlaufwerk, umfassend:
ein Gehäuse;
einen Betätigerarm, der an dem Gehäuse montiert ist;
einen Kopf, der an dem Betätigerarm montiert ist;
einen Drehmotor, der an dem Gehäuse montiert ist; und
eine Platte, die am Drehmotor befestigt ist, wobei die Platte eine Vielzahl von Spuren aufweist, wobei jede Spur ei ne Vielzahl von Sektoren hat, wobei jeder der Sektoren ein Datenfeld aufweist; und
eine Defekterkennungsschaltung, die mit dem Kopf verbun den ist, für das Erkennen einer Anzahl von Defekten, die sich in dem Datenfeld befinden.

2. Festplattenlaufwerk nach Anspruch 1, wobei es weiter eine Defektgrößenerkennungsschaltung umfaßt, die mit dem Kopf ver bunden ist, für das Erkennen einer Größe jedes erkannten De fekts.

3. Festplattenlaufwerk nach Anspruch 1, wobei die Größe in Bytes gemessen wird.

4. Festplattenlaufwerk nach Anspruch 2, wobei es weiter einen Puffer für das Speichern der Größe jedes erkannten Defekts umfaßt.

5. Festplattenlaufwerk nach Anspruch 1, wobei jeder Sektor ein Spuridentifikationsfeld hat, das Bits aufweist, die den Ort einer Spur darstellen, und ein Sektoridentifikationsfeld, das Bits aufweist, die den Ort eines Sektors darstellen.

6. Festplattenlaufwerk nach Anspruch 5, weiter umfassend:
eine Verarbeitungsschaltung, die mit der Erkennungs schaltung verbunden ist; und
einen Speicher, der mit der Verarbeitungsschaltung ver bunden ist;
wobei die Verarbeitungsschaltung bestimmt, ob die er kannten Defekte korrigiert werden können, und wenn dies so ist, die Verarbeitungsschaltung die erkannten Defekte korri giert, und ansonsten die Verarbeitungsschaltung in dem Spei cher die Anzahl der erkannten Defekte, einen entsprechenden Ort auf der Spur für jeden erkannten Defekt und einen ent sprechenden Ort des Sektors jedes erkannten Defektes spei chert.

7. Festplattenlaufwerk nach Anspruch 6, wobei die Verarbei tungsschaltung ein Steuersignal an die Defekterkennungsschal tung ausgibt, um die Anzahl der erkannten Defekte wieder zu gewinnen.

8. Festplattenlaufwerk nach Anspruch 2, wobei jeder Sektor ein Spuridentifikationsfeld hat, das Bits aufweist, die einen Ort einer Spur bezeichnen, und ein Sektoridentifikationsfeld, das Bits aufweist, die den Ort eines Sektors darstellen.

9. Festplattenlaufwerk nach Anspruch 8, weiter umfassend:
eine Verarbeitungsschaltung, die mit der Defekterken nungsschaltung und der Defektgrößenerkennungsschaltung ver bunden ist;
einen Speicher, der mit der Verarbeitungsschaltung ver bunden ist; und
wobei die Verarbeitungsschaltung bestimmt, ob die er kannten Defekt korrigiert werden können, und wenn dem so ist,
die Verarbeitungsschaltung die erkannten Defekt korrigiert, wobei ansonsten die Verarbeitungsschaltung in diesem Speicher die Anzahl der erkannten Defekte, eine entsprechende Größe jedes erkannten Defekts, einen entsprechenden Ort auf der Spur für jeden erkannten Defekt und einen entsprechenden Ort im Sektor für jeden erkannten Defekt speichert.

10. Festplattenlaufwerk nach Anspruch 9, wobei die Verarbei tungsschaltung ein Steuersignal an die Defektgrößenerken nungsschaltung ausgibt, um die Größe jeder Zahl der erkannten Defekte wieder zu gewinnen.

11. Verfahren zur Erkennung einer Anzahl von Defekten auf ei ner Platte in einem Festplattenlaufwerk, wobei das Verfahren die folgenden Schritte umfaßt:
Bereitstellen einer Platte, die an einem Festplatten laufwerk montiert ist, wobei diese Platte eine Vielzahl von Spuren aufweist, wobei jeder der Spuren eine Vielzahl von Sektoren aufweist, wobei jeder der Sektoren ein Datenfeld hat, das eine Vielzahl von Datenbits aufweist; und
Lesen der Vielzahl von Datenbits in einem Datensektor;
Bestimmen, ob ein Fehler in einem Bit aus der Vielzahl der Datenbits vorliegt, und wenn dem so ist, Zählen einer An zahl von Fehler in dem Datenfeld.

12. Verfahren nach Anspruch 11, wobei es weiter den Schritt der Bestimmung einer entsprechenden Größe jedes Defektes, der in dem Datenfeld angeordnet ist, umfaßt.

13. Verfahren nach Anspruch 12, wobei der Schritt der Bestim mung einer entsprechenden Größe den Schritt der Bereitstel lung der entsprechenden Größe in Bytes einschließt.

14. Verfahren nach Anspruch 12, wobei es weiter den Schritt des Speicherns der entsprechenden Größe jedes Defektes um faßt.

15. Verfahren nach Anspruch 11, wobei im Schritt des Bereit stellens einer Platte, jeder Sektor ein Spuridentifikations feld hat, das Bits aufweist, die den Ort der Spur darstellen, und ein Sektoridentifikationsfeld, das Bits aufweist, die den Ort des Sektors darstellen.

16. Verfahren nach Anspruch 15, wobei es weiter den Schritt der Bestimmung umfaßt, ob die erkannten Defekte korrigiert werden können, und wenn dem so ist, die erkannten Defekte korrigiert werden, und ansonsten in dem Speicher die Zahl der erkannten Defekte, ein entsprechender Ort der Spur jedes er kannten Defektes und ein entsprechender Ort des Sektors jedes erkannten Defektes gespeichert wird.

17. Verfahren nach Anspruch 16, wobei es weiter den Schritt der Erzeugung eines Steuersignals umfaßt, um die Zahl der er kannten Defekte wieder zu gewinnen.

18. Verfahren nach Anspruch 12, wobei im Schritt des Bereit stellens einer Platte jeder Sektor ein Spuridentifikations feld hat, das Bits aufweist, die den Ort der Spur darstellen, und ein Sektoridentifikationsfeld, das Bits aufweist, die den Ort des Sektors darstellen.

19. Verfahren nach Anspruch 18, wobei es weiter den Schritt der Bestimmung umfaßt, ob die erkannten Defekte korrigiert werden können, und wenn dem so ist, die erkannten Defekte korrigiert werden, ansonsten in dem Speicher die Zahl der er kannten Defekte, eine entsprechende Größe jedes erkannten De fektes, einen entsprechenden Ort der Spur jedes erkannten De fektes und einen entsprechenden Ort jedes Sektors des erkann ten Defektes gespeichert wird.

20. Verfahren nach Anspruch 19, wobei es weiter den Schritt der Herausgabe eines Steuersignals umfaßt, um die entspre chende Größe jedes erkannten Defektes wieder zu gewinnen.