DE19915156A1 - Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen - Google Patents

Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen

Info

Publication number
DE19915156A1
DE19915156A1 DE19915156A DE19915156A DE19915156A1 DE 19915156 A1 DE19915156 A1 DE 19915156A1 DE 19915156 A DE19915156 A DE 19915156A DE 19915156 A DE19915156 A DE 19915156A DE 19915156 A1 DE19915156 A1 DE 19915156A1
Authority
DE
Germany
Prior art keywords
oxidation
oxide layers
silicon
tensile stress
oxidized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19915156A
Other languages
English (en)
Inventor
Hans-Joachim Muessig
Jaroslaw Dabrowski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHP GmbH
Original Assignee
Institut fuer Halbleiterphysik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institut fuer Halbleiterphysik GmbH filed Critical Institut fuer Halbleiterphysik GmbH
Priority to DE19915156A priority Critical patent/DE19915156A1/de
Priority to PCT/DE2000/000799 priority patent/WO2000059016A2/de
Publication of DE19915156A1 publication Critical patent/DE19915156A1/de
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen. DOLLAR A Innerhalb der nächsten 10 Jahre werden sich die lateralen Abmessungen von Silizium-Bauelementen auf etwa 200 Atomabstände und die vertikalen Ausdehnungen der Dotierungsprofile auf etwa 50 Atomabstände verringern. Das erfordert unter anderem atomar glatte ultradünne Oxidschichten auf Silizium-Oberflächen, beispielsweise Gate-Oxide. DOLLAR A Es ist somit Aufgabe der Erfindung, ein Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen vorzuschlagen, das zur Realisierung von Oxiddicken kleiner als 6 nm geeignet ist. DOLLAR A Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß eine Silizium-Oberfläche mit erhöhter Zugspannung und hoher Glattheit oxydiert wird.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen.
Innerhalb der nächsten 10 Jahre werden sich die lateralen Abmessungen von Silizium- Bauelementen auf etwa 200 Atomabstände und die vertikalen Ausdehnungen der Dotierungs­ profile auf etwa 50 Atomabstände verringern. Das erfordert unter anderem atomar glatte ultra­ dünne Oxidschichten auf Silizium-Oberflächen, beispielsweise Gate-Oxide.
Während die SIA National Technology Roadmap for Semiconductors 1994 noch eine anzustre­ bende minimale Dicke der Gate-Oxide, d. h. der Gate-Isolatordicke von etwa 3 nm vorher­ sagte, prophezeit die 1997 erschienene Ausgabe eine weitergehende Verringerung der Gate- Isolatordicke. Das Unterschreiten einer Gate-Oxiddicke von 3 nm hängt maßgeblich von der Fähigkeit ab, ultradünne SiO2-Schichten herstellen, charakterisieren und deren Interface- Struktur beeinflussen zu können.
Sobald die Gate-Oxiddicke einen Wert von 6 nm unterschreitet, wird das Übergangsgebiet zwischen dem Si-Substrat und der SiO2-Schicht ein signifikanter Teil der Oxidschicht. Daraus folgt unmittelbar, daß die Mikrostruktur der Oberfläche und die Interface-Rauheit einen er­ heblichen Einfluß auf die Qualität der Oxidschicht bei weiterer Verringerung ihrer Dicke ha­ ben.
Es ist somit Aufgabe der Erfindung, ein Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen vorzuschlagen, das zur Realisierung von Oxiddicken kleiner als 6 nm geeignet ist.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß eine Silizium-Oberfläche mit er­ höhter Zugspannung und hoher Glattheit oxydiert wird.
Bei der Oxydation einer Silizium-Oberfläche mit erhöhter Zugspannung kommt es leichter zu einem Spannungsabbau in der Oxidschicht, so daß deren geforderte Qualität bereits bei niedri­ gen Reaktionstemperaturen realisiert werden kann, d. h. der technologische Vorteil liegt auch in einem geringen thermischen Budget. Die hohe Glattheit der Oberfläche, d. h. eine Oberflä­ che ohne Inseln, bewirkt eine homogene Verteilung des oxydierenden Mediums und damit eine glatte Interface.
Durch Änderung der Orientierung des Siliziumsubstrats wird die Dicke und Homogenität der Oxidschicht vorteilhaft beeinflußt. Eine Si(113)-Oberfläche ist thermisch stabil, atomar glatt und bietet zahlreiche Bindungsmöglichkeiten. Sie liegt zwischen den Orientierungen (001) und (111) und kann als dicht gestufte (001)- oder (111)-Oberfläche angesehen werden. Ihre Kri­ stallographie ist dadurch gekennzeichnet, daß sich bei der Oberflächenrekonstruktion eine hohe Zugspannung ausbildet.
Die Tatsache, daß eine hohe Spannung auf der sauberen Oberfläche entsteht und dort existie­ ren kann, weist darauf hin, daß die atomare Geometrie der (113)-Fläche (zwischenatomare Abstände, Richtungen, Winkel zwischen dieser Fläche und den Bindungen) vorteilhaft ist für die Ausbildung von Schichten mit hoher Glattheit und mit Gitterkonstanten, die größer sind als die des Siliziums. Das wird unter anderem auch durch die Entstehung von (113)- Planardefekten infolge der Adsorption von Antimon auf Si(113) belegt.
Die erhöhte Zugspannung, die atomare Glattheit und eine reduzierte Diffusionsfähigkeit der Reduktionsprodukte bei der Oxydation sind die Gründe dafür, weshalb atomar glatte Oxid­ schichten leicht auf Si(113)-Oberflächen wachsen können.
Während die Sauerstoffadsorption auf der Si(001)-Oberfläche hauptsächlich an metallischen C-Defekten stattfindet und bereits bei Raumtemperatur eine Ejektion von Si-Atomen sowie die Bildung von Si-Inselkeimen beobachtet werden, findet auf der Si(113)-Oberfläche wegen der hohen Zugspannung weder eine Ejektion von Si-Atomen noch eine Oberflächendiffusion der Si-Atome statt. Die Folge ist, daß die Si(113)-Oberfläche bei Raumtemperatur keine Aufrau­ hung erfährt. Durch die Oxydation der Si(113)-Oberfläche in zwei Schritten, nämlich durch eine Voroxydation bei niedriger Temperatur, z. B. bei 25°C, um zunächst eine glatte Inter­ face zu erhalten, und anschließend durch Oxydation bei hoher Temperatur, z. B. bei 600°C, gelingt es, eine dünne Oxidschicht hoher Qualität zu erzeugen. Bei thermischer Oxydation zeigt sich anfänglich ein bevorzugtes Schichtwachstum in [110]-Richtung, d. h. die Oxydation verläuft in diesem Stadium quasi-epidaktisch. In einer Abwandlung des Verfahrens wird auf einer Si(001)-Oberfläche durch geeignete Präparation, z. B. mechanische Deformation, Ätzen oder lokale Spannungsfelder, insbesondere durch Nitride eine Zugspannung erzeugt. Anschlie­ ßend wird die verspannte Si(001)-Oberfläche unter ähnlichen Bedingungen wie die Si(113)- Oberfläche oxydiert, wobei die Ejektion und die Diffusion von Si-Atomen, die die Aufrauhung der Oberfläche bewirken, verringert bzw. unterdrückt werden.
Die experimentellen Beweise für das Oxydationsverhalten von Silizium-Oberflächen mit er­ höhter Zugspannung wurden unter Ultrahochvakuumbedingungen bei Sauerstoffpartialdrücken ≦ 1.10-6 mbar und Temperaturen im Bereich von 25°C und 600°C gewonnen. Die Ergebnisse sollten auf andere Oxydationsverfahren übertragbar sein.
Die Merkmale der Erfindung gehen außer aus den Ansprüchen auch aus der Beschreibung hervor, wobei die einzelnen Merkmale jeweils für sich allein oder zu mehreren in Form von Unterkombinationen schutzfähige Ausführungen darstellen, für die hier Schutz beansprucht wird. Ausführungsbeispiele der Erfindung werden im folgenden näher erläutert.
Beispiel 1
In diesem Ausführungsbeispiel wird eine Si(113)-Oberfläche durch orientiertes Schneiden ei­ nes Silizium-Einkristalls erzeugt. Die Oxydation erfolgt unter Ultrahochvakuumbedingungen bei Sauerstoffpartialdrücken ≦ 1.10-6 mbar in zwei Schritten. Der erste Schritt besteht in einer Voroxydation bei einer Temperatur von 25°C und der zweite Schritt in einer thermischen Oxydation bei einer Temperatur von ca. 600°C. Auf Grund der speziellen Bindungsgeo­ metrien auf der Si(113)-Oberfläche findet in der Anfangsphase eine bevorzugte Oxydation in [110]-Richtung statt. Es entsteht eine sehr dünne und glatte Oxidschicht.
Bei Anwendung anderer, technologisch relevanter Oxydationsverfahren sind die gleichen Er­ gebnisse zu erwarten.
Beispiel 2
In diesem Ausführungsbeispiel wird auf der Si(001)-Oberfläche durch geeignete Präparation eine Zugspannung erzeugt. Eine derartige Präparation ist z. B. eine mechanische Deformation, Ätzen oder die Herstellung lokaler Spannungsfelder.
In diesem Ausführungsbeispiel wird, wie in Fig. 1 schematisch dargestellt, auf der Si(001)- Oberfläche eine Nitridmaske 1, bestehend aus einer Si3N4-Schicht, erzeugt. Diese Nitrid­ maske 1 besitzt mehrere, etwa quadratische Öffnungen 2 mit einer Breite ≦ 100 nm. Auf der Si(001)-Oberfläche wird anschließend durch die Öffnungen 2 eine Gate-Oxydation unter Zug­ spannung durchgeführt. Diese führt ebenfalls, wie auf der Si(113)-Oberfläche im ersten Aus­ führungsbeispiel, zu einer verringerten Rauheit in der Anfangsphase der Oxydation. Die Oxy­ dation erfolgt unter ähnlichen Bedingungen wie auf der Si(113)-Oberfläche.
In der vorliegenden Beschreibung wurde anhand konkreter Ausführungsbeispiele ein Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen erläutert. Es sei aber vermerkt, daß die vorliegende Erfindung nicht auf die Einzelheiten der Beschreibung im Ausführungsbeispiel beschränkt ist, da im Rahmen der Ansprüche Änderungen und Ab­ wandlungen beansprucht werden.

Claims (20)

1. Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium­ oberflächen, dadurch gekennzeichnet, daß die Silizium-Oberfläche mit erhöhter Zug­ spannung oxydiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Silizium-Oberfläche mit natürlicher Zugspannung oxydiert wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Silizium-Oberfläche mit einer durch eine Präparation verursachte erhöhte Zugspannung oxydiert wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Si(113)-Oberfläche oxydiert wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf einer Si(001)-Oberfläche eine Zugspannung erzeugt wird.
6. Verfahren nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Zugspannung mittels mechanischer Deformation erzeugt wird.
7. Verfahren nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Zugspannung mittels Ätzen erzeugt wird.
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Zugspannung mittels lokaler Spannungsfelder erzeugt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Spannungsfelder durch eine Nitridmaske (1) auf der Silizium-Oberfläche erzeugt werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Nitridmaske (1) minde­ stens eine Öffnung (2) aufweist.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß die Nitridmaske (1) mehrere Öffnungen (2) aufweist.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß die Öffnung (2) etwa quadratisch ist.
13. Verfahren nach einem oder mehreren der Ansprüche 10 bis 12, dadurch gekennzeich­ net, daß die Öffnung (2) eine Breite ≦ 100 nm aufweist.
14. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Oxydation bei einer Raumtemperatur (25°C) erfolgt.
15. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Oxydation in einem Bereich von 500°C bis 700°C, vorzugsweise bei 600°C erfolgt.
16. Verfahren nach einem oder mehreren der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Oxydation in mehreren Schritten durchgeführt wird.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß die Oxydation in einem ersten Schritt bei einer niedrigen Temperatur, insbesondere bei einer Temperatur von 25°C durchgeführt wird.
18. Verfahren nach Anspruch 16 oder 17, dadurch gekennzeichnet, daß die Oxydation in einem weiteren Schritt bei einer hohen Temperatur, insbesondere bei einer Temperatur von 600°C durchgeführt wird.
19. Verfahren nach einem oder mehreren der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß die Silizium-Oberfläche bis zu einer Dicke 6 ≦ nm oxydiert wird.
20. Verfahren nach einem oder mehreren der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß die Silizium-Oberfläche bis zu einer Dicke 3 ≦ nm oxydiert wird.
DE19915156A 1999-03-27 1999-03-27 Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen Ceased DE19915156A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19915156A DE19915156A1 (de) 1999-03-27 1999-03-27 Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen
PCT/DE2000/000799 WO2000059016A2 (de) 1999-03-27 2000-03-11 Verfahren zur herstellung dünner gleichförmiger oxidschichten auf silizium-oberflächen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19915156A DE19915156A1 (de) 1999-03-27 1999-03-27 Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen

Publications (1)

Publication Number Publication Date
DE19915156A1 true DE19915156A1 (de) 2000-09-28

Family

ID=7903440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19915156A Ceased DE19915156A1 (de) 1999-03-27 1999-03-27 Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen

Country Status (2)

Country Link
DE (1) DE19915156A1 (de)
WO (1) WO2000059016A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040132317A1 (en) * 2001-03-10 2004-07-08 Per Morgen Method for oxidation of silicon substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293590A (en) * 1977-10-31 1981-10-06 Fujitsu Limited Process for high pressure oxidation of silicon
EP0071203A2 (de) * 1981-07-30 1983-02-09 International Business Machines Corporation Maske gegen thermische Oxydation und Verfahren zur Herstellung umringender dielektrischer Isolationszonen
US4518630A (en) * 1982-02-22 1985-05-21 Siemens Ag Method for forming silicon oxide films
US4804641A (en) * 1985-09-30 1989-02-14 Siemens Aktiengesellschaft Method for limiting chippage when sawing a semiconductor wafer
EP0619495A1 (de) * 1993-04-05 1994-10-12 Siemens Aktiengesellschaft Verfahren zur Herstellung von Tunneleffekt-Sensoren

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7306948A (de) * 1973-05-18 1974-11-20
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
JPH0656887B2 (ja) * 1982-02-03 1994-07-27 株式会社日立製作所 半導体装置およびその製法
US5422306A (en) * 1991-12-17 1995-06-06 Matsushita Electric Industrial Co., Ltd. Method of forming semiconductor hetero interfaces

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293590A (en) * 1977-10-31 1981-10-06 Fujitsu Limited Process for high pressure oxidation of silicon
EP0071203A2 (de) * 1981-07-30 1983-02-09 International Business Machines Corporation Maske gegen thermische Oxydation und Verfahren zur Herstellung umringender dielektrischer Isolationszonen
US4518630A (en) * 1982-02-22 1985-05-21 Siemens Ag Method for forming silicon oxide films
US4804641A (en) * 1985-09-30 1989-02-14 Siemens Aktiengesellschaft Method for limiting chippage when sawing a semiconductor wafer
EP0619495A1 (de) * 1993-04-05 1994-10-12 Siemens Aktiengesellschaft Verfahren zur Herstellung von Tunneleffekt-Sensoren

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
HCAPLUS Abstract, Ref. 1997:763631 *
HWANG,Chan-Cuk, et.al.: Alkali metal promoted oxidation of the Si(113) surface. In: Thin Solid Films 341, 1999, S.156-159 *
OURMAZD,A., et.al.: Observation of (5x5) Surface Reconstruction on Pure Silicon and its Stability Against Native-Oxide Formation. In: Physical Review Letters, Vol.57, No.11, 15. Sept. 1986, S.1332-1335 *
WPIDS Abstract, Ref. 1991-278555/38 zu JP 03185724 A *

Also Published As

Publication number Publication date
WO2000059016A3 (de) 2001-04-26
WO2000059016A2 (de) 2000-10-05

Similar Documents

Publication Publication Date Title
DE3855912T2 (de) Supraleitender Draht und Verfahren zu seiner Herstellung
DE3119886C2 (de)
DE69232131T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE69126076T2 (de) Verbundswafer und Verfahren zu dessen Herstellung
DE4323964A1 (de) Halbleitersubstrat und Verfahren zu dessen Behandlung
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4422957B4 (de) Isolierverfahren für eine Halbleitervorrichtung
DE69125425T2 (de) Verfahren zum Herstellen einer supraleitenden Einrichtung aus supraleitendem Material und dadurch hergestellte supraleitende Einrichtung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE19681430B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE2225374A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3340584A1 (de) Halbleiterbauelement und verfahren zum herstellen des bauelements
DE3329074A1 (de) Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen
DE2654979C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE19915156A1 (de) Verfahren zur Herstellung dünner gleichförmiger Oxidschichten auf Silizium-Oberflächen
WO2003025988A1 (de) Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis
DE69408285T2 (de) Verfahren zur Herstellung von supraleitenden Josephson Hochtemperaturanordnungen
DE4442688C1 (de) Verfahren zur Herstellung eines Hochtemperatursupraleitungs- Feldeffekttransistors mit einer dicken supraleitenden Kanalschicht
DE69528420T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung mit einer Voroxidationstufe
DE10117227A1 (de) Verfahren zur Herstellung von extrafeinem mehrfädigen Nb¶3¶Al-Supraleitungsdraht
DE69223338T2 (de) Verfahren zur Diffundierung von Bor in Halbleiterplättchen
DE2453528C2 (de) Maskierungsverfahren

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: IHP GMBH - INNOVATIONS FOR HIGH PERFORMANCE MICROE

8131 Rejection