WO2003025988A1 - Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis - Google Patents

Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis

Info

Publication number
WO2003025988A1
WO2003025988A1 PCT/DE2002/003221 DE0203221W WO03025988A1 WO 2003025988 A1 WO2003025988 A1 WO 2003025988A1 DE 0203221 W DE0203221 W DE 0203221W WO 03025988 A1 WO03025988 A1 WO 03025988A1
Authority
WO
Grant status
Application
Patent type
Prior art keywords
layer
semiconductor
masked
iii
nitride
Prior art date
Application number
PCT/DE2002/003221
Other languages
English (en)
French (fr)
Inventor
Hans-Juergen Lugauer
Stefan Bader
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL-GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02469Group 12/16 materials
    • H01L21/02472Oxides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02642Mask materials other than SiO2 or SiN
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V

Abstract

Bei dem erfindungsgemäßen Verfahren zur Herstellung defektarmer Halbleiterschichten auf Basis von III-V-Nitridhalbleitermaterial wird zunächst ein Substrat (1) aus einem nicht auf III-V-Nitridhalbleiter basierenden Material bereitgestellt, auf das eine Maskenschicht (2) aufgebracht wird, um auf dem Substrat maskierte Bereiche (2a, 2b) und nicht-maskierte Bereiche (2c) zu bilden. Anschließend wird, ausgehend von den nicht-maskierten Bereichen (2c) des Substrats (1) die III-V-Nitridhalbleiterschicht (3) aufgewachsen. Um die Entstehung von spannungsinduzierten Rissen während der Abkühlungsphase von der Wachstumstemperatur auf Raumtemperatur zu vermeiden, wird die Maskenschicht (2) derart auf dem Substrat (1) gebildet, dass einige der maskierten Bereiche (2b) so breit ausgebildet werden, dass ein Zusammenwachsen der III-V-Nitridhalbleiterschicht (3) über diesen breiten maskierten Bereichen (2b) verhindert wird, während ein Zusammenwachsen der III-V-Nitridhalbleiterschicht nur über den übrigen schmalen maskierten Bereichen (2a) erfolgt.

Description

Beschreibung

Verfahren zur Herstellung von Halbleiterschichten auf III -V- Nitridhalbleiter-Basis

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis und insbesondere von defektarmen Halbleiterschichten auf III- V-Nitridhalbleiter-Basis .

Unter den Begriff III-V-Nitridhalbleiter fallen im vorliegenden Zusammenhang die von GaN abgeleiteten oder mit GaN verwandten Materialien sowie darauf aufbauende, beispielsweise ternäre oder quaternäre Mischkristalle. Insbesondere fallen hierunter die Materialien AlN, InN, AlGaN (Alι_xGaxN, O≤x≤l) , InGaN

(Inι_xGaxN, O≤x≤l) , InAlN (In;L..xAlxN, O≤x≤l) und AIInGaN

(Al:ι.-x-yInxGayN, O≤x≤l, O≤y≤l) .

Im folgenden bezieht sich die Bezeichnung "III-V-Nitridhalbleiter" auf die oben beschriebene Gruppe von Materialien. Weiterhin umfaßt diese Bezeichnung Materialien, die zur Ausbildung von Pufferschichten bei der epitaktischen Herstellung von Schichten der angeführten Materialsysteme verwendet wer- den.

Es ist allgemein bekannt, dass eine Halbleiterschicht mit wenig Kristallfehlern am Besten auf einem Substrat wachsen kann, dessen Gitterkonstante etwa gleich derjenigen der auf- zuwachsenden Halbleiterschicht ist. Für Halbleiterschichten auf III-V-Nitridhalbleiter-Basis (im folgenden zumeist kurz als III-V-Nitridhalbleiterschicht bezeichnet) ist ein derartiges Substratmaterial, das insbesondere mit wirtschaftlich vertretbarem technischen Aufwand herstellbar ist, jedoch nicht verfügbar. Es besteht deshalb derzeit nur die Möglichkeit, Halbleiterschichten auf III-V-Nitridhalbleiter-Basis auf Substraten wie Saphir, Spinell oder Sliliziumcarbid auf- zuwachsen, die allerdings eine gegenüber III-V-Nitridhalblei- ter verschiedene Gitterkonstante besitzen.

Bei der Verwendung von Saphir, SiC und dergleichen Substraten mit unterschiedlichen Gitterkonstanten entstehen in der Epitaxieschicht jedoch Versetzungen mit einer Dichte von etwa 108 bis 1010 cm"2. An solchen Versetzungen können Ladungsträger nicht-strahlend rekombinieren und stehen somit beispielsweise für die Lichterzeugung in Leuchtdioden nicht mehr zur Verfügung.

Es ist deshalb bereits aus dem Stand der Technik bekannt, auf dem Substrat zunächst eine Pufferschicht zum Beispiel aus ZnO aufzubringen, um den Unterschied der Gitterkonstanten zwi- sehen III-V-Nitridhalbleiterschicht und der Aufwachs-Basis zu verringern. Da jedoch die Kristalleigenschaften von ZnO zum Beispiel auf einem Saphir-Substrat keine besonders gute Qualität aufweisen, ist es folglich sehr schwierig, auf dieser ZnO-Pufferschicht eine GaN-Halbleiterschicht mit guten Kri- Stalleigenschaften aufzuwachsen.

Zur Herstellung von defektarmen III-V-Nitridhalbleiterschich- ten wird deshalb beispielsweise das sogenannte ELOG-Verfahren vorgeschlagen. Bei diesem ELOG-Verfahren wird auf ein Sub- strat zunächst eine Maskenschicht aufgebracht, um auf dem

Substrat maskierte Bereiche und nicht-maskierte Bereiche zu bilden, wobei die Maskenschicht aus einem Material besteht, das im wesentlichen kein Kristallwachstum einer Halbleiterschicht auf III-V-Nitridhalbleiterbasis erlaubt. In einem zweiten Schritt wird auf die nicht-maskierten Bereiche des Substrats eine Halbleiterschicht auf III-V-Nitridhalbleiterbasis epitaktisch aufgewachsen. Sobald die Dicke der III-V- Nitridhalbleiterschicht auf den nicht-maskierten Bereichen des Substrats die Dicke der Maskenschicht übersteigt, beginnt die III-V-Nitridhalbleiterschicht seitlich über die maskierten Bereiche zusammenzuwachsen, bis sich eine vollständig geschlossen Epitaxieschicht gebildet hat. Da die III-V-Nitrid- halbleiterschicht somit im wesentlichen nicht durch Wachsen auf dem Substrat, sondern durch ein seitliches Kristallwachstum entstanden ist, weist die geschlossene III-V-Nitridhalbleiterschicht über den maskierten Bereichen eine deutlich ge- ringere Anzahl an Versetzungen als über den nicht-maskierten Bereichen des Substrats auf. Mittels des ELOG-Verfahrens lassen sich einige μm dicke III-V-Nitridhalbleiterschichten mit einer relativ geringen Versetzungsdichte herstellen.

Beispiele für ein solches ELOG-Verfahren sind in der EP-A2- 0 874 405 und der EP-A1-0 942 459 offenbart.

Das ELOG-Verfahren wurde ursprünglich für ein Substrat aus Saphir entwickelt und zeigt deshalb insbesondere bei anderen Substratmaterialien Nachteile. Ist der thermische Ausdehnungskoeffizient der aufgewachsenen III-V-Nitridhalbleiterschicht größer als der des Substrats, wie es zum Beispiel bei der Kombination AlxGaι-xN auf SiC der Fall ist, entstehen während der Abkühlungsphase von der Wachstumstemperatur auf Raumtemperatur spannungsinduzierte Risse (Cracks) in der

Epitaxieschicht, die den III-V-Nitridhalbleiter unbrauchbar machen können.

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von defektarmen Halbleiterschichten auf III-V-Nitridhalbleiter-Basis vorzusehen, das auch bei Unterschieden des thermischen Ausdehnungskoeffizienten der aufgewachsenen III-V-Nitridhalbleiterschicht und des Substrats, insbesondere wenn der thermische Ausdehnungs- koeffizient des Substrats kleiner ist als der der aufzuwachsenden III-V-Nitridhalbleiterschicht, zu zufriedenstellenden Ergebnissen führt.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen von Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche . Gemäß der vorliegenden Erfindung wird zunächst ein Substrat aus einem nicht auf III-V-Nitridhalbleiter basierenden Material bereitgestellt, auf das eine Maskenschicht aufgebracht wird, um auf dem Substrat maskierte Bereiche und nicht-mas- kierte Bereiche zu bilden. Die Maskenschicht besteht dabei aus einem Material, das im wesentlichen kein Kristallwachstum der aufzuwachsenden Schicht auf Basis von III-V-Nitridhalb- leitermaterial erlaubt. Anschließend wird, ausgehend von den nicht-maskierten Bereichen des Substrats die III-V-Nitridhalbleiterschicht aufgewachsen. Um die Entstehung von span- nungsinduzierten Rissen während der Abkühlungsphase von der Wachstumstemperatur auf Raumtemperatur zu vermeiden, wird die Maskenschicht derart auf dem Substrat gebildet, dass einige der maskierten Bereiche so breit ausgebildet werden, dass ein Zusammenwachsen der III-V-Nitridhalbleiterschicht über diesen breiten maskierten Bereichen verhindert wird, während ein Zusammenwachsen der III-V-Nitridhalbleiterschicht nur über den übrigen schmalen maskierten Bereichen erfolgt. Durch diese Maßnahme werden voneinander getrennte Bereiche von III-V-Ni- tridhalbleiterschichten gebildet, wodurch diese III-V-Ni- tridhalbleiterschichten in der Abkühlungsphase auf Raumtemperatur einen Freiheitsgrad besitzen, durch den sie sich in lateraler Richtung zusammenziehen können, ohne dass spannungs- induzierte Risse entstehen, auch wenn die III-V-Nitridhalbleiterschicht einen anderen thermischen Ausdehnungskoeffizienten als das Substrat aufweist.

In einer bevorzugten Ausführungsform besteht die Masken- schicht aus streifenförmigen maskierten Bereichen, die durch streifenförmige nicht- askierte Bereiche voneinander getrennt sind.

Das Verhältnis der Anzahl der schmalen maskierten Bereiche zu der Anzahl der breiten maskierten Bereiche liegt vorzugsweise etwa zwischen 1:1 und 1:4, d.h. es wird beispielsweise jeder zweite bis fünfte, besonders bevorzugt jeder dritte der maskierten Streifen als breiter Streifen ausgebildet. Das Verhältnis der Breite der breiten maskierten Bereiche zu der Breite der schmalen maskierten Bereiche ist vorteilhafterweise größer als etwa 2, besonders bevorzugt größer als etwa .

Das Substrat kann aus Saphir, Spinell oder Siliziumcarbid bestehen, und die Maskenschicht besteht beispielsweise aus Siliziumoxid, Siliziumnitrid, Titanoxid, Zirkonoxid oder ei- ner Kombination daraus.

Vorzugsweise wird die III-V-Nitridhalbleiterschicht mittels metallorganisch-chemischer Gasphasenepitaxie (MOVPE) auf das Substrat aufgewachsen.

Um die Versetzungsdichte in der aufgewachsenen III-V-Nitridhalbleiterschicht weiter zu reduzieren, kann auf dem Substrat vor dem Aufbringen der Maskenschicht eine Pufferschicht zum Beispiel aus ZnO oder aus einem Nitrid-Halbleitermaterial aufgebracht werden.

Die vorliegende Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Die einzige Figur zeigt dabei eine Querschnittsansicht einer Halbleiterstruktur, die gemäß dem Verfahren der vorliegenden Erfindung hergestellt worden ist.

Das erfindungsgemäße Verfahren basiert auf dem eingangs beschriebenen ELOG-Verfahren zur Herstellung defektarmer III-V- Nitridhalbleiterschichten, welches zur Verbesserung abgewandelt wurde. Auf eine detaillierte Darstellung des erfindungsgemäßen Verfahrens wird deshalb verzichtet, da auf die bekannten Grundzüge des ELOG-Verfahrens und der allgemeinen Halbleitertechnologie zurückgegriffen werden kann, wie sie beispielsweise ausführlich in der bereits erwähnten EP-AI- 0 942 459 erläutert sind. Wie im Querschnitt der Figur dargestellt, dient als Basis für die epitaktisch aufzuwachsende Halbleiterschicht 3 ein Substrat 1 aus einem nicht auf III-V-Nitridhalbleiter basierenden Material, das einen geringeren thermischen Ausdehnungskoeffizienten aufweist als das aufzuwachsende III-V-Nitrid- halbleitermaterial . Als Substrat wird beispielsweise Silizi- umcarbid (SiC) verwendet, es können aber beispielsweise auch ZnS-Substrate, GaAs-Substrate, Spinell (MgAl204) -Substrate oder Si-Substrate eingesetzt werden.

Auf diesem Substrat 1 kann wahlweise eine zusätzliche Pufferschicht (nicht dargestellt) aufgebracht werden, welche den Unterschied in den Gitterkonstanten zwischen der aufzuwachsenden III-V-Nitridhalbleiterschicht und dem Substrat verrin- gert. Als derartige Pufferschicht eignet sich beispielsweise eine ZnO-Schicht, eine MgO-Schicht oder eine III-V-Nitridhalbleiterschicht (AlN, GaN, AlGaN, InGaN) , die nicht mittels des hier beschriebenen Verfahrens hergestellt worden ist. Grundsätzlich ist das Verfahren gemäß der vorliegenden Erfin- düng aber auch ohne eine solche Pufferschicht mit dem gewünschten Ergebnis durchführbar.

Auf das Substrat 1 bzw. auf die Pufferschicht auf dem Substrat 1 wird dann zunächst eine Maskenschicht 2 aufgebracht . Wie in der Querschnittsansicht deutlich zu erkennen, besteht diese Maskenschicht aus maskierten Bereichen 2a und 2b und aus nicht-maskierten Bereichen 2c zwischen den maskierten Bereichen 2a, 2b. Vorzugsweise sind sowohl die maskierten als auch die nicht-maskierten Bereiche 2a, 2b und 2c der Masken- Schicht 2 streifenformig ausgebildet. Alternativ sind jedoch auch Gitterstrukturen und dergleichen möglich. Gemäß der vorliegenden Erfindung sind einige der maskierten Streifen als schmale Streifen 2a und andere als breite Streifen 2b ausgebildet . Das Verhältnis der Breite Wb der breiten Streifen 2b zu der Breite Ws der schmalen Streifen 2a ist vorzugsweise größer als 2, besonders bevorzugt größer als 4. Das optimale Verhältnis der Breiten Wb : Ws hängt dabei ins- besondere von der gewünschten Schichtdicke DHL der anschließend aufzuwachsenden Halbleiterschicht 3 ab. In dem dargestellten bevorzugten Ausführungsbeispiel der Erfindung ist jeder dritte der maskierten Streifen als breiter Streifen 2b ausgebildet; je nach Anwendungsfall wird vorzugsweise jeder zweite bis fünfte Streifen als breiter Streifen 2b gebildet.

Die Breite Ws der schmalen maskierten Bereiche 2a beträgt etwa 0,5 bis 100 μm, besonders bevorzugt etwa 5 bis 20 μm; und die Schichtdicke DM der Maskenschicht 2 beträgt etwa 0,01 bis 5 μm, vorzugsweise 0,1 bis 3 μm.

Das Material der Maskenschicht 2 ist derart gewählt, dass ein Wachstum einer III-V-Nitridhalbleiterschicht darauf verhin- dert oder zumindest stark eingeschränkt ist, so dass das epitaktische Aufwachsen der III-V-Nitridhalbleiterschicht 3 nur von den nicht-maskierten Bereichen 2c des Substrats 1 ausgeht. Geeignete Materialien für die Maskenschicht 2 sind insbesondere Oxide und Nitride, wie beispielsweise Siliziumoxid (SiOx) , Siliziumnitrid (SixNy) , Titanoxid (TiOx) und Zir- konoxid (ZrOx) , oder eine MehrschichtStruktur aus diesen Komponenten. Die Maskenschicht 2 muss außerdem den für das Aufwachsen der Halbleiterschicht 3 erforderlichen Temperaturen von über 600 °C standhalten können. Besonders bevorzugt sind deshalb Maskenschichten aus Si02, SiNx und SiOι_xNx. Die Mas- kenschicht 2 wird mittels herkömmlicher Techniken wie beispielsweise Bedampfen, Sputtern oder CVD-Verfahren und anschließendem Freiätzen der gewünschten nicht-maskierten Bereiche 2c aufgebracht.

Anschließend wird auf das mit der Maskenschicht 2 versehene Substrat 1 eine GaN-Halbleiterschicht epitaktisch aufgewachsen. Unter einem GaN-Halbleiter wird im Rahmen des vorliegen den Ausführungsbeispieles ein Halbleitermaterial mit der For- mel InxGayAlzN verstanden, wobei O≤x≤l, 0<y≤l, O≤z≤l und x+y+z=l gilt. Die GaN-Halbleiterschicht kann durch ein beliebiges Verfahren zum Aufwachsen von GaN-Halbleiterschichten aufgewachsen werden. Geeignete Techniken sind beispielsweise die metallorganisch-chemische Gasphasenepitaxie (MOVPE) , die Molekular- strahlepitaxie (MBE) , die halogenid-chemische Gasphasenepitaxie (HVPE) oder eine Kombination dieser bekannten Verfahren. Während das MOVPE-Verfahren bei dünneren Halbleiterschichten zu bevorzugen sind, eignet sich die HVPE eher für dickere Halbleiterschichten. Da diese Verfahren bereits hinlänglich bekannt sind, wird auf eine detailliertere Beschreibung derselben an dieser Stelle verzichtet.

Da die maskierten Bereiche 2a und 2b der Maskenschicht 2 aufgrund der Materialwahl der Maskenschicht 2 ein epitaktisches Wachstum der GaN-Halbleiterschicht verhindern oder zumindest deutlich erschweren, geht das epitaktische Wachstum der GaN- Halbleiterschicht 3 ausschließlich oder zumindest überwiegend von den nicht-maskierten Bereichen 2c des Substrats 1 aus, wie dies in der Figur dargestellt ist. Erst ab dem Zeitpunkt, zu dem die Schichtdicke der aufgewachsenen Halbleiterschicht

3 die Schichtdicke der Maskenschicht 2 übersteigt, beginnt das Wachstum der GaN-Halbleiterschicht 3 auch über den maskierten Bereichen 2a und 2b der Maskenschicht, hier allerdings vornehmlich in lateraler Richtung.

Da die GaN-Halbleiterschicht 3 somit wie bei den bekannten ELOG-Verfahren im wesentlichen nicht durch Wachsen auf dem Substrat 1, sondern durch ein seitliches Kristallwachstum entsteht, weist die geschlossene GaN-Halbleiterschicht 3 über den maskierten Bereichen 2a und 2b eine deutlich geringere

Anzahl an Versetzungen 5 als über den nicht-maskierten 2c Bereichen des Substrats 1 auf. Es lassen sich deshalb einige μm dicke GaN-Halbleiterschichten mit einer relativ geringen Versetzungsdichte 5 herstellen.

Da im Gegensatz zu den herkömmlichen ELOG-Verfahren jedoch bei dem Verfahren gemäß der vorliegenden Erfindung die Mas- kenschicht 2 auch breite maskierte Bereiche 2b enthält, wächst die GaN-Halbleiterschicht nicht vollständig zusammen. Genauer gesagt, wächst die GaN-Halbleiterschicht nur über den schmalen maskierten Bereichen 2a zusammen, während über den breiten maskierten Bereichen 2b ein Zwischenraum 4 verbleibt, durch den benachbarte Abschnitte der GaN-Halbleiterschicht 3 voneinander getrennt sind.

Das Verhältnis der Breiten der schmalen maskierten Bereiche 2a und der breiten maskierten Bereiche 2b sowie das Verhältnis der Anzahl der schmalen maskierten Bereiche 2a und der breiten maskierten Bereiche 2b können je nach gewünschter Schichtdicke DHL und gewünschter lateraler Ausdehnung WHL der GaN-Halbleiterschicht 3 variabel eingestellt werden.

Aufgrund der Zwischenräume 4 zwischen benachbarten Bereichen der aufgewachsenen GaN-Halbleiterschicht 3 und dem damit verbundenen Freiheitsgrad in lateraler Richtung können sich diese einzelnen Bereiche in der Abkühlungsphase von der Auf- wachstemperatur auf Raumtemperatur in lateraler Richtung zusammenziehen, ohne dass spannunmgsinduzierte Risse in den Halbleiterschichten 3 erzeugt werden, wenn der thermische Ausdehnungskoeffizient des Substrats 1 kleiner als derjenige der GaN-Halbleiterschicht 3 ist. Dies ist beispielsweise der Fall bei einer AlxGaι-xN-Schicht 3 auf einem SiC-Substrat 1. In dem entgegengesetzten Fall, d.h. wenn der thermische Ausdehnungskoeffizient des Substrats 1 größer als derjenige der aufgewachsenen Halbleiterschicht 3 ist, treten ebenfalls keine Verspannungen in der Halbleiterschicht 3 auf, die mög- licherweise zu fehlerhaften GaN-Halbleiterschichten führen können. Dieser Fall tritt zum Beispiel bei einer AlxGaι_xN- Schicht 3 auf einem Saphir-Substrat 1 ein.

Somit können durch das Verfahren gemäß der vorliegenden Er- findung, im Falle von streifenformig ausgebildeten maskierten und nicht-maskierten Bereichen der Maskenschicht 2, beliebig lange, beispielsweise etwa 20 bis 50 μm breite Streifen einer Halbleiterschicht 3 mit einer geringen Versetzungsdichte hergestellt werden.

Das Verfahren gemäß der vorliegenden Erfindung kann auch mit den herkömmlichen ELOG-Verfahrenstechniken kombiniert werden. In der EP-A2-0 874 405 wird beispielsweise vorgeschlagen, zunächst eine erste Maskenschicht auf einem Substrat aufzubringen und darüber eine erste GaN-Halbleiterschicht aufzuwachsen. Diese erste GaN-Halbleiterschicht dient dann als Basis, auf der eine zweite Maskenschicht, welche versetzt zu der ersten Maskenschicht angeordnet ist, und dann die eigentliche GaN-Halbleiterschicht aufgebracht wird. Hierdurch wird die Anzahl an Versetzungen, die noch in der ersten aufgewachsenen Halbleiterschicht vorhanden sind, weiter reduziert. In diesem Fall ist es beispielsweise denkbar, die zweite Maskenschicht und die zweite GaN-Halbleiterschicht mittels des Verfahrens gemäß der vorliegenden Erfindung aufzubringen, um die Vorteile der beiden Ausführungsformen miteinander zu kombinieren.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer III-V-Nitridhalbleiterschicht (3), insbesondere auf GaN-Basis, mit den Verfah- rensschritten: a) Bereitstellen eines Substrats (1) aus einem nicht auf III-V-Nitridhalbleiter basierenden Material; b) Aufbringen einer Maskenschicht (2) auf das Substrat
(1) , um auf dem Substrat maskierte Bereiche (2a, 2b) und nicht-maskierte Bereiche (2c) zu bilden, wobei die Maskenschicht aus einem Material besteht, das im wesentlichen kein Kristallwachstum einer III-V-Nitridhalbleiterschicht erlaubt; und c) Aufwachsen einer III-V-Nitridhalbleiterschicht (3) , ausgehend von den nicht-maskierten Bereichen (2c) des
Substrats (1) , dadurch gekennzeichnet, dass die Maskenschicht (2) derart auf dem Substrat (1) gebildet wird, dass einige der maskierten Bereiche (2b) so breit ausgebildet werden, dass in Schritt c) ein Zusammenwachsen der III-V-Nitridhalbleiterschicht (3) über diesen breiten maskierten Bereichen (2b) verhindert wird, während über den übrigen schmalen maskierten Bereichen (2a) ein Zusammenwachsen der III-V-Nitridhalbleiterschicht erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der thermische Ausdehnungskoeffizient des Substrats (1) kleiner ist als der der aufzuwachsenden III-V-Nitrid- halbleiterschicht .
3. Verfahren nach Anspruch 1 oder 2 , dadurch gekennzeichnet, dass die Maskenschicht (2) aus streifenförmigen maskierten Bereichen (2a, 2b) besteht, die durch streifenförmige nicht-maskierte Bereiche (2c) voneinander getrennt (4) sind.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verhältnis der Anzahl der schmalen maskierten Be- reiche (2a) zu der Anzahl der breiten maskierten Bereiche (2b) etwa zwischen 1:1 und 1:4 liegt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verhältnis der Breite (Wb) der breiten maskierten Bereiche (2b) zu der Breite (Ws) der schmalen maskierten Bereiche (2a) größer als etwa 2 ist.
6. Verfahren nach Anspruch 4 , dass das Verhältnis der Breite (Wb) der breiten maskierten Bereiche (2b) zu der Breite (Ws) der schmalen maskierten Bereiche (2a) größer als etwa 4 ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Breite (Ws) der schmalen maskierten Bereiche (2a) etwa 0,5 bis 100 μm beträgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (1) aus Saphir, Spinell oder Silizium- carbid besteht .
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maskenschicht (2) aus Siliziumoxid, Siliziumnitrid, Titanoxid, Zirkonoxid oder einer Kombination daraus besteht .
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Maskenschicht (2) etwa 0,01 bis 5 μm beträgt .
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufwachsen der III-V-Nitridhalbleiterschicht (3) in Schritt c) mittels metallorganisch-chemischer Gasphasenepitaxie (MOVPE) durchgeführt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Substrat (1) vor dem Aufbringen der Maskenschicht (2) in Schritt b) eine Pufferschicht aufgebracht wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Pufferschicht aus ZnO oder aus einer Nitrid-Halbleiterschicht besteht.
PCT/DE2002/003221 2001-08-31 2002-09-02 Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis WO2003025988A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2001142656 DE10142656A1 (de) 2001-08-31 2001-08-31 Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis
DE10142656.9 2001-08-31

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003529512A JP2005503037A (ja) 2001-08-31 2002-09-02 Iii−v−ニトリド半導体をベースとする半導体層の製造法
US10488379 US6927155B2 (en) 2001-08-31 2002-09-02 Process for producing semiconductor layers based on III-V nitride semiconductors
EP20020760146 EP1425784A1 (de) 2001-08-31 2002-09-02 Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis

Publications (1)

Publication Number Publication Date
WO2003025988A1 true true WO2003025988A1 (de) 2003-03-27

Family

ID=7697227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/003221 WO2003025988A1 (de) 2001-08-31 2002-09-02 Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis

Country Status (5)

Country Link
US (1) US6927155B2 (de)
EP (1) EP1425784A1 (de)
JP (1) JP2005503037A (de)
DE (1) DE10142656A1 (de)
WO (1) WO2003025988A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027841B4 (de) * 2005-06-15 2013-03-21 International Rectifier Corp. Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250915B4 (de) * 2002-10-31 2009-01-22 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung eines Materials auf einem Substratwafer
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5903714B2 (ja) * 2007-07-26 2016-04-13 ソイテックSoitec エピタキシャル方法およびこの方法によって成長させられたテンプレート
US20120094434A1 (en) * 2008-08-04 2012-04-19 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
DE102016103358A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Laserbarren mit gräben

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (en) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
WO2001027980A1 (en) * 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
EP1111663A2 (de) * 1999-12-20 2001-06-27 Nitride Semiconductors Co., Ltd. Galliumnitrid-Verbindungshalbleiterbauelement und Herstellungsverfahren
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A3 (de) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (en) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
EP1184897A1 (de) * 1999-03-17 2002-03-06 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
WO2001027980A1 (en) * 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
EP1111663A2 (de) * 1999-12-20 2001-06-27 Nitride Semiconductors Co., Ltd. Galliumnitrid-Verbindungshalbleiterbauelement und Herstellungsverfahren
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027841B4 (de) * 2005-06-15 2013-03-21 International Rectifier Corp. Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils

Also Published As

Publication number Publication date Type
DE10142656A1 (de) 2003-03-27 application
US6927155B2 (en) 2005-08-09 grant
JP2005503037A (ja) 2005-01-27 application
EP1425784A1 (de) 2004-06-09 application
US20040266157A1 (en) 2004-12-30 application

Similar Documents

Publication Publication Date Title
US7195993B2 (en) Methods of fabricating gallium nitride semiconductor layers by lateral growth into trenches
US6676751B2 (en) Epitaxial film produced by sequential hydride vapor phase epitaxy
US6545300B2 (en) Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates, and gallium nitride semiconductor structures fabricated thereby
US20020066403A1 (en) Method for manufacturing group III-V compound semiconductors
US6924159B2 (en) Semiconductor substrate made of group III nitride, and process for manufacture thereof
US20020031851A1 (en) Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6403451B1 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
US20060006500A1 (en) III-nitride materials including low dislocation densities and methods associated with the same
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
US20020069817A1 (en) Method to reduce the dislocation density in group III-nitride films
US7282381B2 (en) Method of producing self supporting substrates comprising III-nitrides by means of heteroepitaxy on a sacrificial layer
US20060099781A1 (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density
US20050247260A1 (en) Non-polar single crystalline a-plane nitride semiconductor wafer and preparation thereof
US20060151797A1 (en) Wafer structure and epitaxial growth method for growing the same
US5863811A (en) Method for growing single crystal III-V compound semiconductor layers on non single crystal III-V Compound semiconductor buffer layers
US20050077512A1 (en) Nitride semiconductors on silicon substrate and method of manufacturing the same
US6051849A (en) Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US20090243043A1 (en) Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials
US6955977B2 (en) Single step pendeo-and lateral epitaxial overgrowth of group III-nitride epitaxial layers with group III-nitride buffer layer and resulting structures
US7273798B2 (en) Gallium nitride device substrate containing a lattice parameter altering element
US6649287B2 (en) Gallium nitride materials and methods
US6608327B1 (en) Gallium nitride semiconductor structure including laterally offset patterned layers
US20060228870A1 (en) Method of making group III-V nitride-based semiconductor crystal
US20060046511A1 (en) Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method
WO2002001608A2 (en) METHOD FOR ACHIEVING IMPROVED EPITAXY QUALITY (SURFACE TEXTURE AND DEFECT DENSITY) ON FREE-STANDING (ALUMINUM, INDIUM, GALLIUM) NITRIDE ((Al,In,Ga)N) SUBSTRATES FOR OPTO-ELECTRONIC AND ELECTRONIC DEVICES

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
REEP

Ref document number: 2002760146

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002760146

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2003529512

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2002760146

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10488379

Country of ref document: US