WO2003025988A1 - Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis - Google Patents

Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis Download PDF

Info

Publication number
WO2003025988A1
WO2003025988A1 PCT/DE2002/003221 DE0203221W WO03025988A1 WO 2003025988 A1 WO2003025988 A1 WO 2003025988A1 DE 0203221 W DE0203221 W DE 0203221W WO 03025988 A1 WO03025988 A1 WO 03025988A1
Authority
WO
WIPO (PCT)
Prior art keywords
iii
substrate
semiconductor layer
masked areas
nitride semiconductor
Prior art date
Application number
PCT/DE2002/003221
Other languages
English (en)
French (fr)
Inventor
Hans-Juergen Lugauer
Stefan Bader
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US10/488,379 priority Critical patent/US6927155B2/en
Priority to EP02760146A priority patent/EP1425784A1/de
Priority to JP2003529512A priority patent/JP2005503037A/ja
Publication of WO2003025988A1 publication Critical patent/WO2003025988A1/de

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Definitions

  • the present invention relates to a method for producing semiconductor layers based on III-V nitride semiconductors and in particular of low-defect semiconductor layers based on III-V nitride semiconductors.
  • III-V nitride semiconductors includes the materials derived from GaN or related to GaN as well as materials based thereon, for example ternary or quaternary mixed crystals.
  • this includes the materials AlN, InN, AlGaN (Al ⁇ _ x Ga x N, O ⁇ x ⁇ l), InGaN
  • III-V nitride semiconductor refers to the group of materials described above. Furthermore, this designation includes materials that are used to form buffer layers in the epitaxial production of layers of the material systems mentioned.
  • III-V nitride semiconductor layers III-V nitride semiconductor layers
  • substrate material which can be produced in particular with economically justifiable technical effort, is not available.
  • semiconductor layers based on III-V nitride semiconductors on substrates such as sapphire, spinel or silicon carbide. grow, which, however, have a different lattice constant compared to III-V nitride semiconductors.
  • dislocations When using sapphire, SiC and similar substrates with different lattice constants, dislocations with a density of approximately 10 8 to 10 10 cm 2 arise in the epitaxial layer. Charge dislocations can recombine at such dislocations and are thus, for example, used to generate light LEDs are no longer available.
  • ELOG process is therefore proposed, for example, for producing low-defect III-V nitride semiconductor layers.
  • a mask layer is first applied to a substrate in order to
  • the mask layer consists of a material that substantially does not allow crystal growth of a semiconductor layer based on III-V nitride semiconductor.
  • a semiconductor layer based on III-V nitride semiconductor is grown epitaxially on the unmasked regions of the substrate. As soon as the thickness of the III-V nitride semiconductor layer on the unmasked regions of the substrate exceeds the thickness of the mask layer, the III-V nitride semiconductor layer begins to grow together laterally over the masked regions until a completely closed epitaxial layer has formed.
  • the III-V nitride Since the III-V nitride Thus, the semiconductor layer essentially did not result from growing on the substrate but from lateral crystal growth, the closed III-V nitride semiconductor layer has a significantly smaller number of dislocations over the masked areas than over the non-masked areas of the substrate.
  • the ELOG process can be used to produce a few ⁇ m thick III-V nitride semiconductor layers with a relatively low dislocation density.
  • the ELOG process was originally developed for a sapphire substrate and therefore has disadvantages, particularly with other substrate materials. If the coefficient of thermal expansion of the grown III-V nitride semiconductor layer is greater than that of the substrate, as is the case for example with the combination Al x Ga ⁇ - x N on SiC, stress-induced cracks (cracks) occur during the cooling phase from the growth temperature to room temperature. in the
  • Epitaxial layer that can make the III-V nitride semiconductor unusable.
  • a substrate made of a material not based on III-V nitride semiconductors is first provided, onto which a mask layer is applied in order to form masked regions and unmasked regions on the substrate.
  • the mask layer consists of a material that essentially does not allow crystal growth of the layer to be grown based on III-V nitride semiconductor material.
  • the III-V nitride semiconductor layer is then grown starting from the non-masked regions of the substrate.
  • the mask layer is formed on the substrate in such a way that some of the masked regions are formed so wide that the III-V nitride semiconductor layer grows together over them masked areas is prevented, while the III-V nitride semiconductor layer only grows together over the remaining narrow masked areas.
  • This measure forms separate regions of III-V nitride semiconductor layers, as a result of which these III-V nitride semiconductor layers have a degree of freedom in the cooling phase to room temperature, by means of which they can contract in the lateral direction without being induced by voltage Cracks occur even if the III-V nitride semiconductor layer has a different coefficient of thermal expansion than the substrate.
  • the mask layer consists of stripe-shaped masked areas which are separated from one another by stripe-shaped non-asked areas.
  • the ratio of the number of narrow masked areas to the number of wide masked areas is preferably approximately between 1: 1 and 1: 4, ie every second to fifth, particularly preferably every third of the masked strips is formed as a wide strip.
  • the ratio of the width of the wide masked areas to the width of the narrow masked areas is advantageously greater than about 2, particularly preferably greater than about.
  • the substrate can consist of sapphire, spinel or silicon carbide
  • the mask layer consists, for example, of silicon oxide, silicon nitride, titanium oxide, zirconium oxide or a combination thereof.
  • the III-V nitride semiconductor layer is preferably grown on the substrate by means of metal organic chemical gas phase epitaxy (MOVPE).
  • MOVPE metal organic chemical gas phase epitaxy
  • a buffer layer made of, for example, ZnO or a nitride semiconductor material can be applied to the substrate before the mask layer is applied.
  • the present invention is explained in more detail below on the basis of a preferred exemplary embodiment with reference to the drawing.
  • the single figure shows a cross-sectional view of a semiconductor structure which has been produced in accordance with the method of the present invention.
  • the method according to the invention is based on the ELOG method described at the outset for producing low-defect III-V nitride semiconductor layers, which has been modified for improvement. A detailed description of the method according to the invention is therefore omitted, since the known basic features of the ELOG method and general semiconductor technology can be used, as are explained in detail, for example, in EP-A1-0 942 459 already mentioned.
  • the basis for the epitaxially growing semiconductor layer 3 is a substrate 1 made of a material not based on III-V nitride semiconductor, which has a lower thermal expansion coefficient than the III-V nitride semiconductor material to be grown.
  • silicon carbide (SiC) is used as the substrate, but it is also possible, for example, to use ZnS substrates, GaAs substrates, spinel (MgAl 2 0 4 ) substrates or Si substrates.
  • An additional buffer layer (not shown) can optionally be applied to this substrate 1, which reduces the difference in the lattice constants between the III-V nitride semiconductor layer to be grown and the substrate.
  • a ZnO layer, an MgO layer or a III-V nitride semiconductor layer (AlN, GaN, AlGaN, InGaN), which has not been produced by the method described here, is suitable as such a buffer layer. In principle, however, the method according to the present invention can also be carried out without such a buffer layer with the desired result.
  • a mask layer 2 is then first applied to the substrate 1 or to the buffer layer on the substrate 1.
  • this mask layer consists of masked areas 2a and 2b and of unmasked areas 2c between the masked areas 2a, 2b.
  • Both the masked and the non-masked regions 2a, 2b and 2c of the mask layer 2 are preferably designed in the form of strips. Alternatively, however, lattice structures and the like are also possible.
  • some of the masked strips are formed as narrow strips 2a and others as wide strips 2b.
  • the ratio of the width Wb of the wide strips 2b to the width Ws of the narrow strips 2a is preferably greater than 2, particularly preferably greater than 4.
  • Every third of the masked strips is designed as a wide strip 2b; depending on the application, every second to fifth strip is preferably formed as a wide strip 2b.
  • the width Ws of the narrow masked areas 2a is approximately 0.5 to 100 ⁇ m, particularly preferably approximately 5 to 20 ⁇ m; and the layer thickness D M of the mask layer 2 is approximately 0.01 to 5 ⁇ m, preferably 0.1 to 3 ⁇ m.
  • the material of the mask layer 2 is selected such that growth of a III-V nitride semiconductor layer thereon is prevented or at least greatly restricted, so that the epitaxial growth of the III-V nitride semiconductor layer 3 only from the non-masked regions 2c of the substrate 1 goes out.
  • Suitable materials for the mask layer 2 are, in particular, oxides and nitrides, such as, for example, silicon oxide (SiO x ), silicon nitride (Si x N y ), titanium oxide (TiO x ) and zirconium oxide (ZrO x ), or a multilayer structure composed of these components.
  • the mask layer 2 must also be able to withstand the temperatures of over 600 ° C. required for the growth of the semiconductor layer 3.
  • mask layers of Si0 2 , SiN x and SiO ⁇ _ x N x are particularly preferred.
  • the mask layer 2 is applied by means of conventional techniques such as, for example, vapor deposition, sputtering or CVD processes and subsequent free etching of the desired unmasked areas 2c.
  • a GaN semiconductor layer is then epitaxially grown on the substrate 1 provided with the mask layer 2.
  • the GaN semiconductor layer can be grown by any method for growing GaN semiconductor layers. Suitable techniques are, for example, organometallic chemical gas phase epitaxy (MOVPE), molecular beam epitaxy (MBE), halide chemical gas phase epitaxy (HVPE) or a combination of these known processes. While the MOVPE method is preferable for thinner semiconductor layers, the HVPE is more suitable for thicker semiconductor layers. Since these methods are already well known, a more detailed description of them is not given here.
  • MOVPE organometallic chemical gas phase epitaxy
  • MBE molecular beam epitaxy
  • HVPE halide chemical gas phase epitaxy
  • the epitaxial growth of the GaN semiconductor layer 3 proceeds exclusively or at least predominantly from the non-masked areas 2c Substrate 1, as shown in the figure. Only from the point in time at which the layer thickness of the grown semiconductor layer
  • the growth of the GaN semiconductor layer 3 also begins over the masked regions 2a and 2b of the mask layer, but here primarily in the lateral direction.
  • the closed GaN semiconductor layer 3 has a significantly smaller layer above the masked regions 2a and 2b
  • the dimensions layer 2 also contains wide masked regions 2b, the GaN semiconductor layer does not grow together completely. More specifically, the GaN semiconductor layer only grows together over the narrow masked regions 2a, while a gap 4 remains above the wide masked regions 2b, by which adjacent sections of the GaN semiconductor layer 3 are separated from one another.
  • the ratio of the widths of the narrow masked areas 2a and the wide masked areas 2b and the ratio of the number of narrow masked areas 2a and the wide masked areas 2b can be varied depending on the desired layer thickness D HL and the desired lateral extent W HL of the GaN semiconductor layer 3 can be set.
  • the method according to the present invention in the case of masked and unmasked regions of the mask layer 2 which are designed in the form of strips, strips of any length, for example approximately 20 to 50 ⁇ m wide, can be one Semiconductor layer 3 can be produced with a low dislocation density.
  • the method according to the present invention can also be combined with the conventional ELOG processing techniques.
  • EP-A2-0 874 405 it is proposed, for example, to first apply a first mask layer to a substrate and then to grow a first GaN semiconductor layer.
  • This first GaN semiconductor layer then serves as a base on which a second mask layer, which is arranged offset from the first mask layer, and then the actual GaN semiconductor layer is applied. This further reduces the number of dislocations that are still present in the first grown semiconductor layer.

Abstract

Bei dem erfindungsgemäßen Verfahren zur Herstellung defektarmer Halbleiterschichten auf Basis von III-V-Nitridhalbleitermaterial wird zunächst ein Substrat (1) aus einem nicht auf III-V-Nitridhalbleiter basierenden Material bereitgestellt, auf das eine Maskenschicht (2) aufgebracht wird, um auf dem Substrat maskierte Bereiche (2a, 2b) und nicht-maskierte Bereiche (2c) zu bilden. Anschließend wird, ausgehend von den nicht-maskierten Bereichen (2c) des Substrats (1) die III-V-Nitridhalbleiterschicht (3) aufgewachsen. Um die Entstehung von spannungsinduzierten Rissen während der Abkühlungsphase von der Wachstumstemperatur auf Raumtemperatur zu vermeiden, wird die Maskenschicht (2) derart auf dem Substrat (1) gebildet, dass einige der maskierten Bereiche (2b) so breit ausgebildet werden, dass ein Zusammenwachsen der III-V-Nitridhalbleiterschicht (3) über diesen breiten maskierten Bereichen (2b) verhindert wird, während ein Zusammenwachsen der III-V-Nitridhalbleiterschicht nur über den übrigen schmalen maskierten Bereichen (2a) erfolgt.

Description

Beschreibung
Verfahren zur Herstellung von Halbleiterschichten auf III -V- Nitridhalbleiter-Basis
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis und insbesondere von defektarmen Halbleiterschichten auf III- V-Nitridhalbleiter-Basis .
Unter den Begriff III-V-Nitridhalbleiter fallen im vorliegenden Zusammenhang die von GaN abgeleiteten oder mit GaN verwandten Materialien sowie darauf aufbauende, beispielsweise ternäre oder quaternäre Mischkristalle. Insbesondere fallen hierunter die Materialien AlN, InN, AlGaN (Alι_xGaxN, O≤x≤l) , InGaN
(Inι_xGaxN, O≤x≤l) , InAlN (In;L..xAlxN, O≤x≤l) und AIInGaN
(Al:ι.-x-yInxGayN, O≤x≤l, O≤y≤l) .
Im folgenden bezieht sich die Bezeichnung "III-V-Nitridhalbleiter" auf die oben beschriebene Gruppe von Materialien. Weiterhin umfaßt diese Bezeichnung Materialien, die zur Ausbildung von Pufferschichten bei der epitaktischen Herstellung von Schichten der angeführten Materialsysteme verwendet wer- den.
Es ist allgemein bekannt, dass eine Halbleiterschicht mit wenig Kristallfehlern am Besten auf einem Substrat wachsen kann, dessen Gitterkonstante etwa gleich derjenigen der auf- zuwachsenden Halbleiterschicht ist. Für Halbleiterschichten auf III-V-Nitridhalbleiter-Basis (im folgenden zumeist kurz als III-V-Nitridhalbleiterschicht bezeichnet) ist ein derartiges Substratmaterial, das insbesondere mit wirtschaftlich vertretbarem technischen Aufwand herstellbar ist, jedoch nicht verfügbar. Es besteht deshalb derzeit nur die Möglichkeit, Halbleiterschichten auf III-V-Nitridhalbleiter-Basis auf Substraten wie Saphir, Spinell oder Sliliziumcarbid auf- zuwachsen, die allerdings eine gegenüber III-V-Nitridhalblei- ter verschiedene Gitterkonstante besitzen.
Bei der Verwendung von Saphir, SiC und dergleichen Substraten mit unterschiedlichen Gitterkonstanten entstehen in der Epitaxieschicht jedoch Versetzungen mit einer Dichte von etwa 108 bis 1010 cm"2. An solchen Versetzungen können Ladungsträger nicht-strahlend rekombinieren und stehen somit beispielsweise für die Lichterzeugung in Leuchtdioden nicht mehr zur Verfügung.
Es ist deshalb bereits aus dem Stand der Technik bekannt, auf dem Substrat zunächst eine Pufferschicht zum Beispiel aus ZnO aufzubringen, um den Unterschied der Gitterkonstanten zwi- sehen III-V-Nitridhalbleiterschicht und der Aufwachs-Basis zu verringern. Da jedoch die Kristalleigenschaften von ZnO zum Beispiel auf einem Saphir-Substrat keine besonders gute Qualität aufweisen, ist es folglich sehr schwierig, auf dieser ZnO-Pufferschicht eine GaN-Halbleiterschicht mit guten Kri- Stalleigenschaften aufzuwachsen.
Zur Herstellung von defektarmen III-V-Nitridhalbleiterschich- ten wird deshalb beispielsweise das sogenannte ELOG-Verfahren vorgeschlagen. Bei diesem ELOG-Verfahren wird auf ein Sub- strat zunächst eine Maskenschicht aufgebracht, um auf dem
Substrat maskierte Bereiche und nicht-maskierte Bereiche zu bilden, wobei die Maskenschicht aus einem Material besteht, das im wesentlichen kein Kristallwachstum einer Halbleiterschicht auf III-V-Nitridhalbleiterbasis erlaubt. In einem zweiten Schritt wird auf die nicht-maskierten Bereiche des Substrats eine Halbleiterschicht auf III-V-Nitridhalbleiterbasis epitaktisch aufgewachsen. Sobald die Dicke der III-V- Nitridhalbleiterschicht auf den nicht-maskierten Bereichen des Substrats die Dicke der Maskenschicht übersteigt, beginnt die III-V-Nitridhalbleiterschicht seitlich über die maskierten Bereiche zusammenzuwachsen, bis sich eine vollständig geschlossen Epitaxieschicht gebildet hat. Da die III-V-Nitrid- halbleiterschicht somit im wesentlichen nicht durch Wachsen auf dem Substrat, sondern durch ein seitliches Kristallwachstum entstanden ist, weist die geschlossene III-V-Nitridhalbleiterschicht über den maskierten Bereichen eine deutlich ge- ringere Anzahl an Versetzungen als über den nicht-maskierten Bereichen des Substrats auf. Mittels des ELOG-Verfahrens lassen sich einige μm dicke III-V-Nitridhalbleiterschichten mit einer relativ geringen Versetzungsdichte herstellen.
Beispiele für ein solches ELOG-Verfahren sind in der EP-A2- 0 874 405 und der EP-A1-0 942 459 offenbart.
Das ELOG-Verfahren wurde ursprünglich für ein Substrat aus Saphir entwickelt und zeigt deshalb insbesondere bei anderen Substratmaterialien Nachteile. Ist der thermische Ausdehnungskoeffizient der aufgewachsenen III-V-Nitridhalbleiterschicht größer als der des Substrats, wie es zum Beispiel bei der Kombination AlxGaι-xN auf SiC der Fall ist, entstehen während der Abkühlungsphase von der Wachstumstemperatur auf Raumtemperatur spannungsinduzierte Risse (Cracks) in der
Epitaxieschicht, die den III-V-Nitridhalbleiter unbrauchbar machen können.
Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zur Herstellung von defektarmen Halbleiterschichten auf III-V-Nitridhalbleiter-Basis vorzusehen, das auch bei Unterschieden des thermischen Ausdehnungskoeffizienten der aufgewachsenen III-V-Nitridhalbleiterschicht und des Substrats, insbesondere wenn der thermische Ausdehnungs- koeffizient des Substrats kleiner ist als der der aufzuwachsenden III-V-Nitridhalbleiterschicht, zu zufriedenstellenden Ergebnissen führt.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen von Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche . Gemäß der vorliegenden Erfindung wird zunächst ein Substrat aus einem nicht auf III-V-Nitridhalbleiter basierenden Material bereitgestellt, auf das eine Maskenschicht aufgebracht wird, um auf dem Substrat maskierte Bereiche und nicht-mas- kierte Bereiche zu bilden. Die Maskenschicht besteht dabei aus einem Material, das im wesentlichen kein Kristallwachstum der aufzuwachsenden Schicht auf Basis von III-V-Nitridhalb- leitermaterial erlaubt. Anschließend wird, ausgehend von den nicht-maskierten Bereichen des Substrats die III-V-Nitridhalbleiterschicht aufgewachsen. Um die Entstehung von span- nungsinduzierten Rissen während der Abkühlungsphase von der Wachstumstemperatur auf Raumtemperatur zu vermeiden, wird die Maskenschicht derart auf dem Substrat gebildet, dass einige der maskierten Bereiche so breit ausgebildet werden, dass ein Zusammenwachsen der III-V-Nitridhalbleiterschicht über diesen breiten maskierten Bereichen verhindert wird, während ein Zusammenwachsen der III-V-Nitridhalbleiterschicht nur über den übrigen schmalen maskierten Bereichen erfolgt. Durch diese Maßnahme werden voneinander getrennte Bereiche von III-V-Ni- tridhalbleiterschichten gebildet, wodurch diese III-V-Ni- tridhalbleiterschichten in der Abkühlungsphase auf Raumtemperatur einen Freiheitsgrad besitzen, durch den sie sich in lateraler Richtung zusammenziehen können, ohne dass spannungs- induzierte Risse entstehen, auch wenn die III-V-Nitridhalbleiterschicht einen anderen thermischen Ausdehnungskoeffizienten als das Substrat aufweist.
In einer bevorzugten Ausführungsform besteht die Masken- schicht aus streifenförmigen maskierten Bereichen, die durch streifenförmige nicht- askierte Bereiche voneinander getrennt sind.
Das Verhältnis der Anzahl der schmalen maskierten Bereiche zu der Anzahl der breiten maskierten Bereiche liegt vorzugsweise etwa zwischen 1:1 und 1:4, d.h. es wird beispielsweise jeder zweite bis fünfte, besonders bevorzugt jeder dritte der maskierten Streifen als breiter Streifen ausgebildet. Das Verhältnis der Breite der breiten maskierten Bereiche zu der Breite der schmalen maskierten Bereiche ist vorteilhafterweise größer als etwa 2, besonders bevorzugt größer als etwa .
Das Substrat kann aus Saphir, Spinell oder Siliziumcarbid bestehen, und die Maskenschicht besteht beispielsweise aus Siliziumoxid, Siliziumnitrid, Titanoxid, Zirkonoxid oder ei- ner Kombination daraus.
Vorzugsweise wird die III-V-Nitridhalbleiterschicht mittels metallorganisch-chemischer Gasphasenepitaxie (MOVPE) auf das Substrat aufgewachsen.
Um die Versetzungsdichte in der aufgewachsenen III-V-Nitridhalbleiterschicht weiter zu reduzieren, kann auf dem Substrat vor dem Aufbringen der Maskenschicht eine Pufferschicht zum Beispiel aus ZnO oder aus einem Nitrid-Halbleitermaterial aufgebracht werden.
Die vorliegende Erfindung wird nachfolgend anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Die einzige Figur zeigt dabei eine Querschnittsansicht einer Halbleiterstruktur, die gemäß dem Verfahren der vorliegenden Erfindung hergestellt worden ist.
Das erfindungsgemäße Verfahren basiert auf dem eingangs beschriebenen ELOG-Verfahren zur Herstellung defektarmer III-V- Nitridhalbleiterschichten, welches zur Verbesserung abgewandelt wurde. Auf eine detaillierte Darstellung des erfindungsgemäßen Verfahrens wird deshalb verzichtet, da auf die bekannten Grundzüge des ELOG-Verfahrens und der allgemeinen Halbleitertechnologie zurückgegriffen werden kann, wie sie beispielsweise ausführlich in der bereits erwähnten EP-AI- 0 942 459 erläutert sind. Wie im Querschnitt der Figur dargestellt, dient als Basis für die epitaktisch aufzuwachsende Halbleiterschicht 3 ein Substrat 1 aus einem nicht auf III-V-Nitridhalbleiter basierenden Material, das einen geringeren thermischen Ausdehnungskoeffizienten aufweist als das aufzuwachsende III-V-Nitrid- halbleitermaterial . Als Substrat wird beispielsweise Silizi- umcarbid (SiC) verwendet, es können aber beispielsweise auch ZnS-Substrate, GaAs-Substrate, Spinell (MgAl204) -Substrate oder Si-Substrate eingesetzt werden.
Auf diesem Substrat 1 kann wahlweise eine zusätzliche Pufferschicht (nicht dargestellt) aufgebracht werden, welche den Unterschied in den Gitterkonstanten zwischen der aufzuwachsenden III-V-Nitridhalbleiterschicht und dem Substrat verrin- gert. Als derartige Pufferschicht eignet sich beispielsweise eine ZnO-Schicht, eine MgO-Schicht oder eine III-V-Nitridhalbleiterschicht (AlN, GaN, AlGaN, InGaN) , die nicht mittels des hier beschriebenen Verfahrens hergestellt worden ist. Grundsätzlich ist das Verfahren gemäß der vorliegenden Erfin- düng aber auch ohne eine solche Pufferschicht mit dem gewünschten Ergebnis durchführbar.
Auf das Substrat 1 bzw. auf die Pufferschicht auf dem Substrat 1 wird dann zunächst eine Maskenschicht 2 aufgebracht . Wie in der Querschnittsansicht deutlich zu erkennen, besteht diese Maskenschicht aus maskierten Bereichen 2a und 2b und aus nicht-maskierten Bereichen 2c zwischen den maskierten Bereichen 2a, 2b. Vorzugsweise sind sowohl die maskierten als auch die nicht-maskierten Bereiche 2a, 2b und 2c der Masken- Schicht 2 streifenformig ausgebildet. Alternativ sind jedoch auch Gitterstrukturen und dergleichen möglich. Gemäß der vorliegenden Erfindung sind einige der maskierten Streifen als schmale Streifen 2a und andere als breite Streifen 2b ausgebildet . Das Verhältnis der Breite Wb der breiten Streifen 2b zu der Breite Ws der schmalen Streifen 2a ist vorzugsweise größer als 2, besonders bevorzugt größer als 4. Das optimale Verhältnis der Breiten Wb : Ws hängt dabei ins- besondere von der gewünschten Schichtdicke DHL der anschließend aufzuwachsenden Halbleiterschicht 3 ab. In dem dargestellten bevorzugten Ausführungsbeispiel der Erfindung ist jeder dritte der maskierten Streifen als breiter Streifen 2b ausgebildet; je nach Anwendungsfall wird vorzugsweise jeder zweite bis fünfte Streifen als breiter Streifen 2b gebildet.
Die Breite Ws der schmalen maskierten Bereiche 2a beträgt etwa 0,5 bis 100 μm, besonders bevorzugt etwa 5 bis 20 μm; und die Schichtdicke DM der Maskenschicht 2 beträgt etwa 0,01 bis 5 μm, vorzugsweise 0,1 bis 3 μm.
Das Material der Maskenschicht 2 ist derart gewählt, dass ein Wachstum einer III-V-Nitridhalbleiterschicht darauf verhin- dert oder zumindest stark eingeschränkt ist, so dass das epitaktische Aufwachsen der III-V-Nitridhalbleiterschicht 3 nur von den nicht-maskierten Bereichen 2c des Substrats 1 ausgeht. Geeignete Materialien für die Maskenschicht 2 sind insbesondere Oxide und Nitride, wie beispielsweise Siliziumoxid (SiOx) , Siliziumnitrid (SixNy) , Titanoxid (TiOx) und Zir- konoxid (ZrOx) , oder eine MehrschichtStruktur aus diesen Komponenten. Die Maskenschicht 2 muss außerdem den für das Aufwachsen der Halbleiterschicht 3 erforderlichen Temperaturen von über 600 °C standhalten können. Besonders bevorzugt sind deshalb Maskenschichten aus Si02, SiNx und SiOι_xNx. Die Mas- kenschicht 2 wird mittels herkömmlicher Techniken wie beispielsweise Bedampfen, Sputtern oder CVD-Verfahren und anschließendem Freiätzen der gewünschten nicht-maskierten Bereiche 2c aufgebracht.
Anschließend wird auf das mit der Maskenschicht 2 versehene Substrat 1 eine GaN-Halbleiterschicht epitaktisch aufgewachsen. Unter einem GaN-Halbleiter wird im Rahmen des vorliegen den Ausführungsbeispieles ein Halbleitermaterial mit der For- mel InxGayAlzN verstanden, wobei O≤x≤l, 0<y≤l, O≤z≤l und x+y+z=l gilt. Die GaN-Halbleiterschicht kann durch ein beliebiges Verfahren zum Aufwachsen von GaN-Halbleiterschichten aufgewachsen werden. Geeignete Techniken sind beispielsweise die metallorganisch-chemische Gasphasenepitaxie (MOVPE) , die Molekular- strahlepitaxie (MBE) , die halogenid-chemische Gasphasenepitaxie (HVPE) oder eine Kombination dieser bekannten Verfahren. Während das MOVPE-Verfahren bei dünneren Halbleiterschichten zu bevorzugen sind, eignet sich die HVPE eher für dickere Halbleiterschichten. Da diese Verfahren bereits hinlänglich bekannt sind, wird auf eine detailliertere Beschreibung derselben an dieser Stelle verzichtet.
Da die maskierten Bereiche 2a und 2b der Maskenschicht 2 aufgrund der Materialwahl der Maskenschicht 2 ein epitaktisches Wachstum der GaN-Halbleiterschicht verhindern oder zumindest deutlich erschweren, geht das epitaktische Wachstum der GaN- Halbleiterschicht 3 ausschließlich oder zumindest überwiegend von den nicht-maskierten Bereichen 2c des Substrats 1 aus, wie dies in der Figur dargestellt ist. Erst ab dem Zeitpunkt, zu dem die Schichtdicke der aufgewachsenen Halbleiterschicht
3 die Schichtdicke der Maskenschicht 2 übersteigt, beginnt das Wachstum der GaN-Halbleiterschicht 3 auch über den maskierten Bereichen 2a und 2b der Maskenschicht, hier allerdings vornehmlich in lateraler Richtung.
Da die GaN-Halbleiterschicht 3 somit wie bei den bekannten ELOG-Verfahren im wesentlichen nicht durch Wachsen auf dem Substrat 1, sondern durch ein seitliches Kristallwachstum entsteht, weist die geschlossene GaN-Halbleiterschicht 3 über den maskierten Bereichen 2a und 2b eine deutlich geringere
Anzahl an Versetzungen 5 als über den nicht-maskierten 2c Bereichen des Substrats 1 auf. Es lassen sich deshalb einige μm dicke GaN-Halbleiterschichten mit einer relativ geringen Versetzungsdichte 5 herstellen.
Da im Gegensatz zu den herkömmlichen ELOG-Verfahren jedoch bei dem Verfahren gemäß der vorliegenden Erfindung die Mas- kenschicht 2 auch breite maskierte Bereiche 2b enthält, wächst die GaN-Halbleiterschicht nicht vollständig zusammen. Genauer gesagt, wächst die GaN-Halbleiterschicht nur über den schmalen maskierten Bereichen 2a zusammen, während über den breiten maskierten Bereichen 2b ein Zwischenraum 4 verbleibt, durch den benachbarte Abschnitte der GaN-Halbleiterschicht 3 voneinander getrennt sind.
Das Verhältnis der Breiten der schmalen maskierten Bereiche 2a und der breiten maskierten Bereiche 2b sowie das Verhältnis der Anzahl der schmalen maskierten Bereiche 2a und der breiten maskierten Bereiche 2b können je nach gewünschter Schichtdicke DHL und gewünschter lateraler Ausdehnung WHL der GaN-Halbleiterschicht 3 variabel eingestellt werden.
Aufgrund der Zwischenräume 4 zwischen benachbarten Bereichen der aufgewachsenen GaN-Halbleiterschicht 3 und dem damit verbundenen Freiheitsgrad in lateraler Richtung können sich diese einzelnen Bereiche in der Abkühlungsphase von der Auf- wachstemperatur auf Raumtemperatur in lateraler Richtung zusammenziehen, ohne dass spannunmgsinduzierte Risse in den Halbleiterschichten 3 erzeugt werden, wenn der thermische Ausdehnungskoeffizient des Substrats 1 kleiner als derjenige der GaN-Halbleiterschicht 3 ist. Dies ist beispielsweise der Fall bei einer AlxGaι-xN-Schicht 3 auf einem SiC-Substrat 1. In dem entgegengesetzten Fall, d.h. wenn der thermische Ausdehnungskoeffizient des Substrats 1 größer als derjenige der aufgewachsenen Halbleiterschicht 3 ist, treten ebenfalls keine Verspannungen in der Halbleiterschicht 3 auf, die mög- licherweise zu fehlerhaften GaN-Halbleiterschichten führen können. Dieser Fall tritt zum Beispiel bei einer AlxGaι_xN- Schicht 3 auf einem Saphir-Substrat 1 ein.
Somit können durch das Verfahren gemäß der vorliegenden Er- findung, im Falle von streifenformig ausgebildeten maskierten und nicht-maskierten Bereichen der Maskenschicht 2, beliebig lange, beispielsweise etwa 20 bis 50 μm breite Streifen einer Halbleiterschicht 3 mit einer geringen Versetzungsdichte hergestellt werden.
Das Verfahren gemäß der vorliegenden Erfindung kann auch mit den herkömmlichen ELOG-Verfahrenstechniken kombiniert werden. In der EP-A2-0 874 405 wird beispielsweise vorgeschlagen, zunächst eine erste Maskenschicht auf einem Substrat aufzubringen und darüber eine erste GaN-Halbleiterschicht aufzuwachsen. Diese erste GaN-Halbleiterschicht dient dann als Basis, auf der eine zweite Maskenschicht, welche versetzt zu der ersten Maskenschicht angeordnet ist, und dann die eigentliche GaN-Halbleiterschicht aufgebracht wird. Hierdurch wird die Anzahl an Versetzungen, die noch in der ersten aufgewachsenen Halbleiterschicht vorhanden sind, weiter reduziert. In diesem Fall ist es beispielsweise denkbar, die zweite Maskenschicht und die zweite GaN-Halbleiterschicht mittels des Verfahrens gemäß der vorliegenden Erfindung aufzubringen, um die Vorteile der beiden Ausführungsformen miteinander zu kombinieren.

Claims

Patentansprüche
1. Verfahren zur Herstellung einer III-V-Nitridhalbleiterschicht (3), insbesondere auf GaN-Basis, mit den Verfah- rensschritten: a) Bereitstellen eines Substrats (1) aus einem nicht auf III-V-Nitridhalbleiter basierenden Material; b) Aufbringen einer Maskenschicht (2) auf das Substrat
(1) , um auf dem Substrat maskierte Bereiche (2a, 2b) und nicht-maskierte Bereiche (2c) zu bilden, wobei die Maskenschicht aus einem Material besteht, das im wesentlichen kein Kristallwachstum einer III-V-Nitridhalbleiterschicht erlaubt; und c) Aufwachsen einer III-V-Nitridhalbleiterschicht (3) , ausgehend von den nicht-maskierten Bereichen (2c) des
Substrats (1) , dadurch gekennzeichnet, dass die Maskenschicht (2) derart auf dem Substrat (1) gebildet wird, dass einige der maskierten Bereiche (2b) so breit ausgebildet werden, dass in Schritt c) ein Zusammenwachsen der III-V-Nitridhalbleiterschicht (3) über diesen breiten maskierten Bereichen (2b) verhindert wird, während über den übrigen schmalen maskierten Bereichen (2a) ein Zusammenwachsen der III-V-Nitridhalbleiterschicht erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der thermische Ausdehnungskoeffizient des Substrats (1) kleiner ist als der der aufzuwachsenden III-V-Nitrid- halbleiterschicht .
3. Verfahren nach Anspruch 1 oder 2 , dadurch gekennzeichnet, dass die Maskenschicht (2) aus streifenförmigen maskierten Bereichen (2a, 2b) besteht, die durch streifenförmige nicht-maskierte Bereiche (2c) voneinander getrennt (4) sind.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Verhältnis der Anzahl der schmalen maskierten Be- reiche (2a) zu der Anzahl der breiten maskierten Bereiche (2b) etwa zwischen 1:1 und 1:4 liegt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , dass das Verhältnis der Breite (Wb) der breiten maskierten Bereiche (2b) zu der Breite (Ws) der schmalen maskierten Bereiche (2a) größer als etwa 2 ist.
6. Verfahren nach Anspruch 4 , dass das Verhältnis der Breite (Wb) der breiten maskierten Bereiche (2b) zu der Breite (Ws) der schmalen maskierten Bereiche (2a) größer als etwa 4 ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Breite (Ws) der schmalen maskierten Bereiche (2a) etwa 0,5 bis 100 μm beträgt.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substrat (1) aus Saphir, Spinell oder Silizium- carbid besteht .
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Maskenschicht (2) aus Siliziumoxid, Siliziumnitrid, Titanoxid, Zirkonoxid oder einer Kombination daraus besteht .
10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Maskenschicht (2) etwa 0,01 bis 5 μm beträgt .
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aufwachsen der III-V-Nitridhalbleiterschicht (3) in Schritt c) mittels metallorganisch-chemischer Gasphasenepitaxie (MOVPE) durchgeführt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf dem Substrat (1) vor dem Aufbringen der Maskenschicht (2) in Schritt b) eine Pufferschicht aufgebracht wird.
13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die Pufferschicht aus ZnO oder aus einer Nitrid-Halbleiterschicht besteht.
PCT/DE2002/003221 2001-08-31 2002-09-02 Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis WO2003025988A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/488,379 US6927155B2 (en) 2001-08-31 2002-09-02 Process for producing semiconductor layers based on III-V nitride semiconductors
EP02760146A EP1425784A1 (de) 2001-08-31 2002-09-02 Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis
JP2003529512A JP2005503037A (ja) 2001-08-31 2002-09-02 Ｉｉｉ−ｖ−ニトリド半導体をベースとする半導体層の製造法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10142656.9 2001-08-31
DE10142656A DE10142656A1 (de) 2001-08-31 2001-08-31 Verfahren zur Herstellung von Halbleiterschichten auf III-V-Nitridhalbleiter-Basis

Publications (1)

Publication Number Publication Date
WO2003025988A1 true WO2003025988A1 (de) 2003-03-27

Family

ID=7697227

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2002/003221 WO2003025988A1 (de) 2001-08-31 2002-09-02 Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis

Country Status (5)

Country Link
US (1) US6927155B2 (de)
EP (1) EP1425784A1 (de)
JP (1) JP2005503037A (de)
DE (1) DE10142656A1 (de)
WO (1) WO2003025988A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027841B4 (de) * 2005-06-15 2013-03-21 International Rectifier Corp. Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils
EP3696300A1 (de) * 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen
CN115145108A (zh) * 2022-09-05 2022-10-04 上海传芯半导体有限公司 Euv级衬底、euv掩模基版、euv掩模版及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10250915B4 (de) * 2002-10-31 2009-01-22 Osram Opto Semiconductors Gmbh Verfahren zur Abscheidung eines Materials auf einem Substratwafer
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
US8574968B2 (en) * 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
US20100025727A1 (en) * 2008-08-04 2010-02-04 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
US20120094434A1 (en) * 2008-08-04 2012-04-19 Benjamin Allen Haskell Enhanced spontaneous separation method for production of free-standing nitride thin films, substrates, and heterostructures
DE102016103358A1 (de) 2016-02-25 2017-08-31 Osram Opto Semiconductors Gmbh Laserbarren mit gräben
DE102019103756A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
WO2001027980A1 (en) * 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
EP1111663A2 (de) * 1999-12-20 2001-06-27 Nitride Semiconductors Co., Ltd. Galliumnitrid-Verbindungshalbleiterbauelement und Herstellungsverfahren
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0874405A3 (de) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. Element auf Basis von GaN mit niedriger Versetzungsdichte, seine Verwendung und Herstellungsverfahren
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000055893A1 (fr) * 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
EP1184897A1 (de) * 1999-03-17 2002-03-06 Mitsubishi Cable Industries, Ltd. Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
WO2001027980A1 (en) * 1999-10-14 2001-04-19 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of group iii-nitride layers
EP1111663A2 (de) * 1999-12-20 2001-06-27 Nitride Semiconductors Co., Ltd. Galliumnitrid-Verbindungshalbleiterbauelement und Herstellungsverfahren
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006027841B4 (de) * 2005-06-15 2013-03-21 International Rectifier Corp. Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils
EP3696300A1 (de) * 2019-02-18 2020-08-19 Aixatech GmbH Verfahren zur herstellung eines verbundmaterialkörpers insbesondere für die verwendung bei der herstellung von elektronischen oder optoelektronischen bauelementen
CN115145108A (zh) * 2022-09-05 2022-10-04 上海传芯半导体有限公司 Euv级衬底、euv掩模基版、euv掩模版及其制造方法

Also Published As

Publication number Publication date
EP1425784A1 (de) 2004-06-09
DE10142656A1 (de) 2003-03-27
US6927155B2 (en) 2005-08-09
JP2005503037A (ja) 2005-01-27
US20040266157A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
DE602004003910T2 (de) Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat
DE69918643T2 (de) GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
EP1604390B9 (de) Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen
DE60030279T2 (de) Halbleiterbasis, ihre herstellungsmethode und halbleiterkristallherstellungsmethode
DE60133303T2 (de) Halbleitergrundmaterial und verfahren zu seiner herstellung
DE4040356C2 (de)
DE112004000383T5 (de) Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben
DE10114029A1 (de) III-V-Halbleiter und Verfahren zu seiner Herstellung
DE10313062A1 (de) Auf Nitrid der Gruppe III basierendes Halbleitersubstrat und Verfahren zu seiner Herstellung
EP0903792A2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern
WO2003054939A1 (de) Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
WO2008132204A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE102018213437B4 (de) Verfahren zur Herstellung von Galliumnitridsubstrat unter Verwendung von Hydrid-Gasphasenepitaxie
DE3335189A1 (de) Verfahren zum herstellen einer heterostruktur
DE10320160A1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
DE102014015782B4 (de) Verfahren zur Herstellung von Galliumnitridmaterialien und Halbleitervorlage
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2003025988A1 (de) Verfahren zur herstellung von halbleiterschichten auf iii-v-nitridhalbleiter-basis
WO2014019752A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2014048991A2 (de) Optoelektronisches bauelement mit einer schichtstruktur
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
DE10034263B4 (de) Verfahren zur Herstellung eines Quasisubstrats
DE3313163A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FR GB GR IE IT LU MC NL PT SE SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
REEP Request for entry into the european phase

Ref document number: 2002760146

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002760146

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2003529512

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2002760146

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10488379

Country of ref document: US