-
Hintergrund der Erfindung
-
(a) Feld der Erfindung
-
Die
Erfindung betrifft einen Internet-Protokoll-Schichtprozessor (Internet-Protokoll:
IP) für
die Verwendung in SAR (Segmentation and Reassemblage; Segmentierung
und Wiederzusammensetzung) eines AAL5-Rahmens in einen ATM-Schaltsystem (ATM:
Asynchronous Transfer Mode; Asynchroner Übertragungsmodus).
-
(b) Beschreibung der zugehörigen Technik
-
in
einem IP-Paketübertragungssystem
in einem konventionellen ATM-Schaltsystem werden zunächst ATM-Zellen
eines AAL5-Rahmens in einem SAR-Abschnitt (im folgenden einfach
als SAR bezeichnet) über
die ATM-Schnittstelle unter Einsatz einer virtuellen Kanalverbindung
(VCC) empfangen. Die Bestimmung der IP-Pakete ist durch ein höherrangiges
System wie Software bestimmt, die auf einer CPU abläuft, um
den AAL5-Rahmen
für eine IP-Kopfverarbeitung
zu sammeln, nachdem die ATM-Zellen in einem AAL5-Rahmen zusammengesetzt
wurden. Anschliessend wird eine Übertragung von
dem höherrangigen
System zum SAR durch Zuweisen des VPI (virtual path identifier;
virtueller Durchgangs-Identifizier)/VCI (virtual channel identifier;
virtueller Kanal-Identifizierer)
der Ziele angefordert.
-
Die
JP 09098189 A offenbart
ein „Network Repeater
System” in
dem „Disassemblieren” und „Assemblieren” durchgeführt wird.
-
Sanjay
Kapoor beschreibt in „Building
Hybrid ATM Networks”,
New Telecom Quarterly, ISSN 1070-3063, Nr. 1, 1996, Seiten 52–56, ein
hybrides Ethernet-ATM-Netzwerk unter Verwendung einer LAN-Emulation.
-
1 zeigt
ein Beispiel eines konventionellen IP-Paket-Übertragungssystems in einem ATM-Schaltsystem.
Ein SAR 51 empfängt
ATM-Zellen eines AAL5-Rahmens über
eine ATM-Schnittstelle 56, speichert die empfangenen ATM-Zellen
in einem SAR-Rahmenpuffer 52 für jedes
VCC, das die ATM-Zellen empfangen hat, und zeichnet gleichzeitig die
empfangene Information wie eine empfangene VPI/VCI, die Anzahl der
empfangenen Zellen und CRC-Berechnung in dem Beschreibungsfeld eines SAR-Steuerspeichers 53 auf.
Nach dem Empfang der ersten Zelle bis zur letzten Zelle des AAL5-Rahmens
und der Wiederzusammensetzung dieser ATM-Zellen in einen AAL5-Rahmen liefert das
SAR 51 eine Empfangsmitteilung an die CPU 55.
-
Wie
in 2 dargestellt umfasst der AAL5-Rahmen eine CPCS-PTU-Nutzlast,
ein PAD und einen CPCS-PDU-Trailer, eine CPCS-PDU-Nutzlast einschliesslich
eines RFC 1483-Kopfes und eines IP-Datagramms. Der RFC1483-Kopf
und das IP-Datagramm haben einen in 3 dargestellten
Aufbau.
-
Nachdem
die CPU 55 die Empfangsmitteilung empfangen hat, findet
die CPU 55 gemäss 1 die
Information des AAL5-Rahmens aus dem Beschreibungsfeld des SAR-Steuerspeichers 53, sammelt
den AAL5-Rahmen aus dem Rahmenpuffer 52 und macht eine
Kopie desselben in einem lokalen CPU-Speicher 54. Das IP-Datagramm
wird in dem CPCS-PDU-Nutzlast des AAL5-Rahmens der 2 verkapselt,
und es ist möglich
zu entscheiden, ob die Verkapselung des IP-Datagramms vollständig ist oder
nicht, basierend auf einem LLC/OUI/PID-Kopf des RFC1483-Kopfabschnittes,
der dem Kopf des IP-Datagramms zugefügt ist.
-
Die
CPU 55 (und somit Software) bestätigt, ob der Kopf korrekt ist
durch Überprüfen der
Version, der Kopflänge
und der Prüfsumme
des IP-Kopfes im IP-Datagramm. Zusätzlich vermindert die Software den
Wert eines TTL-Feldes (Time-to-life; Lebensdauer) in dem Kopf und
verwirft das IP-Datagramm, nachdem der Wert des TTL-Feldes auf Null
oder weniger reduziert ist. Das IP-Datagramm mit einem normalen
oder korrekten IP-Kopf und einem positiven Wert des TTL-Feldes wird
zum nächsten
Sprung (oder zum nächsten
Ziel) übertragen.
Zu diesem Zweck wird ein Ziel in einer Routing-Tabelle aufgefunden,
die durch ein Schicht-3-Routing-Protokoll gebildet ist, basierend
auf der Zieladresse im IP-Kopf, wodurch die Bestimmung des IP-Datagramms
ermittelt wird. Das IP-Datagramm mit dem so bestimmten Ziel wird
erneut einer Überprüfung der
Kopfprüf-Summe
unterzogen, um so den IP-Kopf erneut zu schreiben. Anschliessend
wird dem IP-Datagramm ein RFC-Kopf zugefügt, es wird in den AAL5-Rahmen
verkapselt und vom SAR 51 zu dem bestimmten Ziel übertragen,
nachdem die CPU 55 die Übertragung
vom SAR 51 durch Bezeichnen von VPI/VCI des Ziels angefordert
hat.
-
Bei
dem oben beschriebenen konventionellen IP-Schichtprozessor sammelt
die Software den vom SAR empfangenen AAL5-Rahmen und betreibt die
IP-Kopfverarbeitung gefolgt durch die Übertragung desselben unter
Verwendung des SAR. Dies verursacht eine lange Zeitspanne aufgrund
der Übertragung
des AAL5-Rahmens zwischen dem SAR und der Software und wegen der
geringen Verarbeitungsgeschwindigkeit durch Software, wodurch der
Durchsatz der IP-Datagrammübertragung
vermindert ist.
-
Die
Patentveröffentlichung
JP-A-9-98189 schlägt einen
IP-Schichtprozessor vor, wobei ein Controller, der äquivalent
zu dem oben beschriebenen SAR ist, eine zusätzliche Funktion zum Verarbeiten
der Routing-Tabelle und des IP-Kopfes aufweist, wodurch der IP-Kopf
in dem empfangenen AAL5-Rahmen verarbeitet wird und das Ziel durch den
Controller aufgefunden wird. Dies ermöglicht eine automatische Übermittlung
(oder Übertragung) des
AAL5-Rahmens ohne Einsatz von Verarbeitung durch Software, wodurch
der Durchsatz des IP-Schichtprozessors erhöht wird.
-
Falls
jedoch in dem vorgeschlagenen IP-Schichtprozessor der IP-Kopf einen
Defekt aufweist, kann die automatische Übertragung des AAL5-Rahmens
nicht eine Funktion zum Verwerfen den IP-Datagramms oder zur Erzeugung
einer Fehlernachricht, die zur Quelladresse rückzuführen ist, aufweisen.
-
Bei
einigen VCCs kann ein anderes Protokoll als das IP-Protokoll verwendet
werden, und desweiteren kann auch eine Anzahl von Protokollen in
einem einzigen VCC gemäss
dem RFC1483-Standard verwendet werden, bei dem die Protokolle in
einer Anzahl von Paketen, die in dem RFC1483-Kopf verkapselt sind,
identifiziert werden. Selbst bei dem automatischen Übertragen,
das in der oben bestehenden Veröffentlichung
vorgeschlagen ist, arbeitet dementsprechend der VPI/VCI oder RFC1483-Kopfabschnitt
nicht für
die IP-Kopfverarbeitung, was es erforderlich macht, das andere Protokoll
als das IP-Protokoll
zur Software zu übertragen
oder den AAL5-Rahmen zu verwerfen, falls Software zur Unterstützung dieser
Verarbeitung nicht vorhanden ist.
-
Falls
desweiteren eine grosse Zielsuchtabelle mit einer grossen Anzahl
von Einträgen
verwendet wird, ist eine lange Zeitspanne für das Auffinden erforderlich.
Somit kann es bei dem in der Veröffentlichung
vorgeschlagenen automatischen Übertragen auftreten, dass
eine zweite Zelle oder eine folgende Zelle des AAL5-Rahmens ankommt,
oder dass die erneute Zusammensetzung des AAL5-Rahmens beendet ist,
bevor die Zielfindung basierend auf der ersten Zelle des AAL5-Rahmens
vervollständigt
ist. Dies bedeutet, dass die grosse Zielsuchtabelle ein Problem
dahingehend verursachen kann, dass die Zeitsteuerung zwischen der
Beendigung der Zielfindung und der Beendigung der Rahmenzusammensetzung nicht
sichergestellt ist, was die Auslegung der Zeitsteuerung des IP-Schichtprozessors
verkompliziert.
-
Desweiteren
sind, wie im Fall von IFMP (RFC1943), Schicht-3-Flussschaltung und
eine Sicherungsfunktion in dem IP-Schichtverarbeiten enthalten,
was manchmal in der Zuweisung eines eigenen VPI/VCI zu einem speziellen
Fluss (wie Datenfluss zwischen Zieladresse und Quelladresse oder einer
Reihe von Paketen, die auf einem höherschichtigen Protokoll fliessen)
resultiert, zusätzlich
zu der Zuweisung eines Vorgabe-VPI-VCI an eine spezielle IP-Bestimmungsadresse.
Dies erfordert die Verwendung einer Anzahl von Suchtabellen für unterschiedliche
Suchbedingungen.
-
Zusammenfassung der Erfindung
-
Angesichts
des obenstehenden ist es eine Aufgabe der Erfindung, einen IP-Schichtprozessor
zu schaffen, der die Belastung einer CPU reduzieren kann.
-
Es
ist eine weitere Aufgabe der Erfindung, einen IP-Schichtprozessor
zu schaffen, der es ermöglicht,
dass eine Anzahl von Schicht-3-Protokollen auf einer einzelnen ATM-Schnittstelle existiert.
-
Es
ist eine weitere Aufgabe der Erfindung, einen IP-Schichtprozessor
zu schaffen, der an IFMP (IP-Flow-management-Protokoll; IP-Flussmanagement-Protokoll)
in einem RFC 1953-Standard oder an RSVP-(Reservation Protokoll;
Reserierungsprotokoll) in einem RFC2205-Standard angepasst und in der
Lage ist, einen eigenen Übertragungs-VCC
an einen spezifischen Fluss zuzuweisen, während IP-Routing verarbeitet
wird.
-
Die
Erfindung schafft einen IP-Schichtprozessor mit einem Zellempfangsabschnitt
zum Empfang eines AAL5-Rahmens einschliesslich einer Anzahl von
ATM-Zellen durch je weils Virtuellkanalverbindung (VCC), einem Zellentscheidungsabschnitt zum
Entscheiden, ob eine durch den Zellempfangsabschnitt empfangene
ATM-Zelle eine erste Zelle eines AAL5-Rahmens ist oder nicht, einem
IP-Kopfextrationsabschnitt zum Verarbeiten der ATM-Zellen und zum
Extrahieren eines IP-Kopfes aus der ATM-Zelle, die durch den Zellentscheidungsabschnitt als
die erste Zelle identifiziert wurde, einem IP-Kopfverarbeitungsabschnitt zum Verarbeiten
des IP-Kopfes, der von einem IP-Kopfextraktionsabschnitt
extrahiert wurde, zur Erzeugung einer IP-Kopfaufzeichnung, einem
Rahmenpuffer zum Speichern der ATM-Zellen des AAL5-Rahmens, der
durch den IP-Kopfextraktionsabschnitt und den IP-Kopfverarbeitungsabschnitt
verarbeitet wurde, einem Übertragungs-Entscheidungsabschnitt
zum Entscheiden, ob der AAL5-Rahmen an eine Zieladresse zu übertragen
ist oder nicht, basierend auf der IP-Kopfaufzeichnung, einem Rahmenpufferleseabschnitt
zum Lesen der ATM-Zellen, die in dem Rahmenpuffer gespeichert sind,
falls durch den Übertragungsentscheidungsabschnitt
entschieden wird, dass der AAL5-Rahmen zu übertragen ist, einem Zellübertragungsabschnitt
zum Übertragen
des AAL5-Rahmens, der durch den Rahmenpuffer-Leseabschnitt gelesen
wurde, an die Zieladresse in Form von separaten ATM-Zellen, einem
Empfangsmeldeabschnitt zum Mitteilen von Zellempfangsinformation
an ein höherrangiges
System, falls durch den Übertragungsentscheidungabschnitt
entschieden wird, dass der AAL5-Rahmen nicht zu übertragen ist.
-
In Übereinstimmung
mit dem IP-Schichtprozessor der vorliegenden Erfindung kann der AAL5-Rahmen,
der das IP-Datagramm bildet, das in dem Zellempfangsabschnitt empfangen
wurde und einen normalen Kopf aufweist, an die Zieladresse ohne
Verwendung eines höherrangigen
Systems wie Software (d. h. CPU) übertragen werden, was es erlaubt,
die Last auf die CPU zu reduzieren. Desweiteren kann der AAL5-Rahmen
mit einem Defekt im Kopf oder eine Zieladresse zu einem höherrangigen System
gesammelt werden oder in den IP-Schichtprozessor verworfen werden,
basierend auf einer Einstellung in dem IP-Schichtprozessor. Desweiteren ist
die Erzeugung und die Übertragung
einer Fehlernachricht an die Quelladresse ebenfalls möglich, wodurch
eine höherer
Geschwindigkeit für
die Verarbeitung durch den IP-Schichtprozessor erzielt wird.
-
Eine
Anzahl von Schicht-3-Protokollen kann ebenfalls auf einer einzelnen
ATM-Schnittstelle
wegen eines VCC existieren, da die die ATM-Zellen empfängt, oder
eine RFC1483-Schnittstelle kann bestimmen, ob IP-Kopfverarbeitung
durchzuführen
ist oder nicht. Falls desweiteren eine Anzahl von unterschiedlichen
Zielsuchtabellen verwendet wird, kann ein eigenes VCC einem speziellen
Fluss zugewiesen werden, während
IP-Kopfverarbeitung
durchgeführt wird.
Dies ermöglicht
es dem IP-Schichtprozessor der Erfindung, an IFMP in einem RFC1953-Standard oder
RSVP in einem RFC2205-Standard
angepasst zu sein.
-
Die
obenstehenden und weitere Aufgaben, Merkmale und Vorteile der Erfindung,
werden aus der folgenden Beschreibung mit Bezug auf die beigefügten Zeichnungen
deutlicher.
-
Kurze Beschreibung der Zeichnungen
-
1 ist
ein Blockdiagramm eines konventionellen IP-Schichtprozessors;
-
2 ist
ein schematisches Diagramm eines typischen AAL5-Rahmens;
-
3 ist
ein schematisches Diagramm eines RFC1483 und eines IP-Datagramms;
-
4 ist
ein Blockdiagramm eines Beispiels eines IP-Übertragungssystems einschliesslich
eines IP-Schichtprozessors gemäss
der Erfindung;
-
5 ist
ein Blockdiagramm eines IP-Kopfverarbeitungsabschnittes und des
zugeordneten SAR in einem ersten Ausführungsbeispiel des IP-Schichtprozessors
der 4;
-
6 ist
ein schematisches Diagramm der VC-Tabelle, die in dem IP-Kopfverarbeitungsabschnitt
der 5 verwendet wird;
-
7 ist
ein Blockdiagramm des IP-Kopfabschnittes und des zugeordneten SAR
in einem zweiten Ausführungsbeispiel
des IP-Schichtprozessors der 4;
-
8 ist
ein Blockdiagramm des IP-Kopfverarbeitungsabschnittes und des zugeordneten
SAR in einem dritten Ausführungsbeispiel
des IP-Schichtprozessors der 4;
-
9 ist
ein schematisches Diagramm eines Beispiels der Zielsuchtabelle,
die in dem IP-Kopfverarbeitungsabschnitt der 8 verwendet
wird; und
-
10 ist
ein schematisches Diagramm eines weiteren Beispiels der Zielsuchtabelle,
die in dem IP-Kopfverarbeitungsabschnitt der 8 verwendet
wird.
-
Bevorzugte Ausführungsbeispiele
der Erfindung
-
Nunmehr
wird die vorliegende Erfindung im einzelnen mit Bezug auf die beigefügten Zeichnungen
erläutert,
in denen ähnliche
Aufbauelemente mit aufeinander bezogenen Bezugsziffern versehen sind.
-
Gemäss 4 umfasst
ein IP-Übertragungssystem
mit einem IP-Schichtprozessor gemäss einem Ausführungsbeispiel
der vorliegenden Erfindung ein SAR31, einen IP-Kopfverarbeitungsabschnitt 32,
einen SAR-Rahmenpuffer 33, einen Steuerspeicher 34 zum
Speichern einer VC-Tabelle 41 und eines Beschreibungsfeldes 42,
einen lokalen CPU-Speicher 35 und eine CPU 36,
die direkt miteinander über
eine Busleitung 37 mit Ausnahme des IP-Kopfverarbeitungsabschnittes 32 verbunden
sind. Der IP-Kopfverarbeitungsabschnitt 32 ist
mit dem SAR 31 verbunden und mit einer Zielsuchtabelle 40, wobei
der SAR 31 ATM-Zellen über
eine ATM-Schnittstelle 38 empfängt. Der SAR 31, der IP-Kopfverarbeitungsabschnitt 32 und
die Suchtabelle 40 bilden den IP-Schichtprozessor 10 gemäss dem Ausführungsbeispiel.
-
5 zeigt
ein erstes Beispiel der Kombination des IP-Kopfverarbeitungsabschnitts 32 und
des SAR 31 in dem IP-Schichtprozessor 10, der
in 4 dargestellt ist. Der SAR 31 umfasst
einen Zellempfangsabschnitt 11, einen ersten Zellentscheidungsabschnitt 12,
einen IP-Kopfextraktionsabschnitt 13, einen Rahmenpuffer-Schreibabschnitt 14,
einen Übertragungsentscheidungsabschnitt 15,
einen Rahmenpuffer-Leseabschnitt 16, einen Zellübertragungsabschnitt 17,
einen Empfangsmeldeabschnitt 18 und einen Übertragungsempfangsabschnitt 19. Der
IP-Kopfübertragungsabschnitt 32 umfasst
einen Kopffeldextraktionsabschnitt 20, einen Zielsuchabschnitt 21,
einen Kopfprüfabschnitt 22 und
einen TTL-Substraktionskopf-Regenerator 23.
-
Der
SAR 31 empfängt
ATM-Zellen durch eine ATM-Schnittstelle 38 in dem Zellempfangs-Abschnitt 11 unter
Verwendung eines VCC für
jeden AAL5-Rahmen. Nach Emp fang einer ATM-Zelle leitet der Zellempfangsabschnitt 11 dieselbe
zum ersten Zellentscheidungsabschnitt 12 als empfangene ATM-Zelle.
Der erste Zellentscheidungsabschnitt 12 sucht in einer
VC-Tabelle 11, die im Steuerspeicher 34 gespeichert
ist, bei Empfang der empfangenen ATM-Zelle.
-
Bezugnehmend
auf 6 umfasst die VC-Tabelle 41 für jeden
der VCCs VCC#1, VCC#2, ..., Rahmenzusammensetzungsinformation, ob
ein Rahmen zusammengesetzt wird (JA) oder nicht (NEIN), IP-Kopfverarbeitungsinformation,
ob IP-Kopfverarbeitung erforderlich ist (JA) oder nicht (NEIN),
und Dekriptorenzuweisungsinformation, welcher Deskriptor #A, #B,
... zu jedem der VCCs zugewiesen ist oder nicht. Falls basierend
auf der Suche entschieden wird, dass der betreffende VCC, der die ATM-Zelle
empfangen hat, nicht unter einer Rahmenzusammensetzung ist, sichert
der erste Zellentscheidungsabschnitt 12 einen neuen Deskriptor
aus dem Deskriptor-Bereich 42 durch Bestimmen, dass die empfangene
ATM-Zelle die erste Zelle eines neuen AAL5-Rahmens ist. Dann stellt der erste Zellentscheidungsabschnitt 12 den
gesicherten Deskriptor nach Einschreiben von JA in die Rahmenzusammensetzungsinformation
des betreffenden VCC ein. Desweiteren lässt der erste Zellentscheidungsabschnitt 12 die
ATM-Zelle zum Kopfextraktionsabschnitt 13 durch, falls
der Inhalt in der IP-Kopfverarbeitungsinformation
für den
betreffenden VCC JA ist.
-
Der
Kopfextraktionsabschnitt 13 extrahiert den RFC1483-Kopf
und den IP-Kopf aus der Nutzlast der ATM-Zelle. Falls der RFC1483-Kopf
den Fall des IP-Datagramms anzeigt, lässt der Kopfextraktionsabschnitt 13 den
IP-Kopf an einen Kopffeldextraktionsabschnitt 20 des IP-Kopfverarbeitungsabschnittes 32.
-
In
dem IP-Kopfverarbeitungsabschnitt 32 wird jedes Kopffeld
durch den Kopffeldextraktionsabschnitt 20 extrahiert. Basierend
auf dem extrahierten Kopffeld arbeiten der Zielsuchabschnitt 21,
der Kopfprüfabschnitt 22 und
der TTL-Substraktionskopfregenerator 23 für die Zielsuche,
basierend auf der Zieladresse etc., für die Normalitätsprüfung, um
die Version zu verifizieren, die Kopflänge und die Kopfprüfsumme etc.,
und zum Kopfregenerationssubtrahieren zum Subtrahieren von TTL und
zum Neuberechnen der Kopfprüfsumme.
Die Ergebnisse dieser Vorgänge
werden zum Kopfextraktionsabschnitt 13 zurückgeführt, gefolgt
vom Aufzeichnen der Ergebnisse in dem Deskriptor durch den Kopfextraktionsabschnitt 13,
das Passieren der ATM-Zellennutzlast zum Rahmenpufferschreibabschnitt 14 und
dem Einschreiben der ATM-Zellennutzlast durch den Rahmen pufferschreibabschnitt 14 in
den Bereich des Rahmenpuffers 33, der durch den Deskriptor
angegeben ist. Die empfangene Zellinformation wie eine CRC-Berechnung
wird auch in dem Deskriptor aufgezeichnet.
-
Andererseits
arbeitet bei einer ersten Zelle, für die in der VC-Tabelle 41 beschrieben
ist, dass eine IP-Kopfverarbeitung nicht erforderlich ist, oder für die der
RFC1483-Kopf nicht den Fall eines IP-Datagramms für die empfangene
ATM-Zelle anzeigt, der IP-Prozessor nicht für die IP-Kopfverarbeitung für die erste
Zelle, und der IP-Kopfextraktionsabschnitt 13 lässt die
erste Zelle zum Rahmenpuffer-Schreibabschnitt 14 passieren.
Die erste Zelle wird dann in dem Bereich des Rahmenpuffers 33 gespeichert,
der durch den Deskriptor angegeben ist.
-
Falls
die durch den Zellempfangsabschnitt 11 empfangene ATM-Zelle
eine zweite Zelle oder eine folgende Zelle eines AAL5-Rahmens ist,
zeigt die Rahmenzusammensetzungsinformation für den betroffenen VCC JA in
der VC-Tabelle 41. Somit lässt der erste Zellentscheidungsabschnitt 12 die
empfangene Zelle so, wie sie ist, zum Rahmenpufferschreibabschnitt 14 passieren,
der die empfangene Zelle in dem Bereich des Rahmenpuffers 33 speichert,
der durch den Deskriptor, der in der VC-Tabelle 41 angegeben
ist, spezifiziert ist. Die empfangene Zellinformation des AAL5-Rahmens
wie eine CRC-Berechnung
wird in dem Deskriptor aufgezeichnet.
-
Nachdem
der Zellempfangsabschnitt 11 die letzte Zelle des AAL5-Rahmens
empfängt,
speichert der Rahmenpufferschreibabschnitt 14 die letzte
Zelle im Rahmenpuffer 33 und meldet dann die Vervollständigung
der Zusammensetzung an den Übertragungsentscheidungsabschnitt 15.
-
Der Übertragungsentscheidungsabschnitt 15 prüft die Zellempfangsaufzeichnungen,
die im Deskriptor 42 aufgezeichnet sind, beispielsweise
die Ergebnisse der IP-Kopfverarbeitung
und die CRC-Berechnung. Der Übertragungsentscheidungsabschnitt 15 überschreibt
den Kopf basierend auf den Aufzeichnungen, wobei der Rahmenpuffer-Leseabschnitt 16 aufgefordert
wird, den AAL5-Rahmen zu übertragen,
wenn der AAL5-Rahmen
normal empfangen wurde, wobei der IP-Kopf normal oder korrekt ist,
mit dem positiven Wert des TTL-Feldes, und wenn ein Ziel VPI/VCI
gefunden wurde. Der Rahmenpuffer-Leseabschnitt 16 lässt, basierend
auf der Anforderung, den AAL5-Rahmen zum Lesezell-Übertragungsabschnitt 17 passieren,
der den AAL5-Rahmen in Form von separaten ATM-Zellen zu dem Ziel-VPI/VCI überträgt. Dies
separaten ATM-Zellen werden im Ziel als neuzusammengesetzter AAL5-Rahmen
neu zusammengesetzt.
-
Andererseits
wird, wenn entweder (1) der AAL5-Rahmen nicht normal empfangen wurde,
(2) der IP-Kopf einen Fehler enthält, (3) der Wert des TTL-Feldes
gleich oder unter Null ist, (4) das Ziel in der Suchtabelle nicht
gefunden werden kann, oder (5) die IP-Kopfverarbeitung nicht vervollständigt ist, der
AAL5-Rahmen durch die Software aufgrund einer Meldung an die Software
vom Empfangsmeldeabschnitt 18 gesammelt oder in dem SAR 31 verworfen. Die
Entscheidung, ob der AAL5-Rahmen zur Software zu übertragen
ist oder im SAR 31 verworfen wird, kann separat in jedem
der Fälle
(1)–(5)
getroffen werden.
-
Die
Software, die den AAL5-Rahmen erhalten hat, arbeitet für die Verarbeitung
zur Erzeugung und zur Lieferung einer Fehlernachricht wie einer
Paketübertragungsverhinderung
oder eines TTL-Zeitablaufs.
-
Bezugnehmend
auf 7 ist ein IP-Schichtprozessor gemäss einem
zweiten Ausführungsbeispiel
der Erfindung ähnlich
dem ersten Ausführungsbeispiel
mit Ausnahme des Aufbaus des IP-Kopfverarbeitungsabschnitts 32a einschliesslich
eines Hochgeschwindigkeits-Zielsuchabschnittes 21a und
eines zusätzlichen
Zielsuchabschnittes 21b mit grosser Kapazität und hinsichtlich
des Aufbaus des SAR 31a. Der Hochgeschwindigkeits-Zielsuchabschnitt 21a ist durch
CAM implementiert und in der Lage, ein Ziel in einer kleinformatigen
Suchtabelle mit einer kleinen Anzahl von Einträgen innerhalb einer Zeitspanne zum
Empfang einer einzelnen ATM-Zelle zu suchen. Andererseits ist der
Zielsuchabschnitt 21b mit grosser Kapazität durch
Binärbaum-Suchmittel
implementiert, sucht das Ziel in einer grossformatigen Suchtabelle
mit einer grossen Anzahl von Einträgen, jedoch mit einer geringeren
Geschwindigkeit, so dass er nicht in der Lage ist, eine spezielle
Zeitgrenze für
das Auffinden sicherzustellen.
-
Wenn
der Zellempfangsabschnitt 11 die erste Zelle eines AAL5-Rahmens
empfängt,
arbeitet der IP-Kopfverarbeitungsabschnitt 32a, ähnlich wie
beim Vorgang, der mit Bezug auf 5 beschrieben
wurde, unter Verwendung des Hochgeschwindigkeits-Zielsuchabschnittes 21A. Nachdem
die letzte Zelle des AAL5-Rahmens empfangen wurde, wird diese Tatsache
an den Übertragungsentscheidungabschnitt 15 gemeldet,
der den Hochgeschwindigkeitszielsuchabschnitt 21a basierend
auf dem Zielsuchergebnis verwendet, das in Deskriptor aufgezeichnet
ist. Falls die Suche durch den Hochgeschwindigkeitszielsuchabschnitt 21a fehl
geht, verwendet der Übertragungsentscheidungsabschnitt 15 dann
den Zielsuchabschnitt 21b mit grosser Kapazität für eine zusätzliche
Suche. Da zu diesem Zeitpunkt die Zusammensetzung des AAL5-Rahmens
nahezu beendet ist, ist es nicht erforderlich, die Zeitsteuerung
zwischen der Beendigung der Suche und dem Intervall des Empfangs
oder der Beendigung der Rahmenzusammensetzung zu berücksichtigen.
Dies vereinfacht den Aufbau des IP-Schichtprozessors.
-
Bezugnehmend
auf 8 entspricht ein IP-Schichtprozessor gemäss einem
dritten Ausführungsbeispiel
der Erfindung dem ersten Ausführungsbeispiel
mit Ausnahme des Aufbaus des IP-Kopfprozessorabschnitts 32b,
der einen ersten Zielsuchabschnitt 21c aufweist, zum Suchen
basierend auf einer Zieladresse und einem zweiten Zielsuchabschnitt 21d zum
Suchen basierend auf dem Datenfluss.
-
Bezugnehmend
auf 9 ist dort eine Suchtabelle 40A dargestellt,
die durch den ersten Zielsuchabschnitt 21c verwendet wird,
wobei Zieladressen ADD#A, ADD#, ... in Kombination mit Ziel-VCCs
VCC#1, VCC#2 tabelliert sind. Die Such-VC-Tabelle 40A ist
durch ein Schicht-3-Routingprotokoll vorbereitet. Bezugnehmend auf 10 ist
dort eine weitere Suchtabelle 40B dargestellt, die durch
den zweiten Zielsuchabschnitt 21d für flussbasierende Suche verwendet
wird, wobei die Zieladressen ADD#, ADD#B, ... mit Zielausgängen Port#A, Port#B,
..., Zieladressen ADD#Y, ADD#Z, ..., Zielanschlüssen Port#Y, Port#Z, ... und
Ziel-VCCs, VCC#11, VCC#12, ... tabelliert sind.
-
Wenn
der Zellempfangsabschnitt 11 die erste Zelle eines AAL5-Rahmens
empfängt,
wird der IP-Kopf an den IP-Kopfverarbeitungsabschnitt 31b geliefert, ähnlich wie
im ersten Ausführungsbeispiel, und
auch zusammen mit der Zielanschlussnummer und der Quellanschlussnummer
des Schicht-4-Kopfes. Nach Empfang des IP-Kopfes und des Schicht-4-Kopfes extrahiert
der Kopffeldextraktionsabschnitt 20a jedes Kopffeld daraus
und liefert das Kopffeld an die Zielsuchabschnitte 21c und 21d.
Der erste und der zweite Zielsuchabschnitt 21c und 21d arbeiten
für die
Suche unabhängig
voneinander, wobei, falls beide Suchabschnitte 21c und 21d erfolgreich
die Zieladresse auffinden, der Ziel-VCC, der durch den zweiten Zielsuchabschnitt 21d aufgefunden
wurde, als Ziel verwendet wird.
-
Da
die obigen Ausführungsbeispiele
nur als Beispiele beschrieben sind, ist die vorlie gende Erfindung
nicht auf die obigen Ausführungsbeispiele
beschränkt,
und verschiedene Modifikationen und Änderungen können an ihnen durch Fachleute,
ohne vom Umfang der Erfindung abzuweichen, vorgenommen werden.