DE19838810A1 - Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips - Google Patents

Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips

Info

Publication number
DE19838810A1
DE19838810A1 DE1998138810 DE19838810A DE19838810A1 DE 19838810 A1 DE19838810 A1 DE 19838810A1 DE 1998138810 DE1998138810 DE 1998138810 DE 19838810 A DE19838810 A DE 19838810A DE 19838810 A1 DE19838810 A1 DE 19838810A1
Authority
DE
Germany
Prior art keywords
mask layer
wafer
windows
substrate
substrate wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1998138810
Other languages
English (en)
Other versions
DE19838810B4 (de
Inventor
Volker Haerle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1998138810 priority Critical patent/DE19838810B4/de
Priority to TW087115349A priority patent/TW393785B/zh
Priority to DE59814474T priority patent/DE59814474D1/de
Priority to EP98117796A priority patent/EP0903792B1/de
Priority to CN98124519.6A priority patent/CN1218997A/zh
Priority to JP26681998A priority patent/JPH11154648A/ja
Priority to US09/157,649 priority patent/US6100104A/en
Priority to PCT/DE1999/002652 priority patent/WO2000013239A1/de
Priority to TW088114536A priority patent/TW454357B/zh
Publication of DE19838810A1 publication Critical patent/DE19838810A1/de
Application granted granted Critical
Publication of DE19838810B4 publication Critical patent/DE19838810B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips (1) mit folgenden Verfahrensschritten: DOLLAR A - Aufbringen einer Maskenschicht (4) auf eine Hauptfläche (9) eines Substratwafers (19) DOLLAR A - Ausbilden einer Mehrzahl von Fenstern (10) in der Maskenschicht (4), in denen die Hauptfläche (9) des Substratwafers (19) freigelegt ist, DOLLAR A - Abscheiden von Ga(In,Al)N-Halbleiterschichtenfolgen (18) auf die in den Fenstern (10) freigelegte Hauptfläche (9) und DOLLAR A - Vereinzeln des derart hergestellten Wafers (24).

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips gemäß dem Oberbegriff des Patentanspruchs 1.
Ein derartiges Verfahren ist beispielsweise aus der EP 0 599 224 A1 bekannt. Hierin ist ein Verfahren beschrie­ ben, bei dem eine Mehrzahl von Ix-Ga1-xN-Schichten auf einem Substrat epitaktisch abgeschieden werden. Diese Mehrzahl von InxGa1-xN-Schichten bilden eine Leuchtdioden (LED) -Schichten­ folge, die sich über den gesamten Wafer erstreckt. Nach dem Abscheiden der LED-Schichtenfolge, deren Strukturierung mit­ tels Ätzen und dem Aufbringen einer Mehrzahl von Kontaktme­ tallisierungen wird der Wafer in eine Vielzahl von einzelnen Leuchtdiodenchips vereinzelt, indem der Wafer zwischen den Kontaktmetallisierungen beispielsweise mittels Sägen durch­ trennt wird.
Bei der Abscheidung von Ga(In,Al)N-Leuchtdiodenstrukturen be­ steht unabhängig vom Substratmaterial das besondere Problem stark abweichender Gitterkonstanten der Nitride zu den ent­ sprechenden Substraten. Eine weitere Schwierigkeit stellen die stark unterschiedlichen thermischen Ausdehnungskoeffizi­ enten der zur Verfügung stehenden Substratmaterialien (z. B. Saphir oder SiC) und des Systems Ga(In,Al)N dar. Die dadurch hervorgerufenen unterschiedlichen thermischen Ausdehnungen bewirken, daß beim Abkühlen des Wafers von der Wachstumstem­ peratur auf Raumtemperatur im Wafer thermisch induzierte Ver­ spannungen auftreten. Dies führt zu Defekten in den Halblei­ terstrukturen, in erster Linie "Cracks", Löcher etc., die die Bauelementeigenschaften wie ESD-Stabilität, Lebensdauer usw. nachhaltig beeinträchtigen.
Ein weiteres Problem, das bei Ga(In,Al)N-Leuchtdioden­ strukturen auftritt, besteht darin, daß dieses Materialsystem chemisch sehr stabil ist. Diese Eigenschaft wirft große Pro­ bleme bei der Bauelementstrukturierung auf. Strukturierungen der Ga(In,Al)N-Schichtenfolgen auf dem Wafer sind nur mittels technisch aufwendiger Methoden, wie Trockenätzverfahren oder UV-unterstützte naßchemische Ätzverfahren, möglich.
Außerdem können beispielsweise Saphir und SiC sowie GaN wegen Ihrer großen Härte nur mit großem technischen Aufwand gesägt werden.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung von Ga(In,Al)N-Leuchtdioden­ strukturen zu entwickeln, mit dem Kristallstörungen in den Halbleiterstrukturen verringert werden und bei dem technisch einfache Methoden zur Strukturierung von Ga(In,Al)N-Schich­ tenfolgen eingesetzt werden können.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruches 1 gelöst.
Bei dem Verfahren wird zunächst auf den Substratwafer eine Maskenschicht aufgebracht, die nachfolgend beispielsweise mittels Phototechnik mit einer Mehrzahl von Maskenöffnungen (Fenstern) versehen wird, in denen die Hauptfläche des Substratwafers freigelegt ist. Nachfolgend wird die Ga(In,Al)N-Halbleiterschichtenfolge der Ga(In,Al)N- Leuchtdiodenstrukturen in den Fenstern auf der Hauptfläche des Substratwafers abgeschieden.
Zur Vereinzelung des so erzeugten Wafers in einzelne Leucht­ diodenchips muß dann nur noch die Maskenschicht, der Substratwafer und ggf. eine auf der Rückseite (= die von den Leuchtdiodenstrukturen abgewandte Hauptfläche des Substratwa­ fers) aufgebrachte Kontaktmetallisierung zwischen den Leucht­ diodenstrukturen durchtrennt werden.
Vor dem Vereinzeln des Wafers in Leuchtdiodenchips kann, falls erforderlich oder für die Leuchtdiodenchips vorteil­ haft, die zwischen den Leuchtdiodenstrukturen befindliche Maskenschicht entfernt werden, so daß einzelne, voneinander getrennte Leuchtdiodenstrukturen auf dem Substrat zurückblei­ ben. Nachfolgend muß dann nur noch der Substratwafer und ggf. eine Kontaktmetallisierung auf dessen Rückseite zwischen den Leuchtdiodenstrukturen durchtrennt werden.
Als Maskenschicht dient vorteilhafterweise SiO2 oder SixN1-x und die Fenster werden beispielsweise mittels eines isotropen naßchemischen Ätzverfahrens (z. B. mit herkömmlicher Photo­ ätzlösung), das gegenüber dem Substratmaterial und dem Photo­ maskenmaterial selektiv ist, hergestellt.
Das optionale Entfernen der Maskenschicht nach dem Abscheiden der Leuchtdiodenstrukturen erfolgt beispielsweise mittels ei­ nes naßchemischen Ätzverfahrens, bei dem die Leuchtdioden­ strukturen überhaupt nicht oder nur in sehr geringem Umfang abgetragen werden.
Ein Vorteil dieser Methode besteht einerseits darin, daß die Form und Dimension der späteren Leuchtdioden-Chips vor der Epitaxie der Ga (In,Al)N-Halbleiterschichtenfolge definiert werden, wodurch gegenüber den bekannten Verfahren mehrere Prozeßschritte bei der Herstellung der Leuchtdiodenchips ein­ gespart werden können.
Andererseits ermöglicht dieses Verfahren vorteilhafterweise die Abscheidung stark verspannter Strukturen in den vordefi­ nierten Fenstern. Der abgeschiedene Kristall besitzt hierbei die Möglichkeit, sich in drei Raumrichtungen auszudehnen und somit die potentielle Verspannungsenergie im Volumen abzubau­ en, ohne entsprechende Versetzungen ausbilden zu müssen.
Weiterhin werden vorteilhafterweise weniger Defekte in den Kristall eingebaut, da bereits während des Wachstums Verspan­ nungen in den kristallinen Schichten abgebaut werden können.
Im Fall der weiter oben beschriebenen bekannten planaren Epi­ taxie (ohne Maske) werden im Kristall zum Abbau der potenti­ ellen Verspannungsenergie Defekte erzeugt. Diese Defekte be­ einträchtigen nachhaltig das spätere Bauelement in der Art, daß beispielsweise die Lebensdauer verkürzt und/oder die ESD- Stabilität deutlich reduziert ist. Eine Reduzierung der De­ fekte mittels des erfindungsgemäßen Verfahrens äußert sich demzufolge direkt in einer Verbesserung dieser Bauelementei­ genschaften.
Ein wesentliches Merkmal des vorliegenden Verfahrens besteht in der selektiven Abscheidung der Ga(In,Al)N-Leuchtdioden­ strukturen in den Maskenöffnungen (Fenstern). Die Masken­ schicht ist derart gewählt, daß darauf eine epitaktische, d. h. einkristalline Abscheidung von Ga(In,Al)N-Material nicht erfolgt.
Anwendbar ist dieses Verfahren sowohl auf Saphir als auch auf SiC, Si, GaAs etc. als Aufwachs-Substratmaterial. Sämtliche Schwierigkeiten, die beim Brechen bzw. Ätzen von mittels planarer Epitaxie hergestellten Scheiben zur Herstellung von Leuchtdioden verschiedenster Art auftreten, werden mit diesem Verfahren umgangen.
Vorteilhafte Weiterbildungen des Verfahrens sind Gegenstand der Unteransprüche 2 bis 10.
Bei einer bevorzugten Ausführungsform des Verfahrens wird vor dem Aufbringen der Maskenschicht auf einem Aufwachs- Substratwafer eine Ga(In,Al)N-Pufferschicht aufgewachsen, auf der bei den nachfolgenden Prozessschritten die Maskenschicht und die Ga(In,Al)N-Halbleiterschichtenfolgen für die Leucht­ diodenstrukturen abgeschieden werden. Dies kann die Aufwachs­ bedingungen für die Ga(In,Al)N-Halbleiterschichtenfolge ver­ bessern.
Das Verfahren wird im folgenden anhand von zwei Ausführungs­ beispielen in Verbindung mit den Fig. 1 bis 7 näher erläu­ tert.
Die Fig. 1 bis 6 zeigen schematisch den Verfahrensablauf gemäß dem Ausführungsbeispiel.
In Fig. 7 ist schematisch ein Leuchtdiodenchip dargestellt, der gemäß dem zweiten Ausführungsbeispiel gefertigt ist.
Zunächst wird auf eine Hauptfläche 5 eines bevorzugt aus SiC bestehenden Aufwachs-Substratwafers 3 beispielsweise mittels MOVPE (Metallorganische Dampfphasenepitaxie) eine elektrisch leitfähige Halbleiterschicht 6 (z. B. eine Bufferschicht) auf­ gebracht, die z. B. aus GaN und/oder AlGaN besteht. Auf die­ sen aus dem Aufwachs-Substrat 3 und der Halbleiterschicht 6 bestehenden Substratwafer 19 wird nachfolgend eine Masken­ schicht 4, beispielsweise bestehend aus SiO2 oder SixN1-x, aufgebracht, auf der wiederum eine Photolackschicht 17 abge­ schieden wird. Der auf diese Weise hergestellte Wafer 20 ist in Fig. 1 schematisch dargestellt.
Nach einer herkömmlichen phototechnischen Strukturierung der Photolackschicht 17 wird die Maskenschicht 4 beispielsweise auf eine an sich bekannte Art und Weise mittels eines isotro­ pen naßchemischen (z. B. Photo-Ätzlösung) oder mittels eines trockenchemischen Ätzverfahrens 12 (Fig. 2), das bevorzugt zum Material der Halbleiterschicht 6 selektiv ist, mit einer Mehrzahl von Maskenöffnungen 10 (Fenstern) versehen, derart, daß in den Maskenöffnungen 10 die vom Aufwachs-Substrat 3 ab­ gewandte Hauptfläche 9 der Halbleiterschicht 6 freigelegt ist (Fig. 3).
Bei einem nachfolgenden Verfahrensschritt wird beispielsweise mittels metallorganischer Dampfphasenepitaxie (MOVPE) 13 (Fig. 3) auf die in den Fenstern 10 freigelegte Hauptfläche 9 der Halbleiterschicht 6 eine Ga(In,Al)N- Halbleiterschichtenfolge 18 (Fig. 4), bestehend aus einer Mehrzahl von Ga(In,Al)N-Schichten selektiv epitaktisch abge­ schieden. Unter "selektiv epitaktisch" ist in diesem Zusam­ menhang zu verstehen, daß das Halbleitermaterial der Leucht­ diodenstruktur nur auf der Hauptfläche 9 der Halbleiter­ schicht 6 und nicht auf der Maskenschicht 4 epitaktisch, d. h. einkristallin abgeschieden wird. Auf der Maskenschicht 4 erfolgt, wenn überhaupt, nur ein polykristallines Wachstum.
Die Ga(In,Al)N-Halbleiterschichtenfolge 18 weist beispiels­ weise eine zwischen einer n-dotierten 21 und einer p- dotierten GayAl1-yN(0≦y≦1)-Mantelschicht 22 angeordnete lich­ temittierende aktive Schicht 23 auf, die aus n-dotiertem InxGa1-xN (0<x<1) besteht.
Die Zusammensetzungen, Schichtdicken, Dotierungen etc. der einzelnen Schichten von Ga(In,Al)N-Halbleiterschichtenfolgen 18 für Leuchtdiodenchips 1 sind in der Halbleitertechnik be­ kannt und werden daher an dieser Stelle nicht näher erläu­ tert. Gleiches gilt für die Ätzverfahren zum isotropen und anisotropen Ätzen von SiO2 und SixN1-x.
Nach der selektiven Epitaxie der Ga(In,Al)N-Halbleiterschich­ tenfolge 18 wird, wie in Fig. 4 dargestellt, die Masken­ schicht 4 mittels einer zur Ga(In,Al)N-Halbleiterschich­ tenfolge 18 selektiven naßchemischen oder trockenchemischen Ätzung 14 von dem vorliegenden Wafer 24 (genauer, von der Hauptfläche 9 der Halbleiterschicht 6) entfernt, so daß frei­ stehende Leuchtdiodenstrukturen 2 auf dem Substratwafer 19 zurückbleiben (Fig. 5).
Zur Kontaktierung der Leuchtdiodenstrukturen 2 müssen, wie in Fig. 5 gezeigt, auf diese noch Vorderseiten-Kontaktmetalli­ sierungen 15 aufgebracht werden. Dieser Schritt erfolgt vor­ teilhafterweise vor dem Entfernen der Maskenschicht 4 z. B. mittels Phototechnik und Metallisierung. Hierzu kann wiederum ein in der Halbleitertechnik herkömmliches Metallisierungs­ verfahren eingesetzt werden.
Ebenso wird die von den Leuchtdiodenstrukturen 2 abgewandte Seite des Substratwafers 3 vor oder nach dem Prozessieren der Leuchtdiodenstrukturen 2 mit einer Rückseiten-Kontaktmetalli­ sierungsschicht 16 versehen.
Danach wird der Substratwafer 19 mit Rückseiten- Kontaktmetallisierungsschicht 16 zwischen den Leuchtdioden­ strukturen 2 durchtrennt, so daß einzelne Leuchtdiodenchips 1 entstehen (Fig. 6).
Bei dem Verfahren gemäß der Erfindung muß nicht notwendiger­ weise vor dem Aufbringen der Maskenschicht 4 eine Halbleiter­ schicht 6 auf das Aufwachs-Substrat 3 aufgebracht werden. Vielmehr kann die Maskenschicht 4 direkt auf die Hauptfläche 5 des Aufwachs-Substrats 3, das dann alleine den Substratwa­ fer 19 bildet, abgeschieden werden. Die selektive Epitaxie der Leuchtdiodenstrukturen 2 gegebenenfalls inclusive Buffer­ schicht erfolgt dann nach dem Herstellen der Fenster 10 in der Maskenschicht 4 ebenfalls auf der Hauptfläche 5 des Auf­ wachs-Substrats 3.
Bei einem alternativen Verfahren gemäß dem zweiten Ausfüh­ rungsbeispiel wird die Maskenschicht 4 vor dem Vereinzeln des Wafers 24 zu einzelnen Leuchtdiodenchips 1 nicht entfernt, so daß die Leuchtdiodenchips 1, wie in Fig. 7 dargestellt, ne­ ben der Leuchtdiodenstruktur 2 mit der Maskenschicht 4 verse­ hen sind. Dadurch kann vorteilhafterweise ein Ätzschritt ein­ gespart werden.
Die Beschreibung des erfindungsgemäßen Verfahrens anhand die­ ses Ausführungsbeispieles ist selbstverständlich nicht als Beschränkung der Erfindung als Beispiel zu verstehen. Viel­ mehr kann das erfindungsgemäße Verfahren grundsätzlich auch für die Herstellung anderer Ga(In,Al)N-Halbleiterbauelemente als im Ausführungsbeispiel angegeben eingesetzt werden.

Claims (10)

1. Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N- Leuchtdiodenchips (1), bei dem auf einer Hauptfläche eines Substratwafers (19) eine Mehrzahl von Ga(In,Al)N-Schichten (18) abgeschieden werden, dadurch gekennzeichnet, daß
  • - auf dem Substratwafer (19) eine Maskenschicht (4) aufgebracht wird,
  • - die Maskenschicht (4) mit einer Mehrzahl von Fenstern (1 0) versehen wird, in denen die Hauptfläche (9) des Substratwa­ fers (19) freigelegt ist,
  • - Ga(In,Al)N-Halbleiterschichtenfolgen (18) auf die in den Fenstern (10) freigelegte Hauptfläche (9) des Substrat­ wafers (19) abgeschieden werden, so daß in den Fenstern (10) Ga(In,Al)N-Leuchtdiodenstrukturen (2) entstehen, und
  • - der so hergestellte Wafer (24) zwischen den Ga(In,Al)N- Leuchtdiodenstrukturen (2) durchtrennt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Substratwafer (19) mindestens eine epitaktisch aufge­ brachte Halbleiterschicht (6) aufweist, auf die in den Fen­ stern (10) die Ga(In,Al)N-Halbleiterschichtenfolgen (18) ab­ geschieden werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Maskenschicht (4) eine SiO2- oder SixN1-x-Schicht verwen­ det wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Substratwafer (19) ein Aufwachs-Substrat (3) aufweist, das im wesentlichen aus Saphir, SiC, Si oder GaAs besteht.
5. Verfahren nach Anspruch 2 oder einem der Ansprüche 3 und 4, zurückbezogen auf Anspruch 2, dadurch gekennzeichnet, daß die Halbleiterschicht (6) im wesentlichen aus GaxAlx-1N(0≦x≦1) besteht.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Fenster (10) mittels eines bezüglich des Substratwafers (19) selektiven Ätzschrittes (12) ausgebildet werden.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß zum Ausbilden der Fenster (10) ein anisotropes Trockenätzver­ fahren verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß vor dem Durchtrennen des Wafers (24) die Maskenschicht (4) entfernt wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Maskenschicht (4) nach dem Abscheiden der Diodenstruktu­ ren (2) mittels eines bezüglich der Diodenstrukturen (2) se­ lektiven Ätzschrittes (14) entfernt wird.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß zum Entfernen der Maskenschicht (4) nach dem Abscheiden der Diodenstrukturen (2) ein isotropes naßchemisches Ätzverfahren verwendet wird.
DE1998138810 1997-09-19 1998-08-26 Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips Expired - Lifetime DE19838810B4 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE1998138810 DE19838810B4 (de) 1998-08-26 1998-08-26 Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
TW087115349A TW393785B (en) 1997-09-19 1998-09-15 Method to produce many semiconductor-bodies
EP98117796A EP0903792B1 (de) 1997-09-19 1998-09-18 Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
DE59814474T DE59814474D1 (de) 1997-09-19 1998-09-18 Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
CN98124519.6A CN1218997A (zh) 1997-09-19 1998-09-19 制备多个半导体的方法
JP26681998A JPH11154648A (ja) 1997-09-19 1998-09-21 複数の半導体チップの製造方法
US09/157,649 US6100104A (en) 1997-09-19 1998-09-21 Method for fabricating a plurality of semiconductor bodies
PCT/DE1999/002652 WO2000013239A1 (de) 1998-08-26 1999-08-24 VERFAHREN ZUM HERSTELLEN EINER MEHRZAHL VON Ga(In,Al)N-LUMINESZENZDIODENCHIPS
TW088114536A TW454357B (en) 1998-08-26 1999-08-25 Method to produce several Ga(In, Al)N-luminescence-diode chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998138810 DE19838810B4 (de) 1998-08-26 1998-08-26 Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips

Publications (2)

Publication Number Publication Date
DE19838810A1 true DE19838810A1 (de) 2000-03-02
DE19838810B4 DE19838810B4 (de) 2006-02-09

Family

ID=7878793

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998138810 Expired - Lifetime DE19838810B4 (de) 1997-09-19 1998-08-26 Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips

Country Status (3)

Country Link
DE (1) DE19838810B4 (de)
TW (1) TW454357B (de)
WO (1) WO2000013239A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
WO2002058163A2 (de) * 2001-01-18 2002-07-25 Aixtron Ag Verfahren zum herstellen von halbleiterbauelementen
US6878563B2 (en) 2000-04-26 2005-04-12 Osram Gmbh Radiation-emitting semiconductor element and method for producing the same
DE10056645B4 (de) * 2000-11-09 2007-03-08 Azzurro Semiconductors Ag Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
US7265392B2 (en) 2000-05-26 2007-09-04 Osram Gmbh Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same
US7319247B2 (en) 2000-04-26 2008-01-15 Osram Gmbh Light emitting-diode chip and a method for producing same
US8168000B2 (en) 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019103756A1 (de) * 2019-02-14 2020-08-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines halbleiterbauelements unter verwendung einer strukturierten dielektrischen maske und halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472221A2 (de) * 1990-08-24 1992-02-26 Nec Corporation Verfahren zur Herstellung einer optischen Halbleitervorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02260416A (ja) * 1989-03-31 1990-10-23 Toshiba Corp 半導体装置の製造方法
JPH05251737A (ja) * 1992-03-06 1993-09-28 Omron Corp 発光素子
US5578839A (en) * 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2748354B2 (ja) * 1993-10-21 1998-05-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JPH08279492A (ja) * 1995-04-07 1996-10-22 Hitachi Ltd ドライエッチング方法
JPH08316582A (ja) * 1995-05-19 1996-11-29 Nec Corp 半導体レーザ
JPH0945987A (ja) * 1995-07-31 1997-02-14 Hitachi Ltd 半導体レーザ素子
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
TW393785B (en) * 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0472221A2 (de) * 1990-08-24 1992-02-26 Nec Corporation Verfahren zur Herstellung einer optischen Halbleitervorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE-Z.: S. Brodka, Elektronik 4/1997, S. 30 *
Patent Abstracts of Japan & JP 08046291 A *

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7691659B2 (en) 2000-04-26 2010-04-06 Osram Gmbh Radiation-emitting semiconductor element and method for producing the same
DE10020464A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US6878563B2 (en) 2000-04-26 2005-04-12 Osram Gmbh Radiation-emitting semiconductor element and method for producing the same
US7319247B2 (en) 2000-04-26 2008-01-15 Osram Gmbh Light emitting-diode chip and a method for producing same
US7265392B2 (en) 2000-05-26 2007-09-04 Osram Gmbh Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
US8809086B2 (en) 2000-10-17 2014-08-19 Osram Gmbh Method for fabricating a semiconductor component based on GaN
US8129209B2 (en) 2000-10-17 2012-03-06 Osram Ag Method for fabricating a semiconductor component based on GaN
US7691656B2 (en) 2000-10-17 2010-04-06 Osram Gmbh Method for fabricating a semiconductor component based on GaN
DE10056645B4 (de) * 2000-11-09 2007-03-08 Azzurro Semiconductors Ag Verfahren zur Herstellung von rißfreien, planaren Gruppe-III-N,Gruppe III-V-N und Metall-Stickstoff Bauelementestrukturen auf Si-Substraten mittels epitaktischer Methoden
WO2002058163A3 (de) * 2001-01-18 2002-12-12 Aixtron Ag Verfahren zum herstellen von halbleiterbauelementen
DE10102315A1 (de) * 2001-01-18 2002-07-25 Aixtron Ag Verfahren zum Herstellen von Halbleiterbauelementen
DE10102315B4 (de) * 2001-01-18 2012-10-25 Aixtron Se Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren
WO2002058163A2 (de) * 2001-01-18 2002-07-25 Aixtron Ag Verfahren zum herstellen von halbleiterbauelementen
US8168000B2 (en) 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
DE102006027841B4 (de) * 2005-06-15 2013-03-21 International Rectifier Corp. Verfahren zur Herstellung eines III-Nitrid-Halbleiter-Bauteils

Also Published As

Publication number Publication date
TW454357B (en) 2001-09-11
WO2000013239A1 (de) 2000-03-09
DE19838810B4 (de) 2006-02-09

Similar Documents

Publication Publication Date Title
EP0903792B1 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterlasern
EP2150970B1 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren
EP1875523B1 (de) Nitridhalbleiter-bauelement und verfahren zu seiner herstellung
DE102010039147B4 (de) Halbleiterstruktur und ein Verfahren zum Bilden derselben
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP1327267B1 (de) Verfahren zur herstellung eines halbleiterbauelements auf gan-basis
DE60004722T2 (de) Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats
WO2011051499A1 (de) Verfahren zur herstellung von silizium-halbleiterscheiben mit einer schicht zur integration von iii-v halbleiterbauelementen
DE112016000546T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
WO2007025930A1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
EP1314209A1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
DE102008026828A1 (de) Bildung von nitrid-basierten optoelektronischen und elektronischen Bauteilstrukturen auf gitterangepassten Substraten
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102016124650B4 (de) Halbleiterwafer und verfahren
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013105035A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102013112646B4 (de) Verfahren für die spannungsreduzierte Herstellung von Halbleiterbauelementen
DE19838810A1 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE69218022T2 (de) Lichtemittierende Vorrichtung unter Verwendung von polykristallinem Halbleitermaterial und Herstellungsverfahren dafür
DE102019108701A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauteilen, Bauteil und Bauteilverbund aus Bauteilen
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
DE112022005182T5 (de) Verfahren und Verarbeitung eines optoelectronischen Bauteils und optoelectronisches Bauteil
EP2245657B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102016117030B4 (de) Herstellung von Halbleiterstrukturen auf einem Trägersubstrat, die durch Überführungsdruck (Transfer Print) übertragbar sind.
DE10218498B4 (de) Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: OSRAM OPTO SEMICONDUCTORS GMBH & CO. OHG, 93049 RE

8127 New person/name/address of the applicant

Owner name: OSRAM OPTO SEMICONDUCTORS GMBH, 93049 REGENSBURG,

8364 No opposition during term of opposition
R071 Expiry of right