WO2002058163A2 - Verfahren zum herstellen von halbleiterbauelementen - Google Patents

Verfahren zum herstellen von halbleiterbauelementen Download PDF

Info

Publication number
WO2002058163A2
WO2002058163A2 PCT/EP2001/014614 EP0114614W WO02058163A2 WO 2002058163 A2 WO2002058163 A2 WO 2002058163A2 EP 0114614 W EP0114614 W EP 0114614W WO 02058163 A2 WO02058163 A2 WO 02058163A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
shows
lattice
particular according
Prior art date
Application number
PCT/EP2001/014614
Other languages
English (en)
French (fr)
Other versions
WO2002058163A3 (de
WO2002058163A8 (de
Inventor
Holger JÜRGENSEN
Assadullah Alam
Alois Krost
Armin Dadgar
Michael Heuken
Original Assignee
Aixtron Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aixtron Ag filed Critical Aixtron Ag
Priority to AU2002238422A priority Critical patent/AU2002238422A1/en
Publication of WO2002058163A2 publication Critical patent/WO2002058163A2/de
Publication of WO2002058163A3 publication Critical patent/WO2002058163A3/de
Publication of WO2002058163A8 publication Critical patent/WO2002058163A8/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth

Definitions

  • the invention relates to a method for producing
  • the semiconducting layers consist of light emitting diodes
  • 00017 ren in particular OCVD method on substrates epitaxially
  • 00018 is deposited. This takes place in a process chamber
  • 00022 has the same lattice constant as the ones to be deposited
  • 00028 substrate is applied. There are a number of
  • 00031 follows a separation of the elements produced. 00032
  • 00051 chemomechanically, also by etching away the substrate. 00052
  • the object of the invention is to isolate
  • 00069 switched etching step lattice-like in a known manner
  • 00074 form a dielectric mask in a grid shape.
  • silicon nitride or comes as the dielectric
  • 00078 structured substrate a layer sequence for example
  • 00091 layers can be used in a coating process
  • 00093 adheres to the layer surface. It can be about
  • 00094 act an adhesive film.
  • 00097 are preferably shock-cooled. This can put you off
  • nucleation layer for example
  • the invention further relates to an intermediate product
  • 00151 consisting of a substrate with one or more
  • the layer is
  • Fig. 7 is a section along the line VII-VII and 00177
  • Fig. 8 is a schematic representation of a cross section
  • the substrate shown in FIG. 1 is a single
  • the structure consists of a dielectric
  • mask 6 which is made of silicon nitride or silicon oxide
  • the fields 3 a square
  • 00209 preferably consists of a number of
  • 00212 tur consists of a first layer 10, which for example
  • 00213 is n-doped and one applied to it
  • 00217 layer can consist of GalnN or GaN and electro-
  • 00221 consist of AlAs or A1N.
  • the nucleation layer has
  • 00224 preferably has a thickness of one or more ⁇ m.
  • 00225 edge length of the fields 3 is approximately 300 ⁇ m. In this
  • 00272 can be contacted.
  • 00273

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen von kleinen kristalinen Plättchen, wie Halbleiterbauelemente, insbesondere LED's, bei dem auf ein kristallines Substrat eine oder mehrere kristalline Schichten abgeschieden werden und anschliessend die Schicht(en) vom Substrat getrennt, in die Plättchen bildenden Teilstükke zerteil werden. Zur Vereinfachung der Vereinzelung sieht die Erfindung vor, dass das Substrat (1) in den Teilstücken (7) entsprechende Felder (3) vorstrukturiert wird und die Gitterkonstanten von Substrat (1) und Schicht(en) (9, 10) derart voneinander abweichen, dass an den Feldgrenzen (4) zufolge der Gitterverspannung Trennrisse entstehen.

Description

00001 Verfahren zum Herstellen von Halbleiterbauelementen
00002
00003
00004 Die Erfindung betrifft ein Verfahren zum Herstellen von
00005 kleinen kristallinen Plättchen wie Halbleiterbauelemen-
00006 te, insbesondere LED's, bei dem auf ein kristallines
00007 Substrat eine oder mehrere vorzugsweise halbleitende,
00008 kristalline Schichten abgeschieden werden und anschlie-
00009 Send die Schicht (en) vom Substrat getrennt und in die
00010 Plättchen bzw. Bauelemente bildende Teilstücke zerteilt
00011 werden. 00012
00013 Derartige Verfahren sind im Stand der Technik bekannt.
00014 Die halbleitenden Schichten bestehen bei Leuchtdioden
00015 insbesondere aus Verbundhalbleitern der fünften und
00016 dritten Hauptgruppe. Die Schichten werden im CVD-Verfah-
00017 ren, insbesondere OCVD-Verfahren auf Substrate epitakt-
00018 isch abgeschieden. Dies erfolgt in einer Prozeßkammer
00019 eines Reaktors, in welche Reaktionsgase eingebracht
00020 werden, die dort pyrolytisch zerfallen. Als Substrat
00021 wird üblicher Weise ein Kristall gewählt, welcher die-
00022 selbe Gitterkonstante besitzt, wie die abzuscheidenden,
00023 unterschiedlich dotierten Schichten. 00024
00025 Aus der DE 198 38 810 AI ist ein Verfahren zum Herstel-
00026 len einer Mehrzahl von GA(In,AI)N-Leuchtdiodenchips
00027 bekannt, bei dem zunächst eine Maskenschicht auf ein
00028 Substrat aufgebracht wird. Es werden eine Mehrzahl von
00029 Fenstern gebildet. In die freigelegten Fenster werden
00030 die Halbleiterschichtfolgen abgeschieden. Danach er-
00031 folgt eine Vereinzelung der hergestellten Elemente. 00032
00033 Im Stand der Technik ist es ferner bekannt III-V-Halb-
00034 leiterschichten Saphirsubstrate oder Siliciumsύbstrate
00035 abzuscheiden. Wegen der erheblichen Differenz der Git- 00036 terkonstanten kommt es dabei allerdings zu Spannungsris-
00037 sen in der Schicht. Insbesondere kommt es zu Spannungs-
00038 rissen, wenn III-V-Halbleiterschichten, beispielsweise
00039 Galiumnitrit (GaN) auf Siliciumsubstraten abgeschieden
00040 wird, da GaN eine hexagonale und Silicium eine kubische
00041 Gitterstruktur besitzt. Die Fehlanpassungen liegen hier
00042 bei mehr als 16 %. 00043
00044 Um die auf einem Substrat abgeschiedenen Schichten zu
00045 Halbleiterbauelementen weiterzuverarbeiten, ist es
00046 erforderlich, die beschichtete Halbleiterscheibe (Süb-
00047 strat mit Schichtstruktur) in eine Vielzahl von Teil-
00048 stücken zu zerteilen. Dies erfolgt durch Ritzen, Sägen,
00049 Brechen oder dergleichen. Soll die Schichtstruktur vom
00050 Substrat getrennt werden, so erfolgt dies in der Regel
00051 chemomechanisch, auch durch Wegätzen des Substrats. 00052
00053 Der Erfindung liegt die Aufgabe zugrunde, die Vereinze-
00054 lung der lediglich aus den Schichten bestehenden Teil-
00055 stücke zur Weiterverarbeitung zu den Bauelementen zu
00056 vereinfachen. 00057
00058 Gelöst wird die Aufgabe durch die in den Ansprüchen
00059 angegebene Erfindung. 00060
00061 Der Anspruch 1 sieht zunächst und im Wesentlichen vor,
00062 dass das Substrat in den Teilstücken entsprechende
00063 Felder vorstrukturiert wird und die Gitterkonstanten
00064 von Substrat und Schicht (en) derart voneinander abwei-
00065 chen, dass an den Feldgrenzen zufolge der Gitterverspan-
00066 nung Trennrisse entstehen. Die Strukturierung des Sub-
00067 strates erfolgt vor der Beschichtung. Die Vorstruktur
00068 kann dadurch aufgebracht werden, dass in einem vorge-
00069 schalteten Ätzschritt in bekannter Weise gitterartige
00070 Gräben, Stufen oder dergleichen auf die Substratoberflä- 00071 ehe aufgebracht werden. Dies erfolgt nach einer zuvori-
00072 gen Maskierung, wie sie aus der Siliciumtechnologie
00073 bekannt ist. Es ist auch möglich, die Vorstruktur durch
00074 eine dieleketrische Maske in Gitterform auszubilden.
00075 Als Dielektrikum kommt insbesondere Siliciumnitrit oder
00076 Siliciumoxyd in Betracht, wenn das Substrat aus einkri-
00077 stallinem Silicium besteht. Wird auf ein derartig vor-
00078 strukturiertes Substrat eine Schichtenfolge, beispiels-
00079 weise aus unterschiedlich dotierten III-V-Halbleitern,
00080 beispielsweise GaN aufgebracht, bilden sich zufolge der
00081 stark voneinander abweichenden Gitterkonstanten Spannun-
00082 gen, die zu Rissen in der Oberfläche führen. Diese
00083 Risse konzentrieren sich zufolge der Vorstrukturierung
00084 aber im Bereich der Feldgrenzen. Durch die dortige
00085 Konzentration bilden sie dort Trennrisse aus. Die Flä-
00086 chen der Felder selbst bleiben im Wesentlichen riss-
00087 bzw. spaltfrei, wobei, abhängig vom Verwendungszweck
00088 der herzustellenden Bauelemente, geringe Anzahlen an
00089 derartigen Störstellen im Bereich der Teilstücke in
00090 Kauf genommen werden können. Auf die abgeschiedenen
00091 Schichten kann in einem dem Beschichtungsprozess nach-
00092 folgenden Prozess eine Folie aufgebracht werden. Diese
00093 haftet auf der Schichtoberflache. Es kann sich dabei um
00094 eine Klebefolie handeln. Die derart mit einer Folie
00095 beschichteten Halbleiterscheiben können dann temperatur-
00096 behandelt werden. Sie können insbesondere abgekühlt,
00097 bevorzugt schockgekühlt werden. Dieses Abschrecken kann
00098 beispielsweise dadurch erfolgen, dass die so vorbereite-
00099 te Halbleiterscheibe in flüssigen Stickstoff getaucht
00100 wird. Zufolge eines großen Unterschiedes zwischen der
00101 Wärmeausdehnungsfähigkeit der Schichten und der Wärme-
00102 ausdehnungsfähigkeit des Substrates treten beim Ab-
00103 schrecken im Bereich der Trennebene von Schicht und
00104 Substrat erhebliche Spannungen auf, die dazu führen,
00105 dass die Beschichtung sich vom Substrat trennt. Zufolge 00106 der Trennrisse zwischen den einzelnen Teilstücken ent-
00107 stehen dort offene Fugen, so dass die auf der Folie
00108 aufklebenden Teilstücke räumlich voneinander getrennt
00109 sind. Handelt es sich bei der Folie um eine leitende
00110 Folie, so können die in ihrer Gesamtheit auf der Folie
00111 nebeneinanderliegenden Teilstücke gemeinsam getestet
00112 werden. Dies ist insbesondere dann von Vorteil, wenn
00113 die Strukturierung der Substratoberfläche gitterartig
00114 erfolgt. Dann können die vom Substrat gelösten, auf der
00115 Folie als Matrix haftenden Teilstücke, automatisch
00116 geprüft werden. In einer Weiterbildung des Verfahrens
00117 ist vorgesehen, dass eine Vielzahl von Substraten
00118 gleichzeitig in einer einzigen Prozesskammer eines
00119 Reaktors beschichtet werden. Es ist dabei vorteilhaft,
00120 wenn die Temperatur während des Aufbringens der einzel-
00121 nen Schichten über die gesamte Fläche nur geringfügige
00122 Abweichungen vom Sollwert besitzt. Außerdem ist es von
00123 Vorteil, wenn die Temperatur während der gesamten Be-
00124 schichtungszeit im Wesentlichen konstant bleibt. Dies
00125 führt dazu, dass sich die zufolge der Gitterverspannung
00126 ausbildenden Spalte oder Risse im Bereich der Feldgren-
00127 zen konzentrieren. Sie bilden dort quasi eine Sollbruch-
00128 stelle. In dem Bereich der Feldgrenzen hat die dort
00129 stark zerklüftete Beschichtung nur eine geringe Haftung
00130 zum Substrat bzw. zu den Teilstücken, so dass sich beim
00131 Abtrennen der Beschichtung vom Substrat die oben erwähn-
00132 ten gitterförmig angeordneten Fugen ausbilden. Die
00133 Beschichtung erfolgt bevorzugt eines mittels MOCVD-Ver-
00134 fahrens. Vor der Beschichtung mit den aktiven, entweder
00135 P- oder N-dotierten Galiumnitritschichten wird auf das
00136 Substrat eine Nukleationsschicht beispielsweise aus
00137 AlAs oder aus AlN aufgebracht. Auf das Substrat können
00138 ein oder mehrere Schichten aufgebracht werden. Bevor-
00139 zugt besitzen die Schichten eine einheitliche oder
00140 ähnliche Gitterkonstante. Dies hat den Vorteil, dass 00141 sich die von den abgetrennten Teilstücken gebildeten
00142 Plättchen nicht wölben. Haben die Schichten untereinan-
00143 der verschiedene Gitterkonstanten, so können sich die
00144 vom Substrat abgetrennten Plättchen wölben, was für
00145 bestimmte Anwendungsfälle sogar gewünscht sein kann.
00146 Zur Beeinflussung der elektronischen Parameter kann es
00147 ebenfalls förderlich sein, Schichten mit verschiedenen
00148 Gitterkonstanten aufeinander abzuscheiden. 00149
00150 Die Erfindung betrifft ferner ein Zwischenprodukt,
00151 bestehend aus einem Substrat mit einer oder mehreren
00152 darauf aufgebrachten Schichten. Die Schicht ist unter-
00153 teilt in eine Vielzahl von Teilstücken, wobei der Grenz-
00154 bereich zwischen den mit Abstand zueinanderliegenden
00155 Teilstücken Trennrisse bildet. 00156
00157 Ausführungsbeispiele der Erfindung werden nachfolgend
00158 anhand beigefügter Zeichnungen erläutert. Es zeigen: 00159
00160 Fig grobschematisch ein vorstrukturiertes Sub¬
00161 strat,
00162
00163 Fig einen Ausschnitt aus der Substratoberfläche,
00164
00165 Fig einen Schnitt gemäß der Linie III-III in Figur
00166 2,
00167
00168 Fig eine Darstellung gemäß Figur 3 mit einer ande¬
00169 ren Struktur,
00170
00171 Fig eine Darstellung gemäß Figur 2 mit einer vari¬
00172 ierten Feldstruktur,
00173
00174 Fig eine schematische Darstellung gemäß Figur 2
00175 bzw. 5 nach Aufbringen der Beschichtung, 00176 Fig. 7 einen Schnitt gemäß der Linie VII-VII und 00177
00178 Fig. 8 in schematischer Darstellung einen Querschnitt
00179 durch die an einer Folie haftenden Teilstücke
00180 der Schicht nach dem Trennen vom Substrat. 00181
00182 Das in der Figur 1 dargestellte Substrat ist eine ein-
00183 kristalline Siliciumscheibe . Der Durchmesser des Sub-
00184 strates kann bis zu 30 cm betragen. Diese Scheibe wird
00185 in bekannter Weise mit einer gitterartigen Struktur
00186 versehen. Dies kann nach einer zuvorigen Maskierung
00187 mittels Fotolack erfolgen. Die Struktur, die in der
00188 Fig. 3 dargestellt ist, wurde eingeätzt. Es handelt
00189 sich dabei um sich kreuzende Gräben 5, so dass zwischen
00190 den Gräben 5 liegende Felder bestehen bleiben. 00191
00192 Bei dem in den Figuren 4 und 5 dargestellten Ausfüh-
00193 rungsbeispiel besteht die Struktur aus einer dielektri-
00194 sehen Maske 6, die aus Siliciumnitrit oder Siliciumoxyd
00195 bestehen kann. Während bei dem in der Fig. 2 dargestell-
00196 ten Ausführungsbeispiel die Felder 3 eine quadratische
00197 oder rechteckige Struktur besitzen, besitzen die Felder
00198 3 beim Ausführungsbeispiel gemäß Fig. 4, 5 eine kreis-
00199 förmige oder gerundete Form. Diese Form ist vorteil-
00200 haft, um die auf den Feldern 3 abgeschiedenen Teilstük-
00201 ke 7 besser vom Substrat 1 abzulösen. 00202
00203 Die Form der Felder ist unabhängig von der Art der
00204 Struktur der Feldgrenzen. 00205
00206 Auf das so vorstrukturierte Siliciumsubstrat 1 wird im
00207 Wege der MOCVD in einer Prozesskammer eines Reaktors
00208 eine Schichtstruktur aufgebracht. Diese Schichtstruktur
00209 besteht bevorzugt aus mehreren, übereinander aufgebrach-
00210 ten Schichten mit unterschiedlichen elektrischen Eigen- 00211 schatten. Die in der Fig. 7 dargestellte Schichtstruk-
00212 tur besteht aus einer ersten Schicht 10, die beispiels-
00213 weise n-dotiert ist und einer darauf aufgebrachten
00214 Schicht 9, die beispielsweise p-dotiert ist. Zwischen
00215 diesen Schichten ist eine nicht dargestellte aktive
00216 Schicht oder eine aktive Schichtfolge angeordnet. Diese
00217 Schicht kann aus GalnN oder GaN bestehen und elektro-
00218 nisch einen Quantenpotentialtopf ausbilden. Vor dem Auf-
00219 bringen der Schichten 10, 9 wird das Substrat 1 mit
00220 einer dünnen Nukleationsschicht beschichtet. Diese kann
00221 aus AlAs oder A1N bestehen. Die Nukleationsschicht hat
00222 eine Dicke zwischen 3 und 100 nm. Die elektrisch akti-
00223 ven Schichten 9, 10, die aus GaN bestehen können, haben
00224 bevorzugt eine Dicke von einem oder mehreren μm. Die
00225 Kantenlänge der Felder 3 beträgt etwa 300 μm. In dieser
00226 Größenordnung liegt auch der Durchmesser der Felder 3
00227 beim Ausführungsbeispiel gemäß Fig. 5. 00228
00229 Das Kristallwachstum findet nicht nur auf den Feldern 3
00230 statt, sondern auch auf den Flächen der Feldgrenzen 4:
00231 Insbesondere in den Gräben 5 und auf der Maske 6 kommt
00232 es zu einem Kristallwachstum. Im Bereich der Feldgren-
00233 zen 4 erfolgt das Kristallwachstum aber stark gestört. 00234
00235 In der Fig. 7 ist angedeutet, dass im Bereich der Fel-
00236 der ein im Wesentlichen einkristallines Kristallwachs-
00237 turn stattfindet. Im Bereich der durch den Graben 5
00238 ausgebildeten Störung zwischen den zwei benachbarten
00239 Feldern 3 konzentrieren sich die zufolge der Kristall-
00240 Spannung auftretenden Spalten bzw. Risse zu Trennrissen
00241 8. Dort hat die Beschichtung eine "bröselige" Konsi-
00242 stenz. Sie ist dort stark zerklüftet. 00243
00244 Nach Aufbringung der Beschichtung wird auf die oberste
00245 Schicht 9 eine Folie 12 aufgeklebt. Bei dieser Folie 00246 kann es sich um eine leitende Folie handeln. Die so mit
00247 einer Folie versehene Halbleiterscheibe wird sodann
00248 abgeschreckt. Dieses Schockkühlen erfolgt beispielswei-
00249 se dadurch, dass die Halbleiterscheibe in flüssigen
00250 Stickstoff getaucht wird. Bei diesem Abschrecken tren-
00251 nen sich die aufgebrachten Schichten im Bereich der
00252 Nukleationsschicht 11 vom Substrat 1 als Folge der
00253 Temperaturspannung. 00254
00255 Wegen der "bröseligen" Konsistenz der Beschichtung im
00256 Bereich der Feldgrenze 4 verbleiben zwischen den den
00257 Feldern 3 zugeordneten Teilstücken 7 Fugen 13. 00258
00259 Dies hat zur Folge, dass die Teilstücke 7 in rasterför-
00260 miger Anordnung auf der Folie 12 elektrisch getrennt
00261 voneinander angeordnet sind. Es ist dabei sogar unschäd-
00262 lieh, wenn sich innerhalb der Feldgrenzen 4 auf Anhieb
00263 keine freien Abstandsfugen 13 ausbilden. Eventuell
00264 verbleibende Restpartikel zwischen den Teilstücken 7
00265 erlauben es trotzdem, die auf der Folie anhaftenden
00266 Teilstücke 7 elektrisch zu testen. 00267
00268 Nach dem Testen kann die vom Substrat abgelöste Oberflä-
00269 ehe der n-dotierten Schichtszenen sogar ebenfalls mit
00270 einer Folie kontaktiert werden. Auch hier können alle
00271 Teilstücke 7 einer Halbleiterscheibe gemeinsam folien-
00272 kontaktiert werden. 00273
00274 Zum Trennen braucht nur die Folie geteilt zu werden.
00275 Die auf der Folie getrennt voneinander angeordneten
00276 Chips können aber auch direkt der Folie entnommen wer-
00277 den, um nach einem darauffolgenden Kontaktierschritt
00278 mit einem Gehäuse verbunden zu werden. 00279 00280 Alle offenbarten Merkmale sind (für sich) erfindungswe-
00281 sentlieh. In die Offenbarung der Anmeldung wird hiermit
00282 auch der Offenbarungsinhalt der zugehörigen/beigefügten
00283 Prioritätsunterlagen (Abschrift der Voranmeldung) voll-
00284 inhaltlich mit einbezogen, auch zu dem Zweck, Merkmale
00285 dieser Unterlagen in Ansprüche vorliegender Anmeldung
00286 mit aufzunehmen. 00287

Claims

00288 Ansprüche 00289
00290 1. Verfahren zum Herstellen von kleinen kristalinen
00291 Plättchen, wie Halbleiterbauelemente, insbesondere
00292 LED's, bei dem auf ein kristallines Substrat eine oder
00293 mehrere kristalline Schichten abgeschieden werden und
00294 anschließend die Schicht (en) vom Substrat getrennt, in
00295 die Plättchen bildenden Teilstücke zerteilt werden,
00296 dadurch gekennzeichnet, dass das Substrat (1) in den
00297 Teilstücken (7) entsprechende Felder (3) vorstruktu-
00298 riert wird und die Gitterkonstanten von Substrat (1)
00299 und Schicht (en) (9,10) derart voneinander abweichen,
00300 dass an den Feldgrenzen (4) zufolge der Gitterverspan-
00301 nung Trennrisse entstehen. 00302
00303 2. Verfahren nach Anspruch 1 oder insbesondere danach,
00304 dadurch gekennzeichnet, dass die Teilstücke (7) durch
00305 Temperaturvariation, insbesondere Abkühlen, bevorzugt
00306 Schockkühlen vom Substrat getrennt werden. 00307
00308 3. Verfahren nach einem oder mehreren der vorhergehen-
00309 den Ansprüche oder insbesondere danach, dadurch gekenn-
00310 zeichnet, dass vor dem Trennen eine Haftfolie (12) auf
00311 die Schicht (9) aufgebracht wird, an welcher die Teil-
00312 stücke (7) anhaften. 00313
00314 4. Verfahren nach einem oder mehreren der vorhergehen-
00315 den Ansprüche oder insbesondere danach, dadurch gekenn-
00316 zeichnet, dass die Haftfolie (12) eine Klebefolie ist. 00317
00318 5. Verfahren nach einem oder mehreren der vorhergehen-
00319 den Ansprüche oder insbesondere danach, dadurch gekenn-
00320 zeichnet, dass die Haftfolie (12) elektrisch leitend
00321 ist. 00322
00323 6. Verfahren nach einem oder mehreren der vorhergehen-
00324 den Ansprüche oder insbesondere danach, dadurch gekenn-
00325 zeichnet, dass eine Vielzahl von Substraten (1) gleich-
00326 zeitig in einer einzigen Prozesskammer eines Reaktors
00327 beschichtet werden. 00328
00329 7. Verfahren nach einem oder mehreren der vorhergehe -
00330 den Ansprüche oder insbesondere danach, dadurch gekenn-
00331 zeichnet, dass die Vorstruktur gitterartige Gräben (5) ,
00332 Stufen (6) oder dergleichen umfasst. 00333
00334 8. Verfahren nach einem oder mehreren der vorhergehen-
00335 den Ansprüche oder insbesondere danach, dadurch gekenn-
00336 zeichnet, dass die Vorstruktur geätzt wird oder als
00337 dielektrische Maske ausgebildet wird. 00338
00339 9. Verfahren nach einem oder mehreren der vorhergehen-
00340 den Ansprüche oder insbesondere danach, dadurch gekenn-
00341 zeichnet, dass das Substrat Silicium ist. 00342
00343 10. Verfahren nach einem oder mehreren der vorhergehen-
00344 den Ansprüche oder insbesondere danach, dadurch gekenn-
00345 zeichnet, dass die Beschichtung eine III-IV-Halbleiter-
00346 schicht ist und insbesondere GaN umfasst. 00347
00348 11. Verfahren nach einem oder mehreren der vorhergehen-
00349 den Ansprüche oder insbesondere danach, dadurch gekenn-
00350 zeichnet, dass die Beschichtung durch MOCVD erfolgt. 00351
00352 12. Verfahren nach einem oder mehreren der vorhergehen-
00353 den Ansprüche oder insbesondere danach, dadurch gekenn-
00354 zeichnet, dass vor der Beschichtung auf das Substrat
00355 (1) eine Nukleationsschicht (11) , insbesondere in Form
00356 AlAs oder A1N aufgebracht wird. 00357
00358 13. Zwischenprodukt eines nach dem Verfahren eines oder
00359 mehreren der vorhergehenden Ansprüche hergestellten
00360 Halbleiterbauelementes, mit mindestens einer gitter-
00361 fehlangepasst auf ein Substrat aufgebrachten halbleiten-
00362 den, einkristallinen Schicht, gekennzeichnet durch
00363 gitternetzangeordnete Trennrisse aufweisende Zonen,
00364 wobei die in den Gitterzwischenräumen angeordneten
00365 Flächenabschnitte (7) im Wesentlich rissfrei sind.
PCT/EP2001/014614 2001-01-18 2001-12-12 Verfahren zum herstellen von halbleiterbauelementen WO2002058163A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002238422A AU2002238422A1 (en) 2001-01-18 2001-12-12 Method for producing semiconductor components

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10102315.4 2001-01-18
DE10102315A DE10102315B4 (de) 2001-01-18 2001-01-18 Verfahren zum Herstellen von Halbleiterbauelementen und Zwischenprodukt bei diesen Verfahren

Publications (3)

Publication Number Publication Date
WO2002058163A2 true WO2002058163A2 (de) 2002-07-25
WO2002058163A3 WO2002058163A3 (de) 2002-12-12
WO2002058163A8 WO2002058163A8 (de) 2003-03-06

Family

ID=7671092

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2001/014614 WO2002058163A2 (de) 2001-01-18 2001-12-12 Verfahren zum herstellen von halbleiterbauelementen

Country Status (3)

Country Link
AU (1) AU2002238422A1 (de)
DE (1) DE10102315B4 (de)
WO (1) WO2002058163A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168000B2 (en) 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
WO2019215183A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum durchtrennen eines epitaktisch gewachsenen halbleiterkörpers und halbleiterchip

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039970B1 (ko) * 2010-02-11 2011-06-09 엘지이노텍 주식회사 반도체층 형성방법 및 발광 소자 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
WO1999001593A2 (en) * 1997-07-03 1999-01-14 Cbl Technologies Elimination of defects in epitaxial films
DE19838810A1 (de) * 1998-08-26 2000-03-02 Siemens Ag Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52135667A (en) * 1976-05-10 1977-11-12 Toshiba Corp Dicing method of semiconductor wafer
KR930008861B1 (ko) * 1991-05-16 1993-09-16 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
JP2748354B2 (ja) * 1993-10-21 1998-05-06 日亜化学工業株式会社 窒化ガリウム系化合物半導体チップの製造方法
JPH0864791A (ja) * 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
JPH10125629A (ja) * 1996-10-17 1998-05-15 Nec Eng Ltd 半導体ウェーハ割断方法
US6143629A (en) * 1998-09-04 2000-11-07 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP3235586B2 (ja) * 1999-02-25 2001-12-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19715572A1 (de) * 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
WO1999001593A2 (en) * 1997-07-03 1999-01-14 Cbl Technologies Elimination of defects in epitaxial films
DE19838810A1 (de) * 1998-08-26 2000-03-02 Siemens Ag Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 08, 29. September 1995 (1995-09-29) & JP 07 122520 A (NICHIA CHEM IND LTD), 12. Mai 1995 (1995-05-12) *
PATENT ABSTRACTS OF JAPAN vol. 1996, no. 07, 31. Juli 1996 (1996-07-31) & JP 08 064791 A (MATSUSHITA ELECTRIC IND CO LTD), 8. März 1996 (1996-03-08) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168000B2 (en) 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
WO2019215183A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum durchtrennen eines epitaktisch gewachsenen halbleiterkörpers und halbleiterchip

Also Published As

Publication number Publication date
DE10102315A1 (de) 2002-07-25
DE10102315B4 (de) 2012-10-25
AU2002238422A1 (en) 2002-07-30
WO2002058163A3 (de) 2002-12-12
WO2002058163A8 (de) 2003-03-06

Similar Documents

Publication Publication Date Title
DE1298630C2 (de) Integrierte schaltungsanordnung
DE102014118336B4 (de) Verbundstruktur und verfahren zum bilden einer verbundstruktur
EP1770795B1 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
EP0703619A1 (de) Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung unter Erreichung hoher Systemausbeuten
EP1459362A2 (de) Verfahren zum abscheiden von iii-v-halbleiterschichten auf einem nicht-iii-v-substrat
DE112014002434B4 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE3933965C2 (de)
DE112013004330T5 (de) Pseudosubstrat mit verbesserter Nutzungseffizienz eines Einkristallmaterials
WO2014048805A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
EP1770767B1 (de) Halbleitersubstrat aus GaAs und Halbleiterbauelement
WO2002058163A2 (de) Verfahren zum herstellen von halbleiterbauelementen
DE112018003926B4 (de) Optoelektronisches Halbleiterbauelement mit einer Kontaktstruktur und Verfahren zur Herstellung einer Kontaktstruktur für ein optoelektronisches Halbleiterbauelement
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
EP2301075A2 (de) Verfahren zum herstellen einer thermoelektrischen vorrichtung
DE19838810A1 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE19542943C2 (de) Verfahren zur Herstellung eines mikroelektronischen Bauteils mit einer mehrlagigen Komposit-Struktur
DE10219223A1 (de) Verfahren zum Abscheiden von III-V-Halbleiterschichten auf einem Nicht-III-V-Substrat
DE10218498B4 (de) Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement
EP1314191B1 (de) Kompositstruktur für elektronische mikrosysteme sowie verfahren zur herstellung der kompositstruktur
DE102005047149A1 (de) Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
DE102016117030A1 (de) Trägersubstrat für Halbleiterstrukturen, die durch Überführungsdruck übertragbar sind und Herstellung der Halbleiterstrukturen auf dem Trägersubstrat
EP2321858B1 (de) Optoelektronisches bauelement und verfahren zu dessen herstellung
DE19922167A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
AK Designated states

Kind code of ref document: C1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: C1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

CFP Corrected version of a pamphlet front page
CR1 Correction of entry in section i

Free format text: PAT. BUL. 30/2002 UNDER (81) ADD "OM, PH, ZM, TN"

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP