DE19836577C1 - Leistungsschaltkreis mit verminderter Störstrahlung - Google Patents

Abstract

Ein Leistungsschaltkreis mit verminderter Störstrahlung, der mindestens ein Paar von Low-Side- und High-Side-MOS-Leistungstransistoren (T1, T2; T3, T4), zwischen die ein Lastwiderstand (L) geschaltet ist, aufweist, zeichnet sich dadurch aus, daß der bzw. mindestens einer der Low-Side-MOS-Leistungstransistoren (T1, T3) mit einer ersten Ansteuerschaltung beschaltet ist, die: DOLLAR A einen Dividierer zur Division der Differenz zwischen einer maximalen Ausgangsspannung (Vs) des MOS-Leistungstransistors (T1, T3) und einer momentanen Ausgangsspannung (Vout) an dem Lastwiderstand (L) (-Dividend-) durch die maximale Ausgangsspannung (Vs) des MOS-Leistungstransistors (-Divisor-) sowie einen Pegelwandler (P1) zur Erzeugung einer zu dem ermittelten Quotienten proportionalen Ansteuerspannung (Va) für den MOS-Leistungstransistor umfaßt.

Description

Die Erfindung betrifft einen Leistungsschaltkreis mit vermin­ derter Störstrahlung, der einen oder mehrere MOS-Lei­ stungstransistoren aufweist.

Mit MOS-Endstufen, die einen Teil von integrierten MOS- Leistungsschaltkreisen wie zum Beispiel Schaltern oder Brüc­ kenschaltungen bilden, ist es möglich, große Spannungen und Ströme mit sehr kurzen Anstiegszeiten und nahezu idealer Rechteckform zu schalten. Die diese Signale enthaltenden Spektralkomponenten höherer Ordnung wirken jedoch in vielen Fällen als Störstrahlung, die auf benachbarte elektrische oder elektronische Einrichtungen einwirkt und diese in ihrer Funktion beeinträchtigen kann. Die Einsatzmöglichkeit von solchen MOS-Endstufen sind aus diesem Grund mangels ihrer elektromagnetischen Verträglichkeit (EMV) häufig einge­ schränkt.

Aus der EP 0 508 171 A1 ist eine getaktete Leistungsendstufe für induktive Verbraucher mit reduzierter elektromagnetischer Störstrahlung bekannt, bei der sowohl die Spannungsänderungs­ geschwindigkeit am Verbindungspunkt zwischen Verbraucher und Schalteinrichtung als auch die Änderungsgeschwindigkeit des durch die Schalteinrichtung fließenden Laststromes einstell­ bar ist. Dabei werden jeweils eine dem Laststrom und eine der Drainspannung proportionale Spannung differenziert und diese erhaltenen Signale dem Steuertaktsignal für die Schaltein­ richtung überlagert.

Aus der US 5,194,760 ist eine Schaltungsanordnung für eine Last bekannt, bei der die Ansteuerspannung über einen Konden­ sator rückgekoppelt wird. Die Ansteuerspannung entspricht so­ mit der zeitlichen Ableitung des momentanen Ausgangsstromes. Das gleiche Prinzip wird in der US 4,540,893 angewandt. Die Erzeugung der Ansteuerspannung erfolgt aufgrund eines aus dem Lastkreis rückgekoppelten Signals, das der zeitlichen Ablei­ tung der momentanen Ausgangsspannung bzw. des momentanen Aus­ gangsstromes entspricht.

Der Erfindung liegt die Aufgabe zugrunde, einen Leistungs­ schaltkreis mit verminderter Störstrahlung mit einem oder mehreren MOS-Leistungstransistoren zu schaffen, mit dem bei geringem Schaltungsaufwand eine besonders zuverlässige und wirksame Unterdrückung von Störstrahlungen, insbesondere bei schnellen Schaltvorgängen, möglich ist.

Gelöst wird diese Aufgabe gemäß Anspruch 1 mit einem Lei­ stungsschaltkreis der eingangs genannten Art, der sich da­ durch auszeichnet, daß der bzw. mindestens einer der MOS- Leistungstransistoren mit einer Ansteuerschaltung beschaltet ist, die:
einen Dividierer zur Division der Differenz zwischen einer maximalen Ausgangsspannung (Vs) des MOS-Leistungstransistors und einer momentanen Ausgangsspannung (Vtx) an dem MOS- Leistungstransistor (-Dividend-), durch die maximale Aus­ gangsspannung (Vs) des MOS-Leistungstransistors (-Divisor-), sowie
einen Pegelwandler zur Erzeugung einer zu dem ermittelten Quotienten proportionalen Ansteuerspannung (Va) für den MOS- Leistungstransistor aufweist.

Der Erfindung liegt die Erkenntnis zugrunde, daß in MOS- Leistungsschaltkreisen eine besonders wirksame Unterdrückung störender Oberwellenanteile dann möglich ist, wenn die Schal­ tung "erkennt", wie weit sich die momentane Ausgangsspannung (Vtx bzw. Vout) des betreffenden Leistungstransistors der ma­ ximalen Ausgangsspannung (Vs, i. a. die Versorgungsspannung) genähert hat, um die Ansteuerspannung (Va) proportional zu der Differenz zwischen diesen beiden Spannungen zurückzure­ geln.

Allerdings ist hierbei nicht die absolute Differenz entschei­ dend, da zum Beispiel bei gleicher Differenz bei einer hohen maximalen Ausgangsspannung (Vs) die momentane Ausgangsspan­ nung (Vtx bzw. Vout) prozentual näher an der maximalen Aus­ gangsspannung liegt, als bei einer niedrigeren maximalen Aus­ gangsspannung. Ein Signal ist also nur dann geeignet, die An­ steuerspannung (Va) eines MOS-Transistors zurückzuregeln, wenn es auf die maximale Ausgangsspannung (Vs) bezogen, d. h. gemäß folgender Formel proportional ist:

Va ~ (Vs - Vtx)/Vs.

Im Falle von Gegentakt- und Brückenschaltungen, die minde­ stens ein Paar von Low-Side- und High-Side-MOS- Leistungstransistoren aufweisen, zwischen die ein Lastwider­ stand geschaltet ist, gilt für den/die Low-Side- Transistor(en) folgende Formel {1}:

Va ~ a(Vs - bVout)/Vs,

wobei "Vout" die Ausgangsspannung am Lastwiderstand ist und die Faktoren "a" und "b" Werte im Bereich von 0,5, 1 oder 2 haben können.

Für den/die High-Side-Transistor(en) gilt mit Vtx = Vs -­ Vout folgende Formel {2}:

Va ~ aVout/bVs,

wobei die Faktoren "a" und "b" wiederum die Werte im Bereich von 0,5, 1 oder 2 haben können.

Die in den Ansprüchen 1 und 2 beschriebenen Lösungen machen von dieser Erkenntnis Gebrauch, indem die Gates der MOS- Transistoren definiert geladen und entladen werden, um auf diese Weise "verrundete" Ausgangskennlinien zu erzeugen, mit denen die Oberwellenanteile wesentlich geringer sind.

Die Unteransprüche haben vorteilhafte Weiterbildungen der Er­ findung zum Inhalt.

Danach kann der bzw. mindestens einer der High-Side-MOS- Leistungstransistoren mit einer zweiten Ansteuerschaltung be­ schaltet sein, bei der der Dividierer zur Division einer mo­ mentanen Ausgangsspannung (Vout) an dem Lastwiderstand (L) (- Dividend-) durch die maximale Ausgangsspannung (Vs) des MOS- Leistungstransistors (-Divisor-) vorgesehen ist.

Der Dividierer ist vorzugsweise durch ein erstes und ein zweites Element zur Logarithmierung des Dividenden und des Divisors, einen Subtrahierer zur Subtraktion der logarith­ mierten Werte, sowie einen daran angeschlossenen Pegelwandler mit einem exponentiellen Glied zur Erzeugung des Quotienten ausgeführt.

Dabei kann das erste und das zweite Element jeweils eine er­ ste bzw. eine zweite Diode sein, denen jeweils ein erster bzw. ein zweiter Strom eingeprägt wird, der jeweils propor­ tional zu den zu dividierenden Ausgangsspannungen ist.

Der erste Strom wird dabei vorzugsweise mit einem ersten Wi­ derstand, an dem die Versorgungsspannung (Vs) anliegt, einem zweiten Widerstand, an dem die Ausgangspannung (Vout) an­ liegt, sowie einer mit diesen Widerständen verbundenen Tran­ sistor-Differenzstufe erzeugt, während der zweite Strom mit einem dritten Widerstand erzeugt werden kann, an dem die Ver­ sorgungsspannung (Vs) anliegt.

Der Subtrahierer umfaßt vorzugsweise einen Operationsverstär­ ker, an dessen nichtinvertierendem Eingang eine an der ersten Diode abfallende Spannung und an dessen invertierendem Ein­ gang eine an der zweiten Diode abfallende Spannung anliegt.

Weitere Einzelheiten, Merkmale und Vorteile der Erfindung er­ geben sich aus der folgenden Beschreibung einer bevorzugten Ausführungsform anhand der Zeichnung. Es zeigt:

Fig. 1 ein Prinzipschaltbild eines erfindungsgemäßen Lei­ stungsschaltkreises, beschränkt auf die Ansteuerschaltung;

Fig. 2 ein Gesamtschaltbild eines erfindungsgemäßen MOS- Leistungsschaltkreises mit einer erfindungsgemäßen Ansteuer­ schaltung und

Fig. 3 einen Teil der Schaltung gemäß Fig. 2.

Im rechten Teil des Prinzipschaltbildes gemäß Fig. 1 ist ei­ ne MOS-Endstufe dargestellt, die durch zwei parallel geschal­ tete MOS-Leistungstransistor-Paare (Brückenschaltung) gebil­ det ist. Das erste Paar umfaßt in Reihe geschaltete Low-Side- und High-Side-Transistoren T1, T2, während das zweite Paar durch in Reihe geschaltete Low-Side und High-Side- Transistoren T3, T4 gebildet ist. Zwischen den Paaren liegt ein Lastwiderstand L, während an die High-Side und die Low- Side-Transistoren eine Versorgungsspannung Vs angelegt ist.

Eine erfindungsgemäße Ansteuerschaltung ist nur für den Low- Side-Transistor T1 des ersten Transistorpaares T1, T2 ge­ zeigt. Der Low-Side-Transistor T3 des zweiten Paares kann mit einer gleichen Ansteuerschaltung beschaltet sein. Für die High-Side-Transistoren T2, T4 gilt, daß auch diese jeweils eine erfindungsgemäße Ansteuerschaltung aufweisen können, wo­ bei jedoch die nachfolgend für die Low-Side-Transistoren be­ schriebene und gemäß obiger Formel {1} erforderliche Diffe­ renzbildung der Ströme entfällt (vgl. obige Formel {2}).

Die erfindungsgemäße Ansteuerschaltung umfaßt gemäß Fig. 1 eine erste Diode D1, eine zweite Diode D2 und einen Operati­ onsverstärker Op1, an dessen nichtinvertierendem Eingang die Kathode der ersten Diode D1 und an dessen invertierendem Ein­ gang die Kathode der zweiten Diode D2 anliegt. Die Anoden der Dioden D1 und D2 liegen an einem Anschluß Vint an, der zur Zuführung eines Versorgungspotentials zur Einstellung des Ar­ beitsbereiches der Schaltungskomponenten dient. Der Ausgang des Operationsverstärkers Op1 ist über einen Pegelwandler P1 mit einem exponentiellen Glied zu einem Gateanschluß des Low- Side-MOS-Leistungstransistors T1 geführt.

Eine den MOS-Leistungstransistoren T2 und T4 zugeführte Ver­ sorgungsspannung Vs liegt auch an einem ersten Widerstand R1 sowie einem dritten Widerstand R3 an. Die von den MOS- Leistungstransistoren T1 bis T4 erzeugte Ausgangsspannung Vout treibt einen Lastwiderstand L und liegt an einem zweiten Widerstand R2 an. Der über den Widerstand R1, R2 bzw. R3 nach Masse fließende Strom ist jeweils proportional zu der an dem betreffenden Widerstand anliegenden Spannung. Mit einer aus zwei Transistoren TDiff1, TDiff2 bestehenden Transistorstufe wird der über den zweiten Widerstand R2 fließende Strom von dem über den ersten Widerstand R1 fließenden Strom subtra­ hiert und ein erster Strom I1 erzeugt, der proportional zu der Differenz zwischen der Versorgungsspannung Vs und der mo­ mentanen Ausgangsspannung Vout ist. Der über den dritten Wi­ derstand R3 fließende Strom stellt einen zweiten Strom I2 dar.

Der erste Strom I1 wird mittels eines Transistors TD1 der er­ sten Diode D1 und der zweite Strom I2 mittels eines Transi­ stors TD2 der zweiten Diode D2 eingeprägt. Die über den Di­ oden D1 und D2 abfallende Spannung VD1 bzw. VD2 ist propor­ tional zu dem Logarithmus des jeweiligen Stroms I1 bzw. I2. Die Spannung VD1 liegt an dem nichtinvertierenden Eingang des Operationsverstärkers Op1 an, während die Spannung VD2 an den invertierenden Eingang des Operationsverstärkers Op1 geführt ist.

Die Ausgangsspannung des Operationsverstärkers Op1 ist somit proportional zu der Differenz der Logarithmen der Ströme I1 und I2. Nach einer Pegelanpassung mit dem Pegelwandler P1, der auch ein exponentielles Glied enthält, liegt an dessen Ausgang eine Ansteuerspannung Va an, die proportional zu dem Quotienten der Ströme I1 und I2 und somit proportional zu der auf die Versorgungsspannung Vs bezogenen Differenz zwischen der Versorgungsspannung Vs und der momentanen Ausgangsspan­ nung Vout ist.

Mit dieser Spannung wird die Ansteuerung der MOS-Endstufe in der Weise zurückgeregelt, daß "verrundete" Ausgangskennlinien entstehen, von denen eine nur noch sehr geringe Störstrahlung ausgeht.

Die Fig. 2 und 3 zeigen ein Gesamtschaltbild eines erfin­ dungsgemäßen MOS-Leistungsschaltkreises, wobei in Fig. 3 ein der Fig. 1 entsprechender Dividierer dargestellt ist.

Ein wesentliches Teil dieser Schaltung ist der Dividierer, der als gesteuerte Stromquelle i = f (out) arbeitet, über die das Gate des Transistors T1 ge- und entladen wird. Dem Divi­ dierer wird über seinen Anschluß Vdrain die Ausgangsspannung Vout an dem Lastwiderstand L zugeführt. Zur Aufladung des Ga­ tes dient der aus zwei Transistoren M17, M18 bestehende Trei­ ber, an dem ein Potential Vcc anliegt und der von zwei Strö­ men gespeist wird, nämlich dem Drainstrom eines Transistors M200 und dem Strom sumH aus der Dividiererschaltung. Zur Ent­ ladung des Gates sind Entladestromsenken vorgesehen, die aus den Stromspiegeln mit Transistoren M205, M206, M207 (Vorentladung), der Stromsenke mit einem Transistor M204 (Gleichstromkomponente) und den Stromspiegeln mit Transisto­ ren M203, M208 (Strom sumL aus der Dividiererschaltung) ge­ bildet sind.

Im Einzelnen weist die Schaltung einen Eingang (input) zur Einspeisung eines Eingangssignals auf. Dieses wird über eine erste Transistorsstufe M20, M22, eine folgende zweite Transi­ storstufe M21, M23 sowie eine darauf folgende dritte Transi­ storstufe M166, M168 geführt und gelangt dann zu den Transi­ storen M204, M205 und M207. Der Transistor M207 ist ausgangs­ seitig über einen in Reihe geschalteten Transistor M163 mit dem Gate des ersten Transistors T1 verbunden.

Der Ausgang der ersten Stufe liegt auch an einer vierten Transistorsstufe M59, M78 sowie an einer fünften Transistor­ stufe M210, M201 an, wobei der Gateanschluß des Transistors M201 mit dem Gateanschluß des Transistors M200 verbunden ist. Der Ausgang des Transistors M210 ist mit dem Ausgang des Transistors M212 verbunden, dessen Gate über in Reihe ge­ schaltete Widerstände R213 und R77 an dem Gate des ersten Transistors T1 anliegt.

Der Ausgang der zweiten Stufe ist ferner mit einer sechsten Transistorsstufe M176, M177 verbunden, wobei der Ausgang des Transistors M176 an dem Anschluß sumL der Dividiererschaltung und der Ausgang des Transistors M177 an den Gateanschlüssen der Transistoren M203, M206 anliegt.

Der Ausgang der zweiten Stufe liegt ferner an einem Transi­ stor M19 an, dessen Ausgangsseite an den Anschluß sumH des Dividierers sowie in Reihe mit dem Transistor M200 sowie dem Transistor M18 geschaltet ist.

Die erste bis sechste Transistorstufe ist jeweils durch zwei in Reihe geschaltete Transistoren gebildet, deren Gatean­ schlüsse jeweils miteinander verbunden sind und den Eingang der betreffenden Stufe darstellen.

Zur Erzeugung und Zuführung von Vorspannungen zu der ersten, zweiten, dritten, vierten und fünften Transistorstufe sowie dem Vorspannungseingang biasO des Dividierers dienen Transi­ storen M195, M196, M197 und M211, an denen ein Versorgungspo­ tential Vcc1 anliegt.

Der Dividierer (i = f (out)) ist im Einzelnen in Fig. 3 ge­ zeigt. Im Vergleich zu der in Fig. 1 gezeigten Prinzipschal­ tung entsprechen sich funktional folgende Elemente: die Wi­ derstände R3, R1 und R2 den Widerständen R107, R105 bzw. R103; die Transistoren TDiff1 und TDiff2 den Transistoren M90 bzw. M92; die Transistoren TD1 und TD2 den Transistoren M93 bzw. M94; die Diode D1 den Transistoren T10, T65; die Diode D2 den Transistoren T11, T66; und der Operationsverstärker Op1 den Transistoren T32, T33, die als Differenzstufe ge­ schaltet sind.

Die an dem Lastwiderstand L abgegriffene Spannung liegt an dem Anschluß Vdrain an, der über einen Transistor M108 mit dem Widerstand R103 verbunden ist. Der Widerstand R103 ist über einen Transistor M99 mit einem Transistor M91 verbunden, der an dem Transistor M92 anliegt. Dieser ist mit dem Transi­ stor M90 verbunden, der an dem Transistor M93 anliegt.

Die maximale Ausgangsspannung Vs liegt an dem Anschluß Vcc an, der über einen Transistor M109 mit dem Widerstand R105 sowie dem Widerstand R107 verbunden ist. Der Widerstand R107 liegt an einem Transistor M101, und der Widerstand R105 an einem Transistor M100 an, der wiederum mit dem Transistor M99 verbunden ist. Der Transistor M101 ist mit den Transistoren M89, M95 und M94 verbunden, wobei letzterer zusammen mit dem Transistor T11 an den invertierenden Eingang der Differenz­ stufe T33/T32 geführt ist. An dem nichtinvertierenden Eingang liegen die Transistoren M93, M95 und T10 an.

Am Ausgang von T32 liegt einerseits über Transistoren M87, M97 der Ausgangsanschluß sumH und andererseits über Transi­ storen M98, M83 und M84 der Ausgangsanschluß sumL an. Der Ausgang von T33 ist über Transistoren M88, M96, M82 und M86 mit dem Anschluß sumH und über Transistoren M88, M96, M85, M83 und M84 mit dem Anschluß sumL verbunden. Der Anschluß bi­ asO liegt über einem Transistor M81 an den Emittern von T33/T32 an.

Der Dividierer ist schließlich auch mit dem im Zusamenhang mit Fig. 2 genannten Versorgungspotential Vcc1 verbunden.

Bezugszeichenliste

T1 bis T4 MOS-Leistungstransistoren
Mxxx MOS-Transistoren
L Last
Vs Versorgungsspannung
Vout Ausgangsspannung
D1, D2 erste bzw. zweite Diode
VD1, VD2 Spannung an der ersten bzw. zweiten Diode
Op1 Operationsverstärker
P1 Pegelwandler
I1, I2 erster bzw. zweiter Strom
R1 bis R3 erster bis dritter Widerstand des Dividierers
Rx Widerstände
TD1, TD2 Transistoren
TDiff1, Tdiff2 Transistoren einer Differenzstufe des Dividierers
Va Ansteuerspannung
Vcc Versorgungspotential

Claims (12)

1. Leistungsschaltkreis mit verminderter Störstrahlung mit mindestens einem MOS-Leistungstransistor, dadurch gekennzeichnet, daß mindestens einer der MOS-Leistungstransistoren (T1, T2, T3, T4) mit einer Ansteuerschaltung beschaltet ist, die

• 1. einen Dividierer zur Division der Differenz zwischen einer maximalen Ausgangsspannung (Vs) des MOS-Leistungstran­ sistors und einer momentanen Ausgangsspannung (Vtx) an dem MOS-Leistungstransistor (-Dividend-) durch die maximale Ausgangsspannung (Vs) des MOS-Leistungstransistors (- Divisor-), sowie
• 2. einen Pegelwandler (P1) zur Erzeugung einer zu dem ermit­ telten Quotienten proportionalen Ansteuerspannung (Va) für den MOS-Leistungstransistor aufweist.

2. Leistungsschaltkreis nach Anspruch 1 dadurch gekennzeichnet, daß mindestens einer der MOS-Leistungstransistoren (T1, T3) in Low-Side-Konfiguration verschaltet ist.

3. Leistungsschaltkreis nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß, mindestens einer der MOS-Leistungstransistoren (T2, T4) in High-Side-Konfiguration verschaltet ist und mit einer zweiten Ansteuerschaltung beschaltet ist, bei der ein Dividierer zur Division einer momentanen Ausgangsspannung (Vout) an dem Lastwiderstand (L) (-Dividend-) durch die maximale Ausgangs­ spannung (Vs) des MOS-Leistungstransistors (-Divisor-) vorge­ sehen ist.

4. Leistungsschaltkreis nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß mindestens ein Paar von Low-Side- und High-Side-MOS- Leistungstransistoren (T1, T2, T3, T4) vorgesehen ist, zwi­ schen die ein Lastwiderstand (L) geschaltet ist,

5. Leistungsschaltkreis nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, daß der Dividierer ein erstes und ein zweites Element (D1, D2) zur Logarithmierung des Dividenden und des Divisors sowie einen Subtrahierer (Op1) zur Subtraktion der logarithmierten Werte aufweist, und der Pegelwandler (P1) ein exponentielles Glied zur Erzeugung des Quotienten aufweist.

6. Leistungsschaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß das erste und das zweite Element jeweils eine erste bzw. eine zweite Diode (D1, D2) ist, denen jeweils ein erster bzw. ein zweiter Strom (I1, I2) eingeprägt wird, der jeweils propor­ tional zu den zu dividierenden Ausgangsspannungen ist.

7. Leistungsschaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß der erste Strom (I1) mit einem ersten Widerstand (R1), an dem die Versorgungsspannung (Vs) anliegt, einem zweiten Wider­ stand (R2), an dem die Ausgangspannung (Vout) anliegt, sowie einer mit diesen Widerständen verbundenen Transistor- Differenzstufe (TDiff1, TDiff2) erzeugt wird.

8. Leistungsschaltkreis nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß der zweite Strom (I2) mit einem dritten Widerstand (R3) er­ zeugt wird, an dem die Versorgungsspannung (Vs) anliegt.

9. Leistungsschaltkreis nach einem der Ansprüche 5-8, dadurch gekennzeichnet, daß der Subtrahierer einen Operationsverstärker (Op1) aufweist, an dessen nichtinvertierendem Eingang eine an der ersten Diode (D1) abfallende Spannung und an dessen invertierendem Eingang eine an der zweiten Diode (D2) abfallende Spannung anliegt.

10. Leistungsschaltkreis nach einem der vorhergehenden An­ spräche, dadurch gekennzeichnet, daß die maximale Ausgangsspannung (Vs) eine Versorgungsspannung ist.

11. Leistungsschaltkreis nach einem der vorhergehenden An­ sprüche, dadurch gekennzeichnet, daß der Dividend die Differenz zwischen der maximalen Ausgangs­ spannung (Vs) und der momentanen, mit einem vorbestimmten Faktor multiplizierten Ausgangsspannung (Vout) ist.

12. Leistungsschaltkreis nach Anspruch 11, dadurch gekennzeichnet, daß der Faktor den Wert 0,5, 1 oder 2 hat.