DE4329866C1 - Stromspiegel - Google Patents

Description

Die Erfindung betrifft einen Stromspiegel.

Wenn keiner der beiden Anschlüsse eines mit einem eingeprägten Strom zu betreibenden Verbrauchers mit einem festen Potential verbunden werden darf, finden sogenannte "schwimmende Stromquellen" Anwendung. Diese sind beispielsweise aus U. Tietze, Ch. Schenk "Halbleiter- Schaltungstechnik", 8. Auflage 1986, S. 363-364 bekannt und bestehen aus zwei geerdeten Stromquellen, die entgegengesetzt gleich große Ströme liefern und den Verbraucher über die jeweils andere Stromquelle speisen. Wesentlich ist dabei, daß beide Stromquellen möglichst exakt betragsmäßig gleichgroße Ströme abgeben. Diese Forderung ist allerdings umso schwieriger zu erfüllen, wenn die Stromquellen abhängig von einer gemeinsamen Eingangsgröße steuerbar sein sollen. Dies ist beispielsweise bei einem Stromspiegel der Fall, der einen zu einem Potential behafteten Eingangsstrom proportionalen, potentialfreien Ausgangsstrom erzeugen soll.

Aus der EP 0 454 250 A1 und der US 4 618 815 sind Stromspiegel bekannt, die aus Feldeffekttransistoren aufgebaut sind, jedoch nur jeweils einen Ausgangsstrom liefern.

Aufgabe der Erfindung ist es, einen Stromspiegel bereitzustellen, der die oben genannte Forderung, daß beide Stromquellen möglichst exakt betragsmäßig gleich große Ströme liefern, erfüllt.

Die Aufgabe wird durch einen Stromspiegel gelöst, bei dem ein Eingangsstrom über die in Reihe geschalteten Laststrecken eines ersten und zweiten Transistors auf ein erstes Versorgungspotential sowie auf die Steueranschlüsse des ersten und zweiten Transistors sowie eines dritten, vierten, fünften, sechsten, siebten und achten Transistors geführt wird, bei dem zwischen das erste Versorgungspotential und ein zweites Versorgungspotential hintereinander die Last­ strecken des dritten und vierten Transistors sowie eines neunten und zehnten Transistors geschaltet sind, wobei am Abgriff zwischen drittem und neuntem Transistor die Steuer­ anschlüsse von neuntem und zehntem Transistor sowie einem elften, zwölften und dreizehnten Transistor angeschlossen sind, bei dem zwischen das erste und zweite Versorgungspo­ tential hintereinander die Laststrecken des fünften, sechs­ ten und elften Transistors sowie eines vierzehnten Tran­ sistors geschaltet sind, wobei am Abgriff zwischen sechstem und elftem Transistor die Steueranschlüsse des vierzehnten Transistors sowie eines fünfzehnten und sechzehnten Tran­ sistors angeschlossen sind, bei dem zwischen das erste und zweite Versorgungspotential hintereinander die Laststrecken eines zehnten Transistors sowie des siebten, zwölften und fünfzehnten Transistors geschaltet sind, wobei am Abgriff zwischen siebtem und zwölftem Transistor die Steueranschlüs­ se des siebzehnten Transistors sowie eines achtzehnten Tran­ sistors angeschlossen sind, bei dem vom ersten Versorgungs­ potential über die in Reihe geschalteten Laststrecken von achtzehntem und achtem Transistor ein zu dem Eingangsstrom proportionaler erster Ausgangsstrom abnehmbar ist, bei dem vom zweiten Versorgungspotential über die in Reihe geschal­ teten Laststrecken von sechstem und dreizehntem Transistor ein zu dem ersten Ausgangsstrom gleich großer zweiter Aus­ gangsstrom abnehmbar ist und bei dem neunter bis sechzehnter Transistor vom einen Leitungstyp und siebzehnter, achtzehn­ ter sowie erster bis achter Transistor vom anderen Lei­ tungstyp sind.

Der erfindungsgemäße Stromspiegel mit potentialfreiem Aus­ gangsstrom zeichnet sich durch eine hohe relative Genauig­ keit der einzelnen potentialbehafteten Ausgangsströme sowie durch einen sehr geringen Spannungsabfall im Eingang- und Ausgangszweig aus.

Eine Weiterbildung der Erfindung sieht vor, daß ausschließ­ lich Feldeffekttransistoren verwendet werden, wobei das Ver­ hältnis von Kanalweite zu Kanallänge beim zweiten, vierten, fünften und zehnten Transistor etwa gleich einem Drittel des Verhältnisses von Kanalweite zu Kanallänge bei siebzehntem und achtzehntem, fünfzehntem und sechzehntem Transistor ist. Durch diese Maßnahme wird erreicht, daß siebzehnter und achtzehnter Transistor bzw. vierzehnter, fünfzehnter und sechzehnter Transistor an der Sättigungsgrenze betrieben werden, wodurch die Genauigkeit erhöht und der Spannungsab­ fall an diesen Transistoren minimiert wird.

Außerdem bevorzugt zweiter, vierter, fünfter, siebzehnter und achtzehnter Transistor untereinander, erster, dritter, sechster, siebter und achter Transistor untereinander, neun­ ter, elfter, zwölfter und dreizehnter Transistor untereinan­ der sowie zehnter, vierzehnter, fünfzehnter und sechzehnter Transistor untereinander jeweils gleiche Kanallängen. Des­ weiteren weisen zweiter, vierter und fünfter Transistor un­ tereinander, vierzehnter, fünfzehnter und sechzehnter Tran­ sistor untereinander, erster, dritter, sechster, siebter und achter Transistor untereinander, siebzehnter und achtzehnter Transistor untereinander sowie neunter, elfter, zwölfter und dreizehnter Transistor untereinander jeweils gleiche Kanal­ weiten auf. Dadurch ist insbesondere bei integrierter Schal­ tungstechnik unabhängig von produktionsbedingter Streuungen ein hoher Gleichlauf garantiert.

Die Erfindung wird nachfolgend anhand des in der einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.

Beim Ausführungsbeispiel wird ein Eingangsstrom e an die Ga­ teanschlüsse mehrerer MOS-Feldeffekttransistoren vom p-Ka­ nal-Typ, nämlich der Transistoren 1 bis 8, angelegt. Außer­ dem wird der Eingangsstrom e auch dem Drainanschluß des Transistors 1 zugeführt. Der Sourceanschluß des Transistors 1 ist ebenso wie die Sourceanschlüsse der Transistoren 3, 6, 7, 8 mit jeweils dem Drainanschluß der Transistoren 2 bzw. 4 bzw. 5 bzw. 17 bzw. 18 verbunden, deren Sourceanschlüsse wiederum an ein positives Versorgungspotential p angeschlos­ sen sind.

Der Drainanschluß des Transistors 3 ist mit den Gatean­ schlüssen mehrerer MOS-Feldeffekttransistoren vom n-Kanal- Typ, nämlich den Transistoren 9 bis 13, sowie mit dem Drain­ anschluß des Transistors 9 verbunden. Die Sourceanschlüsse der Transistoren 9 bis 13 sind jeweils mit den Drainan­ schlüssen weiterer MOS-Feldeffekttransistoren vom n-Kanal- Typ, nämlich den Transistoren 10, 14, 15, 16, verschaltet, deren Sourceanschlüsse wiederum an ein negatives Versor­ gungspotential n angeschlossen sind. Die Gateanschlüsse der Transistoren 14, 15, 16 sind ebenso wie der Drainanschluß des Transistors 11 mit dem Drainanschluß des Transistors 6 gekoppelt. Die Gateanschlüsse der Transistoren 17 und 18 sind mit den Drainanschlüssen der Transistoren 7 und 12 ver­ bunden. Schließlich ist an den Drainanschlüssen der Tran­ sistoren 8 und 13 Ausgangsströme a bzw. a′ abnehmbar. Die Ströme a und a′ sind dabei betragsmäßig gleich groß und pro­ portional zum Eingangsstrom e. Eine sogenannte "schwimmende Last" wird folglich zwischen die Drainanschlüsse der Tran­ sistoren 8 und 13 geschaltet.

Claims (4)

1. Stromspiegel, bei dem ein Eingangsstrom (e) über die in Reihe geschalteten Laststrecken eines ersten und zweiten Transistors (1, 2) auf ein erstes Versorgungspotential (p) sowie auf die Steueranschlüsse des ersten und zweiten Tran­ sistors (1, 2) sowie eines dritten, vierten, fünften, sechs­ ten, siebten und achten Transistors (3 bis 8) geführt wird,
bei dem zwischen das erste Versorgungspotential (p) und ein zweites Versorgungspotential (n) hintereinander die Last­ strecken des dritten und vierten Transistors (3, 4) sowie eines neunten und zehnten Transistors (9, 10) geschaltet sind, wobei am Abgriff zwischen drittem und neuntem Tran­ sistor (3, 9) die Steueranschlüsse von neuntem und zehntem Transistor (9, 10) sowie von einem elften, zwölften und dreizehnten Transistor (11, 12, 13) angeschlossen sind,
bei dem zwischen das erste und zweite Versorgungspotential (p, n) hintereinander die Laststrecken des fünften, sechsten und elften Transistors (5, 6, 11) sowie eines vierzehnten Transistors (14) geschaltet sind, wobei am Abgriff zwischen sechstem und elften Transistor (6, 11) die Steueranschlüsse des vierzehnten Transistors (14) sowie eines fünfzehnten und sechzehnten Transistors angeschlossen sind,
bei dem zwischen das erste und zweite Versorgungspotential (p, n) hintereinander die Last strecken eines siebzehnten Transistors (17) sowie des siebten, zwölften und fünfzehnten Transistors (7, 12, 15) geschaltet sind, wobei am Abgriff zwischen siebtem und zwölftem Transistor (7, 12) die Steuer­ anschlüsse des siebzehnten Transistors (17) sowie eines achtzehnten Transistors (18) angeschlossen sind,
bei dem vom ersten Versorgungspotental (p) über die in Reihe geschalteten Laststrecken von achtzehntem und achtem Tran­ sistor (18, 8) ein zu dem Eingangsstrom (e) proportionaler erster Ausgangsstrom (a) abnehmbar ist,
bei dem vom zweiten Versorgungspotential (n) über die in Reihe geschalteten Laststrecken von sechzehntem und drei­ zehntem Transistor (16, 13) ein zu dem ersten Ausgangsstrom (a) gleich großer zweiter Ausgangsstrom (a′) abnehmbar ist, und
bei dem neunter bis sechzehnter Transistor (9 bis 16) vom einen Leitungstyp und siebzehnter, achtzehnter und erster bis achter Transistor (17, 18, 1 bis 8) vom anderen Lei­ tungstyp ist.

2. Stromspiegel nach Anspruch 1, dadurch gekennzeichnet, daß aus­ schließlich Feldeffekttransistoren vorgesehen sind, wobei das Verhältnis von Kanalweite zu Kanallänge beim zweiten, vierten, fünften und zehnten Transistor (2, 4, 5, 10) gleich einem Drittel des Verhältnisses von Kanalweite zu Kanallänge beim siebzehnten und achtzehnten bzw. vierzehnten, fünfzehnten, sechzehnten Transistor (17, 18, 14, 15, 16) ist.

3. Stromspiegel nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zweiter, vierter und fünfter Transistor (2, 4, 5), dritter und sechs­ ter Transistor (3, 6), siebter und achter Transistor (7, 8), zwölfter und dreizehnter Transistor (12, 13), fünfzehnter und sechzehnter Transistor (15, 16) sowie siebzehnter und achtzehnter Transistor (17, 18) jeweils identisch aufgebaut sind.

4. Stromspiegel nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zweiter, vierter, fünfter, siebzehnter und achtzehnter Transistor (2, 4, 5, 17, 18) untereinander, erster, dritter sechster, sieb­ ter und achter Transistor (1, 3, 6, 7, 8) untereinander, neunter, elfter, zwölfter und dreizehnter Transistor (9, 11, 12, 13) untereinander sowie zehnter, vierzehnter, fünfzehn­ ter und sechzehnter Transistor (10, 14, 15, 16) untereinan­ der jeweils gleiche Kanallängen aufweisen und daß zweiter, vierter und fünfter Transistor (2, 4, 5) untereinander, vierzehnter, fünfzehnter und sechzehnter Transistor (14, 15, 16) untereinander, erster, dritter, sechster, siebter und achter Transistor (1, 3, 6, 7, 8) untereinander, siebzehnter und achtzehnter Transistor (17, 18) untereinander sowie neunter, elfter, zwölfter und dreizehnter Transistor (9, 11, 12, 13) untereinander jeweils gleiche Kanalweiten aufweisen.