DE19826971A1 - Verfahren zum mechanischen und elektrischen Verbinden, insbesondere integrierter Schaltungen - Google Patents

Verfahren zum mechanischen und elektrischen Verbinden, insbesondere integrierter Schaltungen

Info

Publication number
DE19826971A1
DE19826971A1 DE19826971A DE19826971A DE19826971A1 DE 19826971 A1 DE19826971 A1 DE 19826971A1 DE 19826971 A DE19826971 A DE 19826971A DE 19826971 A DE19826971 A DE 19826971A DE 19826971 A1 DE19826971 A1 DE 19826971A1
Authority
DE
Germany
Prior art keywords
layer
components
module
electrically conductive
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19826971A
Other languages
English (en)
Other versions
DE19826971C2 (de
Inventor
Reiner Goetzen
Dieter Herbst
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Herbst Dieter Dr-Ing 59425 Unna De
Microtec Gesellschaft fur Mikrotechnologie Mb De
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19826971A priority Critical patent/DE19826971C2/de
Publication of DE19826971A1 publication Critical patent/DE19826971A1/de
Application granted granted Critical
Publication of DE19826971C2 publication Critical patent/DE19826971C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum mechanischen und elektrischen Verbinden insbesondere integrierter Schaltungen (ICs) miteinander oder integrierter Schaltungen und aktiver, passiver elektronischer sowie mechanischer Einzelkomponenten zur Herstellung eines ein komplexes elektronisches, elektrooptisches, elektroakustisches oder elektromechanisches System enthaltenden Moduls durch schichtweise Verfestigung eines flüssigen, lichtaushärtbaren Kunststoffs, wobei während des schichtweisen Aufbaus des Moduls Ausnehmungen zur Aufnahme der Systembauteile sowie Verbindungskanäle zur Aufnahme der elektrisch leitenden Verbindungen zwischen den eingebetteten Systembauteilen generiert werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum mechani­ schen und elektrischen Verbinden, insbesondere integrierter Schaltungen (ICS) miteinander oder integrierter Schaltungen und aktiver, passiver elektronischer sowie mechanischer Einzelkom­ ponenten zur Herstellung eines ein komplexes elektronisches, elektrooptisches, elektroakustisches oder elektromechanisches System enthaltenden Moduls.
Derartige komplexe Systeme werden in der Regel durch Auflöten entsprechender Bauelemente auf Platinen hergestellt, die dann anschließend in ein separat hergestelltes Gehäuse eingebaut werden.
Dadurch, daß zur Anordnung der Bauelemente auf der Platine le­ diglich zwei Dimensionen zur Verfügung stehen, ist der Platzbe­ darf derartiger Systeme groß, was darüber hinaus den Nachteil aufweist, daß die elektrischen Verbindungen zwischen den Bau­ elementen entsprechend lang sind.
Weiterhin sind die freiliegenden elektrischen Anschlüsse und Leitungen bei mechanischer Beanspruchung störungs- und defek­ tanfällig.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art so zu führen, daß die das System bildenden Bauelemente neben- und übereinander sicher gegenüber äußeren Einflüssen in einem beim Zusammenstellen entstehenden Kunststoffgehäuse eingebettet werden.
Die Erfindung löst diese Aufgabe durch schichtweise Verfesti­ gung eines flüssigen, lichtaushärtbaren Kunststoff, wobei wäh­ rend des schichtweisen Aufbaus des Moduls Ausnehmungen zur Auf­ nahme der Systembauteile sowie Verbindungskanäle zur Aufnahme der elektrisch leitenden Verbindungen zwischen den eingebette­ ten Systembauteilen generiert werden.
Derartige Schichtaufbauverfahren sind aus der Mikrotechnologie bekannt. So beschreibt die DE-PS 44 20 996 ein Verfahren, bei dem zwischen zwei einander parallelen Platten, von denen minde­ stens eine für elektromagnetische Wellen durchlässig ist, eine geringe Menge des flüssigen lichtaushärtenden Kunststoffs auf­ grund der Oberflächenspannung gehalten ist. Die Oberfläche der Kunststoffflüssigkeit unterhalb der für elektromagnetische Wel­ len durchlässigen Platte wird beispielsweise mittels Laser­ strahl durch die durchlässige Platte bestrahlt, wobei der La­ serstrahl nach Maßgabe eines in einem angeschlossenen Rechner gespeicherten 3-D-Schicht-Modells der zu generierenden Struktur über die Oberfläche geführt wird. Schicht für Schicht härtet das Laserlicht die Kunststoffflüssigkeit entsprechend dem 3-D- Schicht-Modell, wobei der Abstand der Platten jeweils um eine Schichtdicke vergrößert wird, so daß frisches Kunststoffmate­ rial allein aufgrund seiner Oberflächenspannung in den entste­ henden Zwischenraum zwischen der ausgehärteten Schicht und der Platte nachfließen kann. Auf diese Weise können Strukturen im Mikrometer-Bereich sehr exakt erzeugt werden.
Diese Technologie macht sich die Erfindung zunutze.
Eine bevorzugte Verfahrensführung ist durch den Anspruch 2 ge­ geben.
Es wird zunächst durch schichtweises Verfestigen des flüssigen, lichtaushärtbaren Kunststoffs ein Basismodul mit einer Ausneh­ mung zur Aufnahme eines ICs erzeugt. Danach wird der IC in die Ausnehmung eingelegt und durch weiteren schichtweisen Aufbau des Basismoduls gemäß dem obengenannten Verfahren wird die Aus­ nehmung verschlossen und der IC eingebettet. Dabei werden gleichzeitig Kanäle von den Anschlußflächen (Bondflächen) des IC zur Oberfläche des Basismoduls generiert. Diese Bondflächen können beliebig auf dem Chip angeordnet sein und haben eine Größe von etwa 20 µm × 20 µm. Bei den bisherigen Technologien befinden sich die Bondflächen fast immer am Rand des Chips. Die Größe dieser Bondflächen ist minimal 70 µm × 70 µm. Ersichtlich führt die Verwendung kleinerer Bondflächen zu einer Reduktion der gesamten Chipfläche. Außerdem läßt sich die Leiterbahnlänge dadurch reduzieren, daß die Bondflächen in unmittelbarer Nähe der ihnen zugeordneten Schaltungsteile angeordnet werden kön­ nen. Dies führt zu reduzierter kapazitiver Belastung der Schal­ tungen und zu verringertem Übersprechen.
In der weiteren Verfahrensführung wird nun die oberste Fläche des bisher generierten Basismoduls mit einem elektrisch leiten­ den Material beschichtet, beispielsweise gemäß Anspruch 4 durch Aufdampfen, wobei ebenfalls die Wandungen der zu den Bondflä­ chen führenden Kanäle beschichtet werden, so daß eine elek­ trisch leitende Verbindung zu den Bondflächen hergestellt wird.
Auf der leitenden Schicht werden sodann von den Kanalmündungen führende Leiterbahnmasken ebenfalls durch schichtweises Verfe­ stigen des flüssigen, lichtaushärtbaren Kunststoffs erzeugt, wonach durch Ätzen die Leiterbahnmasken vollständig und das sie umgebende leitende Material zumindest teilweise entfernt wer­ den. Das leitende Material in der Umgebung der Leiterbahnmasken kann vollständig entfernt werden, es ist jedoch auch denkbar, aus Gründen der Abschirmung einzelner Bauelemente Teilflächen der leitenden Schicht stehen zu lassen. Die Entfernung der Lei­ terbahnmasken und der leitenden Schicht geschieht vorteilhaf­ terweise gemäß Anspruch 3 durch Plasmaätzen.
Im weiteren Verlauf des Verfahrens wird das bisher vorhandene Basismodul weiter schichtweise aufgebaut, wobei wieder minde­ stens eine Ausnehmung für die Aufnahme einer oder mehrerer Kom­ ponenten geschaffen werden, und gleichzeitig die erforderlichen Bondkanäle generiert werden.
Nach Einlegen der entsprechenden Komponenten in die Ausnehmung bzw. Ausnehmungen wird das Modul weiter schichtweise aufgebaut, wodurch die Ausnehmungen verschlossen und die Komponenten ein­ gebettet werden. Hierbei werden wiederum entsprechende Bondkanäle generiert, die entweder die Verbindung zu einer ex­ ternen Stromversorgung bilden oder aber die Verbindung zu wei­ teren Bauteilen beim weiteren schichtweisen Aufbau des Moduls.
Die einzelnen Verfahrensschritte können dabei gemäß Anspruch 6 so oft wiederholt werden, bis alle für das Modul notwendigen Bauelemente und deren elektrische Verbindungen nebeneinander sowie in mehreren Ebenen übereinander in der Kunststoffstruktur eingebettet sind.
Auf diese Weise ist es möglich, auf geringstem Raum komplette Systeme der eingangs genannten Art sicher zu verpacken, wobei dem Modul eine äußere Form gegeben werden kann, die der jewei­ ligen Anwendung angepaßt ist.
Beispielsweise kann mit dem erfindungsgemäßen Verfahren ein im Ohr zu tragendes Hörgerät hergestellt werden, dessen äußere Form dem Gehörgang angepaßt ist.
Eine weitere Möglichkeit besteht in dem Aufbau kleinstbauender Rechner.
Das erfindungsgemäße Verfahren ist naturgemäß nicht auf die beiden Anwendungsfälle beschränkt.
Das erfindungsgemäße Verfahren kann als Bindeglied zwischen den (Sub)µm-Strukturen in der IC-Technologie und den Strukturgrößen der Metallisierung der Leiterplatten (einige 10 µm) angesehen werden, wobei ganz auf Leiterplatten und übliche Gehäuse ver­ zichtet werden kann.
Die Erfindung wird im folgenden anhand von 10 Abbildungen, die die einzelnen Verfahrensschritte darstellen, erläutert.
Abb. 1 zeigt ein Basismodul 1 mit einer darin generierten Ausnehmung 2. In die Ausnehmung 2 wird - wie in Abb. 2 dargestellt - ein IC 3 eingelegt, der auf seiner Oberfläche mehrere Anschlußflächen (Bondflächen) 4 aufweist.
Abb. 3 zeigt den Verfahrensstand, wenn durch weiteren schichtweisen Aufbau des Basismoduls 1 die Ausnehmung 2 ver­ schlossen ist und der IC 3 eingebettet wurde. Beim schichtwei­ sen Aufbau des Basismoduls 1 werden von den Bondflächen 4 aus­ gehend sogenannte Bondkanäle 5 erzeugt.
Abb. 4 zeigt den Verfahrensschritt, bei dem auf die ober­ ste Fläche des Basismoduls 1 eine Aluminiumschicht 6 aufge­ dampft worden ist.
Abb. 5 zeigt den Verfahrensstand, bei dem auf der leiten­ den Schicht 6 durch weiteren schichtweisen Aufbau von den Mün­ dungen der Bondkanäle 5 ausgehende Leiterbahnmasken 7 generiert worden sind. Bei der Struktur gemäß Abb. 6 sind durch Plasmaätzen sowohl die Leiterbahnmasken 7 als auch die sie um­ gebende Aluminiumschicht 6 entfernt worden. Übrig bleiben die Leiterbahnen 8.
Durch weiteren schichtweisen Aufbau entsteht die in Abb. 7 dargestellte Struktur, in der wiederum - wie in Abb. 1 - Ausnehmungen 2 sowie von den Leiterbahnen 8 aufsteigende Bondkanäle 5 erzeugt worden sind.
Nach Einlegen der entsprechenden Bauelemente 3 in die Ausnehmungen 2 (Abb. 8) wird nun gemäß Abb. 9 das Ba­ sismodul 1 weiter schichtweise aufgebaut, wobei ebenfalls wie­ derum entsprechende Bondkanäle generiert werden.
Die so entstandene Oberfläche wird wiederum mit Aluminium be­ dampft, wobei wie beim Verfahrensschritt gemäß Abb. 4 auch die Wandungen der Bondkanäle mit der leitenden Schicht bedampft werden, so daß sich die elektrischen Verbindungen zwischen den Bauteilen ergeben.
Dann wird das erfindungsgemäße Verfahren analog den in den Abb. 5 und 6 dargestellten Verfahrensschritten fortge­ führt, und zwar so weit, bis das gewünschte Modul mit dem kom­ plexen System vollendet ist.

Claims (6)

1. Verfahren zum mechanischen und elektrischen Verbinden, insbesondere integrierter Schaltungen (ICs) miteinander oder integrierter Schaltungen und aktiver, passiver elek­ tronischer sowie mechanischer Einzelkomponenten zur Her­ stellung eines ein komplexes elektronisches, elektroopti­ sches, elektroakustisches oder elektromechanisches System enthaltenden Moduls durch schichtweise Verfestigung eines flüssigen, lichtaushärtbaren Kunststoffs, wobei während des schichtweisen Aufbaus des Moduls Ausnehmungen (2) zur Aufnahme der Systembauteile (3) sowie Verbindungskanäle (5) zur Aufnahme der elektrisch leitenden Verbindungen (5, 8) zwischen den eingebetteten Systembauteilen (3) gene­ riert werden.
2. Verfahren nach Anspruch 1, gekennzeichnet durch folgende Verfahrensschritte:
  • 1. durch schichtweises Verfestigen eines flüssigen, lichtaushärtbaren Kunststoffs wird ein Basismodul (1) mit einer Ausnehmung (2) zur Aufnahme eines ICs (3) erzeugt,
  • 2. der IC (3) wird in die Ausnehmung (2) eingelegt,
  • 3. durch weiteren schichtweisen Aufbau des Basismoduls (1) analog Schritt 1) wird die Ausnehmung (2) ver­ schlossen und der IC (3) eingebettet,
  • 4. hierbei werden Kanäle (5) von den Anschlußflächen (Bondflächen) (4) des ICs (3) zur Oberfläche des Ba­ sismoduls (1) generiert,
  • 5. die Oberfläche des Basismoduls (1) wird mit einem elektrisch leitenden Material (6) beschichtet, wobei ebenfalls die Wandungen der zu den Bondflächen (4) führenden Kanäle (5) beschichtet werden, so daß eine elektrisch leitende Verbindung zu den Bondflächen (4) hergestellt wird,
  • 6. auf der leitenden Schicht (6) werden von den Kanalmündungen führende Leiterbahnmasken (7) analog Schritt 1) generiert,
  • 7. durch Ätzen werden die Leiterbahnmasken (7) vollstän­ dig und das sie umgebende leitende Material zumindest teilweise entfernt,
  • 8. durch weiteren Aufbau des Basismoduls (1) analog Schritt 1) wird mindestens eine weitere Ausnehmung (2) für die Aufnahme einer oder mehrerer Komponenten (3) geschaffen, wobei gleichzeitig die erforderlichen Bondkanäle (5) generiert werden,
  • 9. die Komponenten (3) werden in die Ausnehmungen (2) eingelegt,
  • 10. durch weiteren schichtweisen Aufbau analog Schritt 1) werden die Ausnehmungen (2) verschlossen und die Komponenten (3) eingebettet, und es wird mit den Verfahrensschritten 4) bis 7) fortgefahren.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Entfernung der Leiterbahnmasken (7) und des sie umgebenden leitenden Materials (6) durch Plasmaätzen er­ folgt.
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß das elektrisch leitende Material aufgedampft wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß zum Beschichten als elektrisch leitendes Material Alu­ minium verwendet wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Systemkomponenten (3) in mehr als zwei Ebenen überein­ ander im Modul eingebettet und elektrisch miteinander ver­ bunden werden.
DE19826971A 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen Expired - Lifetime DE19826971C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19826971A DE19826971C2 (de) 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19826971A DE19826971C2 (de) 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Publications (2)

Publication Number Publication Date
DE19826971A1 true DE19826971A1 (de) 2000-01-05
DE19826971C2 DE19826971C2 (de) 2002-03-14

Family

ID=7871150

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19826971A Expired - Lifetime DE19826971C2 (de) 1998-06-18 1998-06-18 Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen

Country Status (1)

Country Link
DE (1) DE19826971C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070835A1 (de) 2003-01-17 2004-08-19 Goetzen Reiner Verfahren zur herstellung von mikrosystemen
EP2315324A1 (de) 2009-10-22 2011-04-27 Amphenol-Tuchel Electronics GmbH Kontaktiervorrichtung und Verfahren zur Herstellung einer Kontaktiervorrichtung
CN105171985A (zh) * 2008-01-22 2015-12-23 罗利诗公司 大面积纳米图案化方法和设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007053540A1 (de) 2007-11-09 2009-06-10 Siemens Medical Instruments Pte. Ltd. In-dem-Ohr Hörgerätgehäuse und dessen Herstellung
EP3867945A2 (de) 2018-10-18 2021-08-25 Reiner Götzen Verfahren zur herstellung von modulen für mikroelektronische bauelemente mittels eines fotopolymerisationsverfahrens

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
JPH01251778A (ja) * 1988-03-31 1989-10-06 Toshiba Corp Ｉｃカード
DE9012638U1 (de) * 1990-09-04 1990-11-08 Siemens AG, 8000 München Im Spritzgußverfahren hergestellte Leiterplatte
JPH07509188A (ja) * 1992-04-15 1995-10-12 ソーン　テクノロジーズ，インコーポレイテッド 高速プロトタイプ３次元立体リソグラフィー
DE4420996C2 (de) * 1994-06-16 1998-04-09 Reiner Dipl Ing Goetzen Verfahren und Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen
DE19539039C2 (de) * 1994-06-16 1999-11-11 Reiner Goetzen Vorrichtung zur Herstellung von mikromechanischen und mikrooptischen Bauelementen sowie komplexen Mikrosystemen
DE4444789C3 (de) * 1994-12-15 2001-05-10 Ods Landis & Gyr Gmbh & Co Kg Verfahren zum Herstellen von Chipkarten, Chipkarte und Vorrichtung zum Durchführen des Verfahrens
KR100186331B1 (ko) * 1996-06-17 1999-03-20 문정환 적층형 패키지
DE19642488A1 (de) * 1996-10-15 1998-04-16 Bernd Klose Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004070835A1 (de) 2003-01-17 2004-08-19 Goetzen Reiner Verfahren zur herstellung von mikrosystemen
AU2003214001B2 (en) * 2003-01-17 2007-08-02 Microtec Gesellschaft Fur Mikrotechnologie Mbh Method for producing microsystems
CN100435331C (zh) * 2003-01-17 2008-11-19 迈克罗泰克微技术有限公司 微系统的制造方法
US8042267B2 (en) 2003-01-17 2011-10-25 microTec Gesellschaft für Mikrotechnologie mbH Method for producing microsystems
CN105171985A (zh) * 2008-01-22 2015-12-23 罗利诗公司 大面积纳米图案化方法和设备
EP2315324A1 (de) 2009-10-22 2011-04-27 Amphenol-Tuchel Electronics GmbH Kontaktiervorrichtung und Verfahren zur Herstellung einer Kontaktiervorrichtung
DE102009050325A1 (de) 2009-10-22 2011-05-05 Amphenol-Tuchel Electronics Gmbh Kontaktiervorrichtung und Verfahren zur Herstellung einer Kontaktiervorrichtung

Also Published As

Publication number Publication date
DE19826971C2 (de) 2002-03-14

Similar Documents

Publication Publication Date Title
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE19734794B4 (de) Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
EP1230680A2 (de) Verfahren zum integrieren eines chips innerhalb einer leiterplatte und integrierte schaltung
DE19827237A1 (de) Substrat für Halbleiterbauelementgehäuse und Halbleiterbauelementgehäuse unter Verwenden desselben, sowie Herstellungsverfahren für diese
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE19962422C2 (de) Verfahren zur Herstellung einer Mehrlagenleiterplatte
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE3020196A1 (de) Mehrebenen-leiterplatte und verfahren zu deren herstellung
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102016212129A1 (de) Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
EP0549791A1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
DE1615701B1 (de) Elektrische Verbindungsschaltung
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE3939647A1 (de) Traegersubstrat und verfahren zur herstellung des traegersubstrates
EP0600052B1 (de) Verfahren zur herstellung von nachträglich konditionierbaren kontaktstellen an schaltungsträgern und schaltungsträger mit solchen kontaktstellen
DE19642488A1 (de) Verfahren zur Kontaktierung von Mikrochips und zur Herstellung von Mehrlagen-Dünnschichtleiterplatten, insbesondere für superflache Multichip-Modul- und Chipcard-Anwendungen
DE19826971C2 (de) Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE69033198T2 (de) Mikrowellenschaltungselemente enthaltende integrierte Schaltungsanordnung
DE3810486C2 (de)
DE1943933A1 (de) Gedruckte Schaltung
DE1930642A1 (de) Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/58

8125 Change of the main classification

Ipc: H01L 21/50

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HERBST, DIETER, DR.-ING., 59425 UNNA, DE

Owner name: MICROTEC GESELLSCHAFT FUER MIKROTECHNOLOGIE MB, DE

8381 Inventor (new situation)

Inventor name: HERBST, DIETER, DR.-ING., 47239 DUISBURG, DE

Inventor name: GOETZEN, REINER, DIPL.-ING., 47239 DUISBURG, DE

8320 Willingness to grant licences declared (paragraph 23)
R082 Change of representative

Representative=s name: ROETHER, PETER, DIPL.-PHYS., DE

R071 Expiry of right