EP3867945A2 - Verfahren zur herstellung von modulen für mikroelektronische bauelemente mittels eines fotopolymerisationsverfahrens - Google Patents

Verfahren zur herstellung von modulen für mikroelektronische bauelemente mittels eines fotopolymerisationsverfahrens

Info

Publication number
EP3867945A2
EP3867945A2 EP19800919.3A EP19800919A EP3867945A2 EP 3867945 A2 EP3867945 A2 EP 3867945A2 EP 19800919 A EP19800919 A EP 19800919A EP 3867945 A2 EP3867945 A2 EP 3867945A2
Authority
EP
European Patent Office
Prior art keywords
components
component
electrical
wafer
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP19800919.3A
Other languages
English (en)
French (fr)
Inventor
Reiner Götzen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of EP3867945A2 publication Critical patent/EP3867945A2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01L—CHEMICAL OR PHYSICAL LABORATORY APPARATUS FOR GENERAL USE
    • B01L2200/00—Solutions for specific problems relating to chemical or physical laboratory apparatus
    • B01L2200/12—Specific details about manufacturing devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Definitions

  • the invention relates to a method for producing modules for electronic and / or optical and / or fluidic applications, starting from at least one wafer, on the surface of which microelectronic components are provided in a regular and rectangular arrangement, with electrical contacts in the edge area of the respective component, optical connections are also arranged on the surface of the respective component.
  • Microelectronic components such as ICs, transistors, diodes, photodiodes etc. are produced on semiconductor wafers.
  • the components usually arranged on round wafers have their electrical or optical functions on the surface at the end of production, the electrical contacts being on the edge of the component. There is an area between the components that is used to separate the components. The separation is done by wafer sawing or by laser processing. After being separated, the microelectronic components, the so-called chips, lie on a bluetape and are processed from here using the so-called "pick and place process". In the simplest case, the components are placed on a lead frame and electrically contacted with wire bonders. However, they can also be merged into modules using the 3D CSP process. No wire bonders are used here, rather the electrical connections are made using a PVD process, all the necessary contacts being made in one process step, which leads to a cost reduction compared to the serial wire bonders.
  • the invention is therefore based on the object of carrying out a method of the type mentioned at the outset in such a way that the workflows can be carried out more precisely and in a time-saving manner when the components are further processed.
  • the invention proposes, according to the characterizing part of claim 1, that by means of a photopolymerization process (RMPD mask process) dielectric packing structures firmly connected to the wafer in layers around the respective components and / or above the components for all these components are generated in parallel and at the same time, the electrical and / or optical contacts for each component likewise being produced, after which the modules thus produced are finally separated by cutting the wafer in the area between the individual modules after all the connections have been completed.
  • RMPD mask process photopolymerization process
  • the method according to the invention takes advantage of the large order of the wafer (all components are in equidistant positions with accuracies in the nanometer range), which is maintained during further processing of the components until the modules are finally completed.
  • the order remains intact and the contacts (both electrical, optical and fluidic) are made in a network. Only then are the completed modules separated.
  • the layered structure of the modules enveloping the microelectronic components is known, for example, from DE 1 982 6971 C2.
  • a single microelectronic component is surrounded by a housing in the method described in this document, channels being simultaneously generated from the connection surfaces to the surface of the module.
  • the components still firmly arranged on the wafer are encased in parallel and at the same time, and all electrical, optical and also fluidic connections to the lateral and / or upper surface of the modules are produced in three dimensions.
  • This procedure results in the modules being smaller and can be produced in parallel in large numbers.
  • the serial process steps of the pick and place are eliminated.
  • Higher precision can be achieved with optical contacts, in particular, because the positioning tolerances are eliminated.
  • the dielectric structures generated around the microelectronic components arranged in the fixed wafer composite have different tasks. On the one hand, they serve for the electrical and / or optical insulation of the respective component.
  • a base plate can first be attached to the side of the wafer facing away from the components, either by gluing or polymerizing.
  • openings and / or channels for the electrical and optical connections or for the capillary line of liquids be left out in the layered structure of the packing structure, these connection structures running three-dimensionally.
  • metallic areas are created on the surface of the packaging structure or on corresponding layers when the packaging structure is built up by vapor deposition, which, according to claim 5, represent conductor tracks leading from the tiny connections (pads) present in / on the component to contact areas lead that have a larger area on the side of the component than the connections existing in / on the component, which simplifies subsequent soldering.
  • lift-off masks means that the areas of the conductor tracks or contact areas are left out in the layer-by-layer structure and are subsequently vapor-coated with metal, as proposed in claim 9.
  • layer by layer and step by step all components arranged on the wafer are simultaneously provided with the appropriate connections, be it electrical, optical (optical fibers) or also fluid (for capillary flow of liquids into and out of the module, for example for analysis tasks ).
  • connection structures mentioned above can also be generated above the component composite, as proposed in claim 6.
  • one of the layers above the respective component is designed as a cavity. This is particularly advantageous if the components are RF chips. The cavities then reduce the damping of the electromagnetic waves on the chip.
  • claim 8 proposes that an antenna be arranged above the last layer on the packaging structure, which antenna is connected to corresponding electrical connections in / on the component by means of metallization. This is also achieved, for example, by using a lift-off mask.
  • 1 and 2 show sections of a wafer on which microelectronic components are arranged; 3: cross section through a wafer which is glued to a floor;
  • Connection structures 8: Separation of the modules created according to FIGS. 5-7;
  • Fig. 9-1 1 step-by-layer and layer-by-layer structure for producing optical windows above the component;
  • Fig. 13 and 14 Generation of microfluidic channels for the capillary transport of liquids
  • Fig. 15-18 electrical connection structures generated by layer-by-layer construction and use of a lift-off mask that lead to the outside of the module.
  • FIG. 1 shows a round wafer with microelectronic components 2 arranged thereon, such as ICs, for example, and is generally provided with the reference symbol 1.
  • FIG. 2 shows an enlarged illustration from FIG. 1. As can be seen more clearly from FIG. 2, the components 2 are regularly arranged at defined distances 3 from one another. FIG. 2 also shows that electrical connections 4 (pads) are arranged on the components 2.
  • FIG. 3 relates to a cross section through the wafer 1 on which a component 2 is arranged, a base 5 being attached to the underside of the wafer 1 (either by gluing or by polymerization).
  • FIG. 4 shows the wafer 1 with a plurality of adjacent components 2 on the base 5, reference number 6 denoting the point at which two components 2 are separated from one another after the machining process has ended.
  • FIGS. 5-7 show the process steps in which the component 2 is encased layer by layer by means of a photo polymerization process, the shell 7 thus produced having openings at the locations under which the pads 4 are arranged.
  • a lift-off mask 8 is placed over the covering layer 7, which has recesses which, on the one hand, leave the pads 4 free and, furthermore, further areas in which, as shown in FIG. 7, electrical conductor tracks are deposited by metallic vapor deposition 9 are generated.
  • the lift-off mask 8 is then removed again and the layer-by-layer construction can be continued.
  • FIG. 8 shows the construction of the module 1 has ended due to the generation of the electrical conductor tracks 9, it is detached from the wafer composite on the base 5 by sawing or cutting. This is shown in FIG. 8.
  • FIGS. 9-11 show the method steps in which a further structure 11 is built up above the wafer 1, openings 11 for optical waveguides in the structure 11, which are connected to lasers or diode connections, being omitted and being used as Recordings 13 serve for the optical fiber.
  • a lift-off mask 14 is placed according to FIG. 10, which leaves the openings 12 free, so that in a further process step, electrically conductive surfaces 15 are again generated using metal vapor deposition.
  • the resulting modules 2 with the structure 11 arranged thereon are separated from one another at 16.
  • FIGS. 13 and 16 show a further possible variant of the method, in which 17 channels 18 are generated in a further structure, which are intended to serve for the capillary transport of liquids. With the aid of these channels 18, the resulting chip analysis can be carried out.
  • the channel 18 is provided with a layer 19 of the structure 17 with a cover 19, in which openings 20 are left, which serve as inlet and outlet connections for the liquid to be examined.
  • modules 2 are separated from one another, as shown in FIG.
  • modules 2, already isolated at 16 are produced by the aforementioned method, via which a cavity 24 was generated, which is covered by a further layer 22 and delimited by walls 21, an antenna 23 being evaporated on layer 22 which is connected to the metallic side walls 15 'via conductor tracks also produced by metallic vapor deposition.
  • the cavity 24 is used, for example in the case of RF chips, to achieve less damping of the electromagnetic waves on the chip.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung von Modulen für elektronische und/oder optische und/oder fluidische Anwendungen, ausgehend von mindestens einem Wafer (1), auf dessen Oberfläche mikroelektronische Bauelemente (2) in regelmäßiger und rechteckiger Anordnung vorgesehen sind, wobei elektrische Kontakte (4) im Randbereich des jeweiligen Bauteils, optische Anschlüsse auch an der Oberfläche des jeweiligen Bauteils angeordnet sind, wobei mittels eines Fotopolymerisationsverfahrens (RMPD-Mask-Verfahren) schichtweise fest mit dem Wafer (1) verbundene dielektrische Packungsstrukturen (7, 11, 17) um das jeweilige Bauteil herum und/oder oberhalb der Bauteile für alle diese Bauteile parallel und gleichzeitig generiert werden, wobei hierbei ebenso die elektrischen und/oder optischen Kontaktierungen für jedes Bauteil hergestellt werden, wonach zum Schluss die so erzeugten Module nach Fertigstellung aller Anschlüsse durch Schneiden des Wafers im Bereich (3, 6, 10, 16) zwischen den einzelnen Modulen vereinzelt werden.

Description

Verfahren zur Herstellung von Modulen Die Erfindung betrifft ein Verfahren zur Herstellung von Modulen für elektronische und/oder optische und/oder fluidische Anwendungen, ausgehend von mindestens einem Wafer, auf dessen Oberfläche mikroelektronische Bauelemente in regelmäßiger und rechteckiger Anordnung vorgesehen sind, wobei elektrische Kontakte im Randbereich des jeweiligen Bauteils, optische Anschlüsse auch an der Oberfläche des jeweiligen Bauteils angeordnet sind. Mikroelektronische Bauteile wie beispielsweise ICs, Transistoren, Dioden, Fotodioden usw. werden auf Halbleiterwafern produziert.
Die in der Regel auf runden Wafern angeordneten Bauelemente haben am Ende der Produktion ihre elektrischen oder auch optischen Funktionen an der Oberfläche, wobei die elektrischen Kontakte am Rand des Bauteils liegen. Zwischen den Bauteilen existiert ein Bereich, der zum Vereinzeln der Bauteile genutzt wird. Die Vereinzelung geschieht durch Wafersägen oder auch mittels Laserbearbeitung. Die mikroelektronischen Bauteile, die sogenannten Chips, liegen nach dem Vereinzeln auf einem Bluetape und werden von hier aus mit dem sogenannten "Pick and Place Verfahren" weiterverarbeitet. Dabei werden die Bauteile im einfachsten Fall auf einem Leadframe platziert und mit Drahtbondern elektrisch kontaktiert. Sie können aber auch mit dem 3D-CSP-Verfahren zu Modulen zusammengeführt werden. Hierbei werden keine Drahtbonder verwendet, vielmehr werden die elektrischen Verbindungen mit einem PVD-Verfahren realisiert, wobei alle notwendigen Kontaktierungen in einem Prozessschritt hergestellt werden, was zu einer Kostenreduzierung gegenüber den seriellen Drahtbondern führt.
Dadurch, dass die Weiterbearbeitung der aus dem Waferverbund ausgeschnittenen Bauteile erst nach dem Pick and Place erfolgen kann, ergeben sich bezüglich des Zeitaufwandes und der Kosten erhebliche Nachteile. Das liegt auch daran, dass durch das Platzieren der vereinzelten Bauteile Anordnungstoleranzen entstehen, die beim weiteren Bearbeiten berücksichtigt werden müssen.
Der Erfindung liegt daher die Aufgabe zu Grunde, ein Verfahren der eingangs genannten Art so zu führen, dass die Arbeitsabläufe bei der Weiterbearbeitung der Bauteile präziser und zeitsparender erfolgen können.
Zur Lösung dieser Aufgabe schlägt die Erfindung gemäß dem kennzeichnenden Teil des Anspruchs 1 vor, dass mittels eines Fotopolymerisationsverfahrens (RMPD-Mask-Verfahren) schichtweise fest mit dem Wafer verbundene dielektrische Packungsstrukturen um die jeweiligen Bauteile herum und/oder oberhalb der Bauteile für alle diese Bauteile parallel und gleichzeitig generiert werden, wobei hierbei ebenso die elektrischen und/oder optischen Kontaktierungen für jedes Bauteil hergestellt werden, wonach zum Schluss die so erzeugten Module nach Fertigstellung aller Anschlüsse durch Schneiden des Wafers im Bereich zwischen den einzelnen Modulen vereinzelt werden.
Das erfindungsgemäße Verfahren macht sich hierbei die große Ordnung des Wafers (alle Bauteile liegen auf äquidistanten Positionen mit Genauigkeiten im Nanometer-Bereich) zunutze, die bei der weiteren Bearbeitung der Bauteile bis zur endgültigen Fertigstellung der Module beibehalten wird.
Die Ordnung bleibt bestehen und die Kontaktierungen (sowohl elektrisch als auch optisch und fluidisch) werden im Verbund hergestellt. Erst danach werden die fertiggestellten Module vereinzelt. Der schichtweise Aufbau der die mikroelektronischen Bauteile einhüllenden Module ist beispielsweise aus der DE 1 982 6971 C2 bekannt. Durch schichtweises Verfestigen eines flüssigen, lichtaushärtbaren Kunststoffes wird bei dem in dieser Druckschrift beschriebenen Verfahren ein einzelnes mikroelektronisches Bauteil mit einem Gehäuse umgeben, wobei gleichzeitig Kanäle von den Anschlussflächen zur Oberfläche des Moduls generiert werden. Die Nachteile des hier beschriebenen Verfahrens sind oben bereits angesprochen.
Unter prinzipieller Anwendung dieses Verfahrens werden bei der Erfindung die noch auf dem Wafer fest angeordneten Bauteile parallel und gleichzeitig umhüllt und dabei alle elektrischen, optischen und auch fluidischen Verbindungen zur seitlichen und/oder oberen Oberfläche der Module dreidimensional erzeugt. Diese Vorgehensweise führt dazu, dass die Module kleiner werden und damit in größerer Zahl parallel produziert werden können. Zum anderen fallen die seriellen Prozessschritte des Pick and Place weg. Gerade bei den optischen Kontaktierungen mit Lichtwellenleitern lässt sich eine höhere Präzision erreichen, weil die Positioniertoleranzen wegfallen. Die um die im festen Waferverbund angeordneten mikroelektronischen Bauteile generierten dielektrischen Strukturen haben dabei unterschiedliche Aufgaben. Zum einen dienen sie der elektrischen und/oder optischen Isolierung des jeweiligen Bauteils.
Des Weiteren können beim Aufbau der Strukturen kleinere Bauelemente wie Widerstände, Kapazitäten und Induktivitäten, die im eigentlichen Bauteil nicht realisiert werden konnten, aufgenommen werden, wie im Anspruch 11 vorgeschlagen.
Schließlich werden beim Aufbau der Strukturen die entsprechenden Verbindungen von den elektrischen und/oder optischen Kontaktierungen in/auf dem Bauteil zur Oberfläche des zu generierenden Moduls erzeugt.
Zur besseren Handhabung der mit den Bauteilen versehenen Wafer kann zunächst eine Bodenplatte auf der den Bauteilen abgewandten Seite des Wafers angebracht werden, entweder durch Kleben oder Polymerisieren.
Gemäß Anspruch 3 wird vorgeschlagen, dass beim schichtweisen Aufbau der Packungsstruktur Öffnungen und/oder Kanäle für die elektrischen und optischen Verbindungen oder für die kapillare Leitung von Flüssigkeiten ausgespart werden, wobei diese Verbindungsstrukturen dreidimensional verlaufen.
Gemäß Anspruch 4 wird vorgeschlagen, dass auf die Oberfläche der Packungsstruktur bzw. auf entsprechenden Schichten beim Aufbau der Packungsstruktur durch Bedampfen metallische Bereiche erzeugt werden, die gemäß Anspruch 5 Leiterbahnen darstellen, die von den im/am Bauteil vorhandenen winzigen Anschlüssen (Pads) zu Kontaktflächen führen, die seitlich am Bauteil eine größere Fläche aufweisen als die im/am Bauteil vorhandenen Anschlüsse, was das spätere Löten vereinfacht. Dabei werden durch Einsatz von sogenannten Lift-off-Masken die Bereiche der Leiterbahnen bzw. Kontaktflächen beim schichtweisen Aufbau ausgespart und im weiteren Schritt mit Metall bedampft, wie es der Anspruch 9 vorschlägt.
Auf diese Weise werden Schicht für Schicht und schrittweise alle auf dem Wafer angeordneten Bauteile gleichzeitig mit den entsprechenden Anschlüssen versehen, sei es elektrischer, optischer (Lichtwellenleiter) oder auch fluidischer Art (zum kapillaren Führen von Flüssigkeiten in und aus dem Modul heraus, beispielsweise für Analyseaufgaben).
Dabei können oberhalb des Bauteilverbundes auch mehrere Lagen mit den oben angeführten Verbindungsstrukturen generiert werden, wie in Anspruch 6 vorgeschlagen. Gemäß Anspruch 7 ist es möglich, dass eine der Lagen oberhalb des jeweiligen Bauteils als Hohlraum ausgebildet ist. Dieses ist besonders dann vorteilhaft, wenn es sich bei den Bauteilen um RF-Chips handelt. Durch die Hohlräume wird dann eine geringere Dämpfung der elektromagnetischen Wellen auf dem Chip realisiert.
Schließlich schlägt der Anspruch 8 vor, dass oberhalb der letzten Schicht auf der Packungsstruktur eine Antenne angeordnet wird, die mittels Metallisierung mit entsprechenden elektrischen Anschlüssen im/am Bauteil verbunden wird. Auch dies wird beispielsweise durch den Einsatz einer Lift-off-Maske erreicht.
Erst nachdem alle Bauteile auf dem Wafer zu fertigen Modulen geworden sind, werden diese auf dem oben angesprochenen Boden durch Sägen oder Laserschneiden vereinzelt. Neben der Zeitersparnis durch Wegfall des Pick and Place ist ein exakteres Bearbeiten der einzelnen Bauteile möglich, da die durch die Anordnung auf dem Wafer ohnehin vorhandene Ordnung während des gesamten Bearbeitungsprozesses erhalten bleibt.
Die Erfindung wird im Folgenden anhand von Zeichnungen dargestellt und erläutert.
Es zeigen: Fig. 1 und 2: Ausschnitte eines Wafers, auf dem mikroelektronische Bauteile angeordnet sind; Fig. 3: Querschnitt durch einen Wafer, welcher auf einen Boden aufgeklebt ist;
Fig. 4: Querschnitt von Wafer mit Boden und Zwischenräumen zum späteren Vereinzeln;
Fig. 5 - 7: im Querschnitt schrittweiser Aufbau von elektrischen (metallischen)
Verbindungsstrukturen; Fig. 8: Vereinzelung der gemäß den Figuren 5-7 erstellten Module;
Fig. 9-1 1 : schritt- und schichtweiser Aufbau zur Erzeugung von optischen Fenstern oberhalb des Bauteils;
Fig. 12: Vereinzelung der gemäß den Figuren 9-11 erstellten Module;
Fig.13 und 14: Generierung von mikrofluidischen Kanälen für den kapillaren Transport von Flüssigkeiten;
Fig.15-18: durch schichtweisen Aufbau und Einsatz einer Lift-off- Maske erzeugte elektrische Verbindungsstrukturen, die zu den Außenseiten des Moduls geführt sind.
In der Figur 1 ist ein runder Wafer mit darauf angeordneten mikroelektronischen Bauteilen 2 wie zum Beispiel ICs dargestellt und allgemein mit dem Bezugszeichen 1 versehen. In der Figur 2 ist eine vergrößerte Darstellung aus Figur 1 gezeigt. Wie deutlicher aus Figur zwei ersichtlich, sind die Bauteile 2 regelmäßig mit definierten Abständen 3 zueinander angeordnet. Ebenfalls aus der Figur 2 geht hervor, dass auf den Bauteilen 2 elektrische Anschlüsse 4 (Pads) angeordnet sind.
Die Figur 3 betrifft einen Querschnitt durch den Wafer 1 , auf dem ein Bauteil 2 angeordnet ist, wobei an der Unterseite des Wafers 1 ein Boden 5 befestigt ist (entweder durch kleben oder durch Polymerisation).
Die Figur 4 zeigt den Wafer 1 mit mehreren benachbarten Bauteilen 2 auf dem Boden 5, wobei mit dem Bezugszeichen 6 die Stelle bezeichnet wird, an der zwei Bauteile 2 nach Ende des Bearbeitungsvorganges voneinander getrennt werden. In den Figuren 5-7 sind die Verfahrensschritte dargestellt, in denen das Bauteil 2 Schicht für Schicht mittels eines Foto- Polymerisationsverfahrens ummantelt wird, wobei diese so erzeugte Hülle 7 an den Stellen Öffnungen aufweist, unter denen die Pads 4 angeordnet sind. In der Figur 6 wird über die Hüllenschicht 7 eine Lift-off-Maske 8 gelegt, die über Ausnehmungen verfügt, die zum einen die Pads 4 freilassen und darüber hinaus weitere Bereiche, in denen, wie aus Figur 7 hervorgeht, durch metallisches Aufdampfen elektrische Leiterbahnen 9 generiert werden. Danach wird die Lift-off-Maske 8 wieder entfernt und der schichtweise Aufbau kann fortgesetzt werden. Wenn durch die Generierung der elektrischen Leiterbahnen 9 der Aufbau des Moduls 1 jedoch beendet ist, wird es auf dem Boden 5 durch Sägen oder Schneiden aus dem Waferverbund herausgelöst. Dies ist in der Figur 8 dargestellt.
In den Figuren 9-11 sind die Verfahrensschritte dargestellt, bei denen oberhalb des Wafers 1 eine- weitere-Struktur 11 aufgebaut wird, wobei hier in der Struktur 11 Öffnungen 12 für Lichtwellenleiter, die mit Lasern oder Diodenanschlüssen verbunden sind, ausgespart werden und die als Aufnahmen 13 für die Lichtwellenleiter dienen. Auch hier wird gemäß Figur 10 eine Lift-off- Maske 14 aufgelegt, die die Öffnungen 12 freilässt, sodass in einem weiteren Verfahrensschritt wieder mit Metallaufdampfen elektrisch leitende Flächen 15 erzeugt werden. Wie in Figur 12 dargestellt, werden die so entstandenen Module 2 mit der darauf angeordneten Struktur 11 bei 16 voneinander getrennt.
Schließlich ist in den Figuren 13 und 16 eine weitere mögliche Variante des Verfahrens dargestellt, bei der in einer weiteren Struktur 17 Kanäle 18 generiert werden, die zum kapillaren Transport von Flüssigkeiten dienen sollen. Mithilfe dieser Kanäle 18 können mit dem so entstandenen Ghip Analysen durchgeführt werden. Der Kanal 18 wird durch weiteren schichtweisen Aufbau der Struktur 17 mit einer Abdeckung 19 versehen, in welcher Öffnungen 20 belassen werden, die als Ein-und Ausflussstutzen für die zu untersuchende Flüssigkeit dienen.
Wie darüber hinaus aus den Figuren 14 -17 hervorgeht, werden durch Einsatz einer Lift-off-Maske 14 (Figur 14) an den Seitenwänden 15 der Struktur 17 die Seitenbereiche freigehalten und dort metallisch bedampft, wodurch an diesen Seitenbereichen Kontaktflächen 15' entstehen, die über elektrische Leiterbahnen mit den Pads 4 verbunden sind, sodass ein ausreichender Platz zum Löten in diesen metallischen Bereichen 15' vorhanden ist. Nach Fertigstellung dieser Struktur werden die Module 2, wie in Figur 17 dargestellt, voneinander getrennt. In der Figur 18 sind nach dem vorgenannten Verfahren hergestellte, bereits bei 16 vereinzelte Module 2 dargestellt, über denen ein Hohlraum 24 generiert wurde, der von einer weiteren Lage 22 abgedeckt und von Wänden 21 begrenzt wird, wobei auf der Lage 22 eine Antenne 23 aufgedampft ist, die über ebenfalls durch metallische Bedampfung erzeugte Leiterbahnen mit den metallischen Seitenwänden 15' verbunden ist. Der Hohlraum 24 dient beispielsweise bei RF-Chips dazu, eine geringere Dämpfung der elektromagnetischen Wellen auf dem Chip zu realisieren.
Die in den Figuren dargestellten Alternativen bezüglich des Aufbaus der Module können, wie ebenfalls in Figur 18 angedeutet, auch miteinander kombiniert werden, so dass oberhalb des Bauteils 2 mehrere Lagen mit unterschiedlichen Aufgaben erzeugt werden.

Claims

Patentansprüche
1. Verfahren zur Herstellung von Modulen für elektronische und/oder optische und/oder fluidische Anwendungen, ausgehend von mindestens einem Wafer (1 ), auf dessen Oberfläche mikroelektronische Bauelemente (2) in regelmäßiger und rechteckiger Anordnung vorgesehen sind, wobei elektrische Kontakte (4) im Randbereich des jeweiligen Bauteils, optische Anschlüsse auch an der Oberfläche des jeweiligen Bauteils angeordnet sind, dadurch gekennzeichnet, dass mittels eines Fotopolymerisationsverfahrens (RMPD-Mask-Verfahren) schichtweise fest mit dem Wafer (1 ) verbundene dielektrische Packungsstrukturen (7, 11 , 17) um das jeweilige Bauteil herum und/oder oberhalb der Bauteile für alle diese Bauteile parallel und gleichzeitig generiert werden, wobei hierbei ebenso die elektrischen und/oder optischen Kontaktierungen für jedes Bauteil hergestellt werden, wonach zum Schluss die so erzeugten Module nach Fertigstellung aller Anschlüsse durch Schneiden des Wafers im Bereich (3, 6, 10, 16) zwischen den einzelnen Modulen vereinzelt werden.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass auf der den Bauteilen abgewandten Seite des Wafers (1 ) eine Bodenplatte (5) angebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass beim schichtweisen Aufbau der Packungsstruktur Öffnungen und/oder Kanäle (12, 18, 20) für die elektrischen, optischen Verbindungen oder für die kapillare Leitung von Flüssigkeiten ausgespart werden, wobei diese Verbindungsstrukturen dreidimensional verlaufen.
4. Verfahren nach einem der Ansprüche 1 -3, dadurch gekennzeichnet, dass auf die Oberfläche der Packungsstruktur durch Bedampfung metallische Bereiche (9, 15‘) erzeugt werden .
5. Verfahren nach einem der Ansprüche 1 -4, dadurch gekennzeichnet, dass elektrische Leiterbahnen generiert werden, die von den im/am Bauteil vorhandenen Anschlüssen (4) (Pads) zu Kontaktflächen (15‘) führen, die seitlich neben dem Bauteil eine größere Fläche aufweisen als die im/am Bauteil vorhandenen Anschlüsse (4).
6. Verfahren nach einem der Ansprüche 1 -5, dadurch gekennzeichnet, dass oberhalb der auf dem Wafer (1 ) angeordneten Bauteile mehr als eine Lage (11 , 17, 21 ,22) mit elektrischen, optischen sowie fluidischen Verbindungsstrukturen durch das Schichtverfahren generiert werden.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass eine der Lagen als Hohlraum (24) ausgebildet ist.
8. Verfahren nach einem der Ansprüche 1 -7, dadurch gekennzeichnet, dass oberhalb der letzten Lage eine Antenne angeordnet wird, die mittels Metallisierung mit entsprechenden elektrischen Anschlüssen im/am Bauteil verbunden wird.
9. Verfahren nach einem der Ansprüche 1 -8, dadurch gekennzeichnet, dass die Öffnungen und Kanäle in der Packungsstruktur sowie die Metallisierung mittels einer Lift-Off-Maske erzeugt werden.
10. Verfahren nach einem der Ansprüche 1 -9, dadurch gekennzeichnet, dass durch den schichtweisen Aufbau außer den elektrischen und optischen Verbindungen, wie Lichtleitern, sowie den Kapillarkanälen auch Hohlleiterstrukturen erzeugt werden.
11. Verfahren nach einem der Ansprüche 1 -10, dadurch gekennzeichnet, dass beim schichtweisen Aufbau der Packungsstrukturen weitere, nicht im Bauteil selbst realisierbare elektrische Bauelemente eingebaut werden.
EP19800919.3A 2018-10-18 2019-10-17 Verfahren zur herstellung von modulen für mikroelektronische bauelemente mittels eines fotopolymerisationsverfahrens Pending EP3867945A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018008254 2018-10-18
PCT/EP2019/078141 WO2020079110A2 (de) 2018-10-18 2019-10-17 Verfahren zur herstellung von modulen

Publications (1)

Publication Number Publication Date
EP3867945A2 true EP3867945A2 (de) 2021-08-25

Family

ID=68501560

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19800919.3A Pending EP3867945A2 (de) 2018-10-18 2019-10-17 Verfahren zur herstellung von modulen für mikroelektronische bauelemente mittels eines fotopolymerisationsverfahrens

Country Status (2)

Country Link
EP (1) EP3867945A2 (de)
WO (1) WO2020079110A2 (de)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19826971C2 (de) 1998-06-18 2002-03-14 Reiner Goetzen Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
JP2001176898A (ja) * 1999-12-20 2001-06-29 Mitsui High Tec Inc 半導体パッケージの製造方法

Also Published As

Publication number Publication date
WO2020079110A3 (de) 2020-08-13
WO2020079110A2 (de) 2020-04-23

Similar Documents

Publication Publication Date Title
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
EP0152818A2 (de) Leistungshalbleitermodul
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102013103580A1 (de) Dreidimensional gestapelte Gehäuseanordnung und Verfahren zum Herstellen derselben
DE102015115824A1 (de) Optoelektronisches Bauelement
DE10356885A1 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE112006003664B4 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
WO2017016957A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
DE102014103034A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2020079110A2 (de) Verfahren zur herstellung von modulen
DE102015100575A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE10153615C1 (de) Verfahren zur Herstellung von elektronischen Bauteilen
WO2021122112A1 (de) Verfahren zur herstellung von halbleiterbauelementen und halbleiterbauelement
DE19826971C2 (de) Verfahren zum mechanischen und elektrischen Verbinden von Systembauteilen
DE102004010703B4 (de) Bauelement mit WLP-fähiger Verkapselung und Herstellverfahren
DE102016202548B3 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE10147375A1 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20210518

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: EXAMINATION IS IN PROGRESS