DE19739768A1

DE19739768A1 - Verfahren und Einrichtung zum Erzeugen einer Folge von mehrstelligen Binärcodes

Info

Publication number: DE19739768A1
Application number: DE1997139768
Authority: DE
Inventors: Harald Luedtke
Original assignee: Wincor Nixdorf International GmbH
Current assignee: Fujitsu Technology Solutions GmbH
Priority date: 1997-09-10
Filing date: 1997-09-10
Publication date: 1999-03-11
Also published as: WO1999013578A1

Description

Die Erfindung betrifft ein Verfahren zum Erzeugen einer Folge von mehrstelligen Binärcodes aus einer Folge von Taktimpulsen. Ferner betrifft die Erfindung eine Einrich tung zum Durchführen des Verfahrens.

In zahlreichen Anwendungsfällen werden zum Testen und Überprüfen von digitalen Schaltungen sowie von Computer systemen Prüfmuster benötigt, welche vorgegebene Eigen schaften besitzen. Beispielsweise werden solche Prüfmu ster eingesetzt, wenn die Effizienz von CPU-Boards für ein Computersystem optimiert werden soll. Solche CPU- Boards benötigen für einen effizienten Betrieb eine Viel zahl von Resourcen, wie beispielsweise Puffer, Warte schlangen etc. Die Dimensionierung solcher Resourcen muß ausgewogen sein, damit eine bestimmte Resource nicht ei nen Engpaß bei der Datenverarbeitung darstellt und mögli cherweise die gesamte Leistungsfähigkeit des Computersy stems beeinträchtigt. So ist es wünschenswert, die Ausla stung dieser Resourcen während des aktuellen Computerbe triebs messen zu können, um entsprechende Einstellmaßnah men einzuleiten und gegebenenfalls Aussagen für Diagnose zwecke zu erhalten. Mithilfe eines bestimmten mehrstelli gen Binärcodes als Prüfmuster können dann Zählbausteine angesteuert werden, welche Belegtzeiten und die Arbeits intensität solcher Resourcen messen können.

Es ist Aufgabe der Erfindung, ein Verfahren und eine Ein richtung zum Erzeugen einer Folge von mehrstelligen Bi närcodes aus einer Folge von Taktimpulsen anzugeben, wel che mit steigender Zahl von Taktimpulsen höherstellige Binärwerte in größer werdenden Abständen abgibt.

Gemäß der Erfindung wird ein Verfahren zum Erzeugen einer Folge von mehrstelligen Binärcodes aus einer Folge von Taktimpulsen angegeben, bei dem die Zahl N der eingegan genen Taktimpulse in eine n-stellige Binärzahl nach der Beziehung

mit a_n = 1 und a₀ . . . a_n-1 ∈ {0,1},
gewandelt wird, worin i eine Laufvariable und a_i der Stellenwert an der i-ten Stelle der Binärzahl ist, die um 1 erhöhte Zahl N in eine m-stellige Binärzahl nach der Beziehung

mit b_m = 1 und b₀ . . . b_m-1 ∈ {0,1}, wobei gilt m ≧ n,
gewandelt wird, worin b_i der Stellenwert an der i-ten Stelle der Binärzahl für den N+1-ten Taktimpuls ist, an schließend ein M-stelliger Binärcode A gemäß der Bezie hung

mit a_i = 0, wenn i < n und
mit b_i = 0, wenn i < m,
gebildet und dann als Ausgangssignal ausgegeben und wei terverarbeitet wird.

Der so erzeugte M-stellige Binärcode A hat die Eigen schaft, daß ein bestimmter Wert innerhalb des Definiti onsbereiches des Binärcodes, nämlich {0, 1, . . ., 2^M-1}, doppelt so oft vorkommt wie der jeweils nächsthöhere Wert. Beispielsweise bei einem Hexadezimalcode entsteht eine Folge von Binärzahlen abhängig von der Anzahl der Taktimpulse, wobei der Wert "E" doppelt so häufig vor kommt wie der Wert "F", der Wert "9" doppelt so oft vor kommt wie der Wert "A", der Wert "5" doppelt so oft vor kommt wie der Wert "6" usw.

Weil bei der Erzeugung des M-stelligen Binärcodes A nur die untersten M Binärstellen der Taktanzahl berücksich tigt werden, wiederholt sich der Binärcode A mit einer Periode von 2^(2M-1) Takten, z. B. bei einem Hexadezi malcode also nach 32768 Taktimpulsen. Der Binärcode A gibt für jeden Taktimpuls die um 1 reduzierte Anzahl von Bits an, die sich in der Binärdarstellung der Anzahl N von Taktimpulsen beim Übergang auf die Anzahl N+1 verän dern. Typischerweise wird ein solcher Binärcode A für die Ansteuerung von Zählbausteinen verwendet, welche ein log arithmisches Zählverhalten haben, d. h. je höher die An zahl von Taktimpulsen wird, um so langsamer zählt der Zählbaustein. Auf diese Weise wird ein annähernd log arithmisches Zählverhalten erzielt. Dies bedeutet, man benötigt nur relativ wenige Bitstellen, um eine große An zahl von Taktimpulsen darzustellen. Bei einer solchen Darstellungsform bleibt über die gesamte Zähldauer die relative Auflösung annähernd konstant. Es sind jedoch auch andere Anwendungsmöglichkeiten denkbar, bei denen ein Prüfmuster mit den genannten Eigenschaften benötigt wird, beispielsweise für Diagnosezwecke in einem Compu tersystem.

Vorzugsweise wird ein 4-stelliger Binärcode verwendet, so daß die Anzahl der Taktimpulse nur modulo 2¹⁵ dargestellt zu werden braucht, d. h. die Größe M ist 4.

Es ist noch darauf hinzuweisen, daß die Laufvariablen n und m abhängig von den Zahlen N und N+1 sind. Die höch sten Stellenwerte a_i und b_i für i = n haben dann den Wert 1.

Weiterhin betrifft die Erfindung eine Einrichtung zum Durchführen des Verfahrens mit den Verfahrensmerkmalen nach dem Anspruch 9. Die mit dieser Einrichtung erzielba ren vorteilhaften Wirkungen stimmen im wesentlichen mit denen nach dem Verfahren gemäß der Erfindung überein.

Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Figuren dargestellt. Darin zeigt:

Fig. 1 eine Einrichtung, bei der eine Vielzahl von Zählbausteinen durch den Binärcode angesteuert wird,

Fig. 2 eine Folge von Binärcodes A in Hexadezi maldarstellung,

Fig. 3 den Aufbau eines Zählbausteins, und

Fig. 4 einen Code-Generator, der aus digitalen Stan dardbausteinen aufgebaut ist.

Fig. 1 zeigt eine Einrichtung nach der Erfindung, die in einem Gate-Array für ein CPU-Board eines Computersystems eingesetzt wird. Eine Vielzahl von Zählbaust-einen Z0, Z1,. . ., Zm-1, Zm, mit m als Laufvariable, sollen Taktimpulse CLOCK abhängig von einem Freigabesignal BUSY0, BUSY1,. . ., BUSYm-1, BUSYm zählen, beispielsweise um die Ausla stung einer bestimmten Resource während des Computerbe triebs zu ermitteln. Abhängig von den gezählten Taktim pulsen CLOCK können dann Feineinstellmaßnahmen eingelei tet, oder Aussagen für Diagnosezwecke ermittelt werden. Um den technischen Aufwand für die Zählbausteine Z0 bis Zm zu minimieren, arbeiten diese Zählbausteine Z0 bis Zm mit einer annähernd logarithmischen Skalierung. Auf diese Weise kann mit einem 8-stelligen einfachen Standardzähl baustein bei einer CLOCK-Frequenz von 66,67 MHz ein Meß bereich von 15 ns bis ca. 15 ms abgedeckt werden, d. h. ein Bereich im Verhältnis von 1 : 1 000 000, wobei die relative Auflösung über den gesamten Meßbereich annähernd konstant bleibt.

Die Zählbausteine Z0 bis Zm sind als 8-Bit-Binärzähler ausgebildet, wobei die niederwertigen Bitstellen 0 bis 3 als Basis und die Bitstellen 4 bis 7 als Exponent zur Ba sis interpretiert werden. Solange eine durch den Zählbau stein Z0 bis Zm zu überwachende Resource bzw. Ausfüh rungseinheit nicht aktiv ist, ist das Freigabesignal BUSY0 bis BUSYm logisch "0". In diesem Zustand wird der zugeordnete Zählbaustein Z0 bis Zm jeweils gelöscht. Wenn das entsprechende BUSY-Signal BUSY0 bis BUSYm aktiv ist, d. h. einen Logikpegel "1" hat, beginnt der zugeordnete Zählbaustein Z0 bis Zm zu zählen. Das Logarithmische Zählverhalten wird dadurch erreicht, daß der Zählbaustein Z0 bis Zm um so langsamer zählt, je höher der Wert B der höherwertigen Bitstellen 4 bis 7 ist, d. h. je höher der Wert des Exponenten ist.

Um die Vielzahl von Zählbausteinen Z0 bis Zm mit einem einzigen Binärsignal A über einen Bus 11 ansteuern zu können, wird ein Code-Generator oder ein Vorteiler V ein gesetzt, der den Binärcode A mit einer Breite von 4-Bit erzeugt. Dieser Binärcode A wird nach der unten angegebe nen Beziehung ermittelt, wobei dem Vorteiler V die Folge von Taktimpulsen CLOCK zugeführt wird. Als Vorteiler wird ein 16-Bit-Codebaustein verwendet. Die Anzahl N der ange kommenen Taktimpulse CLOCK wird in eine 16-stellige Bi närzahl nach der Beziehung

mit a_i ∈ {0,1},
gewandelt, d. h. in der Form modulo 2¹⁶ dargestellt, worin i eine Laufvariable und a_i der Stellenwert an der i- Stelle der Binärzahl ist.

Der nachfolgende Taktimpuls, d. h. der N+1-te Taktimpuls wird ebenfalls in eine Binärzahl nach der Beziehung

mit b_n ∈ {0,1}
gewandelt, d. h. in der Form modulo 2¹⁶, worin b_i der Stellenwert an der i-Stelle der Binärzahl für den N+1-ten Taktimpuls ist.

Anschließend wird der Binärcode A gemäß der Beziehung

ermittelt. Der so ermittelte Binärcode A wird als Hexade zimalcode, d. h. mit einer Breite von 4 Bit, auf den Bus 11 ausgegeben.

In Fig. 2 ist eine Folge des Binärcodes A dargestellt. Anhand des Wertes "4" soll verdeutlicht werden, wie die Folge der Binärcodes A aufgebaut ist. Innerhalb des In tervalls I, in der der ausgegebene Wert 4 sich beim nächsthöheren Taktimpuls wiederholen würde, tritt der Wert "3" zweimal auf, der Wert "2" viermal, der Wert "1" achtmal und der Wert "0" sechzehnmal. Dies bedeutet, daß der Binärcode A die Eigenschaft hat, daß jeder Wert dop pelt so oft vorkommt wie der jeweils nächsthöhere. Auf die hexadezimale Darstellung gemäß Fig. 2 bezogen bedeu tet dies allgemein, daß der Wert "E" doppelt so oft vor kommt wie der Wert "F", der Wert "D" doppelt so oft wie der Wert "E" usw. bis zum Wert "0", der doppelt so oft vorkommt wie der Wert "1".

Fig. 3 zeigt den Aufbau eines der Zählbausteine Z0 bis Zm, in diesem Fall des Zählbausteins Z0. Dieser Zählbau stein Z0 enthält einen Standard-Binärzähler mit einer Breite von 8 Bit. Diese 8 Bit, weiche auf der Leitung 12 ausgegeben werden, teilen sich auf in einen unteren Zäh ler 14 mit den niederwertigen Bits 0 bis 3 und dem Zähl stand U und einen oberen Zähler 16 mit den Bitstellen 4 bis 7 und den Zählstand B. Der Zähler 10 hat drei Eingän ge, einen Count-Enable-Eingang CE, einen Reset-Eingang R und einen Takteingang T, welchem die Taktimpulse CLOCK zugeführt sind. Dem Reset-Eingang R ist ein Negations glied 18 vorgeschaltet, dem das Freigabesignal BUSY zuge führt ist. Dieses Freigabesignal BUSY ist auch einem UND- Glied 20 zugeführt, dessen Ausgang mit dm Eingang CE verbunden ist. Der andere Eingang des UND-Gliedes 20 ist mit dem Ausgang eines Komparators 22 verbunden, welcher den Wert B des oberen Zählers 16 mit dem aktuellen Wert des Binärcodes A vergleicht.

Im folgenden wird die Funktionsweise beim Zählen des Zählbausteins Z0 erläutert. Solange das Freigabesignal BUSY den Logikpegel "0" hat, wird der Zähler 10 gelöscht, d. h. sein Ausgangssignal auf der Leitung 12 ist Null. Wenn das Freigabesignal BUSY den Wert "1" hat, beginnt der Zähler 10 die ihm zugeführten Taktsignale CLOCK zu zählen. Dieses Zählen erfolgt abhängig vom Signalzustand am Eingang CE. Wenn der obere Zähler 16 einen Zählstand B = 0 hat, so werden sämtliche ankommenden Taktimpulse CLOCK gezählt, bis sich ein Überlauf ergibt, d. h. die vierte Bitstelle des oberen Zählers 16 ist "1", und also der Zählstand B von Null verschieden ist. Durch den Kom parator 22 wird der Zählstand B mit dem aktuellen Binär code A verglichen. Erst wenn die Bedingung A ≧ B ist, zählt der untere Zähler einen weiteren Taktimpuls CLOCK und erhöht seinen Zählstand U um 1. Aufgrund der Eigen schaft des Binärcodes A, daß höherwertige Hexadezimal werte nur halb so oft vorkommen wie der jeweilige nächst niedrigere Hexadezimalwert, wird am Count-Enable-Eingang CE nur halb so oft ein Signal erzeugt.

Die seit dem Aktivwerden des Freigabesignals BUSY ver strichene Zeit T_z ergibt sich aus folgender Beziehung:

worin t_p die Taktperiode der Folge von Taktimpulsen CLOCK und T_z die gemessene Zeit ist.

Aufgrund der Eigenschaften des Binärcodes A können die verschiedenen Zählbausteine Z0 bis Zm zu beliebigen Zeit punkten unabhängig voneinander über das Freigabesignal BUSY0 bis BUSYm aktiviert und deaktiviert werden, ohne daß ein Zeitmeßfehler entsteht. Ein Vorteil der Erfindung liegt darin, daß Standardzähler eingesetzt werden können, die eine relativ geringe Zahl von Bitstellen haben, bei spielsweise 8 Bitstellen, wobei dennoch ein großer Meßbe reich überdeckt wird. Die Verwendung von Standard- Zählbausteinen erweist sich als äußerst vorteilhaft, da sie sich in ASIC-Bausteinen oder Gate-Arrays leicht und mit geringem Aufwand einbeziehen lassen.

Um den Binärcode zu erzeugen, kann die vorherige Binär zahl N zwischengespeichert und bitweise durch eine XOR- Verknüpfung mit dem neuen Wert verglichen werden. Aus diesem Ergebnis muß die Anzahl der binären "1"-Bits be stimmt werden. Dies kann, bei kleiner Bitzahl, durch ei nen Festwertspeicher erfolgen. Anstelle eines Festwert speichers kann auch ein Addierwerk für z. B. sechzehn 1- Bit Wörter verwendet werden, indem die beiden untersten Bits mit dem ersten Addierer addiert uni das jeweils nächsthöhere Bit durch einen weiteren Addierer zum Er gebnis addiert werden, wobei die Wortbreite zunimmt und der letzte Addierer die Wortbreite des Ergebnisses hat.

Eine serielle Auswertung ist auch möglich, wenn zeitliche Bedingungen das zulassen. Ferner ist es möglich, einen Code-Generator aus einfachen Standardbausteinen so aufzu bauen, daß der Code unmittelbar an seinem Ausgang erzeugt wird.

Es sind weitere Varianten eines Code-Generators denkbar. Fig. 4 zeigt einen solchen Code-Generator zum Erzeugen eines 3-stelligen Binärcodes A, d. h. in diesem Fall ist M gleich 3. Bei diesem Code-Generator werden einfache han delsübliche digitale Standardbausteine verwendet, d. h. der Code-Generator ist mit relativ einfachen Mitteln auf zubauen. Die Taktimpulse CLOCK werden einem digitalen Re gister 30 mit einer Breite von 8 Bit an seinem Taktein gang zugeführt. Die Ausgänge dieses Registers 30 werden dem Eingang eines Inkrement-Bausteins 32 sowie jeweils einem Eingang von 8 XNOR-Gattern 34 zugeführt. Die Aus gänge des Inkrement-Bausteins 32 sind einerseits mit dem jeweils anderen Eingang der XNOR-Gatter 34 und anderer seits mit dem D-Eingang des Registers 30 verbunden. Die beiden Bausteine 30 und 32 bilden zusammen einen Auf wärtszähler, d. h. mit jedem Taktimpuls CLOCK erscheint am Ausgang Q des Registers 30 die Zahl N in Binärdarstellung und an den D-Eingängen des Registers 30 liegt der durch den Inkrement-Baustein 32 um 1 erhöhte Wert N+1 an. Die XNOR-Gatter 34 vergleichen die Binärwerte N und N+1 und stellen fest, in welcher Binärstelle sich N und N+1 un terscheiden.

Die Ausgänge der acht XNOR-Gatter 34 sind jeweils einem Eingang I0 bis I7 eines 8 : 3-Priority-Encoder-Bausteins 36 zugeführt, beispielsweise dem Standardbaustein 74LS148 von Texas Instruments. Der Priority-Encoder-Baustein 36 stellt fest, welches der höchstwertige aktive Eingang I0 bis I7 ist, wobei I0 der niedrigstwertige und I7 der höchstwertige Eingang ist. Der Baustein 36 gibt entspre chend der standardisierten Codevorschrift an seinen Aus gängen A0, A1, A2 Signale ab, welche durch die Negier glieder 38 in den binären Code A mit den Bitstellen 0, 1, 2 gewandelt wird.

Bezugszeichenliste

10

Zähler

11

Bus

12

Ausgangsleitung

14

unterer Zähler

16

oberer Zähler

18

Negierglied

20

UND-Glied

22

Komparator

30

Register

32

Inkrement-Baustein

34

XNOR-Glieder

36

8 : 3-Priority-Encoder-Baustein

38

Negierglied
A Binärcode
B Zählstand des oberen Zählers
U Zählstand des unteren Zählers
CE Count-Enable-Eingang
R Reset-Eingang
T Takteingang
CLOCK Taktimpuls
BUSY0 bis BUSYm Freigabesignal
Z0 bis Zm Zählbausteine
T gemessene Zeit der Zählbausteine
V Vorteiler oder Code-Generator
M Stellenanzahl des Binärcodes A und des oberen Zählers B
K Stellenanzahl des unteren Zählers U
I0-I7 Eingänge
N Anzahl der Taktimpulse

Claims

1. Verfahren zum Erzeugen einer Folge von mehrstelligen Binärcodes aus einer Folge von Taktimpulsen (CLOCK),

- bei dem die Zahl N der angekommenen Taktimpulse (CLOCK) in eine n-stellige Binärzahl nach der Be ziehung
* mit a_n = 1 und a₀ . . . a_n-1 ∈ {0,1}
* gewandelt wird, worin i eine Laufvariable und a_i der Stellenwert an der i-ten Stelle der Binärzahl ist,
- die um 1 erhöhte Zahl N in eine m-stellige Binär zahl nach der Beziehung
* mit b_m = 1 und b₀. . .b_m-1 ∈ {0,1}
* gewandelt wird, worin b_i der Stellenwert an der i-ten Stelle der Binärzahl für den N+1-ten Tak timpuls ist,
- anschließend ein M-stelliger Binärcode A gemäß der Beziehung
* mit a_i = 0, wenn i < n und
* b_i = 0, wenn i < m
- gebildet und dann als Ausgangssignal ausgegeben und weiterverarbeitet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Größe M gleich 4 ist.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Binärcode A als 3-stelliger Binärcode erzeugt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Binärcode A minde stens einem Zählbaustein (Z0 bis Zm) zugeführt wird, der durch die Folge von Taktimpulsen (CLOCK) ange steuert wird und ausgewählte Taktimpulse zählt.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,

- daß der Zählbaustein (Z0) einen unteren Zähler (14) und einen oberen Zähler (16) enthält,
- daß der untere Zähler (14) bei einem Zählerstand B=0 des oberen Zählers (16) sämtliche ankommenden Taktimpulse (CLOCK) zählt, bis durch einen Überlauf der Zählstand B von 0 verschieden ist, und
- daß der Zählstand B mit dem Binärcode A verglichen wird und bei Erfüllung der Bedingung A≧B der unte re Zähler (14) einen Taktimpuls (CLOCK) zählt und seinen Zählstand U um 1 erhöht.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Zählbaustein (Z0 bis Zm) durch ein Steuersignal (BUSY) aktiviert und deak tiviert wird.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der vier Bitstellen um fassende obere Zähler (16) und der ebenfalls vier Bitstellen umfassende untere Zähler (14) durch ein einziges Datenwort der Bitlänge 8 Bit realisiert sind.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zählzeit T_z für den Zählbaustein gebildet wird nach der Beziehung
T_z = [U+2^K).2^B-2^K].t_p,
worin t_p die Taktperiode der Folge von Taktimpulsen ist.

9. Einrichtung zum Erzeugen einer Folge von mehrstelli gen Binärcodes aus einer Folge von Taktimpulsen (CLOCK),

- bei dem die Zahl N der ankommenden Taktimpulse (CLOCK) durch einen Code-Generator (V) in eine n stellige Binärzahl nach der Beziehung
* mit a_n = 1 und a₀ . . . a_n-1 ∈ {0,1}
* gewandelt wird, worin i eine Laufvariable und a_i der Stellenwert an der i-ten Stelle der Binärzahl ist,
- die um 1 erhöhte Zahl N in eine m-stellige Binär zahl nach der Beziehung
* mit a_m und a₀ . . . a_m-1 ∈ {0,1}
* gewandelt wird, worin b_i der Stellenwert an der i-ten Stelle der Binärzahl für den N+1-ten Tak timpuls ist,
- anschließend ein M-stelligen Binärcode A gemäß der Beziehung
* mit a_i = 0, wenn i < n
* und b_i = 0, wenn i < m
- gebildet und dann als Ausgangssignal auf einen Bus (11) ausgegeben und weiterverarbeitet wird.

10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Größe M gleich 4 ist.

11. Einrichtung nach einem der vorhergehenden Ansprüche 9 bis 10, dadurch gekennzeichnet, daß der Binärcode A als 3-stelliger Binärcode erzeugt wird.

12. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Binärcode A minde stens einem Zählbaustein (Z0 bis Zm) zugeführt wird, der durch die Folge von Taktimpulsen (CLOCK) ange steuert wird und ausgewählte Taktimpulse zählt.

13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß der Zählbaustein (Z0 bis Zm) einen unteren Zähler (14) und einen oberen Zähler (16) enthält,

- daß der untere Zähler (14) bei einem Zählerstand B=0 des oberen Zählers (16) sämtliche ankommenden Taktimpulse (CLOCK) zählt, bis durch einen Überlauf der Zählstand B von 0 verschieden ist, und
- daß der Zählstand B mit dem Binärcode A durch einen Komparator (22) verglichen wird und bei Erfüllung der Bedingung A≧B der untere Zähler (14) einen Taktimpuls (CLOCK) zählt und seinen Zählstand U um 1 erhöht.

14. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Zählbaustein (Z0 bis Zm) durch ein Steuersignal (BUSY) aktiviert und deak tiviert wird.

15. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der vier Bitstellen um fassende obere Zähler (16) und der ebenfalls vier Bitstellen umfassende untere Zähler (14) durch ein einziges Datenwort der Bitlange 8 Bit realisiert sind.

16. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zählzeit T_z für den Zählbaustein (Z0 bis Zm) gebildet wird nach der Be ziehung
T_z = [(U+16).2^B-16].t_p,
worin t_p die Taktperiode der Folge von Taktimpulsen ist.