DE2624257A1

DE2624257A1 - Digitale daempfungsanordnung

Info

Publication number: DE2624257A1
Application number: DE19762624257
Authority: DE
Inventors: William George Tilston Jones
Original assignee: Post Office
Current assignee: Post Office
Priority date: 1975-05-29
Filing date: 1976-05-29
Publication date: 1976-12-09
Also published as: FR2312883A1; GB1528954A; SE7606014L; NL7605703A

Description

Beschreibung zum Patentgesuch

von The Post Office, 23 Howland Street London WfP 6HQ / England

betreffend:

"Digitale Dämpfungsanordnung"

Die Erfindung betrifft eine digitale Dämpfungsanordnung und ist insbesondere zur Dämpfung eines kompandierten, impulskodemodulierten (PCM-) Signals auf einest seriellen Übertragungsweg anwendbar.

Unter bestimmten Umständen sollte Sprache gedämpft werden, welche digital übertragen wird. Beispielsweise bei einem impulskodierten Nachrichtensystem mit Anschlüssen für eine Bedienungsperson kann das Abschneiden der Spitzen verhindert werden, wenn sowohl ein Anrufender als auch der angerufene Teilnehmer mit der Bedienungsperson durch einschalten einer besonderen Dämpfung in jeden Übertragungsweg verbunden werden. Hierbei sollten die ver· wendeten Dämfsftungseinrichtungen vor teilhaft erweise digital ausgeführt sein, um einen komplizierten Aufbau und zusätzliche Unkosten aufgrund der Umwandlung des kompandierten PCM-Signalβ in analoge Form oder in ein lineares Äquivalent zu vermeiden.

609850/0780

Es sind bereits digitale Dämpfungsanordnungen vorgeschlagen worden, welche abwandelbar oder einstellbar sind, um eisen geforderten Dämpfungspegel zu schaffen. Ua diese Anpassungsfähigkeit zu erreichen, sind die Dämpfungsanordnungen vergleichsweise kompliziert aufgebaut und arbeiten darüber hinaus in Parallelbetrieb, so daß eine Serien-Parallelumsetzung der übertragenen Daten notwendig ist, wenn die Dämpfungsanordnung an einer Stelle mit serieller Übertragung arbeitet.

Die Erfindung schafft eine digitale Dämpfungsanordnung sum Abwandeln eines ersten digitalen Signals, das aus einer Anzahl eine erste Größe darstellender Bits besteht, um ein »weites digitales Signal zu erzeugen, das aus derselben Anzahl Bits besteht und eine zweite Größe darstellt, welche einem vorbestimmten Teil oder Bruchteil der ersten Größe äquivalent ist; hierbei weist die Dämpfungsanordnung ein Schieberegister mit einem Eingangsanschluß, um die Bits des ersten digitalen Signals seriell, d.h. der Reihe nach zu empfangen, und mit einem Ausgangsanschluß, von welchem aus das zweite Signal in Serienform erhalten wird, einen Taktgebereingang für die aufeinanderfolgende Übertragung von Bits über das Register, und eine Einrichtung auf, um zumindest eine vorbestimmt· Anfangsoder Ausgangsfolge von Bits zu fühlen und um ein Umsteuer· und Anderungssignal zum Anlegen an das Schieberegister su erzeugen, um so den logischen Zustand zumindest ein·· der an dem Atimgangsanschluß anliegenden Bits abzuwandeln·

Insbesondere bei Anwendung bei einem impulskodemodulierten Nachrichtensystem schafft die Erfindung eine digitale Dämpfungsanordnung zum Dämpfen eines kompandierten PCM-Signals, welche ein Schieberegister -um ^^pg';:. ^ ί'π;'' Bits eines PCM-tfortes seriell, d.h. der Reihe nach aufzunehmen, «inen Takteingang für den Empfang von Taktimpulsen, um die Bitreihen durch das Schieberegister zu schieben ,und eine Einrichtung _auf_ t,die für eine Betätigung bei einem vorbestimmten Taktim-

609850/0789

ORIGINAL INSPECTED

pule angeordnet ist, um dl· logisch« Schaltung des Schieberegisters entsprechend den logischen Zuständen der in ihm gespeicherten Bits und dadurch die Bitreihen abzuwandeln und zu ändern« welche durch das Schieberegister zu verschieben sind, wobei der Ausgang des Registers eine gedämpfte Form des Eingangs ist.

Die vorerwähnte Einrichtung kann betrieben werden, um die Länge des Schieberegisters zu ändern und/oder die logischen Steuerungen einer oder mehrerer der Stufen des Schieberegisters abzuwandeln. In dem letzterwähnten Fall kann die Einrichtung betrieben werden, um die logischen Steuerungen einer Stufe des Register so abzuwandeln, daft ein Bit mit dem inverien logischen Zustand zu der nächsten Stufe des Register· durchgelassen wird, oder daß ein Bit mit einem vorbestimmten logischen Zustand su der nächsten Stufe des Registers durchgelassen wird.

Nachfolgend wird eine Dämpfungsanordnung gemäß der Erfindung unter Bezugnahme auf die anliegende Zeichnung anhand einer logischen Schaltung der Dämpfungsanordnung beschrieben.

Di· in der Zeichung dargestellte Dämpfungsanordnung ist für eine Verwendung in einem seriellen übertragungsweg eines impulskodemodulierten (PCM-) Nachrichtensystem· vorgesehen, in welchem das übertragene Signal nach dem Α-Gesetz kompandiert wird and jedes impulskodemod«lierte (PCM-) Wort 8 Bits lang ist. In einem derartigen System kann ein Ab·chaeiden der Spit· sea vorkommen, wenn ein anrufender Teilnehmer und der angerufene Teilnehmer beide mit einer Bedienungsperson verbunden werden) um die· zu vermeiden, ist vorgeschlagen worden, daft eine Dämpfung von6dB in jeden der Übertragungawege eingeschaltet werden sollte. Die in der Zeichnung dargestellte Dämpfungsanordnung ist insbesondere vorgesehen, um diese Dämpfung zu schaffen·

609850/0789

In einem PCM-Wort, das 8 Bits D. bis D„ aufweist und nach dem Α-Gesetz kompandiert ist, stellt das erste Bit D. das Vorzeichen (+ oder -) dar und bleibt während einer Dämpfung unverändert. Die Änderungen in den übrigen Bits D_n bis D , welche

eine Dämpfung von 6 dB erfahren müssen, sind in der anschließenden Tabelle I für acht Segmente (0 bis 7) des Kompandierungsgesetzes festgelegt und aufgeführt, wobei angenommen ist, daß die ersten zwei Segmente linear kompandiert und die Segmente 2 bis 7 logarithmisch kompandiert werden.

Tabelle I

Dl

empfangenes Wort

1

Dk

D5

D6

D7

D8

Dl

übertragenes

Ü2

D3

Dk

W

D6

Wort

D8

S

Bitperioden

1

W

X

y

Z

S

Bitperioden

1

0

W

X

Z

Seg-
ment

S

D2

0

W

X

y

Z

S

1

0

1

W

X

D7

Z

7

S

1

0

1

W

X

y

Z

S

1

0

W

X

y

Z

6

S

1

0

W

X

y

Z

S

0

1

W

X

y

Z

5

S

1

W

X

y

Z

S

0

1

0

W

X

y

Z

k

S

1

0

W

X

y

Z

S

0

1

X

y

Z

3

•

0

1

W

X

y

Z

S

0

W

y

2

S

0

W

X

y

Z

S

0

W

y

1

0

X

0

X

Die geforderte Wirkung einer Dämpfung von 6 dB kann folglich wie nachstehend unter (1) und (2) angegeben zusammengefaßt werden:

(1) In den Segmenten 0 und 1 muß das ganze PCM-Wort um eine Stelle nach rechts verschoben werden.

(2) In den Segmenten 2 bis 7 müssen die Bits D2 bis Dk (bzw. D7) des PCM-Worts ein Segment tiefer geschoben werden.

609850/0789

Di· in der Figur dargestellt· Dämpfungsanordnung weist in wesentlichen ein Schieberegister, das aus ein: Kette von vier bistabilen Schaltungen Bl bis B% des D-Typs aufgebaut ist, und eine zusätzliche bistabile Schaltung B5 des D-Typs auf, welche erforderlichenfalls in die Kette geschaltet werden kann, um die Länge des Schieberegisters zu vergrößern. Das Schieberegister weist, wie dargestellt, eine Takteinspeisung auf, welche mit dem PCM-Eingang«signal synchronisiert ist, welches der bistabilen Schaltung B4 und parallel dazu der bistabilen Schaltung B5 zugeführt wird.

Jede bistabile Schaltung wirkt als Speicherelement, welches den Zustand an dee jeweiligen Eingang zum Zeitpunkt eines Taktimpulses speichert und wiederum den gespeicherten Zustand, ebenfalls gesteuert durch den Taktimpuls, durchläßt. Die Bits eines ankommenden PCM-Worts werden durch die bistabilen Schaltungen B*t bis Bl im Takt gesteuert, bis das Vorzeichenbit Dl in der bistabilen Schaltung Bl zusammen mit den Bits D2 bis D*t in den bistabilen Schaltungen D2 bis D4 gespeichert ist, zu welchem Zeitpunkt dann die Logik des Schieberegisters, wie unten beschrieben wird, geändert und abgewandelt wird, um die in der vorstehenden Tabelle I zusammengefaßten Änderungen durchzuführen. Die Änderung und Abwandlung des Schieberegisters wird durch Anlegen des Taktimpuls··, welcher de« viertes Bit 0% d**_i»eM-Wart·« entspricht, an ,«in· Kippstufe Ti6 erreiefct welche über ein ODER-Glied G12 einen logischen Zustand 1 an den Eingängen X von UND-Gliedern Gl₁ g3, g5, GI3 und an dem Sperr eingang des ODER-Glieds G*t setzt.

Die Wirkung eines positiven, logischen Zustande an den Eingängen X hängt von dem Zustand ab, welcher zu diesem Zeitpunkt in den bistabilen Schaltungen B2 und B3 gespeichert ist, (d.h. von den Bits D2 und D3 des PCM-Worts). Wenn die Bits D2 und D3 beide null sind, dann ist aus Tabelle I zu ersehen, daß die Dämpfungsanordnung erforderlich ist, um das ganze PCM-

609850/0789

ORIGINAL INSPECTED

Wort zu schieben, und zu diesem Zweck besteht die Wirkung des Eingangs X (trie unten noch beschrieben wird) darin_t dafc Schieberegister durch Einbringen der bistabilen Schaltong BJ zu verlängern. In allen anderen Fällen ist die Läng· des Schieberegisters unverändert.

Zuerst wird nunmehr der Fall in Betracht gezogen, bei «reichem die Bits 02 und D3 des PCM-Worts beide null sind. Bin UND-Glied G3 wird durch den logischen Zustand 1 an den Q-Ausgängen der bistabilen Schaltungen B2 und B3 und an den X-lingang des Glieds G12 angesteuert, und setzt dadurch «ine Kippstufe Tl, was durch Anlegen eines Sperreingangs an das ODER-Glied 66 in dem Eingangsweg zu der bistabilen Schaltung Bk und eines Freigabeeinganf s an einem UND-Glied G8 in de« Ausgangeweg der bistabilen Schaltung B5 die Wirkung hat, das die bistabile Schaltung B5 in das Schieberegister geschaltet wird. Dw Ausgang des Glieds S3 wird auch an den Sperreingang eines Glieds G5 (das in de« Q-Ausgang der bistabilen Schaltung Bk vorgesehen ist) angelegt, und gleichseitig wird das Glied G4 (das in den Q-Ausgang der bistabilen Schaltung Bk geschaltet ist) durch den Eingang X gesperrt, wodurch sichergestellt ist, dan der Ausgang der bistabilen Schaltung Bk unabhängig von den Zustand, welcher in ihm gespeichert ist, 0 ist.

Hieraus ist daher χα ersehen, daß bei« nächsten Taktimpuls die Ausgänge der bistabilen Schaltungen 82 bis B4 (die Bits Ü2 bis D4 des übertragenen PCM-Worts) alle 0 sind, wie in Tabelle I gefordert ist· Der Ausgang der bistabilen Schaltung B5 schafft ein Bit D5 des übertragenen Worts und ist in Wirklichkeit das Bit Dk des empfangenen Wortes, da dieses Bit empfangen und durch die bistabile Schaltung B5 parallel zu der bistabilen Schaltung Bk gespeichert worden ist. Die Kippstufe Tl wird bis zu dem Taktimpuls nicht zurückgesetzt, welcher dem achten Bit des empfangenen PCM-Worts entspricht, so

609850/0789

daft die bistabile Schaltung B5 in dem Schieberegister verbleibt, und die geforderte Verschiebung des empfangenen PCM-Worts 4urc*g«fU)Urt ist* Venn die Kippstufe Tl zurückgesetzt wird, wird das Schieberegister auf seine ursprüngliche Länge zurückgeführt, und das achte Bit D8 des empfangenen PCM-Worts (welches zu diesem Zeitpunkt in der bistabilen Schaltung B5 gespeichert ist) geht verloren.

Wenn die Bits U2 und QJ des FCM-Worts nicht beide 0 sind, hängt der im einzelnen wiedergegebene Betrieb der Dämpfungsanordnung von den besonderen logischen Zuständen ab, welche in den bistabilen Schaltungen B2 bis Bk gespeichert sind. In allen Fällen nuß jedoch, wie eine Überprüfung der Tabelle I zeigt, das Bit Dk des empfangenen PCM-Worts, welches in der bistabilen Schaltung Bk gespeichert ist, invertiert werden. Dies wird Mittels eines Eingangesignals X erreicht, durch das das Glied <*k in den Q-Ausgang der bistabilen Schaltung B% gesperrt und das Glied G5 in dem Q-Ausgang freigegeben wird, da kein sperrender Ausgangsimpuls an dem Glied G5 von dee Glied G.% aus vorhanden ist, da letzteres nur freigegeben und durchgeschaltet i*t, wenn die Bits D2 und D3 beide 0 sind.

Wenn das Bit Dk des empfangenen PCM-Worts in dem logischen Zustand 1 ist, dann reicht, wie eine Überprüfung der Tabelle X xeigt, eine Inversion dieses Bits aus, wie in de« vorangehenden Absatz beschrieben ist, um die geforderte Dämpfung *u erreichen% Wenn andererseits das Bit Dk des empfangenen PCM-Worts null ist, dann muß das Bit D3 und möglicherweise auch das Bit D2 geändert werden.

Munmehr wird zuerst der Fall näher untersucht, bei welchem das Bit Dk null und das Bit Dj 1 ist. In diesem Fall mufi zusätzlich zu dem Invertieren des Bits D^, wie oben beschrieben ist, das Bit D3g«ändert werden, während das Bit 02 unverändert bleiben sollte. Die geforderte Änderung des Bits D3 wird da-

609850/0789

durch erreicht, daß ein sperrender Eingangsimpuls τοπ den Glied GI3 aus an dem Glied GlO in dee Q-Ausgang der bistabilen Schaltung B3 angelegt wird, wodurch sichergestellt ist, daß ein logischer Zustand 0 bei den nächsten Taktimpuls zu der bistabilen Schaltung B2 durchgelassen und weitergegeben wird. 0er sperrende Ausgangsisipuls von dem Glied GI3 an dem Glied GlO führt dazu, daß an dem Glied GI3 drei logische Zustände 1 anliegen, nämlich der Eingang X, der Q-Ausgang der bistabilen Schaltung Bk (in welcher ein logischer Zustand 0 gespeichert ist], und der Q-Ausgang der bistabilen Schaltung B3 (in welcher ein logischer Zustand 1 gespeichert ist).

Nunmehr wird der andere Fall untersucht, bei weichest das Bit Dk 0, das Bit D3 0 und das Bit D2 1 ist. {Dmr spezielle Fall, bei welchem das Bit D2 0 ist, ist schon früher in der Beschreibung untersucht worden). In dieses Fall müssen zusätzlich zu dee Invertieren des Bits Dk _t wie oben beschrieben ist, die beiden Bits D3 und D2 geändert werden. Zu dieses Zweck wird das Glied Gl durch vier logische Zustände 1 freigegeben, nämlich den Eingang X₁ die Q-Ausgänge von den bistabilen Schaltungen Bk und B3, (in welchen logische Zustände O gespeichert sind), und den Q-Ausgang der bistabilen Schaltung B2, (in weichest ein logischer Zustand 1 gespeichert ist), um dadurch sicherzustellen, daß ein logischer Zustand 1 bei deai nächsten Taktimpuls an die bistabile Schaltung B2 weitergegeben wird. Außerdem wird der Auegang des Glieds Gl als sperrender Eingang an das Glied G2 in dem Q-Ausgang der bistabilen Schaltung B2 angelegt, ue dadurch sicherzustellen, daß ein logischer Zustand 0 an die bistabile Schalung Bl weitergegeben wird.

Hierbei sollte beachtet werden, daß das Anlegen des Q-Ausgangs der bistabilen Schaltung B2 as dem Glied Gl notwendig ist, um zu verhindern, daß das Glied .Gl in dem speziellen Fall (der in der Beschreibung früher untersucht worden ist) freigegeben

- 9 609850/0789

wird, bei welchem die Bits D2 und D3 dea empfangenen PCM-Worts beide 0 sind·

Ver logische Zustand 1 an dem Eingang X, welcher zu den vorbeschriebenen Änderungen führt, kommt nur bei dem Taktimpuls vor, welcher dem vierten Bit eines empfangenen PCM-Worts entspricht. Bei dem Taktimpuls, welcher dem fünften Bit des Worts entspricht, wird die Kippstufe Tl6 zurückgestellt, das Schieberegister wieder in seinen ursprünglichen Zustand zurückgestellt, und die folgenden Bits (d.h. die Bits, welche die Bits D5 bis 08 des gedämpften PCM-Worts bilden) laufen ohne Veränder ung durch das Register hindurch.

Erforderlichenfalls kann ein "Dämpfungasperrsignal" an das der Kippstufe Tl6 zugeordnete Glied G12 angelegt werden, um EU verhindern, daß der logische Zustand 1, wie beschrieben, an den SingMngen X gesetzt wird. Die Dämpfungsanordnung kann sich somit wie ein einfaches Schieberegister während (Zeit-)

bzw.

Pausen-Zwischenräumen verhalten, wenn keine Dämpfung erforderlich ist, beispielsweise während spezieller Sprechpausen oder während der Pausen oder Zwischenräume, welche zur Synchronisation oder zur Signalisierung von Information verwendet sind.

Aus den vorstehenden Ausführungen ist zu ersehen, daß alle in der Tabelle I im einzelnen aufgeführten Änderungen mittels der in der Zeichnung dargestellten und insoweit beschriebenen Schaltung durchgeführt werden können. Die Glieder G7» &9 und QIl, welch· in der Zeichnung dargestellt, bis jetzt aber noch nicht erwähnt worden sind, dienen nur dazu, um verschiedene Kingänge in einem einzigen Ausgang aufgehen zu lassen, so daß sie an dem einzigen Eingang der folgenden bistabilen Schaltung angelegt werden können«

In der vorstehenden Beschreibung ist unterstellt worden, daß

- 10 -

609850/0789

- ίο -

das PCM-Wort nicht in der alternierenden oder ander·» Digitai-Inversionsform (ADI-Foitb) ist, in welcher bei de« Kodier-Vorgang die Bits D2, Ok, 06 und D8 des Portes invertiert werden. Wenn der PCM-Bitstrom in einer ADI-Form ware, dann könnten die logischen Steuerungen, welche dem Schieberegister! das die DäBpfungsanordnung bildet, zugeordnet sind, geändert werden, um dies in Betracht zu ziehen. Andererseits könnte die Dämpfungsanordnung so bleiben, wie sie vorstehend beschrie· ben und in der Zeichnung dargestellt ist, indem gewiss« Einrichtungen vorgesehen aind, um die alternierende Digital-Inversion an Eingang der Dämpfungsanordnung zu entfernen und um si« bsi Ausgang der Dämpfungsanordnung wieder einzuführen. Beispielsweise könnte der ankommende PCM-Bitstrom an «inen Eingang eines exklusiven ODER-Glieds angelegt werde«, wobei sich der andere Eingang des Glieds in den Bitperioden 2, %, 6 und 8 in einem logischen Zustand 1 befindet. Ein· entsprechende Anordnung würde dann am Ausgang der Dämpfungsanordnung erforderlich sein.

Obwohl die in der Zeichnung dargestellt« Dämpfungsanordnung vorgesehen ist, um ein« ganx bestimmte Dämpfung, nämlich 6 dB_; xu schaffen, und nicht eingestellt oder abgewandelt werden kann, damit sich ein breiter Bereich von Dämpfungswerten ergibt, wäre es letztlich bei Verwendung von im allgemeinen ähnlich aufgebauten Dämpfungsanordnungen doch möglich, ander« genau festgelegte Dämpfungswert·, insbesondere Vielfach« von 6 dB, su schaffen* Di« in der Zeichnung dargestellt« Dämpfungsanordnung könnt· auch für «in Kachrichtensystem abgewandelt werden, in welchem das übertragene PCM-Signal nach dem yU-Gesetx und nicht nach dem A-Gesetx kompandiert ist, wi· in d«r vorstehenden Beschreibung angenommen ist«

Patentanspruch·

609850/0789

Claims

Patentanspruch

1. Digital« Dämpfungsanordnung scum Abwandeln eines ersten digitalen Signale, das aus einer Anzahl eine erste Größe darstellender Bits besteht, um ein »weites digitales Signal zu erzeugen, das aus derselben Anzahl Bits besteht und «ine »reite Größe darstellt, welche einem vorbestimmten Teil der ersten Größe äquivalent ist, gekennzeichnet durch ein Schieberegister (Bl bis Bk) mit einem Eingangeanschluß, um die Bits des ersten digitalen Signals seriell zu empfangen, mit einem Ausgangeanschluß, von welchem aus das zweite digitale Signal seriell erhalten wird, und mit einem Takteingang für die aufeinanderfolgende Übertragung von Bits über das Register, und durch eine Einrichtung, um zumindest eine vorbestimmte Bitausgangsfolge zu fühlen und um ein Uasteuer- öder Abwandlungssignal zu erzeugen, das an das Schieberegister angelegt wird, um so den logischen Zustand zumindest eines der an dem AusgangsanSchluß ankommenden Bits abzuwandeln.

2. Digitale Dämpfungsanordnung zum Dämpfen eines kompandierten PCM-Signals, insbesondere nach Anspruch 1, gekennzeichnet durch ein Schieberegister, um die Bits eines PCM-Worts seriell au empfangen, durch einen Takteingang für den Empfang von Taktimpulsen, um die Bitreihen durch das Register au schieben, und durch eine Einrichtung, die für einen Betrieb bei einem vorbestimmten Taktimpuls angeordnet ist« um die Logik des Schieberegisters entsprechend den logischen Zuständen der in ihm gespeicherten Bits und um dadurch die Bitreihen abzuwandeln, welche durch das Register verschoben werden, wobei der Ausgang des Registers «in« gedämpfte Form des Eingangs ist·

3* Digitale Dämpfungsanordnung nach Anspruch 2, dadurch

- 12 -

609850/0789

gekennzeichnet, daß die Einrichtung entsprechend einer vorbestimmten Bitfolge betätigbar ist, um die Logik des Schieberegister· (Bi bis B4) durch Andern der Schieberegisterlange abzuwandeln»

k. Digitale Dämpfungsanordnung nach Anspruch 3« dadurch g e « kennzeichnet, daß die Einrichtung betätigbar ist, um eine zusätzliche Stufe (B5) in das Register (Bl bis Bk) an dessen Eingangsseite einzuschalten.

5. Digitale Dämpfungsanordnung nach einem der Ansprüche 8 bis k, dadurch gekennzeichnet, daß die Einrichtung entsprechend einer vorbestimmten Bitfolge betätigbar ist, um die Logik des Schieberegisters durc h Abwandeln der logischen Steuerung von einer oder mehreren Stufen des Schieberegister* (Bl bis Bk) xu ändern.

6. Digitale Dämpfungsanordnung nach Anspruch 5» dadurch gekennzeichnet, daß die Einrichtung betätigbar ist, um die logischen Steuerungen einer Stufe des Registers so abzuwandeln, daß der logische Zustand des xu der nächsten Stuf· des Registers durchgelassenen Bits invertiert ist.

7. Digitale DäMpfungeanordnung nach Anspruch 5t dadurch gekennzeichnet, daß die Einrichtung betätigbar ist, UBi die logischen Steuerungen einer Stufe des Register« abzuwandeln, so daß das zu der nächsten Stufe des Registers durchgelassene Bit unabhängig von dee in der einen Stuf« gespeicherten Zustand einen vorbestimmten logischen Zustand hat·

8. Digitale Dämpfungsanordnung zum Dämpfen eines PCM-Signals, welches nach de« A-Üesetz koapandiert worden ist und in weichest jedes PCM-Wort β Bit laug ist« insbesondere nach Anspruch 1, gekennzeichnet durch ein vierstufiges Schieberegister zu« seriellen BsipfaBg der Bits eines PCM-Worts,

- 13 609850/0789

durch eine Taktimpulsquelle di· angeschlossen ist, um die Bitreihen durch das Register zu schieben« und durch eine Einrichtung, die betätigbar ist, wenn das erste Bit des Wortes in der Endstufe des Registers gespeichert ist, um die Logik des Registers entsprechend den logischen Zuständen der zweiten, dritten und vierten Bits abzuwandeln, wobei der Ausgang des Registers eine gedämpfte Form des Eingangs ist.

9. Digitale Dämpfungsanordnung nach Anspruch 8,. dadurch g · · kennzeichnet, daß die Einrichtung befittigbar ist, um eine zusätzliche Stufe (B5) in das Register (Bl bis Bk) an dessen Eingangaaeite einzuschalten, wenn die zweiten und dritten Bits des PCM-Worts einen vorbestimmten logischen Zustand haben, wobei die Einrichtung betreibbar ist, um die logischen Steuerungen zumindestens einer Stufe des Registers abzuwandeln, wenn die zweiten und dritten Bits des PCM-Worts einen anderen logischen Zustand aufweisen.

6098 B(I/0 789

4H

Leerseite