DE19653134A1 - PLL-Schaltung zur Verbesserung der Phasensynchronisierungszeit - Google Patents

Description

Die vorliegende Erfindung betrifft eine Phasenverriegelungs­ schleife (PLL-Schaltung) für ein Kommunikationssystem, und insbesondere eine PLL-Schaltung zur Verbesserung der Synchro­ nisierungszeit, die durch Bauteilschwankungen eines spannungs­ gesteuerten Oszillators und andere Abweichungen verlängert wird. Die vorliegende Anmeldung beruht auf der koreanischen Anmeldung Nr. 64216/1995, welche durch Bezugnahme in die vor­ liegende Anmeldung eingeschlossen wird.

Eine Phasenverriegelungsschleife (nachstehend als PLL-Schal­ tung bezeichnet) ist eine Regelschaltung zur Bearbeitung ei­ ner Oszillatorausgangsfrequenz auf solche Weise, daß diese vollständig mit der Frequenz eines Eingangssignals oder eines Bezugsoszillatorausgangssignals synchronisiert ist oder sogar gleich dieser ist. Im allgemeinen weist eine PLL-Schaltung einen Phasenkomparator (oder Phasendetektor) auf, ein Tiefpaß­ filter und einen spannungsgesteuerten Oszillator, die zusam­ men eine Rückkopplungsschleife bilden.

Fig. 2 zeigt den allgemeinen Aufbau einer PLL-Schaltung. In Fig. 2 wird eine Oszillatorfrequenz des spannungsgesteuerten Oszillators 104 von einer einstellbaren Untersetzungsvorrich­ tung 105 heruntergesetzt, und dann an einen Phasenkomparator 102 angelegt. Der Phasenkomparator 102 vergleicht die Phase der heruntergesetzten Oszillatorfrequenz mit der Phase eines Bezugssignals, welches von einem Bezugssignalgenerator 101 erzeugt wird, und erzeugt ein Phasendifferenzsignal entspre­ chend dem Ergebnis des Vergleichs und führt dieses einem Tief­ paßfilter 103 zu. Sobald das von dem Phasenkomparator 102 ab­ gegebene Signal dem spannungsgesteuerten Oszillator 104 über das Tiefpaßfilter 103 zugeführt wird, ändert sich die Phase des spannungsgesteuerten Oszillators 104. Daher erzeugt der spannungsgesteuerte Oszillator 104 ein phasenverriegeltes Signal mit dem von dem Bezugssignalgenerator 101 erzeugten Bezugssignal als Ausgangsfrequenz fvco.

Bei der voranstehend beschriebenen PLL-Schaltung werden die Eigenschaften in bezug auf Phasenrauschen des spannungsge­ steuerten Oszillators 104 und die Synchronisierungszeit oder Verriegelungszeit der PLL-Schaltung, die mit dem Bezugssignal verriegelt ist, hauptsächlich durch das Tiefpaßfilter 103 be­ stimmt. Wenn die Bandbreite des Tiefpaßfilters 103 durch Ein­ stellung der Zeitkonstante vergrößert wird, wird die Verrie­ gelungszeit der PLL-Schaltung verbessert, jedoch verschlech­ tern sich die Phasenrauscheigenschaften, da das dem spannungs­ gesteuerten Oszillator 104 zugeführte Rauschen erhöht ist. Wird andererseits die Bandbreite des Tiefpaßfilters 103 ein­ geengt, werden die Eigenschaften in bezug auf Phasenrauschen des spannungsgesteuerten Oszillators 104 verbessert, jedoch verschlechtert sich die Verriegelungszeit der PLL-Schaltung.

In einem System, in welchem der Untersetzungswert des ein­ stellbaren Untersetzers 105 auf eins festgelegt ist, und der spannungsgesteuerte Oszillator 104 nur eine einzige Oszil­ latorfrequenz ausgibt, gibt es keine großen Schwierigkeiten in bezug auf die Verriegelungszeit der PLL-Schaltung. Bei einem System, bei welchem verschiedene Oszillatorfrequenzen des spannungsgesteuerten Oszillators 104 über eine Änderung des einstellbaren Untersetzers 105 ausgegeben werden, sollte allerdings die Verriegelungszeit der PLL-Schaltung verkürzt werden. Ein Funktelefon oder tragbares Telefon, welches meh­ rere Kanäle verwendet, oder ein mit Frequenzumschaltung arbeitendes System, erfordert sowohl eine schnelle Verrie­ gelungszeit als auch verbesserte Phasenrauscheigenschaften des spannungsgesteuerten Oszillators.

Ein für derartige Anforderungen vorgeschlagenes Verfahren ist in dem US-Patent Nr. 4 980 652 vorgeschlagen, welches am 25. Dezember 1990 erteilt wurde und den Titel hat "Frequenz­ synthesevorrichtung mit Kompensation von Nichtlinearitäten". In dem Patent Nr. 4 980 652 wird vorgeschlagen, daß ein Steuerspannungswert, der einer Ausgangsfrequenz entspricht, die von dem spannungsgesteuerten Oszillator erhalten werden soll, vorher in einem Nur-Lese-Speicher (nachstehend als ROM bezeichnet) gespeichert wird. Dann wird dieser Spannungswert als Steuerspannung für den spannungsgesteuerten Oszillator verwendet. Weiterhin wird ein Fehlerwert entsprechend geänder­ ter Umstände, beispielsweise zeitliche Änderungen oder Tempe­ raturänderungen, die sich bei dem Tiefpaßfilter ergeben, unter Verwendung eines Driftkompensationsblocks berechnet, und in einem Subtraktionsblock kompensiert, um dann als Steuerspan­ nung für den spannungsgesteuerten Oszillator eingesetzt zu werden. Das voranstehend angeführte Patent Nr. 4 980 652 ver­ bessert daher die Eigenschaften in bezug auf die Verriege­ lungszeit und das Phasenrauschen unter Verwendung eines indi­ rekten Kompensationsverfahrens, bei welchem der vorher in dem ROM gespeicherte Spannungswert an den spannungsgesteuerten Oszillator als Steuerspannung angelegt wird, und der durch den Subtraktionsblock kompensierte Spannungswert an den span­ nungsgesteuerten Oszillator als Steuerspannung angelegt wird.

Bei einem spannungsgesteuerten Oszillator im 900 MHz-Band ei­ nes im Handel erhältlichen tragbaren Telefons beträgt die Aus­ gangsfrequenzänderung, die durch Umgebungstemperaturschwan­ kungen hervorgerufen wird, gewöhnlich ± 2 MHz, und beträgt die Ausgangsspannungsschwankung, die durch Bauteilabweichun­ gen bei konstanter Steuerspannung und Normaltemperatur hervor­ gerufen wird, etwa ± 5 MHz. Die Ausgangsspannungsänderung entsprechend Bauteilschwankungen des spannungsgesteuerten Oszillators und aufgrund von Änderungen der Umgebungsbedin­ gungen, beispielsweise zeitlicher Schwankungen und Tempera­ turschwankungen, beträgt daher einige wenige tausend ppm (parts per million; Teile pro Million). Wenn eine derartige Frequenzschwankung über einige wenige tausend ppm hinaus da­ durch verringert wird, daß das in dem voranstehend genannten Patent Nr. 4 980 652 vorgeschlagene, indirekte Kompensations­ verfahren verwendet wird, werden der Aufbau des Systems und die Berechnungen kompliziert, und steigt der Kompensations­ fehler an.

Ein weiteres Verfahren, welches zur Verbesserung der Eigen­ schaften des Phasenrauschens des spannungsgesteuerten Oszil­ lators und der Verriegelungszeit der PLL-Schaltung vorgeschla­ gen wurde, ist in dem am 11. Oktober 1994 erteilten US-Patent Nr. 5 355 098 beschrieben, welches folgenden Titel hat: "PLL-Schaltung mit Speicher, der die Oszillationsfrequenz steuern­ de Daten speichert". Das Patent Nr. 5 355 098 schlägt vor, die Steuerspannung, die an den spannungsgesteuerten Oszilla­ tor angelegt wird, unmittelbar bevor die PLL-Schaltung ausge­ schaltet wird, in einem Speicher zu speichern, und die in dem Speicher gespeicherte Steuerspannung als die Steuerspannung für den spannungsgesteuerten Oszillator zu verwenden, wenn -die PLL-Schaltung wieder eingeschaltet wird, wodurch die Eigen­ schaften in bezug auf Phasenrauschen des spannungsgesteuerten Oszillators und die Verriegelungszeit der PLL-Schaltung ver­ bessert werden. Selbst bei Einsatz eines derartigen Verfahrens liegt allerdings, wenn viel Zeit vergangen ist oder sich die Umgebungstemperatur abrupt ändert, die Ausgangsfrequenzabwei­ chung entsprechend der Änderung der Bedingungen bei dem span­ nungsgesteuerten Oszillator oberhalb einiger weniger ppm. Da die PLL-Schaltung einen Fehlerbereich aufweist, der durch eine hohe Frequenzabweichung während der ursprünglichen Phasenver­ riegelung hervorgerufen wird, werden daher die Eigenschaften in bezug auf die Verriegelungszeit der PLL-Schaltung negativ beeinflußt. Wenn nach Abschalten der PLL-Schaltung ein länge­ rer Zeitraum verstreicht, in welchem die Bauteilschwankungen des spannungsgesteuerten Oszillators wesentlich werden, oder beim Transport zu einem anderen Ort mit wesentlich anderer Um­ gebungstemperatur, die Stromversorgung für die PLL-Schaltung wieder eingeschaltet wird, so ergibt sich eine beträchtliche Ausgangsfrequenzänderung in Abhängigkeit von den geänderten Umgebungsbedingungen. Die Verriegelung der Anfangsphase erfor­ dert daher viel Zeit.

Ein Vorteil der Erfindung besteht in der Bereitstellung einer PLL-Schaltung, bei welcher die Verriegelungszeit verbessert ist, die durch Bauteilschwankungen eines spannungsgesteuerten Oszillators und Abweichungen verlängert wird, die sich durch Änderungen der Umgebungsbedingungen in einem Funkkommunika­ tionssystem ergeben.

Ein weiterer Vorteil der Erfindung besteht in der Bereitstel­ lung einer PLL-Schaltung, welche den Fehler verringert, der durch Bauteilabweichungen eines spannungsgesteuerten Oszil­ lators und Änderungen der Umgebungsbedingungen hervorgerufen wird, unmittelbar bevor eine Operation in der Sende- oder Empfangsbetriebsart eines Funkkommunikationssystems durchge­ führt wird.

Ein weiterer Vorteil der Erfindung besteht in der Bereitstel­ lung einer PLL-Schaltung zur Verringerung des Fehlers, der durch Bauteilschwankungen eines spannungsgesteuerten Oszil­ lators und Änderungen der Umgebungsbedingungen hervorgerufen wird, die auftreten, wenn ein Funkkommunikationssystem sendet oder empfängt.

Um diese und weitere Vorteile zu erreichen, wird gemäß der vorliegenden Erfindung eine PLL-Schaltung zur Verbesserung der Phasenverriegelungszeit zur Verfügung gestellt, welche die Steuerspannung für Frequenzen, die bei jeder Operation erfor­ derlich sind, unmittelbar vor den Operationen der Empfangs- und Sendevorgänge feststellt, und die festgestellte Steuer­ spannung im tatsächlichen Betrieb verwendet, so daß die Ver­ riegelungszeit wirksam verbessert werden kann, die sonst in­ folge von Änderungen der Umstände und infolge von Bauteil­ schwankungen eines Funkkommunikationssystems verlängert würde.

Gemäß einer ersten Zielrichtung der vorliegenden Erfindung weist eine Phasenverriegelungsschleife oder PLL-Schaltung ei­ nes Funkkommunikationssystems auf: eine Speichereinheit zur digitalen Speicherung einer Reihe von Steuerspannungen mit unterschiedlichen Werten; eine Digital/Analog-Wandlereinheit zur Umwandlung einer gelesenen Steuerspannung in eine ana­ loge Steuerspannung, wenn eine der Steuerspannungen aus der in der Speichereinheit gespeicherten Gruppe gelesen wird eine spannungsgesteuerte Oszillatoreinheit zur Erzeugung einer Oszillationsfrequenz in Abhängigkeit vom Pegel einer angelegten analogen Steuerspannung oder eines Analogsignals; eine variable Untersetzereinheit zum Herabsetzen eines Ausgangssignals der spannungsgesteuerten Oszillatoreinheit entsprechend einem variablen Untersetzungsverhältnis, welches durch die Betriebsart des Funkkommunikationssystems festge­ legt wird; eine Phasenvergleichseinheit zum Vergleichen der Phase eines von der variablen Untersetzereinheit ausgegebe­ nen Signals mit der Phase eines von außen angelegten Bezugs­ signals, und zur Ausgabe eines Phasendifferenzsignals, wel­ ches das Vergleichsergebnis angibt; eine Tiefpaßfilterein­ heit zur Tiefpaßfilterung des Phasendifferenzsignals; eine Pegeldetektoreinheit zum Vergleichen des Pegels eines von der Tiefpaßfiltereinheit ausgegebenen Analogsignals mit einem Bezugspegel, und zur Erzeugung eines Digitalsignals als Ver­ gleichsergebnis; eine Steuereinheit zum Lesen einer Steuer­ spannung aus einer Gruppe von Steuerspannungen, die in der Speichereinheit gespeichert sind, unter Verwendung des von der Pegeldetektoreinheit ausgegebenen Digitalsignals, welches der Digital/Analog-Wandlereinheit zugeführt werden soll, und zur Durchführung einer Leseoperation, bis das von der Pegel­ detektoreinheit ausgegebene Digitalsignal innerhalb eines vor­ bestimmten Bereichs liegt; und eine Schalteinheit zum Lie­ fern der analogen Steuerspannung, die von der Digital/Analog-Wandlereinheit ausgegeben wird, an die spannungsgesteuerte Oszillatoreinheit, die durch die Steuerung der Steuereinheit elektrisch ausgeschaltet wird, unmittelbar bevor eine Be­ triebsart des Funkkommunikationssystems durchgeführt wird, und zum Liefern des Analogsignals, welches von der Tiefpaß­ filtereinheit ausgegeben wird, an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuerein­ heit elektrisch eingeschaltet wird, wenn das Funkkommunika­ tionssystem in Betrieb ist.

Die Steuerung führt die Leseoperation für die Gruppe von Steuerspannungen durch, die in der Speichereinrichtung ge­ speichert sind, durch elektrisches Ausschalten des Schalters, wenn die Stromversorgung für die PLL-Schaltung eingeschaltet wird, oder ein Empfangssignal oder ein Tasteneingabesignal für die Signalübertragung festgestellt wird. Die Leseopera­ tion wird so durchgeführt, daß ein in der Speichervorrichtung gespeicherter Steuerspannungswert erhöht wird, wenn der Pegel des von dem Pegeldetektor erzeugten Digitalsignals kleiner als der vorbestimmte Bereich ist, und der in der Speichervor­ richtung gespeicherte Steuerspannungswert verringert wird, wenn der Pegel des von dem Pegeldetektor erzeugten Digital­ signals größer als der vorbestimmte Bereich ist. Selbst wenn über einen vorbestimmten Zeitraum während des Betriebs des Funkkommunikationssystems keine Operation vorgenommen wird, liest die Steuerung irgendeine aus der Gruppe der Steuerspan­ nungen, die in der Speichervorrichtung gespeichert sind, unter Verwendung des in dem Pegeldetektor erzeugten Digital­ signals, welches dem Digital/Analog-Wandler zugeführt werden soll, und führt die Leseoperation durch, bis das von dem Pegeldetektor erzeugte Digitalsignal innerhalb eines vorbe­ stimmten Bereichs liegt.

Gemäß einer zweiten Zielrichtung der vorliegenden Erfindung weist eine PLL-Schaltung eines Funkkommunikationssystems auf: eine Speichereinheit zur digitalen Speicherung einer Gruppe von Steuerspannungen mit unterschiedlichen Werten; eine Di­ gital/Analog-Wandlereinheit zur Umwandlung einer gelesenen Steuerspannung in eine analoge Steuerspannung, wenn eine aus der Gruppe der in der Speichereinheit gespeicherten Steuer­ spannungen gelesen wird; eine spannungsgesteuerte Oszillator­ einheit zur Ausgabe einer Frequenz in Abhängigkeit von dem Pegel einer angelegten analogen Steuerspannung oder eines Analogsignals; eine variable Untersetzereinheit zum Unter­ setzen eines Ausgangssignals der spannungsgesteuerten Oszillatoreinheit entsprechend einem variablen Untersetzungs­ verhältnis, welches durch die Betriebsart des Funkkommunika­ tionssystems festgelegt wird; eine Phasenvergleichseinheit zum Vergleichen der Phase eines Signals, welches von der variablen Untersetzungseinheit ausgegeben wird, mit der Phase eines von außen angelegten Bezugssignals, und zur Ausgabe eines Phasendifferenzsignals, welches das Vergleichsergebnis angibt; eine Tiefpaßfiltereinheit zur Tiefpaßfilterung des Phasendifferenzsignals; eine Analog/Digital-Wandlereinheit zur Umwandlung des von der Tiefpaßfiltereinheit ausgegebenen Analogsignals in ein Digitalsignal; eine Steuereinheit zum Lesen einer aus der Gruppe der Steuerspannungen, die in der Speichereinheit gespeichert sind, unter Verwendung des von der Pegeldetektoreinheit ausgegebenen Digitalsignals, welches der Digital/Analog-Wandlereinheit zugeführt werden soll, und zur Durchführung einer Leseoperation, bis das von der Pegel­ detektoreinheit ausgegebene Digitalsignal innerhalb eines vorbestimmten Bereichs liegt; und eine Schalteinheit zum Lie­ fern der analogen Steuerspannung, die von der Digital/Analog-Wandlereinheit ausgegeben wird, an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuerein­ heit elektrisch ausgeschaltet wird, unmittelbar bevor eine Betriebsart des Funkkommunikationssystems durchgeführt wird, und zum Liefern des von der Tiefpaßfiltereinheit ausgegebe­ nen Analogsignals an die spannungsgesteuerte Oszillatorein­ heit, welche durch die Steuerung der Steuereinheit elektrisch eingeschaltet wird, wenn das Funkkommunikationssystem in Be­ trieb ist.

Die Steuerung führt die Leseoperation für die Gruppe der in der Speichereinrichtung gespeicherten Spannungen dadurch durch, daß der Schalter elektrisch ausgeschaltet wird, wenn die Stromversorgung der PLL-Schaltung eingeschaltet wird, oder ein Empfangssignal oder ein Tasteneingabesignal für die Signalübertragung festgestellt wird. Die Leseoperation wird-u so durchgeführt, daß ein in der Speichervorrichtung gespei­ cherter Steuerspannungswert erhöht wird, wenn der Pegel des von dem Analog/Digital-Wandler erzeugten Digitalsignals klei­ ner als der vorbestimmte Bereich ist, und der in der Speicher­ vorrichtung gespeicherte Steuerspannungswert verringert wird, wenn der Pegel des von dem Analog/Digital-Wandler erzeugten Digitalsignals größer als der vorbestimmte Bereich ist. Selbst wenn im Betrieb des Funkkommunikationssystems über einen vor­ bestimmten Zeitraum keine Operation erfolgt, liest die Steue­ rung eine der Steuerspannungen aus der Gruppe der Steuerspan­ nungen, die in der Speichervorrichtung gespeichert sind, un­ ter Verwendung des von dem Analog/Digital-Wandler erzeugten Digitalsignals, welches dem Digital/Analog-Wandler zugeführt werden soll, und führt die Leseoperation solange durch, bis das von dem Analog/Digital-Wandler erzeugte Digitalsignal innerhalb eines vorbestimmten Bereichs liegt.

Gemäß einer dritten Zielrichtung der vorliegenden Erfindung weist eine PLL-Schaltung eines Funkkommunikationssystems auf: eine Speichereinheit zum digitalen Speichern einer Gruppe von Steuerspannungen mit unterschiedlichen Werten; eine Digital/ Analog-Wandlereinheit zur Umwandlung einer gelesenen Steuer­ spannung in eine analoge Steuerspannung, wenn eine aus der Gruppe der in der Speichereinheit gespeicherten Steuerspan­ nungen gelesen wird; eine spannungsgesteuerte Oszillatorein­ heit zur Ausgabe einer Frequenz in Abhängigkeit vom Pegel ei­ ner angelegten Analogsteuerspannung oder eines Analogsignals; eine variable Untersetzereinheit zum Heruntersetzen eines Ausgangssignals der spannungsgesteuerten Oszillatoreinheit entsprechend einem variablen Untersetzungsverhältnis, welches durch die Betriebsart des Funkkommunikationssystems festge­ legt wird; eine Phasenvergleichseinheit zum Vergleichen der Phase eines von der variablen Untersetzereinheit ausgegebenen Signals mit der Phase eines von außen angelegten Bezugsignals, und zur Ausgabe eines Phasendifferenzsignals entsprechend dem Vergleichsergebnis; eine Tiefpaßfiltereinheit zur Tiefpaß­ filterung des Phasendifferenzsignals; eine Phasenfehlerver­ gleichseinheit zur Feststellung eines Phasenfehlerwertes zwi­ schen einem Signal, welches von der variablen Untersetzerein­ heit ausgegeben wird, und dem Bezugssignal, unter Verwendung des Phasendifferenzsignals; eine Steuereinheit zum Lesen ei­ ner der Steuerspannungen aus der Gruppe der in der Speicher­ einheit gespeicherten Steuerspannungen, unter Verwendung des von der Pegeldetektoreinheit ausgegebenen Digitalsignals, welches der Digital/Analog-Wandlereinheit zugeführt werden soll, und zur Durchführung einer Leseoperation, bis das von der Pegeldetektoreinheit ausgegebene Digitalsignal innerhalb eines vorbestimmten Bereichs liegt; und eine Schalteinheit zum Liefern der analogen Steuerspannung, die von der Digital/ Analog-Wandlereinheit ausgegeben wird, an die spannungsge­ steuerte Oszillatoreinheit, welche durch die Steuerung der Steuereinheit elektrisch ausgeschaltet wird, unmittelbar be­ vor eine Betriebsart des Funkkommunikationssystems durchge­ führt wird, und zum Liefern des von der Tiefpaßfiltereinheit ausgegebenen Analogsignals an die spannungsgesteuerte Oszil­ latoreinheit, welche durch die Steuerung der Steuereinheit elektrisch eingeschaltet wird, wenn das Funkkommunikations­ system in Betrieb ist.

Die Steuerung führt die Leseoperation für die Reihe der Steuerspannungen, die in der Speichervorrichtung gespeichert sind, durch elektrisches Ausschalten des Schalters durch, wenn die Stromversorgung für die PLL-Schaltung eingeschaltet wird, oder ein Empfangssignal oder ein Tasteneingabesignal zur Signalübertragung festgestellt wird. Die Leseoperation wird dadurch durchgeführt, daß ein in der Speichervorrichtung gespeicherter Steuerspannungswert erhöht wird, wenn der von dem Phasenfehlerkomparator erzeugte Phasenfehlerwert kleiner als der vorbestimmte Bereich ist, und der in der Speichervor­ richtung gespeicherte Steuerspannungswert verringert wird, wenn der von dem Phasenfehlerkomparator erzeugte Phasenfeh­ lerwert größer als der vorbestimmte Bereich ist. Selbst wenn in einer Betriebsart des Funkkommunikationssystems über einen vorbestimmten Zeitraum keine Operation erfolgt, liest die Steuerung eine der Steuerspannungen aus der Gruppe der Steuer­ spannungen, die in der Speichervorrichtung gespeichert sind, unter Verwendung des von dem Phasenfehlerkomparator erzeugten Phasenfehlerwerts, welcher dem Digital/Analog-Wandler zuge­ führt werden soll, und führt die Leseoperation durch, bis der von dem Phasenfehlerkomparator erzeugte Phasenfehlerwert innerhalb eines vorbestimmten Bereichs liegt.

Die Erfindung wird nachstehend anhand zeichnerisch dargestell­ ter Ausführungsbeispiele näher erläutert, bei welchen gleiche Bezugszeichen gleiche oder entsprechende Bauteile bezeichnen, und aus welchen sich weitere Vorteile und Merkmale ergeben. Es zeigt:

Fig. 2 ein Blockschaltbild des Aufbaus einer PLL-Schaltung nach dem Stand der Technik;

Fig. 1 ein Blockschaltbild des Aufbaus einer PLL-Schaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;

Fig. 3 ein Flußdiagramm zur Verdeutlichung der Schreibopera­ tion, die in einer Empfangsbetriebsart der PLL-Schal­ tung gemäß der vorliegenden Erfindung durchgeführt wird;

Fig. 4 ein Flußdiagramm zur Verdeutlichung der Schreibopera­ tion, die bei einer Sendebetriebsart der PLL-Schal­ tung gemäß der vorliegenden Erfindung durchgeführt wird;

Fig. 5 ein Flußdiagramm zur Verdeutlichung der Schreibopera­ tion, die in der Empfangs- oder Sendebetriebsart der PLL-Schaltung gemäß der vorliegenden Erfindung durch­ geführt wird;

Fig. 6 ein Flußdiagramm zur Verdeutlichung der Leseopera­ tion, die in der Empfangsbetriebsart der PLL-Schal­ tung gemäß der vorliegenden Erfindung durchgeführt wird;

Fig. 7A ein Diagramm mit einer Darstellung der Verriegelungs­ zeitcharakteristik der konventionellen PLL-Schaltung;

Fig. 7B ein Diagramm mit einer Darstellung der Verriegelungs­ zeitcharakteristik der PLL-Schaltung gemäß der vor­ liegenden Erfindung;

Fig. 8 ein Blockschaltbild des Aufbaus einer PLL-Schaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und

Fig. 9 ein Blockschaltbild des Aufbaus einer PLL-Schaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung.

Es wird angemerkt, daß in sämtlichen Zeichnungen dieselben Bezugszeichen zur Bezeichnung gleicher oder entsprechender Elemente mit derselben Funktion verwendet werden. Weiterhin werden in der nachstehenden Beschreibung verschiedene spezifi­ sche Einzelheiten, beispielsweise konkrete Komponenten, wel­ che die Schaltung bilden, oder die Frequenz angegeben, um ein gründlicheres Verständnis der vorliegenden Erfindung zu er­ leichtern. Allerdings wird Fachleuten auf diesem Gebiet auf­ fallen, daß sich die vorliegende Erfindung auch ohne diese spezifischen Einzelheiten verwirklichen läßt. Weiterhin er­ folgt keine detaillierte Beschreibung bekannter Funktionen und Konstruktionen, die unnötig wäre, da sie nicht zur Er­ leichterung des Verständnisses des Gegenstands der vorlie­ genden Erfindung beiträgt. Soweit sich nachstehend Begriffe unter Berücksichtigung der Funktion der vorliegenden Erfin­ dung und entsprechend der Auffassung des Benutzers, Chip-Herstellers und dergleichen unterscheiden, sollten diese auf der Grundlage des Gesamtinhalts der vorliegenden Beschrei­ bung interpretiert werden.

Fig. 1 ist ein Blockschaltbild, welches den Aufbau einer PLL-Schaltung gemäß einer ersten Ausführungsform der vorliegen­ den Erfindung zeigt.

In Fig. 1 wird ein Schalter 108 unmittelbar vor der Durchfüh­ rung einer Kommunikation ausgeschaltet. Wenn Digitaldaten, die in einem zweiten Puffer 110 gespeichert sind, der eine Hilfsspeichervorrichtung darstellt, in Analogdaten durch ei­ nen Digital/Analog-Wandler (D/A-Wandler) 111 umgewandelt und über einen Addierer 112 einem spannungsgesteuerten Oszilla­ tor 104 zugeführt werden, gibt der spannungsgesteuerte Oszil­ lator 104 weiterhin eine bestimmte Oszillatorfrequenz aus. Die Stabilität der Ausgangsfrequenz des spannungsgesteuerten Oszillators 104 hängt von seiner Kurzzeitstabilitätscharakte­ ristik ab. Die Kurzzeitstabilitätscharakteristik eines im Handel erhältlichen spannungsgesteuerten Oszillators für das Band von 900 MHz reicht von einigen wenigen hundert ppm zu einigen wenigen zehn ppm.

Ein Phasenkomparator 102 vergleicht das Ausgangssignal eines variablen Untersetzers 105, der die Oszillationsfrequenz des spannungsgesteuerten Oszillators 104 heruntersetzt, entspre­ chend einem variablen Heruntersetzverhältnis, welches von ei­ ner zweiten Steuerung 6 festgelegt wird, mit der Phase eines Bezugssignals, welches von einem Bezugssignalgenerator 104 erzeugt wird, und erzeugt ein Phasendifferenzsignal entspre­ chend dem Vergleichsergebnis. Da das Phasendifferenzsignal viele Hochfrequenz- und Rauschkomponenten enthält, wandelt ein Tiefpaßfilter 103 die Hochfrequenz- und Rauschkomponen­ ten in eine Gleichstromkomponente (DC) um, und liefert die Gleichstromkomponente an den Schalter 108 und einen Pegel­ detektor 113. Hierbei ist das von dem Tiefpaßfilter 103 er­ zeugte Signal ein Analogsignal. Der Pegeldetektor 113 stellt fest, ob das Phasendifferenzsignal innerhalb eines bestimm­ ten Bereichs liegt oder nicht, und zwar durch Vergleichen des von dem Tiefpaßfilter 103 erzeugten Analogsignals mit einem vorbestimmten Bezugspegelwert, und führt das Meßergebnis als Digitalsignal einer ersten Steuerung 107 zu. Die erste Steue­ rung 107 überprüft, ob das Phasendifferenzsignal innerhalb des angegebenen Bereichs ist oder nicht, und überprüft, wel­ che der beiden Phasen des Bezugssignals und des Oszillator­ signals des spannungsgesteuerten Oszillators 104 schneller ist, unter Verwendung des von dem Pegeldetektor 113 erzeugten Digitalsignals. Die erste Steuerung 107 führt dazu, daß die Phasendifferenz zwischen dem Bezugssignal und dem Oszillator­ signal des spannungsgesteuerten Oszillators 104 innerhalb des bestimmten Fehlerbereichs liegt, und zwar durch Erhöhung oder Verringerung der Daten, die in dem zweiten Puffer 110 gespei­ chert sind, entsprechend dem Ermittlungsergebnis. Wenn die Phasendifferenz zwischen dem Bezugssignal und dem Oszillator­ signal des spannungsgesteuerten Oszillators 104 innerhalb des spezifischen Fehlerbereichs liegt, speichert die erste Steuerung 107 entsprechende Daten des zweiten Puffers 110 in einem ersten Puffer 109. Da der erste Puffer 109 aus mehre­ ren Adressen besteht, die jeder der in dem System verwende­ ten Frequenz entsprechen, können von der ersten Steuerung 107 unter den Daten des zweiten Puffers 110 ausgewählte Daten in einer entsprechenden Adresse des ersten Puffers 109 gespei­ chert werden.

Wenn mit der Kommunikation begonnen wird, werden die in dem ersten Puffer 109 gespeicherten Daten durch den D/A-Wandler 111 in Analogdaten umgewandelt, und als Steuerspannung dem spannungsgesteuerten Oszillator 104 zugeführt. Wenn die von dem D/A-Wandler 111 umgewandelten Daten über den Addierer 112 an den spannungsgesteuerten Oszillator 104 angelegt werden, schaltet die erste Steuerung 107 den Schalter 108 ein, so daß die Abweichung, die durch die Kurzzeitstabilitätscharakteri­ stik des spannungsgesteuerten Oszillators 104 hervorgerufen wird, und die Abweichung, die durch Änderung der Umstände be­ züglich Zeit und Raum hervorgerufen wird, gleichzeitig kom­ pensiert werden können.

Fig. 3 ist ein Flußdiagramm, welches eine Schreiboperation erläutert, die in der Empfangsbetriebsart der PLL-Schaltung durchgeführt wird. Die Schreiboperation wird begonnen, wenn die Stromversorgung der PLL-Schaltung eingeschaltet wird, oder wenn ein Empfangssignal gemessen wird.

Wird die Stromversorgung der PLL-Schaltung eingeschaltet oder das Empfangssignal gemessen (im Schritt 301), schaltet die erste Steuerung 107 den Schalter 108 aus (im Schritt 302). Daraufhin werden Untersetzungsdaten entsprechend einer von der zweiten Steuerung 106 ausgewählten Frequenz dem variab­ len Untersetzer 105 zugeführt, und die erste Steuerung 107 schreibt die Daten des ersten Puffers 109 als Hauptspeicher­ vorrichtung in den zweiten Puffer 110 ein, oder schreibt in den zweiten Puffer 110 frei wählbare Daten ein. Daher wird ein Frequenzauswahlvorgang durchgeführt (im Schritt 303). Nachdem die Phasendifferenz zwischen dem Bezugssignal und dem Oszillatorsignal des spannungsgesteuerten Oszillators 104 bestimmt wurde (im Schritt 304), wird überprüft, ob die Phasendifferenz innerhalb eines zulässigen Fehlerbereichs -+R liegt oder nicht (im Schritt 305). Ist die Phasendifferenz größer als der zulässige Fehlerbereich +R, verringert die erste Steuerung 107 den Datenwert des zweiten Puffers 110 (im Schritt 308), und ermittelt erneut die Phasendifferenz (im Schritt 304). Ist jedoch die Phasendifferenz kleiner als der zulässige Fehlerbereich -R, so erhöht die erste Steuerung 107 den Datenwert des zweiten Puffers 110 (im Schritt 307), und stellt erneut die Phasendifferenz fest (im Schritt 304). Liegt die Phasendifferenz innerhalb des zulässigen Fehlerbe­ reichs ±R, so schreibt die erste Steuerung 107 die Daten des zweiten Puffers 110 als Hilfsspeichervorrichtung in den ersten Puffer 109 als Hauptspeichervorrichtung (im Schritt 309). Ob die voranstehend geschilderten Vorgänge für die be­ nutzte Frequenz durchgeführt werden oder nicht, wird dann überprüft (im Schritt 310). Ist dies nicht der Fall, kehrt die erste Steuerung 109 zum Frequenzauswahlvorgang (im Schritt 303) zurück, um die Daten des zweiten Puffers 110 in den er­ sten Puffer 109 einzuschreiben. Sind die voranstehenden Vor­ gänge sämtlich fertig, so ist der Vorgang zum Einschreiben der Daten des zweiten Puffers 110 in den ersten Puffer 109 abgeschlossen. Damit endet die Operation der Empfangsbetriebs­ art.

Fig. 4 ist ein Flußdiagramm, welches den in der Sendebetriebs­ art der PLL-Schaltung durchgeführten Schreibvorgang zeigt.

Die Schreiboperation der Sendebetriebsart gemäß Fig. 7 ist ebenso wie jene der in Fig. 3 gezeigten Empfangsbetriebsart, abgesehen davon, daß der Betrieb der Sendebetriebsart begon­ nen wird (im Schritt 410), wenn die PLL-Schaltung mit Strom versorgt wird, oder wenn gewünscht ist, daß der Benutzer Daten überträgt, beispielsweise wenn der Benutzer eine Tastenanord­ nung eines Telefons betätigt. In einem üblichen Telefon wird innerhalb eines Zeitraums von etwa 50 Millisekunden überprüft, ob Daten von dem Tastenfeld des Telefons erzeugt werden oder nicht. In anderen Systemen als einem derartigen Telefon wird der Betrieb der Sendebetriebsart dadurch begonnen, daß fest­ gestellt wird, ob der Benutzer die Daten erzeugt oder nicht.

Wie aus den Fig. 3 und 4 deutlich wird, kann die PLL-Schaltung in kurzer Zeit verriegelt oder synchronisiert werden, da die PLL-Schaltung gemäß der vorliegenden Erfindung die Steuerspan­ nung des spannungsgesteuerten Oszillators entsprechend der in jeder Betriebsart erforderlichen Frequenz verwendet, unmittel­ bar bevor die tatsächliche Sende- und Empfangsoperation in einer Kommunikationsbetriebsart durchgeführt wird (der Sende­ betriebsart und der Empfangsbetriebsart). Die Verriegelungs­ zeit der PLL-Schaltung kann daher unter Verwendung eines ge­ eigneten Werts verringert werden, ohne daß die Differenz der Daten berücksichtigt wird, welche durch Abweichungen des spannungsgesteuerten Oszillators oder anderer Bauteile her­ vorgerufen wird, oder die durch Änderung der Umgebungsbedin­ gungen hervorgerufene Abweichung. Weiterhin gibt es die Funk­ tion der Kompensation der Verriegelungszeit der PLL-Schal­ tung, die infolge einer Erhöhung des Fehlers der Daten ver­ längert ist, die in dem ersten Puffer 109 gespeichert sind, infolge geänderter Umstände, beispielsweise einer abrupten Änderung des Orts während der Operation der Kommunikations­ betriebsart. Ein Flußdiagramm für eine derartige Funktion, welches die Schreiboperation zeigt, die in der Kommunikations­ betriebsart der PLL-Schaltung durchgeführt wird, ist in Fig. 5 gezeigt.

Im Betrieb jeder Betriebsart der Sende- und Betriebsarten des Funkkommunikationssystems werden die Daten nicht immer kontinuierlich und schnell gesendet und empfangen. In irgend­ einem bestimmten Moment kann es sein, daß die Daten langsam gesendet und empfangen werden. Die erste Steuerung 107 erfaßt dauernd einen langsamen Zustand der Sende- und Empfangsopera­ tion, da nämlich die erste Steuerung 107 überprüft, ob ein Leerlauf des Sende- und Empfangszustands auftritt (im Schritt 501). Ist ein Leerlauf des Sende- und Empfangszustands vor­ handen, hält die erste Steuerung 107 den Schalter 108 im ein­ geschalteten Zustand (im Schritt 502). Es wird die Phasendif­ ferenz zwischen dem Bezugssignal und dem Oszillatorsignal des spannungsgesteuerten Oszillators 104 festgestellt (im Schritt 503). Die erste Steuerung 107 vergleicht die Phasendifferenz mit dem zulässigen Fehlerbereich (im Schritt 504). Entspre­ chend dem Ergebnis des Vergleichs werden die Daten des zwei­ ten Puffers 110 verringert (im Schritt 506) oder erhöht (im Schritt 505). Liegt die Phasendifferenz innerhalb des zuläs­ sigen Fehlerbereichs, so aktualisiert die erste Steuerung 107 die Daten in dem ersten Puffer 109 (im Schritt 507). Die erste Steuerung 107 korrigiert die in dem ersten Puffer 109 gespeicherten Daten in bezug auf die anderen verwendeten Fre­ quenzen durch Vergleich der aktualisierten Daten mit den vor­ herigen Daten, und aktualisiert die korrigierten Daten (im Schritt 508). Die erste Steuerung 107 überprüft periodisch, ob der Sende- und Empfangszustand ein Leerlaufzustand ist (im Schritt 509), und aktualisiert weiter die in dem ersten Puffer 109 gespeicherten Daten. Da ein bei einer Frequenz er­ zeugter Fehlerwert entsprechend bei anderen Frequenzen mit unterschiedlichen Fehlerwerten einsetzbar ist, kann der aktu­ alisierte Wert infolge der Änderung der Umstände bei anderen Frequenzen eingesetzt werden.

Fig. 6 ist ein Flußdiagramm, welches eine in der PLL-Schaltung durchgeführte Leseoperation zeigt, und erläutert einen Vor­ gang zum Lesen von Daten, die durch die voranstehend geschil­ derten, in Fig. 3 bis 5 dargestellten Vorgänge gespeichert oder aktualisiert wurden.

Die erste Steuerung 107 überträgt die in dem ersten Puffer 109 gespeicherten Daten an den zweiten Puffer 110 (im Schritt 601). Die Daten werden durch den D/A-Wandler 111 in Analog­ daten umgewandelt (im Schritt 602). Die umgewandelten Daten werden über den Addierer 112 an den spannungsgesteuerten Os­ zillator 104 angelegt. Der Schalter 108 wird eingeschaltet (im Schritt 603), wenn die Frequenz des spannungsgesteuerten Oszillators 104 innerhalb des zulässigen Fehlerbereichs liegt, und zwar durch ein Signal, welches über den D/A-Wandler 111 umgewandelt wurde. Daher wird die PLL-Schaltung in kürzerer Zeit verriegelt oder synchronisiert.

Da die PLL-Schaltung gemäß der vorliegenden Erfindung den ge­ eigneten Datenwert innerhalb des zulässigen Fehlerbereichs in dem ersten Puffer 109 durch die voranstehend geschilder­ ten Vorgänge speichert, die in den Fig. 3 bis 6 dargestellt sind, kann die PLL-Schaltung unter allen Umständen schnell verriegelt werden.

Fig. 7A zeigt die Verriegelungszeitcharakteristik der konven­ tionellen PLL-Schaltung. Fig. 7B zeigt die Verriegelungszeit­ charakteristik der PLL-Schaltung gemäß der vorliegenden Erfin­ dung. Wie aus Fig. 7A hervorgeht, wird dann, wenn die Strom­ versorgung nach dem Ausschalten erneut eingeschaltet wird, die Verriegelungszeit der PLL-Schaltung durch die Eigenschaf­ ten der PLL-Schaltung einschließlich des Tiefpaßfilters 103 verlängert. Weiterhin wird, wenn die Frequenz im Gebrauch ge­ ändert wird, die Verriegelungszeit beträchtlich verlängert. Wie aus Fig. 7B hervorgeht, ist die Verriegelungszeit selbst dann kurz, wenn die Stromversorgung eingeschaltet wird oder­ die Frequenz geändert wird.

Die Fig. 8 und 9 zeigen jeweils den Aufbau einer PLL-Schal­ tung gemäß einer zweiten bzw. dritten Ausführungsform der vorliegenden Erfindung.

Die in Fig. 8 gezeigte PLL-Schaltung ist ebenso wie in Fig. 2 gezeigt aufgebaut, abgesehen davon, daß ein Signal entspre­ chend der Phasendifferenz zwischen dem Bezugssignal, welches von dem Bezugssignalgenerator 101 erzeugt wird, und dem Os­ zillatorsignal des spannungsgesteuerten Oszillators 104 der ersten Steuerung 107 durch einen A/D-Wandler 114 statt durch den Pegeldetektor 113 zugeführt wird. Die erste Steuerung 107 untersucht, ob das Phasendifferenzsignal innerhalb des be­ stimmten Fehlerbereichs liegt oder nicht, unter Verwendung eines von dem A/D-Wandler 114 erzeugten Ausgangssignals, und steuert den ersten und zweiten Puffer 109 bzw. 110.

Die in Fig. 9 gezeigte PLL-Schaltung ist ebenso wie in Fig. 2 gezeigt aufgebaut, abgesehen davon, daß das von dem Pha­ senkomparator 102 erzeugte Phasendifferenzsignal der ersten Steuerung 107 nicht über das Tiefpaßfilter 103 zugeführt wird, sondern über einen Phasenfehlerkomparator 115. Die erste Steuerung 107 untersucht, ob das Phasendifferenzsignal inner­ halb des spezifischen Fehlerbereichs liegt oder nicht, unter Verwendung eines von dem Phasenfehlerkomparator 115 erzeug­ ten Ausgangssignals, und steuert den ersten und zweiten Puf­ fer 109 bzw. 110.

Da die PLL-Schaltung unter allen Umständen in kurzer Zeit ver­ riegelt oder synchronisiert werden kann, ist sie - wie vor­ anstehend erwähnt - sehr nützlich bei einem Kommunikations­ system, welches eine schnelle Frequenzänderung erfordert, beispielsweise bei einem Kommunikationssystem mit häufigen Frequenzumschaltungen.

Zwar wurde voranstehend das geschildert und beschrieben, was momentan als bevorzugte Ausführungsformen der vorliegenden Erfindung angesehen wird, jedoch wird Fachleuten auffallen, daß sich in in dieser Hinsicht verschiedene Änderungen und Modifikationen vornehmen lassen, ohne vom Wesen der Erfindung abzuweichen. Es ist beispielsweise möglich, eine Speicher­ vorrichtung statt zwei Puffern zu verwenden. Es wird daher darauf hingewiesen, daß die vorliegende Erfindung nicht auf die speziellen Ausführungsformen beschränkt ist, die hier als die beste Art und Weise zur Ausführung der vorliegenden Er­ findung geschildert wurden, sondern daß sich Wesen und Umfang der vorliegenden Erfindung aus der Gesamtheit der vorliegen­ den Anmeldeunterlagen ergeben und von den beigefügten Patent­ ansprüchen umfaßt sein sollen.

Claims (12)

1. PLL-Schaltung eines Funkkommunikationssystems, welche auf­ weist:
eine Speichereinheit zur digitalen Speicherung einer Grup­ pe von Steuerspannungen mit unterschiedlichen Werten;
eine Digital/Analog-Wandlereinheit zur Umwandlung einer gelesenen Steuerspannung in eine analoge Steuerspannung, wenn eine aus der Gruppe der in der Speichereinheit ge­ speicherten Steuerspannungen gelesen wird;
eine spannungsgesteuerte Oszillatoreinheit zur Erzeugung einer Frequenz abhängig -vom Pegel einer angelegten analo­ gen Steuerspannung oder eines Analogsignals;
eine variable Untersetzereinheit zum Heruntersetzen des Ausgangssignals der spannungsgesteuerten Oszillatoreinheit entsprechend einem variablen Untersetzungsverhältnis, wel­ ches durch die Betriebsart des Funkkommunikationssystems festgelegt wird;
eine Phasenvergleichseinheit zum Vergleichen der Phase eines Signals, welches von der variablen Untersetzerein­ heit ausgegeben wird, mit der Phase eines Bezugssignals, das von außen angelegt wird, und zur Ausgabe eines Phasen­ differenzsignals entsprechend dem Vergleichsergebnis;
eine Tiefpaßfiltereinheit zur Tiefpaßfilterung des Phasen­ differenzsignals;
eine Pegeldetektoreinheit zum Vergleichen des Pegels eines Analogsignals, welches von der Tiefpaßfiltereinheit aus­ gegeben wird, mit einem Bezugspegel, und zur Erzeugung eines Vergleichsergebnisses als Digitalsignal;
eine Steuereinheit zum Lesen einer aus der Gruppe der in der Speichereinheit gespeicherten Steuerspannungen unter Verwendung des Digitalsignals, welches von der Pegeldetek­ toreinheit ausgegeben wird, und der Digital/Analog-Wandler­ einheit zugeführt werden soll, und zur Durchführung einer Leseoperation, bis das von der Pegeldetektoreinheit aus­ gegebene Digitalsignal innerhalb eines vorbestimmten Be­ reichs liegt; und
eine Schalteinheit zum Liefern der von de Digital/Analog-Wandlereinheit ausgegebenen analogen Steuerspannung an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuereinheit elektrisch ausgeschaltet wird, unmittelbar bevor eine Betriebsart des Funkkommu­ nikationssystems durchgeführt wird, und zum Liefern des von der Tiefpaßfiltereinheit ausgegebenen Analogsignals an die spannungsgesteuerte Oszillatoreinheit, die durch die Steuerung der Steuereinheit elektrisch eingeschaltet wird, wenn das Funkkommunikationssystem in Betrieb ist.

2. PLL-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinheit die Leseoperation für die Gruppe der in der Speichereinheit gespeicherten Steuerspannungen dadurch durchführt, daß sie die Schalteinheit elektrisch ausschaltet, wenn die PLL-Schaltung mit Strom versorgt wird, oder ein Empfangssignal oder ein Tasteneingabesignal für die Signalübertragung festgestellt wird.

3. PLL-Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuereinheit die Leseoperation dadurch durch­ führt, daß sie einen in der Speichereinheit gespeicherten Steuerspannungswert erhöht, wenn der Pegel des Digital­ signals, welches von der Pegeldetektoreinheit ausgegeben wird, kleiner als der vorbestimmte Bereich ist, und die Leseoperation durch Verringerung des Steuerspannungswerts durchführt, der in der Speichereinheit gespeichert ist, wenn der Pegel des von der Pegeldetektoreinheit ausgege­ benen Digitalsignals größer als der vorbestimmte Bereich ist.

4. PLL-Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Steuereinheit eine Steuerspannung aus der in der Speichereinheit gespeicherten Gruppe liest, unter Verwendung des Digitalsignals, welches von der Pegel­ detektoreinheit ausgegeben wird, und der Digital/Analog-Wandlereinheit zugeführt werden soll, selbst wenn keine Operation über einen vorbestimmten Zeitraum während einer Betriebsart des Funkkommunikationssystems erfolgt, und die Leseoperation durchführt, bis das von der Pegeldetektor­ einheit ausgegebene Digitalsignal innerhalb eines vorbe­ stimmten Bereichs liegt.

5. PLL-Schaltung eines Funkkommunikationssystems, welche auf­ weist:
eine Speichereinheit zur digitalen Speicherung einer Grup­ pe von Steuerspannungen mit unterschiedlichen Werten;
eine Digital/Analog-Wandlereinheit zur Umwandlung einer gelesenen Steuerspannung in eine analoge Steuerspannung, wenn eine aus der Gruppe der in der Speichereinheit ge­ speicherten Steuerspannungen gelesen wird;
eine spannungsgesteuerte Oszillatoreinheit zur Ausgabe einer Frequenz in Abhängigkeit vom Pegel einer angelegten analogen Steuerspannung oder eines Analogsignals;
eine variable Untersetzereinheit zum Heruntersetzen eines Ausgangssignals der spannungsgesteuerten Oszillatorein­ heit entsprechend einem variablen Untersetzungsverhältnis, welches durch eine Betriebsart des Funkkommunikations­ systems festgelegt wird;
eine Phasenvergleichseinheit zum Vergleichen der Phase ei­ nes Signals, welches von der variablen Untersetzereinheit ausgegeben wird, mit der Phase eines Bezugssignals, wel­ ches von außen angelegt wird, und zur Ausgabe eines Pha­ sendifferenzsignals entsprechend dem Vergleichsergebnis;
eine Tiefpaßfiltereinheit zur Tiefpaßfilterung des Phasen­ differenzsignals;
eine Analog/Digital-Wandlereinheit zur Umwandlung des von der Tiefpaßfiltereinheit ausgegebenen Analogsignals in ein Digitalsignal;
eine Steuereinheit zum Lesen einer der Steuerspannungen aus der in der Speichereinheit gespeicherten Gruppe, unter Verwendung des von der Pegeldetektoreinheit ausgegebenen Digitalsignals, welches der Digital/Analog-Wandlereinheit zugeführt werden soll, und zur Durchführung einer Lese­ operation, bis das von der Pegeldetektoreinheit ausgegebe­ ne Digitalsignal innerhalb eines vorbestimmten Bereichs liegt; und
eine Schalteinheit zum Liefern der von der Digital/Analog-Wandlereinheit ausgegebenen analogen Steuerspannung an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuereinheit elektrisch ausgeschaltet wird, unmittelbar bevor eine Betriebsart des Funkkommuni­ kationssystems eingerichtet wird, und zum Liefern des von der Tiefpaßfiltereinheit ausgegebenen Analogsignals an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuereinheit elektrisch eingeschaltet wird, wenn das Funkkommunikationssystem in Betrieb ist.

6. PLL-Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuereinheit die Leseoperation für die Gruppe von Steuerspannungen durchführt, die in der Speicherein­ heit gespeichert sind, durch elektrisches Ausschalten der Schalteinheit, wenn die PLL-Schaltung mit Strom versorgt wird, oder ein Empfangssignal oder ein Tasteneingabesig­ nal für die Signalübertragung festgestellt wird.

7. PLL-Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Steuereinheit die Leseoperation dadurch durch­ führt, daß sie einen in der Speichereinheit gespeicherten Steuerspannungswert erhöht, wenn der Pegel des von der Analog/Digital-Wandlereinheit ausgegebenen Digitalsignals kleiner als der vorbestimmte Bereich ist, und die Lese­ operation dadurch durchführt, daß sie den in der Speicher­ einheit gespeicherten Steuerspannungswert verringert, wenn der Pegel des von der Analog/Digital-Wandlereinheit ausgegebenen Digitalsignals größer als der vorbestimmte Bereich ist.

8. PLL-Schaltung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß die Steuereinheit eine der Steuer­ spannungen auf der in der Speichereinheit gespeicherten Gruppe dadurch liest, daß sie das von der Analog/Digital Wandlereinheit ausgegebene Digitalsignal verwendet, welches der Digital/Analog-Wandlereinheit zugeführt wer­ den soll, selbst wenn keine Operation über einen vorbe­ stimmten Zeitraum während einer Betriebsart des Funkkom­ munikationssystems erfolgt, und die Leseoperation durch­ führt, bis das von der Analog/Digital-Wandlereinheit aus­ gegebene Digitalsignal innerhalb eines vorbestimmten Be­ reichs liegt.

9. PLL-Schaltung eines Funkkommunikationssystems, welche aufweist:
eine Speichereinheit zum digitalen Speichern einer Gruppe von Steuerspannungen mit unterschiedlichen Werten;
eine Digital/Analog-Wandlereinheit zur Umwandlung einer gelesenen Steuerspannung in eine analoge Steuerspannung, wenn eine der Steuerspannungen aus der in der Speicherein­ heit gespeicherten Gruppe gelesen wird;
eine spannungsgesteuerte Oszillatoreinheit zur Erzeugung einer Oszillatorfrequenz in Abhängigkeit von dem Pegel einer angelegten analogen Steuerspannung oder eines analo­ gen Signals;
eine variable Untersetzereinheit zum Heruntersetzen eines Ausgangssignals der spannungsgesteuerten Oszillatorein­ heit entsprechend einem variablen Untersetzungsverhältnis, welches durch eine Betriebsart des Funkkommunikations­ systems festgelegt wird;
eine Phasenvergleichseinheit zum Vergleichen der Phase eines von der variablen Untersetzereinheit ausgegebenen Signals mit der Phase eines von außen angelegten Bezugs­ signals, und zur Ausgabe eines Phasendifferenzsignals entsprechend dem Vergleichsergebnis;
eine Tiefpaßfiltereinheit zur Tiefpaßfilterung des Pha­ sendifferenzsignals;
eine Phasenfehlervergleichseinheit zur Feststellung eines Phasenfehlerwerts zwischen einem Signal, welches von der variablen Untersetzereinheit ausgegeben wird, und dem Be­ zugssignal unter Verwendung des Phasendifferenzsignals;
eine Steuereinheit zum Lesen einer der Steuerspannungen aus der in der Speichereinheit gespeicherten Gruppe unter Verwendung des von der Pegeldetektoreinheit ausgegebenen Digitalsignals, welches der Digital/Analog-Wandlereinheit zugeführt werden soll, und zur Durchführung einer Lese­ operation, bis das von der Pegeldetektoreinheit ausgege­ bene Digitalsignal innerhalb eines vorbestimmten Bereichs liegt; und
eine Schalteinheit zum Liefern der von der Digital/Analog-Wandlereinheit ausgegebenen analogen Steuerspannung an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuereinheit elektrisch ausgeschaltet wird, unmittelbar bevor eine Betriebsart des Funkkommuni­ kationssystems eingerichtet wird, und zum Liefern des von der Tiefpaßfiltereinheit ausgegebenen Analogsignals an die spannungsgesteuerte Oszillatoreinheit, welche durch die Steuerung der Steuereinheit elektrisch eingeschaltet wird, wenn das Funkkommunikationssystem in Betrieb ist.

10. PLL-Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Steuereinheit die Leseoperation für die Gruppe der in der Speichereinheit gespeicherten Steuerspannungen dadurch durchführt, daß sie die Schalteinheit elektrisch ausschaltet, wenn die PLL-Schaltung mit Strom versorgt wird, oder ein Empfangssignal oder ein Tasteneingabesignal zur Signalübertragung festgestellt wird.

11. PLL-Schaltung nach Anspruch 9, dadurch gekennzeichnet, daß die Steuereinheit die Leseoperation dadurch durch­ führt, daß sie einen in der Speichereinheit gespeicher­ ten Steuerspannungswert erhöht, wenn der Pegel des von der Phasenfehlervergleichseinheit ausgegebenen Digital­ signals kleiner als der vorbestimmte Bereich ist, und die Leseoperation dadurch durchführt, daß sie den in der Speichereinheit gespeicherten Steuerspannungswert ver­ ringert, wenn der Pegel des von der Phasenfehlerver­ gleichseinheit ausgegebenen Digitalsignals größer als der vorbestimmte Bereich ist.

12. PLL-Schaltung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß die Steuereinheit eine der Steuer­ spannungen aus der in der Speichereinheit gespeicherten Gruppe dadurch liest, daß sie den von der Phasenfehler­ vergleichseinheit ausgegebenen Phasenfehlerwert verwen­ det, welcher der Digital/Analog-Wandlereinheit zugeführt werden soll, selbst wenn keine Operation über einen vor­ bestimmten Zeitraum während einer Betriebsart des Funk­ kommunikationssystems erfolgt, und die Leseoperation durchführt, bis der Phasenfehlerwert, der von der Phasen­ fehlervergleichseinheit ausgegeben wird, innerhalb eines vorbestimmten Bereichs liegt.