DE19647156A1

DE19647156A1 - Mehrstufige Multiplexeranordnung

Info

Publication number: DE19647156A1
Application number: DE1996147156
Authority: DE
Inventors: Claus Dipl Ing Schneider; Wolfgang Dr Ecker
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1996-11-14
Filing date: 1996-11-14
Publication date: 1998-05-20

Description

Technischer Hintergrund

Durch eine mehrstufige Multiplexeranordnung wird eine Auswahl von Eingangssignalen zu einem Ausgangssignal von mindestens der Größe eines Bits ausgewählt.

Ein Sonderfall einer mehrstufigen Multiplexeranordnung ist ein sogenannter Barrel-Shifter. Mit einem Barrel-Shifter wird aus einem Eingangsdatenvektor ein vorgebbarer Bereich, der als Ausgangsdatenvektor bezeichnet wird, selektiert. Dabei ist in diesem Fall der Ausgangsdatenvektor um eine, durch ei nen Steuerungssignalvektor festgelegte Anzahl von Bits, ge genüber dem Eingangsdatenvektor verschoben.

Aus dem Dokument [1] ist eine Architektur eines Barrel-Shifters bekannt. Bei dieser Architektur wird durch ein Ein zelsignal eines Steuerungssignalvektors jeweils eine Multi plexerstufe der Multiplexeranordnung des Barrel-Shifters ge steuert. Der Steuerungssignalvektor wird binär codiert, so daß jedes Bit des Steuerungssignalvektors zur Steuerung einer Multiplexerstufe verwendet wird. Mit jeder Multiplexerstufe wird bei dieser bekannten Anordnung der an der Multiplexer stufe jeweils anliegende Signalvektor der Vorgängerstufe um 2^x Bits verschoben, falls das jeweilige Steuerbit der Multi plexerstufe aktiv ist, wobei x die Wertigkeit des Steuersi gnals angibt. Bei dieser bekannten Multiplexeranordnung wird das Steuerungssignal der Multiplexeranordnung in einer Rei henfolge zugeführt, daß die Eingangsstufe der Multiplexeran ordnung mit dem höchstwertigen Bit des Steuerungssignalvek tors angesteuert wird und alle weiteren Multiplexerstufen mit jeweils niederwertigeren Bits des Steuerungssignalvektors.

Dabei sind die Multiplexerstufen bezüglich der Bits des Steuerungssignalvektors hinsichtlich der Ansteuerung von dem höchstwertigen Bit des Steuerungssignalvektors (Most Signifi cant Bit, MSB) abfallend bis zu dem niedrigstwertigen Bit (Least Significant Bit, LSB) geordnet.

Da die einzelnen Bits des Steuerungssignalvektors ein unter schiedliches Zeitverhalten aufweisen können, d. h. daß die Bits des Steuerungssignalvektors zu unterschiedlichen Zeit punkten zur Ansteuerung zur Verfügung stehen, weist die be kannte Multiplexeranordnung einen erheblichen Geschwindig keitsnachteil bei der Signalverarbeitung auf.

Kurzbeschreibung der Erfindung

Somit liegt der Erfindung das Problem zugrunde, eine mehrstu fige Multiplexeranordnung anzugeben, mit der eine verglichen mit der bekannten Multiplexeranordnung schneller Signalverar beitung erreichbar ist.

Das Problem wird durch die mehrstufige Multiplexeranordnung gemäß Patentanspruch 1 gelöst.

Bei der mehrstufigen Multiplexeranordnung, die eine vorgebba re Anzahl von Eingängen und mindestens einen Ausgang auf weist, ist die Multiplexeranordnung derart ausgestaltet, daß Multiplexer der Multiplexeranordnung abhängig von dem Zeit verhalten der Bits des Steuerungssignalvektors angesteuert werden.

Durch diese Multiplexeranordnung wird eine erheblich schnel lere Verarbeitung der an der Multiplexeranordnung anliegenden Signale erreicht.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Es ist in einer Weiterbildung vorteilhaft, Multiplexerstufen der Multiplexeranordnung derart auszugestalten ist, daß min destens ein Teil der Multiplexerstufen jeweils mit einem Bit des Steuerungssignalvektors angesteuert wird. Durch diese Weiterbildung wird die Verarbeitungsgeschwindigkeit der Mul tiplexeranordnung weiter erhöht.

Bei einer weiteren Ausgestaltung ist es vorteilhaft, alle Multiplexerstufen der Multiplexeranordnung derart auszuge stalten, daß die Multiplexerstufen jeweils mit einem Bit des Steuerungssignalvektors angesteuert werden, wodurch wiederum die Verarbeitungsgeschwindigkeit der Multiplexeranordnung weiter erhöht.

Ferner ist es vorteilhaft, die Multiplexeranordnung derart auszugestalten, daß die Ansteuerung derart erfolgt, daß min destens ein Teil der Multiplexer von Bits des Steuerungs signalvektors angesteuert wird, wobei von ersten Bits, die zeitlich vor anderen, zweiten Bits des Steuerungssignalvek tors verfügbar sind, Multiplexer angesteuert werden, die nä her an den Eingängen liegen als die Multiplexer, die von den zweiten Bits angesteuert werden.

Weiterhin ist es vorteilhaft, die Multiplexeranordnung derart auszugestalten, daß die Multiplexerstufen von Bits in zeit lich abfallender Verfügbarkeit der Bits angesteuert werden.

Die Art der Ausgestaltung der Multiplexeranordnung ist vor allem in den Anwendungsgebieten sehr vorteilhaft, in denen die Bits des Steuerungssignalvektors z. B. von einer Ad diereinheit, z. B. von einem Ripple-Carry-Addierer, oder ei nem Mittel zur Verfügung gestellt werden, welches die Bits des Steuerungssignalvektors nach einer unregelmäßigen kombi natorischen Logik zur Verfügung stellt. In diesen Anwendungs gebieten wird durch die Ausgestaltung der Multiplexeranord nung die Charakteristik der Einheit, die den Steuerungs signalvektor zur Verfügung stellt, direkt berücksichtigt, wo durch eine Optimierung des Zeitverhaltens der Multiplexeran ordnung erreicht wird.

Kurzbeschreibung der Figuren

In den Figuren sind Ausführungsbeispiele der Erfindung darge stellt, die im weiteren näher erläutert werden.

Es zeigen

Fig. 1 einen üblichen Multiplexer, der mit einem Steuerungssignal angesteuert wird;

Fig. 2 eine bekannte mehrstufige Multiplexeranordnung, welche mit Bits eines Steuerungssignalvektors angesteuert wird, die nach abfallender Wertigkeit der Bits des Steuerungssignalvektors geordnet sind;

Fig. 3 eine mehrstufige Multiplexeranordnung, welche die gleiche Funktionalität aufweist wie die in

Fig. 2 dargestellte Multiplexeranordnung, wobei die Multiplexeranordnung derart ausgestaltet ist, daß die Bits Steuerungssignalvektors nach steigender Wertigkeit geordnet sind.

Figurenbeschreibung

In Fig. 1 ist ein Multiplexer MUX dargestellt, welcher über ein Steuerungssignal shift gesteuert wird. Die Funktionalität des Multiplexers MUX ist derart, daß abhängig von dem Steue rungssignal shift jeweils entweder ein erstes Eingangssignal E1 oder ein zweites Eingangssignal E2 ausgewählt wird und als Ausgangssignal A zur Weiterverarbeitung an einem Ausgang des Multiplexers MUX zur Verfügung gestellt wird. Auch wenn im weiteren zur einfacheren Darstellung lediglich 2 : 1-Mul tiplexer in der Multiplexeranordnung MA verwendet werden, so ist die Erfindung jedoch keineswegs auf 2 : 1-Multiplexer be schränkt. Es kann jeder Multiplexer mit einer beliebigen An zahl Eingängen und Ausgängen im Rahmen der Erfindung verwen det werden.

In der folgenden Tabelle ist jeweils das Ausgangssignal A in Abhängigkeit des Steuersignals shift dargestellt.

Multiplexer MUX

Weist das Steuerungssignal shift einen Wert logisch 0 auf, so wird das erste Eingangssignal E1 als Ausgangssignal A zur Verfügung gestellt. Weist das Steuerungssignal shift jedoch den logischen Wert 1 auf, so wird das zweite Eingangssignal E2 als Ausgangssignal A zur Verfügung gestellt. Diese Funk tionalität wird im weiteren für einen Multiplexer verwendet.

In Fig. 2 ist eine mehrstufige Multiplexeranordnung MA darge stellt, wie sie aus dem Stand der Technik, beispielsweise aus dem Dokument [1] bekannt ist.

Die Multiplexeranordnung MA weist allgemein eine beliebige Anzahl von Eingängen Ei auf. Mit einem Index i wird jedes Eingangssignal, welches einem Bit entspricht, eindeutig ge kennzeichnet. Der Index i ist eine natürliche Zahl zwischen 1 und n, wobei mit n die Anzahl mit der Multiplexeranordnung MA gleichzeitig verarbeitbaren Bits bezeichnet wird.

In Fig. 2 sind in der Multiplexeranordnung MA 16 Eingänge Ei sowie vier Steuerungseingänge SEk, jeweils für eine Multiple xerstufe STk vorgesehen. Mit einem Index k wird jede Multi plexerstufe STk der Multiplexeranordnung MA eindeutig gekenn zeichnet. In diesem einfachen Beispiel sind vier Multiplexer stufen STk vorgesehen. Der Index k ist eine natürliche Zahl zwischen 1 und s, wobei mit s die Anzahl in der Multiplexer anordnung MA vorhandener Multiplexerstufen STk bezeichnet wird (s = 4).

Die Multiplexeranordnung MA weist ferner allgemein eine be liebige Anzahl von Ausgängen Aj auf. Mit einem Index j wird jedes Ausgangssignal, welches einem Bit entspricht, eindeutig gekennzeichnet. Der Index j ist eine natürliche Zahl zwischen 1 und m, wobei mit m die Anzahl mit der Multiplexeranordnung MA gleichzeitig verarbeitbaren Ausgangsbits bezeichnet wird.

Allgemein weist eine mehrstufige Multiplexeranordnung eine beliebige Anzahl von Eingängen Ei, Ausgängen Aj sowie Multi plexerstufen STk auf.

Ferner weist jede Multiplexerstufe STk eine vorgebbare Anzahl von Multiplexern Mkl auf, wobei mit dem Index k jeweils die Multiplexerstufe STk und mit dem Index l jeweils ein Multi plexer Mkl innerhalb der Multiplexerstufe STk eindeutig be zeichnet wird. Der Index 1 ist eine beliebige Zahl zwischen 1 und t, wobei mit t die Anzahl der in der Multiplexerstufe STk enthaltener Multiplexer Mkl bezeichnet wird.

An einen Eingang Ei wird ein Eingangssignal, d. h. jeweils ein einzelnes Bitsignal angelegt, das durch die Multiplexer anordnung MA in vorgebbarer Weise entsprechend der Struktur der Multiplexeranordnung MA und des Steuerungssignals shift bzw. shift ausgewählt wird und als Ausgangssignal A an dem Ausgang Aj zur Verfügung gestellt wird.

Es wird durch die Multiplexeranordnung MA eine Auswahl von Eingangssignalen, die der Multiplexeranordnung MA zugeführt werden, getroffen. Die Auswahl entspricht der jeweiligen Struktur der Multiplexeranordnung MA, welche lediglich eine vorgebbare Boolesche Funktion beschreibt, die durch die Mul tiplexeranordnung MA realisiert wird.

Die Funktionalität der in Fig. 2 dargestellten Multiplexeran ordnung MA ist die eines sog. Barrel-Shifters. Bei einem Barrel-Shifter wird abhängig von einem Steuerungssignalvektor SV, der die einzelnen Steuerungssignale shift bzw. shift, die den Steuerungseingängen SEk zugeführt werden und mit de nen in diesem Fall ganze Multiplexerstufen STk gesteuert wer den, binär codiert.

In jeder Multiplexerstufe STk wird ein Eingangsdatenwort, welches eine vorgebbare Anzahl von Bits aufweist, die der Mul tiplexeranordnung MA zugeführt werden, verschoben, falls das jeweilige Steuerungssignal shift bzw. shift für die Multi plexerstufe STk aktiv ist. Die Verschiebung erfolgt jeweils um 2^x Bits, wobei mit x die Wertigkeit des jeweiligen Steue rungssignals, des jeweiligen Bit innerhalb des Steuerungs signalvektors SV angegeben wird.

Die Funktionalität des Barrel-Shifters wird dadurch gewähr leistet, daß zum einen die Eingangssignale, d. h. die einzel nen Bits des zu verarbeitenden digitalen Datenwortes in ent sprechender, von der Funktionalität abhängiger vorgegebener Weise der Multiplexeranordnung MA zugeführt wird und zum an deren abhängig von dem jeweiligen Steuerungsdatenvektor SV.

In diesem Beispiel wird jeweils mit bs_in[z] das z-te Bit des zu verarbeitenden Datenwortes bezeichnet. Der Index z ist ei ne allgemein beliebige Zahl, in diesem Beispiel eine Zahl zwischen 0 und 18.

Der Steuerungssignalvektor SV weist in diesem Fall vier Steuerungsbits shift[3], shift[2], shift[1], shift[0] auf. Allgemein weist der Steuerungssignalvektor SV jedoch eine be liebige Anzahl Bits auf, die im weiteren als Steuerungssignal shift[3], shift[2], shift[1], shift[0] bezeichnet werden.

Erste Multiplexerstufe ST1

Die erste Multiplexerstufe ST1 weist in diesem Beispielfall 11 Multiplexer auf.

Die gesamte erste Multiplexerstufe ST1 wird über ein erstes Steuerungssignal shift[3], d. h. dem ersten, höchstwertigen Bit des Steuerungssignalvektors SV gesteuert. Die Funktiona lität der einzelnen Multiplexer ist derart, daß die Funktio nalität des ersten Multiplexers MUX1 aus Fig. 1a realisiert wird.

Einem ersten Multiplexer M11 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein erstes Eingangsbit bs_in[0] zugeführt. Als zweites Eingangssignal E2 wird dem ersten Multiplexer M11 der ersten Multiplexerstufe ST1 ein neuntes Eingangsbit bs_in[8] zugeführt.

Einem zweiten Multiplexer M12 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein drittes Eingangsbit bs_in[2] und als zweites Eingangssignal E2 ein elftes Ein gangsbit bs_in[10] zugeführt.

Einem dritten Multiplexer M13 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein zweites Eingangsbit bs_in[1] und als zweites Eingangssignal E2 ein zehntes Ein gangsbit bs_in[9] zugeführt.

Einem vierten Multiplexer M14 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein viertes Eingangsbit bs_in[3] und als zweites Eingangssignal E2 ein zwölftes Ein gangsbit bs_in[11] zugeführt.

Einem fünften Multiplexer M15 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein achtes Eingangsbit bs_in[7] und als zweites Eingangssignal E2 ein 16-tes Ein gangsbit bs_in[15] zugeführt.

Einem sechsten Multiplexer M16 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein sechstes Eingangs bit bs_in[5] und als zweites Eingangssignal E2 ein 14-tes Eingangsbit bs_in[13] zugeführt.

Einem siebten Multiplexer M17 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 das zehnte Eingangsbit bs_in[9] und als zweites Eingangssignal E2 ein 18-tes Ein gangsbit bs_in[17] zugeführt.

Einem achten Multiplexer M18 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein fünftes Eingangsbit bs_in[4] und als zweites Eingangssignal E2 ein 13-tes Ein gangsbit bs_in[12] zugeführt.

Einem neunten Multiplexer M19 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 das neunte Eingangsbit bs_in[8] und als zweites Eingangssignal E2 ein 17-tes Ein gangsbit bs_in[16] zugeführt.

Einem zehnten Multiplexer M110 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 ein siebtes Eingangsbit bs_in[6] und als zweites Eingangssignal E2 ein 15-tes Ein gangsbit bs_in[14] zugeführt.

Einem elften Multiplexer M111 der ersten Multiplexerstufe ST1 wird als erstes Eingangssignal E1 das elfte Eingangsbit bs_in[10] und als zweites Eingangssignal E2 ein 19-tes Ein gangsbit bs_in[18] zugeführt.

Zweite Multiplexerstufe ST2

Die zweite Multiplexerstufe ST2 weist in diesem Beispielfall 7 Multiplexer auf.

Die gesamte zweite Multiplexerstufe ST1 wird über ein zweites Steuerungssignal shift[2], d. h. dem zweiten Bit des Steue rungssignalvektors SV gesteuert. Die Funktionalität der ein zelnen Multiplexer ist derart, daß die Funktionalität des er sten Multiplexers MUX1 aus Fig. 1a realisiert wird.

Ein erster Eingang E1 eines ersten Multiplexers M21 der zwei ten Multiplexerstufe ST2 ist mit einem Ausgang A11 des ersten Multiplexers M11 der ersten Multiplexerstufe ST1 gekoppelt. Ferner ist ein zweiter Eingang E2 des ersten Multiplexer M12 der zweiten Multiplexerstufe ST2 mit einem Ausgang A18 des achten Multiplexers M18 der ersten Multiplexerstufe ST1 ge koppelt.

Ein erster Eingang E1 eines zweiten Multiplexers M22 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A12 des zweiten Multiplexers M12 der ersten Multiplexerstufe ST1 ge koppelt. Ein zweiter Eingang E2 des zweiten Multiplexers M22 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A110 des zehnten Multiplexers M110 der ersten Multiplexerstufe ST1 gekoppelt.

Ein erster Eingang E1 des dritten Multiplexers M23 der zwei ten Multiplexerstufe ST2 ist mit einem Ausgang A13 des drit ten Multiplexers M13 der ersten Multiplexerstufe ST1 gekop pelt. Ferner ist ein zweiter Eingang E2 des dritten Multiple xers M23 der zweiten Multiplexerstufe ST2 mit einem Ausgang A16 des sechsten Multiplexers M16 der ersten Multiplexerstufe ST1 gekoppelt.

Ein erster Eingang E1 eines vierten Multiplexers M24 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A14 des vierten Multiplexers M14 der ersten Multiplexerstufe ST1 ge koppelt. Ein zweiter Eingang E2 des vierten Multiplexers M24 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A15 des fünften Multiplexers M15 der ersten Multiplexerstufe ST1 gekoppelt.

Ein erster Eingang E1 eines fünften Multiplexers M25 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A16 des sechsten Multiplexers M16 der ersten Multiplexerstufe ST1 ge koppelt. Ferner ist ein zweiter Eingang E2 des fünften Multi plexers M25 der zweiten Multiplexerstufe ST2 mit einem Aus gang A17 des siebten Multiplexers M17 der ersten Multiplexer stufe ST1 gekoppelt.

Ein erster Eingang E1 eines sechsten Multiplexers M26 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A18 des achten Multiplexers M18 der ersten Multiplexerstufe ST1 ge koppelt. Ein zweiter Eingang E2 des sechsten Multiplexers M26 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A19 des neunten Multiplexers M19 der ersten Multiplexerstufe ST1 gekoppelt.

Ein erster Eingang E1 eines siebten Multiplexers M27 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A110 des zehnten Multiplexers M110 der ersten Multiplexerstufe ST1 ge koppelt. Ein zweiter Eingang E2 des siebten Multiplexers M27 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A111 des elften Multiplexers M111 der ersten Multiplexerstufe ST1 gekoppelt.

Dritte Multiplexerstufe ST3

Die dritte Multiplexerstufe ST3 weist in diesem Beispielfall 5 Multiplexer auf.

Die gesamte zweite Multiplexerstufe ST1 wird über ein drittes Steuerungssignal shift[1], d. h. dem dritten Bit des Steue rungssignalvektors SV gesteuert. Die Funktionalität der ein zelnen Multiplexer ist derart, daß die Funktionalität des er sten Multiplexers MUX1 aus Fig. 1a realisiert wird.

Ein erster Eingang E1 eines ersten Multiplexers M31 der drit ten Multiplexerstufe ST3 ist mit einem Ausgang A21 des ersten Multiplexers M21 der zweiten Multiplexerstufe ST2 gekoppelt. Ein zweiter Eingang E2 des ersten Multiplexers M31 der drit ten Multiplexerstufe ST3 ist mit einem Ausgang A22 des zwei ten Multiplexers M22 der zweiten Multiplexerstufe ST2 gekop pelt.

Ein zweiter Multiplexer M32 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A23 des dritten Multiplexers M23 der zweiten Multiplexerstufe ST2 gekoppelt. Ein zweiter Eingang E2 des zweiten Multiplexers M32 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A24 des vierten Multiplexers M24 der zweiten Multiplexerstufe ST2 gekoppelt.

Ein erster Eingang E1 eines dritten Multiplexers M33 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A22 des zweiten Multiplexers M22 der zweiten Multiplexerstufe ST2 ge koppelt. Ein zweiter Eingang E2 des dritten Multiplexers M33 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A26 des sechsten Multiplexers M26 der zweiten Multiplexerstufe ST2 gekoppelt.

Ein erster Eingang E1 eines vierten Multiplexers M34 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A24 des vierten Multiplexers M24 der zweiten Multiplexerstufe ST2 ge koppelt. Ein zweiter Eingang E2 des vierten Multiplexers M34 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A25 des fünften Multiplexers M25 der zweiten Multiplexerstufe ST2 gekoppelt.

Ein erster Eingang E1 eines fünften Multiplexers M35 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A26 des sechsten Multiplexers M26 der zweiten Multiplexerstufe ST2 gekoppelt. Ein zweiter Eingang E2 des fünften Multiplexers M35 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A27 des siebten Multiplexers M27 der zweiten Multiplexerstufe ST2 gekoppelt.

Vierte Multiplexerstufe ST4

Die vierte Multiplexerstufe ST4 weist in diesem Beispielfall 4 Multiplexer auf.

Die gesamte vierte Multiplexerstufe ST4 wird über ein viertes Steuerungssignal shift[0], d. h. dem vierten Bit des Steue rungssignalvektors SV gesteuert. Die Funktionalität der ein zelnen Multiplexer ist derart, daß die Funktionalität des er sten Multiplexers MUX1 aus Fig. 1a realisiert wird.

Ein erster Eingang E1 eines ersten Multiplexers M41 der vier ten Multiplexerstufe ST4 ist mit einem Ausgang A31 des ersten Multiplexers M31 der dritten Multiplexerstufe ST3 gekoppelt. Ein zweiter Eingang E2 des ersten Multiplexers M41 der vier ten Multiplexerstufe ST4 ist mit einem Ausgang A32 des zwei ten Multiplexers M32 der dritten Multiplexerstufe ST3 gekop pelt.

Ein erster Eingang E1 eines zweiten Multiplexers M42 der vierten Multiplexerstufe ST4 ist mit dem Ausgang A32 des zweiten Multiplexers M32 der dritten Multiplexerstufe ST3 ge koppelt. Ferner ist ein zweiter Eingang E2 des zweiten Multi plexers M42 der vierten Multiplexerstufe ST4 mit einem Aus gang A33 des dritten Multiplexers M33 der dritten Multiple xerstufe ST3 gekoppelt.

Ein erster Eingang E1 eines dritten Multiplexers M43 der vierten Multiplexerstufe ST4 ist mit dem Ausgang A33 des dritten Multiplexers M33 der dritten Multiplexerstufe ST3 ge koppelt. Ein zweiter Eingang E2 des dritten Multiplexers M43 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A34 des vierten Multiplexers M34 der dritten Multiplexerstufe ST3 gekoppelt.

Ein erster Eingang E1 eines vierten Multiplexers M44 der vierten Multiplexerstufe ST4 ist mit dem Ausgang A34 des vierten Multiplexers M34 der dritten Multiplexerstufe ST3 ge koppelt. Ein zweiter Eingang E2 des vierten Multiplexers M44 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A35 des fünften Multiplexers M35 der dritten Multiplexerstufe ST3 gekoppelt.

Die einzelnen Multiplexer der vierten Multiplexerstufe ST4 stellen jeweils an einem Ausgang Aj, j = 1-4 die ausgewählten Bits, abhängig von dem Steuerungssignalvektor SV zur Verfü gung.

Somit liegt an jeder Multiplexerstufe STk am Eingang jeweils ein Signalvektor an, der gegenüber dem Signal, welches an der Vorgängermultiplexerstufe STk-1 anliegt, um 2^x Bit verschoben ist, falls das jeweilige Steuerungssignal aktiv ist, oder nicht verschoben ist, falls das Steuerungssignal inaktiv ist.

In Fig. 3 ist ein Ausführungsbeispiel der erfindungsgemäßen mehrstufigen Multiplexeranordnung MA dargestellt.

Die Multiplexeranordnung MA ist derart ausgestaltet, daß die Ansteuerung mindestens eines Teils der Multiplexer Mkl abhän gig vom Zeitverhalten der Bits des Steuerungssignalvektors SV erfolgt.

Unter dem Zeitverhalten der Bits des Steuerungssignalvektors ist im weiteren zu verstehen, daß einzelne Bits des Steue rungssignalvektors SV zu verschiedenen Zeitpunkten zur Verfü gung stehen und somit die Multiplexer auch zu unterschiedli chen Zeitpunkten angesteuert werden.

Es ist für die Erfindung keineswegs erforderlich, wie im wei teren erläutert wird, daß alle Multiplexer Mkl der Multiple xeranordnung MA abhängig von dem Zeitverhalten der Steue rungssignale shift angesteuert werden. Es ist ebenso vorgese hen, lediglich Teile, d. h. einzelne Multiplexer Mkl oder ganze Multiplexerstufen STk der Multiplexeranordnung MA mit einem Steuerungssignal shift abhängig von dem Zeitverhalten anzusteuern und die restlichen Multiplexer Mkl bzw. Multiple xerstufen STk abhängig von dem Zeitverhalten anzusteuern.

Auch wenn in diesem Ausführungsbeispiel, wie im weiteren er läutert wird jeweils eine ganze Multiplexerstufe STk über ein Steuerungssignal shift[3], shift[2], shift[1], shift[0] ange steuert wird, so ist es jedoch ebenso vorgesehen, einzelne Multiplexer Mkl mit einem Steuerungssignal shift[3], shift[2], shift[1], shift[0] bzw. auch einzelne Multiplexer Mkl mit einem Steuerungssignal shift[3], shift[2], shift[1], shift [0] anzusteuern.

Auch die Struktur der im weiteren beschriebenen Multiplexer anordnung MA, deren Funktionalität ebenso ein Barrel-Shifter ist, ist keineswegs im Rahmen der Erfindung erforderlich. Das Ausführungsbeispiel soll lediglich dazu dienen, den erhebli chen Vorteil der erfindungsgemäßen Multiplexeranordnung zu verdeutlichen, die erhebliche Beschleunigung der Multiplexer anordnung, wenn die Multiplexer mit Steuerungssignalen abhän gig von dem Zeitverhalten der Steuerungssignale angesteuert werden. Diese Darstellung dient lediglich zum einfacheren Verständnis bzw. zum besseren Vergleich mit dem bekannten Barrel-Shifter aus Fig. 2.

Jede beliebige Funktionalität, die in Form Boolescher Funk tionen dargestellt werden kann, kann durch eine mehrstufige Multiplexeranordnung MA realisiert werden. Wichtig ist hier bei die zeitabhängige Ansteuerung mindestens eines Teils der Multiplexeranordnung MA mit den Steuerungssignalen.

Erste Multiplexerstufe ST1

Die erste Multiplexerstufe ST1 weist in diesem Beispielfall 18 Multiplexer auf.

Die gesamte erste Multiplexerstufe ST1 wird über das vierte Steuerungssignal shift[0], d. h. dem vierten, niedrigstwerti gen Bit des Steuerungssignalvektors SV gesteuert.

Dem ersten Eingang E1 des ersten Multiplexers M11 der ersten Multiplexerstufe ST1 wird das erste Eingangsbit bs_[0] zuge führt. Dem zweiten Eingang E2 des ersten Multiplexers M11 der ersten Multiplexerstufe ST1 wird das zweite Eingangsbit bs_in[1] zugeführt.

Dem ersten Eingang E1 des zweiten Multiplexers M12 der ersten Multiplexerstufe ST1 wird das dritte Eingangsbit bs_in[2] zu geführt. Dem zweiten Eingang E2 des zweiten Multiplexers M12 der ersten Multiplexerstufe ST1 wird das vierte Eingangsbit bs_in[3] zugeführt.

Dem ersten Eingang E1 des dritten Multiplexers M13 der ersten Multiplexerstufe ST1 wird das fünfte Eingangsbit bs_in[4] zu geführt. Dem zweiten Eingang E2 des dritten Multiplexers M13 der ersten Multiplexerstufe ST1 wird das sechste Eingangsbit bs_in[5] zugeführt.

Dem ersten Eingang E1 des vierten Multiplexers M14 der ersten Multiplexerstufe ST1 wird das siebte Eingangsbit bs_in[6] zu geführt. Dem zweiten Eingang E2 des vierten Multiplexers M14 der ersten Multiplexerstufe ST1 wird das achte Eingangsbit bs_in[7] zugeführt.

Dem ersten Eingang E1 des fünften Multiplexers M15 der ersten Multiplexerstufe ST1 wird das 13-te Eingangsbit bs_in[12] zu geführt. Dem zweiten Eingang E2 des fünften Multiplexers M15 der ersten Multiplexerstufe ST1 wird das 14-te Eingangsbit bs_in[13] zugeführt.

Dem ersten Eingang E1 des sechsten Multiplexers M16 der er sten Multiplexerstufe ST1 wird das 15-te Eingangsbit bs_in[14] zugeführt. Dem zweiten Eingang E2 des sechsten Mul tiplexers M16 der ersten Multiplexerstufe ST1 wird das 16-te Eingangsbit bs_in[15] zugeführt.

Dem ersten Eingang E1 des siebenten Multiplexers M17 der er sten Multiplexerstufe ST1 wird das zweite Eingangsbit bs_in[1] zugeführt. Dem zweiten Eingang E2 des siebenten Mul tiplexers M17 der ersten Multiplexerstufe ST1 wird das dritte Eingangsbit bs_in[2] zugeführt.

Dem ersten Eingang E1 des achten Multiplexers M18 der ersten Multiplexerstufe ST1 wird das sechste Eingangsbit bs_in[5] zugeführt. Dem zweiten Eingang E2 des achten Multiplexers M18 der ersten Multiplexerstufe ST1 wird das siebte Eingangsbit bs_in[6] zugeführt.

Dem ersten Eingang E1 des neunten Multiplexers M19 der ersten Multiplexerstufe ST1 wird das achte Eingangsbit bs_in[7] zu geführt. Dem zweiten Eingang E2 des neunten Multiplexers M19 der ersten Multiplexerstufe ST1 wird das neunte Eingangsbit bs_in[8] zugeführt.

Dem ersten Eingang E1 des zehnten Multiplexers M110 der er sten Multiplexerstufe ST1 wird das zwölfte Eingangsbit bs_in[11] zugeführt. Dem zweiten Eingang E2 des zehnten Mul tiplexers M110 der ersten Multiplexerstufe ST1 wird das 13-te Eingangsbit bs_in[12] zugeführt.

Dem ersten Eingang E1 des elften Multiplexers M111 der ersten Multiplexerstufe ST1 wird das 16-te Eingangsbit bs_in[15] zu geführt. Dem zweiten Eingang E2 des elften Multiplexers M111 der ersten Multiplexerstufe ST1 wird das 17-te Eingangsbit bs_in[16] zugeführt.

Dem ersten Eingang E1 des zwölften Multiplexers M112 der er sten Multiplexerstufe ST1 wird das neunte Eingangsbit bs_in[8] zugeführt. Dem zweiten Eingang E2 des zwölften Mul tiplexers M112 der ersten Multiplexerstufe ST1 wird das zehn te Eingangsbit bs_in[9] zugeführt.

Dem ersten Eingang E1 des 13-ten Multiplexers M113 der ersten Multiplexerstufe ST1 wird das elfte Eingangsbit bs_in[10] zu geführt. Dem zweiten Eingang E2 des 13-ten Multiplexers M113 der ersten Multiplexerstufe ST1 wird das zwölfte Eingangsbit bs_in[11] zugeführt.

Dem ersten Eingang E1 des 14-ten Multiplexers M114 der ersten Multiplexerstufe ST1 wird das 17-te Eingangsbit bsin[16] zu geführt. Dem zweiten Eingang E2 des 14-ten Multiplexers M114 der ersten Multiplexerstufe ST1 wird das 18-te Eingangsbit bs_in[17] zugeführt.

Dem ersten Eingang E1 des 15-ten Multiplexers M115 der ersten Multiplexerstufe ST1 wird das vierte Eingangsbit bs_in[3] zu geführt. Dem zweiten Eingang E2 des 15-ten Multiplexers M115 der ersten Multiplexerstufe ST1 wird das fünfte Eingangsbit bs_in[4] zugeführt.

Dem ersten Eingang E1 des 16-ten Multiplexers M116 der ersten Multiplexerstufe ST1 wird das zehnte Eingangsbit bs_in[9] zu geführt. Dem zweiten Eingang E2 des 16-ten Multiplexers M116 der ersten Multiplexerstufe ST1 wird das elfte Eingangsbit bs_in[10] zugeführt.

Dem ersten Eingang E1 des 17-ten Multiplexers M117 der ersten Multiplexerstufe ST1 wird das 14-te Eingangsbit bs_in[13] zu geführt. Dem zweiten Eingang E2 des 17-ten Multiplexers M117 der ersten Multiplexerstufe ST1 wird das 15-te Eingangsbit bs_in[14] zugeführt.

Dem ersten Eingang E1 des 18-ten Multiplexers M118 der ersten Multiplexerstufe ST1 wird das 18-te Eingangsbit bs_in[17] zu geführt. Dem zweiten Eingang E2 des 18-ten Multiplexers M118 der ersten Multiplexerstufe ST1 wird das 19-te Eingangsbit bs_in[18] zugeführt.

Zweite Multiplexerstufe ST2

Die zweite Multiplexerstufe ST2 weist in diesem Beispielfall 16 Multiplexer auf.

Die gesamte zweite Multiplexerstufe ST2 wird über das dritte Steuerungssignal shift[1], d. h. dem dritten Bit des Steue rungssignalvektors SV gesteuert.

Der erste Multiplexer M21 der zweiten Multiplexerstufe ST2 ist über einen ersten Eingang E1 mit dem Ausgang A11 des er sten Multiplexers M11 der ersten Multiplexerstufe ST1 gekop pelt. Der zweite Eingang des ersten Multiplexers M21 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A12 zweiten Multiplexers M12 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 des zweiten Multiplexers M22 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A13 des dritten Mul tiplexers M13 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des zweiten Multiplexers M22 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A14 des vierten Mul tiplexers M14 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 des dritten Multiplexers M23 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A112 des zwölften Multiplexers M112 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des dritten Multiplexers M23 der zwei ten Multiplexerstufe ST2 ist mit einem Ausgang A113 des 13-ten Multiplexers M113 der ersten Multiplexerstufe ST1 gekop pelt.

Der erste Eingang E1 des vierten Multiplexers M24 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A15 des fünften Mul tiplexers M15 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des vierten Multiplexers M24 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A16 des sechsten Multiplexers M16 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 des fünften Multiplexers M25 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A17 des siebten Mul tiplexers M17 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des fünften Multiplexers M25 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A115 des 15-ten Multiplexers M115 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 des sechsten Multiplexers M26 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A18 des achten Multiplexers M18 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des sechsten Multiplexers M26 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A19 des neunten Multiplexers M19 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 des siebten Multiplexers M27 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A116 des 16-ten Multiplexers M116 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des siebten Multiplexers M27 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A110 des zehnten Multiplexers M110 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines achten Multiplexers M28 der zwei ten Multiplexerstufe ST2 ist mit einem Ausgang A117 des 17-ten Multiplexers M117 der ersten Multiplexerstufe ST1 gekop pelt. Der zweite Eingang E2 des achten Multiplexers M28 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A111 des elften Multiplexers M111 der ersten Multiplexerstufe ST1 ge koppelt.

Der erste Eingang E1 eines neunten Multiplexers M29 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A12 des zweiten Multiplexers M12 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des neunten Multiplexers M29 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A13 des dritten Multiplexers M13 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines zehnten Multiplexers M210 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A14 des vierten Multiplexers M14 der ersten Multiplexerstufe ST1 ge koppelt. Der zweite Eingang E2 des zehnten Multiplexers M210 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A112 des zwöften Multiplexers M112 der ersten Multiplexerstufe ST1 ge koppelt.

Der erste Eingang E1 eines elften Multiplexers M211 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A113 des 13-ten Multiplexers M113 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des elften Multiplexers M211 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A15 des fünften Multiplexers M15 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines zwölften Multiplexers M212 der zweiten Multiplexerstufe ST2 ist mit dem Ausgang A16 des sechsten Multiplexers M16 der ersten Multiplexerstufe ST1 ge koppelt. Der zweite Eingang E2 des zwölften Multiplexers M212 der zweiten Multiplexerstufe ST2 ist mit einem Ausgang A114 des 14-ten Multiplexers M114 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines 13-ten Multiplexers M213 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A115 des 15-ten Multiplexers M115 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des 13-ten Multiplexers M213 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A18 des achten Multiplexers M18 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines 14-ten Multiplexers M214 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A19 des neunten Multiplexers M119 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des 14-ten Multiplexers M214 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A116 des 16-ten Multiplexers M116 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines 15-ten Multiplexers M215 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A110 des zehnten Multiplexers M110 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des 15-ten Multiplexers M215 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A117 des 17-ten Multiplexers M117 der ersten Multiplexerstufe ST1 gekoppelt.

Der erste Eingang E1 eines 16-ten Multiplexers M216 der zwei ten Multiplexerstufe ST2 ist mit dem Ausgang A111 des elften Multiplexers M111 der ersten Multiplexerstufe ST1 gekoppelt. Der zweite Eingang E2 des 16-ten Multiplexers M216 der zwei ten Multiplexerstufe ST2 ist mit einem Ausgang A118 des 18- ten Multiplexers M118 der ersten Multiplexerstufe ST1 gekop pelt.

Dritte Multiplexerstufe ST3

Die dritte Multiplexerstufe ST3 weist in diesem Beispielfall 8 Multiplexer auf.

Die gesamte dritte Multiplexerstufe ST3 wird über das zweite Steuerungssignal shift[2], d. h. dem zweiten Bit des Steue rungssignalvektors SV gesteuert.

Der erste Eingang E1 des ersten Multiplexers M31 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A21 des ersten Mul tiplexers M21 der zweiten Multiplexerstufe ST2 gekoppelt. Der zweite Eingang E2 des ersten Multiplexers M31 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A22 des zweiten Mul tiplexers M22 der zweiten Multiplexerstufe ST2 gekoppelt.

Der erste Eingang E1 des zweiten Multiplexers M32 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A23 des dritten Mul tiplexers M23 der zweiten Multiplexerstufe ST2 gekoppelt. Der zweite Eingang E2 des zweiten Multiplexers M32 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A24 des vierten Mul tiplexers M24 der zweiten Multiplexerstufe ST2 gekoppelt.

Der erste Eingang E1 des dritten Multiplexers M33 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A25 des fünften Mul tiplexers M25 der zweiten Multiplexerstufe ST2 gekoppelt. Der zweite Eingang E2 des dritten Multiplexers M33 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A26 des sechsten Multiplexers M26 der zweiten Multiplexerstufe ST2 gekoppelt.

Der erste Eingang E1 des vierten Multiplexers M34 der dritten Multiplexerstufe ST3 ist mit dem Ausgang A27 des siebten Mul tiplexers M27 der zweiten Multiplexerstufe ST2 gekoppelt. Der zweite Eingang E2 des vierten Multiplexers M34 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A28 des achten Multiplexers M28 der zweiten Multiplexerstufe ST2 gekoppelt.

Der erste Eingang E1 des fünften Multiplexers M35 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A29 des neunten Multiplexers M29 der zweiten Multiplexerstufe ST2 gekoppelt. Der zweite Eingang E2 des fünften Multiplexers M35 der drit ten Multiplexerstufe ST3 ist mit einem Ausgang A210 des zehn ten Multiplexers M28 der zweiten Multiplexerstufe ST2 gekop pelt.

Der erste Eingang E1 eines sechsten Multiplexers M36 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A211 des elften Multiplexers M211 der zweiten Multiplexerstufe ST2 ge koppelt. Der zweite Eingang E2 des sechsten Multiplexers M36 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A212 des zwölften Multiplexers M212 der zweiten Multiplexerstufe ST2 gekoppelt.

Der erste Eingang E1 eines siebten Multiplexers M37 der drit ten Multiplexerstufe ST3 ist mit einem Ausgang A213 des 13-ten Multiplexers M213 der zweiten Multiplexerstufe ST2 gekop pelt. Der zweite Eingang E2 des siebten Multiplexers M37 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A214 des 14-ten Multiplexers M212 der zweiten Multiplexerstufe ST2 ge koppelt.

Der erste Eingang E1 eines achten Multiplexers M38 der drit ten Multiplexerstufe ST3 ist mit einem Ausgang A215 des 15-ten Multiplexers M215 der zweiten Multiplexerstufe ST2 gekop pelt. Der zweite Eingang E2 des achten Multiplexers M38 der dritten Multiplexerstufe ST3 ist mit einem Ausgang A216 des 16-ten Multiplexers M216 der zweiten Multiplexerstufe ST2 ge koppelt.

Vierte Multiplexerstufe ST4

Die vierte Multiplexerstufe ST4 weist in diesem Beispielfall 4 Multiplexer auf.

Die gesamte vierte Multiplexerstufe ST4 wird über das erste Steuerungssignal shift[3], d. h. dem höchstwertigen, dem vierten Bit des Steuerungssignalvektors SV gesteuert.

Der erste Eingang E1 des ersten Multiplexers M41 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A31 des ersten Multiplexers M31 der dritten Multiplexerstufe ST3 gekoppelt. Der zweite Eingang E2 des ersten Multiplexers M41 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A32 des zweiten Multiplexers M32 der dritten Multiplexerstufe ST3 gekoppelt.

Der erste Eingang E1 des zweiten Multiplexers M42 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A33 des dritten Multiplexers M33 der dritten Multiplexerstufe ST3 gekoppelt. Der zweite Eingang E2 des zweiten Multiplexers M42 der vier ten Multiplexerstufe ST4 ist mit einem Ausgang A34 des vier ten Multiplexers M34 der dritten Multiplexerstufe ST3 gekop pelt.

Der erste Eingang E1 des dritten Multiplexers M43 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A35 des fünften Multiplexers M35 der dritten Multiplexerstufe ST3 gekoppelt. Der zweite Eingang E2 des dritten Multiplexers M43 der vier ten Multiplexerstufe ST4 ist mit einem Ausgang A36 des sech sten Multiplexers M36 der dritten Multiplexerstufe ST3 gekop pelt.

Der erste Eingang E1 des vierten Multiplexers M44 der vierten Multiplexerstufe ST4 ist mit einem Ausgang A37 des siebten Multiplexers M37 der dritten Multiplexerstufe ST3 gekoppelt. Der zweite Eingang E2 des vierten Multiplexers M44 der vier ten Multiplexerstufe ST4 ist mit einem Ausgang A38 des achten Multiplexers M38 der dritten Multiplexerstufe ST3 gekoppelt.

Es ist keineswegs für die Erfindung erforderlich, daß alle Multiplexer Mkl und auch nicht insgesamt alle Multiplexerstu fen STk mit jeweils einem Steuerungssignal shift[3], shift[2], shift[1], shift[0] angesteuert werden.

Es ist ebenso vorgesehen, nur Teile der Multiplexeranordnung MA derart auszugestalten, daß sie jeweils einem Steuerungs signal shift[3], shift[2], shift[1], shift[0] angesteuert werden. Die Struktur der jeweiligen Multiplexerstufen STk än dert sich dann entsprechend der sich ändernden Booleschen Funktionen. Die entsprechenden erforderlichen Änderungen für die sich ergebende Struktur sind bekannt.

Diese Art der Ansteuerung der Multiplexeranordnung eignet sich vor allem für Anwendungen, bei denen die einzelnen Bits des Steuerungssignalvektors SV zu unterschiedlichen Zeitpunk ten zur Verfügung stehen.

Eine solche Anwendung ist beispielsweise gegeben, wenn die Bits des Steuerungssignalvektors SV sich ergeben aus den Er gebnisbits einer Addiereinheit, z. B. eines Ripple-Carry-Ad dierers, bei dem die Laufzeitunterschiede in den einzelnen Ergebnisbits besonders deutlich werden.

Eine weitere Anwendung ist in dem Fall zu sehen, daß die Bits des Steuerungssignalvektors SV von einem Mittel zur Verfügung gestellt werden, welches die Bits des Steuerungssignalvektors SV nach einer unregelmäßigen kombinatorischen Logik und somit in einer unregelmäßigen zeitlichen Reihenfolge zur Verfügung stellt.

Es ist für die Erfindung nicht erforderlich, daß die einzel nen Bits des Steuerungssignalvektors SV vom niederwertigsten Bit (LSB) zum höchstwertigen Bit (MSB) geordnet sind, d. h. daß die erste Multiplexerstufe ST1 vom niederwertigsten Bit (LSB), dem vierten Steuerungssignal shift[0] und die "letzte", d. h. in dem speziellen Beispielfall die vierte Multiplexerstufe ST4, vom höchstwertigen Bit (MSB), dem er sten Steuerungssignal shift[3], etc. angesteuert wird. Dies entspricht dem Fall, daß die Multiplexerstufen STk von Bits in zeitlich abfallender Verfügbarkeit der Bits angesteuert werden.

Es ist ebenso vorgesehen, daß die Reihenfolge der Steuerungs signale nicht derart festgelegt wird, sondern vorteilhafter weise angepaßt an das Zeitverhalten, mit dem die einzelnen Bits des Steuerungssignalvektors SV zur Verfügung gestellt werden.

In diesem Dokument wurde folgende Veröffentlichung zitiert:
[1] Ming-Ting Sun, Design of High-Throuput Entropy Codec, E1sevier Science Publishers, VLSI Implementations for Image Communications, P. Pirsch (Ed.), Kapitel 11, S. 345-364, 1993

Claims

1. Mehrstufige Multiplexeranordnung (MA) mit Eingängen (Ei, i = 1. .n) und mindestens einem Ausgang (Aj, j = 1. .m)

- bei dem die Multiplexeranordnung (MA) derart ausgestaltet ist, daß mindestens ein Teil von Multiplexern (Mkl) der Mul tiplexeranordnung (MA) von Bits eines Steuerungssignalvektors angesteuert wird,
- bei dem der Steuerungssignalvektor eine vorgebbare Anzahl Bits aufweist,
- bei dem mindestens ein Teil der Bits des Steuerungssignal vektors ein unterschiedliches Zeitverhalten aufweist,
- bei dem durch das unterschiedliche Zeitverhalten der Bits des Steuerungssignalvektors die Bits nicht gleichzeitig zur Verfügung stehen, und
- bei dem die Multiplexeranordnung (MA) derart ausgestaltet ist, daß die Ansteuerung von dem Teil der Multiplexer (Mkl) abhängig von dem Zeitverhalten der Bits erfolgt.

2. Multiplexeranordnung nach Anspruch 1,

- bei dem die Multiplexeranordnung (MA) mindestens zwei Mul tiplexerstufen (STk, k = 1. .s) aufweist, und
- bei dem bei dem die Multiplexeranordnung (MA) derart ausge staltet ist, daß mindestens ein Teil der Multiplexerstufen (STk) jeweils mit einem Bit des Steuerungssignalvektors ange steuert wird.

3. Multiplexeranordnung nach Anspruch 2, bei dem alle Multiplexerstufen (Stk, k = 1. .s) der Multi plexeranordnung (MA) derart ausgestaltet sind, daß die Multi plexerstufen (Stk) jeweils mit einem Bit des Steuerungs signalvektors angesteuert werden.

4. Multiplexeranordnung nach einem der Ansprüche 1 bis 3, bei dem die Multiplexeranordnung (MA) derart ausgestaltet ist, daß die Ansteuerung derart erfolgt, daß mindestens ein Teil der Multiplexer (Mkl) von Bits des Steuerungssignalvek tors angesteuert wird, wobei von ersten Bits, die zeitlich vor anderen, zweiten Bits des Steuerungssignalvektors verfüg bar sind, Multiplexer (Mkl) angesteuert werden, die näher an den Eingängen (Ei) liegen als die Multiplexer (Mkl), die von den zweiten Bits angesteuert werden.

5. Multiplexeranordnung nach Anspruch 4,

- bei dem die Multiplexeranordnung (MA) mindestens zwei Mul tiplexerstufen (STk, k = 1. .s) aufweist, und
- bei dem die Multiplexeranordnung (MA) derart ausgestaltet ist, daß die Ansteuerung derart erfolgt, daß die Multiplexer stufen (STk) von Bits in zeitlich abfallender Verfügbarkeit der Bits angesteuert werden.

6. Multiplexeranordnung nach einem der Ansprüche 1 bis S,

- bei dem die Multiplexeranordnung (MA) derart ausgestaltet ist, daß die Ansteuerung derart erfolgt, daß die Multiplexer stufen (STk) von Bits des Steuerungssignalvektors in abfal lender Wertigkeit der Bits angesteuert werden.

7. Multiplexeranordnung nach einem der Ansprüche 1 bis 6, bei dem die Multiplexeranordnung (MA) als ein Barrel-Shifter ausgestaltet ist.

8. Multiplexeranordnung nach einem der Ansprüche 1 bis 7, bei dem die Multiplexeranordnung (MA) von Bits des Steue rungssignalvektors gesteuert wird, die von einer Addierein heit zur Verfügung gestellt werden.

9. Multiplexeranordnung nach einem der Ansprüche 1 bis 7, bei dem die Multiplexeranordnung (MA) von Bits des Steue rungssignalvektors gesteuert wird, die von einer Mittel zur Verfügung gestellt werden, welches die Bits des Steuerungs signalvektors nach einer unregelmäßigen kombinatorischen Lo gik zur Verfügung stellt.